KR19990081221A - 단순공정에의한비정질실리콘박막트랜지스터와액정표시소자(lcd)제조방법 - Google Patents
단순공정에의한비정질실리콘박막트랜지스터와액정표시소자(lcd)제조방법 Download PDFInfo
- Publication number
- KR19990081221A KR19990081221A KR1019980015027A KR19980015027A KR19990081221A KR 19990081221 A KR19990081221 A KR 19990081221A KR 1019980015027 A KR1019980015027 A KR 1019980015027A KR 19980015027 A KR19980015027 A KR 19980015027A KR 19990081221 A KR19990081221 A KR 19990081221A
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- film transistor
- source
- forming
- mask
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 64
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 238000000034 method Methods 0.000 title abstract description 14
- 239000004973 liquid crystal related substance Substances 0.000 title abstract description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 title description 20
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 16
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 16
- 238000005468 ion implantation Methods 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 12
- 150000002500 ions Chemical class 0.000 claims description 7
- 239000003990 capacitor Substances 0.000 claims description 2
- 238000003860 storage Methods 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 3
- 229910052710 silicon Inorganic materials 0.000 claims 3
- 239000010703 silicon Substances 0.000 claims 3
- 238000010030 laminating Methods 0.000 claims 2
- 239000010408 film Substances 0.000 abstract description 25
- 230000001681 protective effect Effects 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 abstract 2
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 33
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 16
- 229910020177 SiOF Inorganic materials 0.000 description 11
- 229910052759 nickel Inorganic materials 0.000 description 8
- 230000003071 parasitic effect Effects 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 206010047571 Visual impairment Diseases 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 241000538562 Banjos Species 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- CTQNGGLPUBDAKN-UHFFFAOYSA-N O-Xylene Chemical compound CC1=CC=CC=C1C CTQNGGLPUBDAKN-UHFFFAOYSA-N 0.000 description 1
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- CFBGXYDUODCMNS-UHFFFAOYSA-N cyclobutene Chemical compound C1CC=C1 CFBGXYDUODCMNS-UHFFFAOYSA-N 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000001552 radio frequency sputter deposition Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000008096 xylene Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 2-마스크를 이용한 박막 트랜지스터의 제조 방법 및 액정 표시소자(LCD) 제작 공정에 필요한 마스크 수를 줄이는 방법 및 TFT-LCD 구조에 관한 것이다. 본 발명의 실시 예에 따른 박막 트랜지스터는 절연 기판상에 게이트, 활성층 및 소오스/드레인 전극이 형성된 박막 트랜지스터에 있어서, 게이트 형성과 소오스/드레인 전극 형성에 필요한 2-마스크로써 완전 자기정렬형 박막 트랜지스터를 완성한다. 본 발명의 실시 예에 따른 박막 트랜지스터에 있어서 후면 노광에 의한 자기정렬방식으로 박막 트랜지스터를 형성한다. 본 발명의 실시 예에 따른 박막트랜지스터에 있어서 소오스/드레인 전극은 실리사이드로 이루어진다. 본 발명의 실시 예에 따른 액정 표시소자(Liquid Crystal Display : 이하 LCD로 칭함) 제작에 있어서 총 4장의 마스크로서 스윗칭 소자인 박막 트랜지스터와 화소 전극, 데이터라인을 형성하고 보호막을 코팅한 후에 전극 접촉구멍을 형성한다. 데이터 라인은 실리사이드층과 투명전극(ITO)의 적층으로 이루어진다.
Description
본 발명은 LCD의 스윗칭 소자로서 사용되는 박막 트랜지스터에 관한 것으로서, 특히 2-마스크를 이용한 완전 자기정렬형 박막 트랜지스터의 제작 및 LCD 제작에 응용시 마스크 수를 절감할 수 있는 방법에 관한 것이다.
일반적으로 LCD의 화소전극 구동용 스위칭소자로서 사용되는 박막 트랜지스터 (Thin Film Transistor : 이하 TFT라 칭함)는 활성층인 반도체 층을 사이에 두고 게이트 전극과 소오스/드레인 전극이 분리되어 있는 스테거드(staggered)형과 반도체의 일면에 게이트 전극과 소오스/드레인 전극이 형성되어 있는 코플라나(coplanar)형으로 크게 분류된다.
그리고 이러한 박막 트랜지스터는 활성층의 물질에 따라 비정질 실리콘, 또는 다결정질 실리콘을 이용한 박막 트랜지스터와 화합물 반도체를 이용한 박막 트랜지스터가 있다. 이들 중 비정질 실리콘 (Amorphous Silicon : 이하 a-Si : H라 칭함) 박막 트랜지스터는 양산성과 대면적화 측면에서 우수한 장점을 갖는다. 그러나 일반적으로 박막 트랜지스터의 게이트 전극과 소오스/드레인 전극 사이에서 발생하는 기생용량 (parasitic capacitance)은 게이트 펄스의 지연효과를 일으켜 깜박거림 (flicker) 현상, 잔상 (residual image) 현상 등과 같은 TFT-LCD 이미지의 질적인 저하를 일으키는 문제점이 있다. 따라서 박막트랜지스터에서 일반적으로 존재하는 게이트와 소오스/드레인 사이의 겹침 길이를 줄임으로써 기생용량을 줄여 TFT-LCD 이미지상의 깜빡거림 현상과 잔상현상을 개선하여 TFT-LCD의 화질을 향상시킬 수 있다.
일반적으로 역스테거드형 박막 트랜지스터는 게이트 전극과 소오스/드레인 전극 사이의 겹침 길이에 의해 기생용량이 발생한다. 이 기생용량은 역스테거드형 박막 트랜지스터를 스윗칭 소자로 사용하는 액정 표시소자에서 이미지상의 깜빡거림현상과 잔상현상을 유발하는데, 본 발명에서는 2-마스크를 이용해서 기생용량을 효과적으로 줄일 수 있는 완전 자기정렬형 박막 트랜지스터를 제작하는 방법을 제공한다. 이와 더불어 LCD제작에 응용할 경우 기존의 방법에 비해 적은 마스크수로서 LCD제작이 가능하므로 생산성 향상과 비용절감 효과를 기대할 수 있다.
제 1 도는 본 발명의 실시 예에 따른 2-마스크를 이용한 완전 자기정렬형 박막 트랜지스터의 단면 구조도(a)와 평면 구조도(b).
제 2 도는 본 발명의 실시 예에 따른 2-마스크를 이용한 완전 자기정렬형 박막 트랜지스터의 전계효과 이동도 특성을 나타낸 그래프.
제 3 도는 본 발명의 실시 예에 따른 2-마스크를 이용한 완전 자기정렬형 박막 트랜지스터의 로그드레인 전류-게이트 전압 특성을 나타낸 그래프.
제 4 도는 본 발명의 실시 예에 따라 2-마스크를 이용한 완전 자기정렬형 박막 트랜지스터의 출력 특성을 나타낸 그래프.
제 5 도는 본 발명의 실시 예에 따른 LCD 제작 순서도.
* 도면의 주요 부분에 대한 부호의 설명
10 : 절연 기판 11 : 게이트 전극
12 : 게이트 절연막 (실리콘 질화막 )
13 : 활성층 (비정질 실리콘층)
14 : 식각 마스크/이온 주입 마스크 (불소가 함유된 실리콘 산화막 : 이하 Si0F로 칭함, 밴조 사이클로 부틴(BenzoCycloButene) : 이하 BCB로 칭함, 실리콘 질화막)
15 : 고농도 이온 불순물 비정질층
16 : 소오스/드레인 전극 (실리사이드층)
상기 목적을 달성하기 위한 본 발명은 절연 기판상에 게이트, 게이트 절연막, 채널 활성층 및 실리사이드를 이용한 소오스/드레인 전극이 형성된 완전자기정렬형 박막 트랜지스터에 있어서 2-마스크를 이용함을 특징으로 한다.
본 발명의 실시 예에 따라 절연기판상에 게이트, 게이트 절연막, 채널 활성층 및 실리사이드를 이용한 소오스/드레인 전극이 형성된 완전 자기 정렬형박막 트랜지스터에 있어서 상기 채널 활성층상에 식각 마스크/이온 주입 마스크로 SiOF, BCB 박막을 이용함을 특징으로 한다.
본 발명의 실시 예에 따라 절연 기판상에 게이트, 게이트 절연막, 채널 활성층 및 실리사이드를 이용한 소오스/드레인 전극이 형성된 완전 자기 정렬형 박막 트랜지스터에 있어서 소오스/드레인 전극은 자기정렬방식으로 이루어짐을 특징으로 한다.
본 발명의 실시 예에 따라 제작된 LCD의 데이터 라인은 실리사이드층과 투명전극(lTO)으로 이루어짐을 특징으로 한다.
본 발명의 실시 예에 따라 제작된 LCD는 기존의 공정보다 하나, 혹은 두개의 마스크 수를 줄일 수 있음을 특징으로 한다.
[실시예]
이하 본 발명에 따른 바람직한 실시 예를 첨부도면을 참조하여 보다 상세히 설명하면 다음과 같다.
제 1 도는 본 발명의 실시 예에 따른 SiOF, 혹은 BCB를 식각 마스크/이온주입 마스크로 사용한 완전 자기정렬형 박막 트랜지스터의 단면 구조를 도시한 것이다.
제 1 도를 참조하면, 본 발명의 실시 예에 따른 박막 트랜지스터는 절연기판(10)의 소정부분에 게이트(11)가 형성된다. 게이트(11)는 후속의 공정에서 형성되는 박막들의 스텝 커버리지(step coverage)를 향상시키기 위하여 양측면이 기울기를 갖도록 형성되며, Cr, Al 등의 금속으로 형성된다. 게이트(11)를 포함하는 절연 기판(10)상에 게이트 절연막(12)이 형성된다. 제 1 도에는 게이트 절연막(12)으로서 실리콘 질화막을 사용하였다. 게이트(11)상부의 게이트 절연막(12)상에는 활성층(13)이 형성된다. 본 발명에서는 활성층(13)으로 비정질 실리콘 층이 형성되나, 수소화된 비정질 실리콘막, 다결정질 실리콘막 또는 화합물 반도체가 사용될 수 있다. 활성층(13)중 게이트(11)에 대응되는 부분이 채널영역이 된다. 소오스/드레인 전극 영역의 저 저항성 접촉층 형성을 위한 고농도 이온 주입으로부터 활성화층의 채널영역 보호를 위해 채널영역 상부에 이온 주입 마스크 또는 식각 마스크로서 SiOF, 혹은 BCB(14) 박막을 형성시킨다. 소오스/드레인 전극을 형성하기 위하여 니켈을 스퍼터링 방법으로 증착 후 소오스/드레인 전극을 형성한다.
상기한 바와 같은 구조를 갖는 본 발명의 실시 예에 따른 저유전상수 SiOF, 혹은 BCB 박막을 이온 주입 마스크/식각 마스크로 갖는 완전 자기정렬형 박막 트랜지스터의 제조방법을 설명하면 다음과 같다.
먼저, 절연기판(1O)상에 Cr, Al 등과 같은 금속 막을 증착한 다음 경사식각을 하여 게이트(11)를 형성하고, 게이트(11)를 포함한 절연 기판(10)상에 게이트 절연막(12)을 형성한다. 플라즈마 여기에 의한 NH3, SiH4, He 혼합기체를 이용하여 절연 기판상에 게이트 절연막으로서 질화막을 증착한다. 실리콘 질화막(두께 : 1,000∼3,500 Å)은 기판온도 280℃∼300℃, RF power는 80 W, 가스압력은 520 mTorr인 조건에서 증착한다.
다음, 게이트 절연막(12)상에 비정질 실리콘층을 증착한다. 이때, 활성층(13)인 비정질 실리콘 층은 사일렌 (SiH4) 가스유량이 1.0 sccm, 기판온도 280∼300℃, RF 전력은 40 W, 가스압력은 100 mTorr인 증착조건에서 CVD 장비 내에서 증착한다. 다음 고농도 이온이 주입된 저항성 접촉층 형성을 위한 이온 주입 마스크로서 Si0F 박막을 증착하거나, 혹은 BCB 박막을 스핀코팅 방법(4000/rpm, 30초)으로 입힌다. SiOF 박막은 사일렌 (SiH4) 가스유량 0.5, SiF4가스유량 5, O2가스유량 4O, He 가스 유량 1OO, 기판온도 300℃, RF 전력은 80 W, 가스압력은 190 mTorr인 조건으로 1,500∼3,000으로 증착한다. 이어서 후면 노광 방식으로 활성층 채널 영역 상층 및 게이트 전극 영역을 제외한 모든 영역의 Si0F, 혹은 BCB 박막을 제거시킨다. 저 저항성 접촉층(15) 인 고농도로 불순물 이온이 주입된 비정질 실리콘층 형성을 위해 포스핀(PH3) 가스유량이 0.1, RF power는 1O W, 가속전압 3 kV, 기판온도는 200 ℃인 조건으로 이온샤우어 방법으로 도핑한다.
이어서, RF 스퍼터링 방법으로 RF 전력 80 W, 두께 400으로 니켈 막을 기판전면에 증착한다. 상기 저 저항성 접촉층 및 소오스/드레인 전극형성을 위해 니켈 소오스/드레인 전극을 노광 식각작업을 통하여 형성하고, 게이트 전극 접촉구멍 역시 형성한다. 형성된 니켈의 소오스/드레인 전극영역의 실리사이드 형성을 위하여 200 ℃에서 1 시간동안 열처리를 한다. 열처리를 통하여 소오스/드레인 전극부위 고농도 불순물이 주입된 비정질 실리콘상에 실리사이드(16)가 형성되며, 스톱퍼(14)층 위의 니켈은 스톱퍼로 사용된 SiOF나 BCB와 반응하지 않으므로 실리사이드를 형성하지 않은 니켈을 완전히 식각 해내면 소오스/드레인 전극부위만 실리사이드가 형성된다. 따라서 Si0F, 혹은 BCB 박막을 식각 마스크/이온 주입 마스크로 갖는 완전 자기정렬형 박막 트랜지스터가 얻어진다. 또한 본 발명의 실시 예에서는 활성층(13)으로 비정질 실리콘층이 형성되나, 수소화된 비정질 실리콘막, 다결정질 실리콘막 또는 화합물 반도체가 사용될 수 있다.
제 2 도는 본 발명의 실시 예에 따라 제작한 SiOF 박막을 식각 마스크/이온 주입 마스크로서 이용한 완전 자기정렬형 비정질 실리콘 박막 트랜지스터의 전계효과 이동도(field effect mobility : μFE)를 나타내는 그래프이다.
의 식으로부터 구해진 문턱전압(threshold Voltage)()은 대략 5.72V, 전계효과 이동도()는 0.55 ㎠/Vs임을 보여주고 있다. 여기서는 드레인 전압,는 전계효과 이동도, W는 채널의 폭, L은 채널의 길이,는 절연막의 전기용량,는 문턱전압,대는 드레인 전압을 나타낸다.
제 3 도는 본 발명의 실시 예에 따라 제 1 도의 구조로 제작한 SiOF 박막을 식각 마스크/이온 주입 마스크로서 이용한 완전 자기정렬형 비정질 실리콘박막 트랜지스터의 로그 드레인 전류-게이트 전압 특성을 나타낸 그래프이다.
본 실시 예에서 제작한 수소화된 비정질 실리콘 박막 트랜지스터의 온. 오프전류 비율은 ≥ 1O6으로 측정되었다.
제 4 도는 제 1 도의 구조로 제작한 SiOF 박막을 식각 마스크/이온 주입 마스크로서 이용한 완전 자기정렬형 비정질 실리콘 박막 트랜지스터의 출력특성을 나타낸 그래프이다. 도시된 바와 같이, TFT의 W/L(여기서, W는 TFT 채널(Channel)의 폭을, L은 길이를 나타냄)은 60㎛/19㎛이며, 게이트 전압이 20 V일 때, 본 발명의 실시에 따라 제작된 박막 트랜지스터의 드레인 전류가 3.4×10-6A에서 포화되는 것을 보여주고 있다.
제 5 도는 제 1 도에서 제시된 2-마스크를 이용한 완전 자기정렬형 박막트랜지스터를 LCD제작에 응용한 예를 도식화한 것이다. 먼저 1번 마스크를 이용해 게이트 전극과 보조용량을 형성한다. 이어서 게이트 절연막과 비정질 실리콘층을 증착하고 식각 및 이온주입 마스크 역할을 하는 층으로 SiOF나 SiNx를 증착하거나 BCB를 스핀코팅 방법으로 입힌다. 다음으로 후면 노광 방법으로 스톱퍼를 형성하고 고농도 이온 불순물 비정질층을 형성하기 위하여 이온 샤우어 방법으로 도핑한다. 다음으로 소오스/드레인 데이터 라인을 형성하기 위해서 스퍼터링 방법으로 니켈을 증착한 후 2번 마스크를 이용해서 소오스/드레인 데이터 라인을 형성한다. 이어서 소오스/드레인 데이터 라인에 실리사이드층을 형성하기 위해서 200℃에서 1시간동안 열처리한 후 실리사이드를 형성하지 않은 니켈을 식각한다. 다음으로 화소전극과 데이터라인을 형성하기위해 투명전극을 증착하고 3번 마스크를 이용해서 화소전극과 데이터 라인을 형성한다. 마지막으로 보호막을 증착하고 전극 접촉구멍을 형성한다. 그림에서 알 수 있듯이 스윗칭 소자인 완전 자기정렬형 비정질 실리콘 박막 트랜지스터를 완성하는데는 2장의 마스크가 필요하며, 데이터 라인과 화소전극 형성에는 1장의 마스크가, 그리고 보호막과 게이트 접촉구멍에 1장의 마스크가 필요하므로 총 4장의 마스크로써 LCD를 제작할 수 있다.
상기한 바와 같이 본 발명에 따르면 SiOF, BCB 박막을 식각 마스크/이온주입 마스크로 이용하고, 2-마스크를 이용한 완전 자기정렬형 비정질 실리콘박막 트랜지스터를 제작함으로써 게이트 전극과 소오스/드레인 전극사이의 겹침길이에 의해 발생하는 기생용량을 효과적으로 줄일 수 있다. 이와 더불어 LCD 제작에 응용시 기존의 제작공정에 비해 필요한 마스크 수가 하나, 혹은 두개가 줄어듦으로써 생산성 향상은 물론 비용 절감 효과도 기대 할 수 있다.
Claims (7)
- 절연기판상에 게이트 전극, 활성층 및 소오스/드레인 전극이 형성된 박막트랜지스터에 있어서, 저항성 접촉층인 고농도로 이온이 주입된 실리콘층 또는 고농도 n+ 실리콘 층 형성을 위한 채널 활성층상의 식각 마스크/이온 주입마스크로서 Si0F 박막이 형성되는 것을 특징으로 하는 박막 트랜지스터.
- 절연기판상에 게이트를 형성하는 단계와,상기 채널 활성층상에 식각 마스크/이온 주입 마스크로서 Si0F 박막을 형성하는 단계와,상기 채널 활성층상의 Si0F 박막과 소오스/드레인 전극을 오프셋되도록 형성하는 단계와,상기 소오스/드레인 전극영역의 오옴익 접촉층으로서 실리사이드를 형성하는 단계를 포함하는 박막 트랜지스터의 제조 방법.
- 제 1항에 있어서, 상기 활성층상의 식각 마스크/이온 주입 마스크로서 Si0F 박막과 소오스/드레인 전극이 오프셋된 자기정렬방식 박막 트랜지스터.
- 제 1항에 내지 2항에 있어서, n+ 실리콘층상에 실리사이드가 형성된 완전 자기정렬방식의 박막 트랜지스터.
- 제1항 내지 2항에 있어서 2-마스크만을 사용하는 것을 특징으로 하는 박막트랜지스터의 제조방법.
- LCD 제작에 있어서 데이터라인을 실리사이드층과 투명전극의 적층으로 형성하는 제조방법.
- 절연기판상에 게이트전극과 보조용량을 형성하는 단계와,상기 채널 활성층상에 식각 마스크/이온 주입 마스크로서 Si0F 박막을 형성하는 단계와,상기 채널 활성층상의 Si0F 박막과 소오스/드레인 전극을 오프셋되도록 형성하는 단계와,상기 소오스/드레인 전극영역의 오옴익 접촉층으로서 실리사이드를 형성하는 단계와,상기 데이터라인을 실리사이드와 투명전극의 적층으로 형성하는 단계를 포함하는 LCD 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980015027A KR100370451B1 (ko) | 1998-04-28 | 1998-04-28 | 단순공정에의한비정질실리콘박막트랜지스터와액정표시소자(lcd)제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980015027A KR100370451B1 (ko) | 1998-04-28 | 1998-04-28 | 단순공정에의한비정질실리콘박막트랜지스터와액정표시소자(lcd)제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990081221A true KR19990081221A (ko) | 1999-11-15 |
| KR100370451B1 KR100370451B1 (ko) | 2003-06-19 |
Family
ID=37416446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980015027A KR100370451B1 (ko) | 1998-04-28 | 1998-04-28 | 단순공정에의한비정질실리콘박막트랜지스터와액정표시소자(lcd)제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100370451B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100841371B1 (ko) * | 2006-12-19 | 2008-06-26 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 그의 제조방법 |
| WO2023050238A1 (zh) * | 2021-09-29 | 2023-04-06 | 京东方科技集团股份有限公司 | 非晶硅薄膜晶体管及其制备方法、显示面板 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08181320A (ja) * | 1994-12-22 | 1996-07-12 | Sharp Corp | 薄膜トランジスタとその製造方法 |
-
1998
- 1998-04-28 KR KR1019980015027A patent/KR100370451B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100841371B1 (ko) * | 2006-12-19 | 2008-06-26 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 그의 제조방법 |
| WO2023050238A1 (zh) * | 2021-09-29 | 2023-04-06 | 京东方科技集团股份有限公司 | 非晶硅薄膜晶体管及其制备方法、显示面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100370451B1 (ko) | 2003-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7122833B2 (en) | Semiconductor integrated circuit and method of fabricating same | |
| US6537890B2 (en) | Poly-silicon thin film transistor having back bias effects and fabrication method thereof | |
| US5834071A (en) | Method for forming a thin film transistor | |
| US5658808A (en) | Method of fabricating polycrystalline silicon thin-film transistor having symmetrical lateral resistors | |
| KR20040021758A (ko) | 다결정 실리콘 박막트랜지스터 제조방법 | |
| US20030122196A1 (en) | Poly-crystalline thin film transistor and fabrication method thereof | |
| US5920362A (en) | Method of forming thin-film transistor liquid crystal display having a silicon active layer contacting a sidewall of a data line and a storage capacitor electrode | |
| US6541323B2 (en) | Method for fabricating polysilicon thin film transistor | |
| KR100272272B1 (ko) | 박막 트랜지스터 및 그의 제조방법 | |
| JP3352191B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR20020050085A (ko) | 박막 트랜지스터 | |
| KR20000072230A (ko) | 액정디스플레이용 비정질 실리콘 박막 트랜지스터 제조 방법 | |
| US20060071352A1 (en) | Thin film transistors and methods of manufacture thereof | |
| US6396106B2 (en) | Thin film transistor and fabricating method thereof | |
| US6395571B1 (en) | Method for fabricating polysilicon TFT | |
| JPH09321305A (ja) | 薄膜トランジスタ及びそれを用いた液晶表示装置 | |
| KR100370451B1 (ko) | 단순공정에의한비정질실리콘박막트랜지스터와액정표시소자(lcd)제조방법 | |
| KR0179066B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
| KR100303710B1 (ko) | 비정질실리콘박막트랜지스터와액정표시소자구조및제조방법 | |
| KR20000041547A (ko) | 액정표시장치의 폴리실리콘-박막트랜지스터의 제조방법 | |
| JPH07263704A (ja) | 薄膜トランジスタおよびその製造方法 | |
| KR100323736B1 (ko) | 박막트랜지스터및그제조방법 | |
| JPH09153621A (ja) | 薄膜トランジスタおよびその製造方法と、それを用いた液晶表示装置 | |
| KR100713879B1 (ko) | 박막 트랜지스터의 액정 표시 소자의 제조방법 | |
| JPH0621465A (ja) | 半導体装置とその作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |