KR20070040035A

KR20070040035A - 표시 기판 및 이의 제조 방법

Info

Publication number: KR20070040035A
Application number: KR1020050095298A
Authority: KR
Inventors: 양성훈; 김병준; 김시열; 최범락; 쿠날 기로트라
Original assignee: 삼성전자주식회사
Priority date: 2005-10-11
Filing date: 2005-10-11
Publication date: 2007-04-16

Abstract

잔상을 개선하기 위한 표시 기판 및 이의 제조 방법이 개시된다. 표시 기판은 플루오르(F)가 도핑된 아몰퍼스 실리콘(a-Si:H(F))으로 이루어진 반도체층을 포함하며, Mo/Al/Mo 3층 구조로 이루어진 소스 배선 및 드레인 전극을 포함한다. Mo/Al/Mo를 금속 배선으로 적용한 4매 공정 표시 기판에 a-Si:H(F) 반도체층을 적용함으로써 광 누설 전류의 발생이 감소된다. 이에 따라 잔상이 개선되며, 영상의 표시 품질이 향상된 표시 기판을 제공할 수 있다.

광 누설 전류, 불화규소, SiF4 가스, 알루미늄 배선, 반도체층

Description

표시 기판 및 이의 제조 방법{DISPLAY SUBSTRATE AND METHOD FOR MANUFACTURING THE SAME}

도 1은 본 발명의 실시예에 따른 표시 기판의 평면도이다.

도2 는 도 1의 I-I'선을 따라 절단한 단면도이다.

도 3a 내지 도 3h는 도 2에 도시된 표시 기판의 제조 방법을 설명하기 위한 공정도들이다.

도 4a 내지 4b는 반도체층의 예상 분자 구조를 나타낸 개념도이다.

도 5는 이차이온질량분석으로 반도체층을 분석한 데이터이다.

도 6은 푸리에 변환 적외분광법으로 a-Si:H(F) 반도체층을 분석한 데이터이다.

도 7a 내지 7b는 스위칭 소자(TFT)의 특성 곡선을 나타낸 그래프이다.

도 8a 내지 8b는 광이 제공된 상태에서 구동 스트레스를 가하기 전과 후의 스위칭 소자의 특성 곡선을 나타낸 그래프이다.

<도면의 주요부분에 대한 부호의 설명>

120 : 게이트 전극 130: 게이트 절연막

140 : 채널층 142 : 반도체층

144 : 오믹 콘택층 L : 돌출부

154 : 소스 전극 156 :드레인 전극

본 발명은 표시 기판 및 이의 제조 방법에 대한 것으로 보다 상세하게는, 잔상을 개선하기 위한 표시 기판 및 이의 제조 방법에 관한 것이다.

액정 표시 장치(Liquid Crystal Display; LCD)는 표시 기판(Thin Film Transistor substrate)과 대향 기판(counter substrate) 사이에 주입된 액정층을 포함한다. 상기 액정층은 이방성 유전율로서, 전기장(electric field)의 세기에 따라 배열이 변화되어 투과되는 광의 양을 조절함으로써 화상을 표시한다.

표시 기판 상에는 서로 평행한 복수 개의 게이트 배선들 및 게이트 배선들과 절연되어 교차하는 복수 개의 데이터 배선들이 형성되며, 이들 게이트 배선들과 데이터 배선들에 의해 둘러 쌓인 영역마다 화소가 형성된다. 각 화소에는 화소 전극 및 화소 전극에 화소 전압을 인가하는 스위칭 소자(Thin Film Transistor)가 배치된다.

스위칭 소자는 게이트 배선들로부터 연장된 게이트 전극, 게이트 전극과 절연되며 게이트 전극과 오버랩된 채널층, 데이터 배선으로부터 형성되어 채널층에 전기적으로 연결된 소스 전극 및 소스 전극과 이격되며 채널층에 전기적으로 연결된 드레인 전극을 포함한다.

액정 표시 장치(LCD)가 대면적화 되고 고화질화 되어 감에 따라 표시 기판의 저저항 배선에 대한 필요성이 점점 높아지므로, 비저항값이 낮은 알루미늄(Al) 내지 알루미늄 합금을 표시 기판의 금속 배선으로 사용하고자 하는 요구가 커지고 있다. 그러나, 알루미늄(Al)의 경우, 화소 전극과의 직접 접촉이 어렵고 실리콘(Si) 막으로 확산되는 문제점이 있다. 따라서, 소스 배선 및 드레인 전극에 알루미늄 배선을 사용할 경우에는 상하부에 몰리브덴(Mo)막을 적층한 Mo/Al/Mo 3층막 구조를 적용하고 있다.

한편, 표시 기판의 제조 공정에서 금속 배선은 마스크를 이용한 사진 식각 공정을 거치며, 에천트에 의해 등방성 식각된다. 그러나, 제조 공정 수를 절감하기 위한 4 매 공정에서는 소스 배선 및 드레인 전극을 마스크로 하여 채널층을 식각 하며, 채널층은 반응성 이온 식각(Reactive Ion Etching) 공정에 의해 이방성 식각된다.

이방성 식각은 기판 면의 수직 방향으로만 진행되는 식각이므로, 마스크의 하부는 식각 되지 않으며, 마스크 보다 좀 더 넓은 폭으로 식각 된다. 또한, 식각 하고자 하는 채널층(140) 뿐 만 아니라 마스크로 쓰인 소스 배선 및 드레인 전극의 좌우 양 단면도 소량씩 식각된다.

이로 인해 채널층의 선폭이 소스 배선 및 드레인 전극의 선폭 보다 넓게 형성된다. 소스 배선 및 드레인 전극의 선폭보다 돌출된 부위의 채널층에 광이 조사되면, 빛 에너지에 의하여 채널층 내의 아몰퍼스 실리콘 분자의 결합이 끊어지면서 전자 전공쌍(electron hole pair, e-h pair)이 형성된다.

이렇게 해서 형성된 전자 전공쌍의 전공(hole)는 게이트 전압(Vg)에 의하여 게이트 전극 쪽으로 이동하고, 전자(electron)는 드레인 전극 쪽으로 이동하므로써 광 누설 전류(Photo leakage current)가 흐르게 된다. 따라서 스위칭 소자가 턴-오프될 때에도 전류가 흘러 표시 화면에 잔상이 발생하는 문제점이 있다. 특히 금속 배선으로 Mo/Al/Mo 3층막 구조를 적용한 4 매 공정의 표시 기판에서는 광 누설 전류에 의한 잔상 문제점이 더욱 더 심각하다.

이에 본 발명의 기술적 과제는 이러한 종래의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 표시 화면의 잔상을 개선하기 위한 표시 기판을 제공하는 것이다.

본 발명의 다른 목적은 상기 표시 기판의 제조 방법을 제공하는 것이다.

상기한 본 발명의 목적을 실현하기 위한 실시예에 따른 표시 기판은, 절연 기판, 제1 금속패턴, 게이트 절연막, 반도체층, 제2 금속 패턴, 패시베이션 막 및 화소 전극을 포함한다.

상기 제1 금속패턴은 상기 절연 기판 위에 형성되며, 게이트 배선 및 스위칭 소자의 게이트 전극을 포함한다. 상기 게이트 절연막은 상기 제1 금속패턴 위에 형성된다. 상기 반도체층은 상기 게이트 절연막 위에 형성되고, 플루오르(F)를 포함하는 아몰퍼스 실리콘층으로 이루어진다. 상기 제2 금속패턴은 상기 반도체층 위에 형성되며, 소스 배선과 스위칭 소자의 소스 전극 및 드레인 전극을 포함한다. 상기 패시베이션 막은 상기 제2 금속 패턴 위에 형성되며, 상기 드레인 전극의 일부를 노출시키는 콘택홀을 포함한다. 상기 화소 전극은 상기 패시베이션 막 위에 형성되며, 상기 콘택홀을 통해 드레인 전극과 전기적으로 연결되어 화소 전압이 인가된다.

상기한 본 발명의 목적을 실현하기 위한 실시예에 따른 표시 기판의 제조 방법은, 절연 기판 위에 제1 금속층을 형성하는 단계와, 상기 제1 금속층을 식각하여 게이트 배선 및 상기 게이트 배선에 연결된 스위칭 소자의 게이트 전극을 포함하는 제1 금속 패턴을 형성하는 단계와, 상기 제1 금속패턴이 형성된 절연 기판 위에 게이트 절연막을 증착하는 단계와, 상기 게이트 절연막 위에 사일렌 가스(SiH4)와 불화규소 가스(SiF4)를 포함하는 소스 가스로 반도체층을 형성하는 단계와, 상기 반도체층 위에 n+이온을 도핑하여 오믹 콘택층을 형성하는 단계와, 상기 오믹 콘택층 위에 제2 금속층을 형성하는 단계와, 상기 제2 금속층을 식각하여 소스 배선과, 상기 스위칭 소자의 소스 전극 및 드레인 전극을 포함하는 제2 금속 패턴을 형성하는 단계와, 상기 제 2 금속 패턴을 마스크로 하여 상기 오믹 콘택층 및 반도체층의 일부를 식각하는 단계와, 상기 제2 금속 패턴 위에 콘택홀이 형성된 패시베이션 막을 형성하는 단계 및 상기 콘택홀을 통해 상기 드레인 전극과 전기적으로 연결된 화소 전극을 형성하는 단계를 포함한다.

이러한 표시 기판 및 이의 제조 방법에 의하면 표시 화면의 잔상이 개선되며, 영상의 표시 품질이 향상된다.

이하, 첨부한 도면들을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.

도 1은 본 발명의 실시예에 따른 표시 기판의 평면도이다.

도 2 는 도 1의 I-I'선을 따라 절단한 단면도이다.

도 1 및 도 2를 참조하면, 본 발명의 실시예에 따른 표시 기판은 절연 기판(110), 게이트 배선(GL), 스위칭 소자(TFT), 소스 배선(DL), 패시베이션 막(160) 및 화소 전극(PE)을 포함한다.

절연 기판(110)은 광이 투과될 수 있는 투명한 물질로 이루어진다. 일 예로, 절연 기판(110)은 유리로 이루어진다.

절연 기판(110) 상에는 제1 방향으로 연장된 복수의 게이트 배선(GL)들과, 상기 제1 방향과 교차하는 제2 방향으로 연장된 복수의 소스 배선(DL)들이 형성된다. 상기 절연 기판(110)에는 상기 게이트 배선(GL)들과 소스 배선(DL)들에 의해 복수의 화소부(P)들이 정의된다.

상기 스위칭 소자(TFT)는 게이트 전극(120), 게이트 절연막(130), 채널층(140), 소스 전극(154), 드레인 전극(156)을 포함한다.

게이트 전극(120)은 게이트 배선(GL)으로부터 연장되어 형성되고, 게이트 배선(GL)과 동일한 제1 금속패턴으로 형성된다. 제1 금속패턴은 알루미늄(Al) 및 알루미늄 네오디뮴(AlNd) 중에서 선택된 어느 하나로 이루어진 하부 금속층(122)과, 몰리브덴(Mo)으로 이루어진 상부 금속층(124)이 순차적으로 적층된 구조를 갖는다.

상기 하부 금속층(122)은 배선의 본래 기능인 전기 신호의 통로 역할을 수행하는 층으로 비저항이 낮은 알루미늄(Al) 또는 알루미늄 네오디뮴(AlNd)으로 형성된다.

상기 상부 금속층(124)은 상기 하부 금속층(122)을 보호하기 위해 형성된 층으로, 고온의 후속 공정에서 나타나는 알루미늄(Al)의 힐록(Hillock)을 방지하고, 화소 전극과 상기 하부 금속층(122)간의 접촉 저항을 낮추는 역할을 한다.

게이트 절연막(130)은 상기 제1 금속 패턴을 커버하도록 절연 기판(110) 상에 형성된다. 게이트 절연막(130)은 실리콘 질화막(SiNx)으로 이루어진다.

채널층(140)은 게이트 전극(120)과 대응하여 게이트 절연막(130) 상에 형성되며, 소스 배선 및 드레인 전극 보다 넓은 선폭을 갖도록 형성된다. 채널층(140)은 반도체층(142) 및 오믹 콘택층(144)을 포함한다.

반도체층(142)은 플루오르(F)가 도핑된 아몰퍼스 실리콘(F-doped a-Si:H, 이하 a-Si:H(F)) 층으로 이루어진다.

이때, 상기 반도체층(142) 내에 함유된 플루오르(F)의 함량이 0.5% 미만일 경우 본 발명의 효과가 나타나지 않으며, 5%를 초과할 경우 아몰퍼스 실리콘 구조가 파괴되어 반도체층(142)의 특성이 열화 된다.

따라서 상기 반도체층(142)은 0.5% ~ 5% 함량의 플루오르(F)를 포함하는 것이 바람직하다.

오믹 콘택층(144)은 n형 불순물이 고농도로 도핑된 아몰퍼스 실리콘(이하, n+a-Si)으로 이루어진다. 오믹 콘택층(144)은 소스 전극(154) 및 드레인 전극(156)과 중첩되는 영역에 형성된다.

소스 전극(154)은 소스 배선(DL)으로부터 연장되고, 소스 배선(DL)과 동일한 제2 금속패턴으로 형성된다.

드레인 전극(156) 역시 제2 금속패턴으로 형성되며, 화소 전극(PE)과 전기적으로 연결된다. 드레인 전극(156)은 소스 전극(154)과 이격되며, 게이트 전극(120)을 중심으로 소스 전극(154) 반대측의 게이트 절연막(130) 상부에 형성된다. 소스 전극(154)은 스위칭 소자(TFT)의 소스 전극(154)에 해당되며, 드레인 전극(156)은 스위칭 소자(TFT)의 드레인 전극(156)에 해당된다.

소스 배선(DL)은 게이트 절연막(130) 상에 게이트 배선(GL)과 교차하도록 상기 제2 금속패턴으로 형성된다.

소스 배선(DL), 소스 전극(154) 및 드레인 전극(156)을 포함하는 제2 금속패턴은 몰리브덴(Mo)으로 이루어진 제1 층(150a), 알루미늄(Al) 또는 알루미늄 네오디뮴(AlNd) 중에서 선택된 어느 하나로 이루어진 제2 층(150b), 몰리브덴(Mo)으로 이루어진 제3 층(150c)이 순차적으로 적층된 3층막 구조를 갖는다.

제1 층(150a)은 채널층의 실리콘(Si)이 제2 층(150b)으로 확산되는 것을 방지하기 위하여 형성하는 층이다.

제2 층(150b)은 배선의 본래 기능인 전기 신호의 통로 역할을 수행하는 층이다.

제3 층(150c)은 제2 층(150b)을 보호하기 위하여 형성하는 층으로, 고온의 후속 공정에서 나타날 수 있는 제2 층(150b)의 힐록(hillock)을 방지하고, 화소 전극(PE)과의 접촉 저항을 낮추기 위해 형성하는 층이다.

패시베이션 막(160)은 상기 제2 금속 패턴을 커버하도록 상기 게이트 절연막(130) 상에 형성된다. 패시베이션 막(160)에는 상기 드레인 전극(156)을 노출하기 위한 콘택홀(172)이 형성된다.

화소 전극(PE)은 화소부(P)의 패시베이션 막(160) 위에 형성되며, 콘택홀(170)을 통해 드레인 전극(156)으로부터 화소 전압을 인가 받는다. 화소 전극(PE)은 광이 투과할 수 있는 투명한 도전성 물질로 이루어진다. 예를 들어, 투명한 도전성 물질은 ITO(Indium Tin Oxide) 및 IZO(Indium Zinc Oxide)를 포함한다.

도시하지는 않았으나 상기 표시 기판은 스토리지 공통배선을 더 포함한다.

상기 스토리지 공통배선은 상기 게이트 배선(GL)과 동일한 제1 금속패턴으로 상기 게이트 배선(GL)이 형성될 때 동시에 형성된다. 상기 스토리지 공통배선은 상기 화소 전극(PE)과의 사이에 전기장을 발생시켜, 상기 화소 전극(PE)에 인가된 화소 전압을 유지시킨다.

도 3a를 참조하면, 절연 기판(110) 상에 하부 금속층(122), 상부 금속층(124)를 차례로 적층하고 사진 식각 공정(MASK 1)을 거쳐 게이트 배선(GL) 및 게이트 전극(120)을 포함하는 제1 금속패턴을 형성한다.

이때, 하부 금속층(122)은 알루미늄(Al) 또는 알루미늄 네오디뮴(AlNd) 중에서 선택된 어느 하나로 이루어지며, 상부 금속층(124)은 몰리브덴(Mo)으로 이루어진다.

도 3b를 참조하면, 제1 금속패턴이 형성된 절연 기판(110) 위에 플라즈마 화학 기상 증착(Plasma Enhanced Chemical Vapor Deposition, PECVD) 방법을 통하여 실리콘 질화막(SiNx)(130)을 형성한다. 이때, 상기 실리콘 질화막(130)을 형성하는 PECVD 챔버 내에는 예를 들어, 사일렌 가스(SiH4), 수소 가스(H2), 질소 가스(NH3)가 공급된다.

도 3c를 참조하면, 상기 실리콘 질화막(130) 형성 후, 상기 PECVD 챔버 내에 SiF4 가스 및 SiH4 가스를 포함하는 소스 가스를 공급하여 a-Si:H(F)으로 이루어진 반도체층(142)을 형성한다.

SiF4 가스와 SiH4 가스의 혼합 가스를 100%로 보았을 때, SiF4 가스가 차지하는 비율이 25% 미만이거나 80%를 초과할 경우, a-Si:H(F)으로 이루어진 반도체 층(142)의 형성이 불가능하다. 따라서, 상기 소스 가스 내에 포함된 상기 SiF4 가스와 SiH4 가스는 1:3 내지 4:1 의 비율을 갖는다.

또한, 상기 반도체층(142) 내에 함유된 플루오르(F)의 함량이 0.5% 미만일 경우 본 발명의 효과가 나타나지 않으며, 5%를 초과할 경우 아몰퍼스 실리콘 구조가 파괴되어 반도체층(142)의 특성이 열화되므로, 상기 반도체층(142)은 플루오르(F)를 0.5% 내지 5% 포함하도록 형성한다.

상기 반도체층(142)을 형성한 후, 상기 PECVD 챔버 내에 예를 들어 사일렌가스(SiH4), 수소 가스(H2), 질소 가스(NH3) 및 인화 수소 가스(PH3)를 공급하여 n+ a-Si로 이루어진 오믹 콘택층(144)을 형성한다.

도 3d를 참조하면, 상기 오믹 콘택층(144) 위에 몰리브덴(Mo)으로 이루어진 제1 층(150a), 알루미늄(Al) 또는 알루미늄 네오디뮴(AlNd)으로 이루어진 제2 층(150b), 몰리브덴(Mo)으로 이루어진 제3 층(150c)을 순차적으로 적층한다.

도 3e를 참조하면, 사진 식각 공정(MASK 2)을 통해, 소스 배선(DL), 소스 전극(154) 및 드레인 전극(156)을 포함하는 제2 금속패턴을 형성한다. 드레인 전극(156)은 소스 전극(154)과 이격되며, 게이트 전극(120)을 중심으로 소스 전극(154)의 반대측 상부에 형성된다.

도 3f를 참조하면, 상기 제2 금속패턴을 마스크로 하여 상기 반도체층(142) 및 오믹 콘택층(144)을 포함하는 채널층(140)을 식각한다.

소스 전극(154) 및 드레인 전극(156) 사이에 형성된 오믹 콘택층(144)을 식각하여 상기 반도체층(142)을 노출하며, 제2 금속패턴으로 가리지 않는 상기 채널층(140)을 식각하여 게이트 절연막(130)을 노출한다.

이때, 상기 채널층(140)은 일정 압력의 챔버 내에서 반응 가스를 플라즈마 방전시켜 생성된 이온에 의해 이방성 식각된다. 이방성 식각은 기판 면의 수직 방향으로만 진행되는 식각이므로, 마스크로 쓰인 제2 금속패턴의 하부는 식각 되지 않으며, 제2 금속패턴 보다 좀 더 넓은 폭으로 식각 된다. 또한, 식각 하고자 하는 채널층(140) 뿐 만 아니라 마스크로 쓰인 제2 금속패턴의 좌우 양 단면도 소량 식각된다.

따라서, 상기 채널층(140)은 상기 제2 금속패턴 보다 돌출된 돌출부(L)를 갖는다. 상기 돌출부(L)는 상기 제2 금속패턴으로 가려지지 않으므로, 빛 에너지에 노출되어 전자 전공쌍(e-h pair)이 생성되기 쉽다.

도 3g를 참조하면, 상기 채널층(140)을 커버하도록 패시베이션 막(160)을 형성한 후, 사진 식각 공정(MASK 3)을 통해 상기 드레인 전극(156)의 일부를 노출하 는 콘택홀(170)을 형성한다.

이어서, 도 3h를 참조하면, 상기 패시베이션 막(160) 위에 투명한 도전층(미도시)을 증착하고, 사진 식각 공정(MASK 4)을 통해 화소 전극(PE)을 형성한다.

화소 전극(PE)은 콘택홀(170)을 통해 드레인 전극(156)과 전기적으로 연결된다. 화소 전극(PE)은 광이 투과할 수 있는 투명한 도전성 물질로 이루어진다. 예를 들어, 화소 전극(180)은 ITO 또는 IZO로 이루어진다.

도 4a는 비교예로써, 일반적인 공정 조건으로 형성한 a-Si:H 반도체층의 예상 분자 구조도이다.

도 4b는 실시예로써, 본 발명에 따른 a-Si:H(F) 반도체층의 예상 분자 구조도이다.

도 4a 내지 도 4b를 참조하면, 실시예에서는 비교예에 존재하는 Si-H 결합 중 일부가 Si-F 결합으로 바뀐다. Si-F 결합은 결합 세기(bond strength)가 810kJ/mol로, Si-H의 결합 세기인 340kJ/mol보다 약 2.4 배 정도 크다. 따라서, 실시예에서는 외부에서 빛 에너지가 가해졌을 때 끊어지는 결합이 감소한다.

도 5는 이차이온질량분석(Secondary Ion Mass Spectroeter : SIMS)으로 반도체층을 분석한 데이터이다.

도 5의 세로축은 샘플 1,2,3 내에 포함된 플루오르(F)의 상대적 수치를 나타낸다. 샘플 1은 SiF4를 포함하지 않은 소스 가스로 형성한 a-Si:H 반도체층이며, 샘플 2 및 샘플 3은 SiF4 가스를 포함하는 소스 가스로 형성한 a-Si:H(F) 반도체층 이다.

이때, 샘플 2 와 샘플 3 은 소스 가스에 첨가되는 SiF4 가스의 양을 달리하여 형성하였다.

도 5를 참조하면, 샘플 1에는 플루오르(F)의 수치가 나타나지 않는다. 즉, SiF4 가스를 공급하지 않으면, 반도체층 내에 플루오르(F)가 자연적으로 존재하지 않음을 알 수 있다.

샘플 2 와 샘플 3을 보면, 소스 가스에 SiF4 가스를 첨가하므로써 반도체층내에 플루오르(F)가 포함된 것을 알 수 있다. 또한, 첨가하는 SiF4 가스의 양을 조절하므로써 반도체층 내에 포함되는 플루오르(F)의 양도 조절할 수 있음을 알 수 있다.

도 6은 푸리에 변환 적외분광법(Fourier Transform Intrared Spectrometry : FTIR)으로 a-Si:H(F) 반도체층을 분석한 데이터이다.

도 6을 참조하면, Si-H 결합에 해당하는 영역의 피크(Peak)와 Si-F 결합에 해당하는 영역의 피크를 통해 아몰퍼스 실리콘(a-Si:H) 반도체층 내에 Si-F 결합들이 형성된 것을 확인 할 수 있다.

그래프의 가로축은 스위칭 소자에 걸어준 게이트 전압(Vg)을 의미하고, 세로측은 드레인 커런트(Drein current,Id(A))를 의미한다.

도 7a 내지 7b에서, 비교예는 SiF4 가스를 첨가하지 않은 소스 가스로 a-Si:H 반도체층을 증착한 스위칭 소자의 특성 곡선을 나타낸 그래프이고, 실시예는 SiF4 가스 및 SiH4 가스를 포함하는 소스 가스로 a-Si:H(F) 반도체층을 증착한 스위칭 소자의 특성 곡선을 나타낸 그래프이다. 실시예에서는 반도체층 증착시 일례로, 50 sccm의 SiF4 가스를 첨가하였다.

도 7a는 광을 제공하지 않은 상태에서의 스위칭 소자(TFT)의 특성 곡선을 나타낸 그래프이며, 도 7a 내에 점선으로 표시한 영역 A는 스위칭 소자의 오프 누설 전류(OFF leakage current) 영역을 의미한다.

영역 A를 참조하면, 실시예의 스위칭 소자의 오프 누설 전류가 비교예의 오프 누설 전류 보다 낮음을 알 수 있다. 오프 누설 전류는 스위칭 소자가 턴-오프 상태일 때에도 스위칭 소자의 미세 구동을 유발하므로 잔상의 원인이 된다. 따라서, 실시예의 스위칭 소자가 비교예의 스위칭 소자 보다 잔상 개선에 매우 유리함을 알 수 있다.

도 7b는 광을 제공한 상태에서의 스위칭 소자(TFT)의 특성 곡선을 나타낸 그래프이다. 도 7b 내에 점선으로 표시된 영역 B는 스위칭 소자의 오프 누설 전류 영역을 의미한다.

영역 B를 참조하면, 실시예의 오프 누설 전류가 비교예의 오프 누설 전류보다 낮음을 알 수 있다.

실시예의 a-Si:H(F) 반도체층에 존재하는 Si-F 결합은 비교예의 a-Si:H 반도체층에 존재하는 Si-H 결합보다 결합 에너지가 크기 때문에, 빛 에너지가 가해 졌을 경우 끊어지는 결합이 상대적으로 적다. 따라서, 전자 전공쌍(electron-hole pair)의 발생이 감소하므로, 광 누설 전류(Photo leakage current) 역시 감소한다.

또한, 실시예의 a-Si:H 반도체층 내에 포함된 SiFx(x=1,2,3)가 + 극성(+3,+2,+1)을 띄므로, 빛 에너지로 인한 전자 전공쌍 생성시 전자를 효과적으로 포획함으로써 광 누설 전류를 감소시킨다.

즉, 실시예에서는 a-Si:H(F) 반도체층에 의해 광 누설 전류가 감소되며, 이에 따라 스위칭 소자의 오프 누설 전류가 감소한다. 따라서, 실시예가 비교예 보다 낮은 오프 누설 전류 값을 갖게 되며, 잔상 개선에 유리하다.

[표 1]은 도 7b에 도시된 오프 누설 전류의 최소값을 수치로 나타낸 데이터이다.

	단위	비교예	실시예
오프 누설전류 최소값	A	1.3178E-12	4.679E-13

[표 1]을 참조하면, 실시예의 오프 누설 전류가 비교예 오프 누설 전류의 1/3 정도로 감소한 것을 알 수 있다.

도 8a는 비교예로써, a-Si:H 반도체층을 포함하는 스위칭 소자의 특성 곡선을 나타낸 그래프이다.

도 8b는 실시예로써, a-Si:H(F) 반도체층을 포함하는 스위칭 소자의 특성 곡선을 나타낸 그래프이다.

도 8a 내지 도 8b를 참조하면, 비교예에서는 구동 스트레스 전과 후의 전기적 특성 곡선에 차이가 발생하므로, 스위칭 소자의 구동 특성이 불안정함을 알 수 있다.

실시예에서는 스위칭 소자의 구동 특성이 구동 스트레스에 무관하게 일정한 특성을 보임을 알 수 있다.

즉, 실시예는 구동 스트레스에 안정한 스위칭 소자를 구현함으로써 안정된 구동 특성을 확보할 수 있으며, 이를 통해 광 누설 전류에 의한 잔상 발생 현상을 개선할 수 있다.

이상에서 설명한 바와 같이, 본 발명에 따른 표시 기판은 SiF4 가스를 포함하는 소스 가스로 형성된 a-Si:H(F) 반도체층을 포함한다. a-Si:H(F) 반도체층은 막 내에 결합 세기가 강한 Si-F 결합을 포함하므로, 빛 에너지에 노출되어도 결합이 잘 끊어지지 않는다. 즉, 4매 공정에 의해 소스/드레인 전극보다 돌출되도록 형성된 채널층이 빛에 노출되어도 a-Si:H(F) 반도체층에 의해 전자 전공쌍의 생성이 감소되며, 이에 따라 광 누설 전류가 감소된다. 또한, a-Si:H(F) 반도체층 내에 포함된 SiFx(x=1,2,3)는 + 극성(+3,+2,+1)을 띄므로, 빛 에너지로 인한 전자 전공쌍 생성 시 전자를 효과적으로 포획함으로써 광 누설 전류를 감소시킬 수 있다.

광 누설 전류의 감소는 스위칭 소자의 오프 누설 전류를 낮추고, 구동 스트레스에 안정한 스위칭 소자를 구현하게 함으로써 잔상의 발생을 감소시킨다. 이에 따라 표시 장치의 표시 품질을 향상시킬 수 있다.

이상에서는 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims

절연 기판;

상기 절연 기판 위에 형성되며, 게이트 배선 및 스위칭 소자의 게이트 전극을 포함하는 제1 금속패턴;

상기 제1 금속패턴 위에 형성된 게이트 절연막;

상기 게이트 절연막 위에 형성되고, 플루오르(F)를 포함하는 아몰퍼스 실리콘층으로 이루어진 반도체층;

상기 반도체층 위에 형성되며, 소스 배선과 상기 스위칭 소자의 소스 전극 및 드레인 전극을 포함하는 제2 금속 패턴;

상기 제2 금속 패턴 위에 형성되며, 상기 드레인 전극의 일부를 노출시키는 콘택홀을 포함하는 패시베이션 막; 및

상기 패시베이션 막 위에 형성되며, 상기 콘택홀을 통해 상기 드레인 전극과 전기적으로 연결되어 화소 전압이 인가되는 화소 전극을 포함하는 것을 특징으로 하는 표시 기판.
제1항에 있어서 상기 반도체층은 0.5% 내지 5.0%의 플루오르(F)를 포함하는 것을 특징으로 하는 표시 기판.
제1항에 있어서, 상기 반도체층 위에 n+ 이온을 도핑하여 형성되며, 상기 스 위칭 소자의 소스 전극 및 드레인 전극에 대응하여 형성된 오믹 콘택층을 더 포함하는 것을 특징으로 하는 표시 기판.
제1항에 있어서, 상기 제1 금속패턴은 알루미늄(Al) 또는 알루미늄 네오디뮴(AlNd) 중에서 선택된 어느 하나로 이루어진 하부 금속층 및 몰리브덴(Mo)으로 이루어진 상부 금속층이 순차적으로 적층된 것을 특징으로 하는 표시 기판.
제1항에 있어서, 상기 제2 금속패턴은 몰리브덴(Mo)으로 이루어진 제1 층, 알루미늄(Al) 또는 알루미늄 네오디뮴(AlNd) 중에서 선택된 어느 하나로 이루어진 제2 층, 몰리브덴(Mo)으로 이루어진 제3 층이 순차적으로 적층된 것을 특징으로 하는 표시 기판.
절연 기판 위에 제1 금속층을 형성하는 단계;

상기 제1 금속층을 식각하여 게이트 배선 및 상기 게이트 배선에 연결된 스위칭 소자의 게이트 전극을 포함하는 제1 금속 패턴을 형성하는 단계;

상기 제1 금속패턴이 형성된 절연 기판 위에 게이트 절연막을 증착하는 단계;

상기 게이트 절연막 위에 SiH4 가스와 SiF4 가스를 포함하는 소스 가스로 반도체층을 형성하는 단계;

상기 반도체층 위에 n+이온을 도핑하여 오믹 콘택층을 형성하는 단계;

상기 오믹 콘택층 위에 제2 금속층을 형성하는 단계;

상기 제2 금속층을 식각하여 소스 배선과, 상기 스위칭 소자의 소스 전극 및 드레인 전극을 포함하는 제2 금속 패턴을 형성하는 단계;

상기 제 2 금속 패턴을 마스크로 하여 상기 오믹 콘택층 및 반도체층의 일부를 식각하는 단계;

상기 제2 금속 패턴 위에 콘택홀이 형성된 패시베이션 막을 형성하는 단계; 및

상기 콘택홀을 통해 상기 드레인 전극과 전기적으로 연결된 화소 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
제6항에 있어서, 상기 SiF4 가스와 SiH4 가스의 비율은 1:3 내지 4:1인 것을 특징으로 하는 표시 기판의 제조 방법.
제6항에 있어서, 상기 반도체층은 0.5 내지 5.0%의 플루오르(F)를 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
제6항에 있어서, 상기 제1 금속층은 알루미늄(Al) 또는 알루미늄 네오디뮴 (AlNd) 중에서 선택된 어느 하나로 이루어진 하부 금속층과 몰리브덴(Mo)으로 이루어진 상부 금속층을 순차적으로 적층하여 형성하는 것을 특징으로 하는 표시 기판의 제조 방법.
제6항에 있어서, 상기 제2 금속층은 몰리브덴(Mo)으로 이루어진 제1 층, 알루미늄(Al) 또는 알루미늄 네오디뮴(AlNd)중에서 선택된 어느 하나로 이루어진 제2 층, 몰리브덴(Mo)으로 이루어진 제3 층이 순차적으로 적층된 것을 특징으로 하는 표시 기판의 제조 방법.