JP3752508B2 - スタックパッケージ及びその製造方法 - Google Patents

スタックパッケージ及びその製造方法 Download PDF

Info

Publication number
JP3752508B2
JP3752508B2 JP26066299A JP26066299A JP3752508B2 JP 3752508 B2 JP3752508 B2 JP 3752508B2 JP 26066299 A JP26066299 A JP 26066299A JP 26066299 A JP26066299 A JP 26066299A JP 3752508 B2 JP3752508 B2 JP 3752508B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
stack package
metal wire
ceramic capsule
exposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP26066299A
Other languages
English (en)
Other versions
JP2000124393A (ja
Inventor
相 ▲ウク▼ 朴
淳 鎭 ▲ジョ▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2000124393A publication Critical patent/JP2000124393A/ja
Application granted granted Critical
Publication of JP3752508B2 publication Critical patent/JP3752508B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体パッケージ、特に少なくとも二つ以上の半導体チップを積層(stack)して一つのパッケージからなるスタックパッケージ及びその製造方法に関する。
【０００２】
【従来の技術】
近年、メモリチップの容量増大化が盛んに進行されている。現在、１２８ＭＤＲＡＭの量産段階にあり、２５６ＭＤＲＡＭの量産も近い。
【０００３】
一般的に、メモリチップの容量増大、則ち高集積化の達成方法として、限定された半導体チップの空間内に多数のセルを製造できる技術が開示されている。このような方法は精密な微細線幅を要求する等、高難度の技術及び多くの開発時間を必要とする。したがって、最近、より容易に高集積化が達成できるスタッキング(Stacking)技術が開発され、これに対する研究が盛んに進行されつつある。
【０００４】
半導体業界におけるスタッキングとは、少なくとも二つ以上の半導体チップを垂直に積上げてメモリ容量を倍加させる技術である。こうしたスタッキングによれば、例えば二つの６４ＭＤＲＡＭ級素子を積層して１２８ＭＤＲＡＭ級を、また二つの１２８Ｍ ＤＲＡＭ級素子を積層して２５６ＭＤＲＡＭ級を構成できる。
【０００５】
前記の様なスタッキングによるパッケージの典型的な例を図１及び図２に示す。これを簡単に説明すれば次の通りである。まず、図１に示すように、ボンディングパッドが上面に配置された半導体チップ１にリードフレーム２が接着剤３にて付着される。リードフレーム２のインナーリード２１はボンディングパッドに金属ワイヤ４によって電気的に連結している。リードフレーム２のアウタリード２２だけが両側に露出するように、全体結果物が封止剤５(molding compound)によって密封される。
【０００６】
この様な一つのパッケージ上に同一構造のパッケージが積層される。則ち上部に積層されたパッケージのアウタリード２２が下部パッケージのリードフレーム２の中間部に接合されて、二つの半導体チップが電気的に連結する。
【０００７】
しかしながら、前記の様な一般のスタックパッケージはパッケージの全体厚さが厚いという欠点がある。また、上部パッケージの信号伝達経路は上部パッケージのアウタリードを通じて下部パッケージのリードフレームを通過しなければならないので、電気的な信号経路が長すぎるという欠点もある。特に、上部及び下部パッケージのリードをハンダ付けするが、このハンダ付けの不良によって接続不良がよく引き起こされる。
【０００８】
これを解消するために、従来は図２に示すスタックパッケージが提案された。同図に示すように、上部及び下部半導体チップ１ａ、１ｂが所定間隔をおいて配置される。上部半導体チップ１ａの下面に上部リードフレーム２ａのインナーリード２１ａが付着され、金属ワイヤ４ａにより上部半導体チップ１ａのボンディングパッドに電気的に連結する。また、下部半導体チップ１ｂの上面に下部リードフレーム２ｂのインナーリード２１ｂが付着され、金属ワイヤ４ｂにより下部半導体チップ１ｂのボンディングパッドに電気的に連結する。
【０００９】
上部リードフレーム１ａのアウタリード２２ａは下部リードフレーム２ｂの中間部にレーザーにて接着され、下部リードフレーム２ｂのアウタリード２２ｂは封止剤５ａの外部に突出している。
【００１０】
【発明が解決しようとする課題】
しかしながら、上記の様に図２に示したスタックパッケージも次の様な問題点を有している。まず、信号伝達経路は低減されたが、各リードフレーム間の距離が近すぎて、動作中に信号干渉が発生する恐れがある。
【００１１】
また、各リードフレームが対向して配置されているため、リードフレーム間の離間距離による不良発生の恐れがある。そして、リードフレーム間をレーザーにて接合させるため、高価なレーザー装備が必要となり、特に各リードフレームが半永久的に接合されるため、以後の保守作業がほとんど不可能である。さらに、チップの大きさが変更されると、それに従いリードフレームを新しく製作しなければならない。
【００１２】
他の問題点としては、各半導体チップが封止剤の内部に位置しているため、駆動中に熱発散が効果的になされない。則ち放熱板機能を行うヒートシンク(heat sink)を設ける部分がないので、熱発散がよくなされない。
【００１３】
従って、本発明の目的は、全体厚さは増加させず信号伝達経路を短くし、信号干渉を最大に抑制できるスタックパッケージ及びその製造方法を提供することにある。
【００１４】
本発明の他の目的は、リードフレームを用いないことで、リードフレーム間の離間距離による不良発生が根本的に防止され、半導体チップの大きさが変更されてもリードフレームを新しく製作しなくて良く、保守作業も容易にすることにある。
【００１５】
【課題を解決するための手段】
前記の様な目的を達成するために、本発明によるスタックパッケージはセラミックカプセルを含む。セラミックカプセルの上面両側には一対の突出部が形成される。セラミックカプセルの上面には第１半導体チップが接着され、セラミックカプセルの下面には第２半導体チップが接着される。第１及び第２半導体チップはそのボンディングパッドが上部を向くように配置されるが、特に第２半導体チップはそのボンディングパッドがセラミックカプセルの両側に露出する程度の大きさを有する。第２半導体チップの下面には放熱板が付着されることが望ましい。第１及び第２半導体チップのボンディングパッドが金属ワイヤにより電気的に連結する。金属ワイヤの中間部はセラミックカプセルの突出部表面に置かれる。セラミックカプセルの突出部上に置かれた金属ワイヤ部分と放熱板だけが露出するように全体を封止剤でモールドする。封止剤から露出した金属ワイヤ部分に導電性バンプが形成され、導電性バンプに半田ボールがマウントされる。
【００１６】
上述した構成からなるスタックパッケージの製造方法は次の通りである。両側上面に一対の突出部が形成されたセラミックカプセルの上面に、ボンディングパッドが上部を向くように第１半導体チップを接着する。セラミックカプセルの両側にボンディングパッドが露出する程度の大きさを有する第２半導体チップを、そのボンディングパッドが上部を向くようにセラミックカプセルの下面に接着する。金属ワイヤの一端を第１半導体チップのボンディングパッドに電気的に連結し、金属ワイヤの他端をセラミックカプセルの突出部を越えて第２半導体チップのボンディングパッドに電気的に連結する。セラミックカプセルの突出部上に置かれた金属ワイヤ部分と第２半導体チップの下面が露出するように、全体を封止剤でモールドする。封止剤から露出した金属ワイヤ部分に導電性バンプを形成した後、導電性バンプに半田ボールをマウントする。
【００１７】
上述した本発明の構成によれば、セラミックカプセルを挟んで第１及び第２半導体チップが配置され、各ボンディングパッドがリードフレームでない金属ワイヤで連結し、封止剤から露出した金属ワイヤ部分に半田ボールを付着することにより、信号干渉が発生される恐れがほとんどなく、金属ワイヤの取り外しが容易であるので、保守作業もより容易である。
【００１８】
【発明の実施の形態】
以下、添付図面に基づき、本発明の好適実施例を詳細に説明する。
（実施例１）
図３乃至図１０は、本発明の実施例１によるスタックパッケージを製造工程順に示す断面図である。まず、図４に示すように、セラミックカプセル５０を用意する。セラミックカプセル５０は両側上面に一対の突出部５２が形成され、各突出部５２間の水平面には多数の孔５１が形成された形状である。
【００１９】
図３に示すように、第１半導体チップ３０は、そのボンディングパッド３１が上部を向くようにして、両突出部５２間かつセラミックカプセル５０の上面に定着させる。ボンディングパッド４１がセラミックカプセル５０の両側に露出する程度の大きさを有する第２半導体チップ４０は、接着剤６０を介してセラミックカプセル５０の下面に接着される。この時、接着剤６０は第２半導体チップ４０により押されながら、セラミックカプセル５０の底面に形成された孔５１（図４参照）を介して第１半導体チップ３０とセラミックカプセル５０の間に染み込むことにより、第１半導体チップ３０もセラミックカプセル５０の上面に接着される。次に、放熱板８０は他の接着剤７０を用いて第２半導体チップ４０の下面に付着される。
【００２０】
続いて、図５に示すように、第１及び第２半導体チップ３０、４０のボンディングパッド３１、４１を金属ワイヤ１００で連結し、第１及び第２半導体チップ３０、４０が電気的に連結される。この時、金属ワイヤ１００は、セラミックカプセル５０の突出部５２を越えることにより、その中間部が突出部５２上に置かれることになる。
【００２１】
続いて、図６に示すように、全体結果物を上部及び下部モールドダイ１１０、１１１間のキャビティ内に位置させて、キャビティ内に封止剤１２０をフローさせる。この時、放熱板８０はその両端が上部及び下部モールドダイ１１０、１１１の界面間に挟まれて、突出部５２は上部モールドダイ１１０のキャビティ上壁に張り合わせる。よって、金属ワイヤ１００の中間部は突出部５２と上部モールドダイ１１０により押されて封止剤１２０が塗布されない。このため、図７に示すように、金属ワイヤ１００の中間部及び放熱板８０の下面と側面だけが封止剤１２０から露出する。
【００２２】
次に、金属ワイヤ１００の中間部をより確実に露出させるために、図７に示すように、封止剤１２０の上面にノズル１３０から研磨剤を噴射して封止剤１２０を所定厚さだけ除去することにより、金属ワイヤ１００の中間部は確実に封止剤１２０から露出する。ここで、研磨剤の代りに研磨ペーパーを用いていい。
【００２３】
また、図８に示すように、放熱板８０の下面も封止剤１２０から確実に露出させるために、全体をかえしてから、放熱板８０の上面に研磨剤を噴射して研磨する。
【００２４】
続いて、図９に示すように、封止剤１２０から露出した金属ワイヤ１００の中間部に導電性バンプ１４０を形成し、導電性バンプ１４０に半田ボール１５０をマウントすると、図１０に示す様な実施例１によるスタックパッケージが完成する。
【００２５】
（実施例２）
図１１乃至図１３は本発明の実施例２によるスタックパッケージを製造工程順に示す断面図である。本実施例２では半田ボール１５０の接合力を強化させるための方案が提示される。図１１に示すように、セラミックカプセルの突出部５２表面に凹状の溝であるボールランド５３を形成し、金属ワイヤ１００をボールランド５３に挟む。そして、導電性バンプ１４０をボールランド５３内に入れて金属ワイヤ１００に接触させた後、ボールランド５３内部を半田ペースト１６０で埋め込む。
【００２６】
次に、図１２に示すように、半田ペースト１６０が露出しないように全体結果物を封止剤１２０でモールドする。続いて、図１２に示す点線まで封止剤１２０、突出部５２及び半田ペースト１６０を研磨して所定厚さだけ除去して導電性バンプ１４０を封止剤１２０から露出させる。その露出した導電性バンプ１４０に、図１３に示すように半田ボール１５０をマウントすると、導電性バンプ１４０を介して半田ボール１５０と金属ワイヤ１００の間の接合力が一層強化される。
【００２７】
一方、半田ボール１５０の接合力を一層強化させるために、図１２に示すように、ボールランド５３の内壁にメッキ膜１７０を形成することも望ましい。
【００２８】
（実施例３）
図１４は本実施例３によるスタックパッケージを示すもので、同図に示すように、放熱板がない以外は実施例１及び２と同様である。封止剤１２１が第２半導体チップ４０の上面にのみ塗布される。則ち第２半導体チップ４０が下部モールドダイのキャビティ底面に定着され、その上部にのみ封止剤１２１が塗布される。
【００２９】
（実施例４）
図１５は本実施例４によるスタックパッケージを示すもので、実施例３によるスタックパッケージと構造は同様であるが、製造工程は相違する。
【００３０】
図１５には示さないが、第２半導体チップ４０の下面にはダミー板が付着され、ダミー板がモールドダイのキャビティ底面に定着された状態で全体結果物が封止剤１２２でモールドされる。次に、第２半導体チップ４０の下面まで研磨すると、ダミー板が除去されて図１５の様なスタックパッケージが完成する。
【００３１】
（実施例５）
本実施例５では一つのスタックパッケージにもう一つのスタックパッケージをスタッキングする方案が提示される。図１６に示すように、図１４または図１５に示すパッケージをかえした状態で、第２半導体チップ４０の上面にリードフレーム９０を接合させて、金属ワイヤ１８０によってリードフレーム９０と第２半導体チップ４０のボンディングパッド４１とを連結させる。
【００３２】
リードフレーム９０は上部に露出した状態であるため、前記と同様な構造のスタックパッケージにマウントされた他の半田ボール１５０をリードフレーム９０に接合すると、二つのスタックパッケージが積層された構造となる。このように、複数個のスタックパッケージを積層し続ける事も出来る。
【００３３】
（実施例６）
本実施例６はモールド工程を排除する方案であって、図１７に示すように一つの基板２２０上に図１４または図１５に示すスタックパッケージが複数個配置されて、各スタックパッケージの半田ボール１５０が基板２２０に実装される。則ちマルチチップパッケージである。
【００３４】
より具体的に説明すれば、セラミックカプセル２００は基板２２０上部に覆われて接着剤２１０を介して基板２２０に接着される。したがって、各スタックパッケージはセラミックカプセル２００の内部に位置することになる。基板２２０の下面には複数個の半田ボール２３０がマウントされる。
【００３５】
【発明の効果】
以上説明したように、本発明によれば、セラミックカプセルを挟んで二つの半導体チップが配置され、金属ワイヤで電気的に連結することにより、信号伝達経路が短くなり、かつ信号干渉が排除される効果がある。
【００３６】
また、第２半導体チップの下面が封止剤から露出することにより、熱発散特性が向上される。特に露出した第２半導体チップに放熱板を付着することができるため、熱発散特性が一層向上される。
【００３７】
なお、本発明は、前記実施例に限らず、本発明の技術的要旨から逸脱しない範囲内で多様に変形・実施することが可能である。
【図面の簡単な説明】
【図１】従来のスタックパッケージを示す断面図である。
【図２】従来のスタックパッケージを示す断面図である。
【図３】本発明の実施例１によるスタックパッケージを製造工程順に示す断面図である。
【図４】本発明の実施例１によるスタックパッケージを製造工程順に示すセラミックカプセルの斜視図である。
【図５】本発明の実施例１によるスタックパッケージを製造工程順に示す断面図である。
【図６】本発明の実施例１によるスタックパッケージを製造工程順に示す断面図である。
【図７】本発明の実施例１によるスタックパッケージを製造工程順に示す断面図である。
【図８】本発明の実施例１によるスタックパッケージを製造工程順に示す断面図である。
【図９】本発明の実施例１によるスタックパッケージを製造工程順に示す断面図である。
【図１０】本発明の実施例１によるスタックパッケージを製造工程順に示す断面図である。
【図１１】本発明の実施例２によるスタックパッケージの金属ワイヤ付近の斜視図である。
【図１２】本発明の実施例２によるスタックパッケージの金属ワイヤ付近の断面図である。
【図１３】本発明の実施例２によるスタックパッケージを示す断面図である。
【図１４】本発明の実施例３によるスタックパッケージを示す断面図である。
【図１５】本発明の実施例４によるスタックパッケージを示す断面図である。
【図１６】本発明の実施例５によるスタックパッケージを示す断面図である。
【図１７】本発明の実施例６によるスタックパッケージを示す断面図である。
【符号の説明】
３０ 第１半導体チップ
３１、４１ ボンディングパッド
４０ 第２半導体チップ
５０、２００ セラミックカプセル
５１ 孔
５２ 突出部
５３ ボールランド
６０、７０、２１０ 接着剤
８０ 放熱板
９０ リードフレーム
１００ 金属ワイヤ
１１０、１１１ モールドダイ
１２０、１２１、１２２ 封止剤
１３０ ノズル
１４０ 導電性バンプ
１５０、２３０ 半田ボール
１６０ 半田ペースト
１７０ メッキ膜
１８０ 金属ワイヤ
２２０ 基板

Claims (12)

  1. 両側上面に一対の突出部が形成されたセラミックカプセルと、ボンディングパッドが上部を向くように前記セラミックカプセルの突出部間の上面に接着剤を用いて接着された第１半導体チップと、ボンディングパッドが前記セラミックカプセルの両側に露出する程度の大きさを有し、前記ボンディングパッドが上部を向くように前記セラミックカプセルの下面に接着剤を用いて接着された第２半導体チップと、両端は前記第１及び第２半導体チップのボンディングパッドに連結し、中間部は前記セラミックカプセルの突出部上に置かれる金属ワイヤと、前記セラミックカプセルの突出部上に置かれた金属ワイヤの中間部が露出するように全体をモールドする封止剤と、前記封止剤から露出した金属ワイヤの中間部に形成された導電性バンプと、前記導電性バンプにマウントされた半田ボールとを含むことを特徴とするスタックパッケージ。
  2. 前記セラミックカプセルの突出部表面に凹にボールランドが形成され、前記ボールランドに金属ワイヤが挟まれ、前記導電性バンプがボールランドに収容されたことを特徴とする請求項１記載のスタックパッケージ。
  3. 前記ボールランドの内壁にメッキ膜が形成され、前記メッキ膜に金属ワイヤが接触されたことを特徴とする請求項２記載のスタックパッケージ。
  4. 前記第２半導体チップの下面が封止剤から露出したことを特徴とする請求項１記載のスタックパッケージ。
  5. 前記封止剤から露出した第２半導体チップの下面に放熱板が付着されたことを特徴とする請求項４記載のスタックパッケージ。
  6. 前記封止剤から露出した第２半導体チップの下面にリードフレームが付着され、前記リードフレームは金属ワイヤを介して第２半導体チップのボンディングパッドに電気的に連結したことを特徴とする請求項４記載のスタックパッケージ。
  7. 前記セラミックカプセルの水平面に第１及び第２半導体チップを同時に接着できるように、前記接着剤の移動を許容する多数の孔が形成されたことを特徴とする請求項１記載のスタックパッケージ。
  8. 両側上面に一対の突出部が形成されたセラミックカプセルの上面に、ボンディングパッドが上部を向くように第１半導体チップを接着する工程と、前記セラミックカプセルの両側にボンディングパッドが露出する程度の大きさを有する第２半導体チップを、そのボンディングパッドが上部を向くように前記セラミックカプセルの下面に接着する工程と、金属ワイヤの一端を前記第１半導体チップのボンディングパッドに電気的に連結し、他端を前記セラミックカプセルの突出部を越えて前記第２半導体チップのボンディングパッドに電気的に連結する工程と、前記セラミックカプセルの突出部上に置かれた金属ワイヤの中間部が露出するように全体を封止剤でモールドする工程と、前記露出した金属ワイヤに導電性バンプを形成する工程と、前記バンプに半田ボールをマウントする工程とを含むことを特徴とするスタックパッケージの製造方法。
  9. 前記モールド工程において、前記第２半導体チップの下面も封止剤から露出させることを特徴とする請求項８記載のスタックパッケージの製造方法。
  10. 前記封止剤から露出した第２半導体チップの下面に放熱板を付着する工程をさらに含むことを特徴とする請求項９記載のスタックパッケージの製造方法。
  11. 前記モールド工程前に、前記セラミックカプセルの突出部表面にボールランドを形成する工程と、前記ボールランドに金属ワイヤを挿入する工程と、前記ボールランド内に金属ワイヤと接触されるように導電性バンプを形成する工程と、前記ボールランド内を半田ペーストで埋め込む工程とをさらに含み、全体結果物を前記封止剤でモールドした後に、前記封止剤と半田ペーストを研磨して前記導電性バンプを露出させる工程をさらに含むことを特徴とする請求項８記載のスタックパッケージの製造方法。
  12. 前記セラミックカプセルに接着剤の移動を許容する多数の孔を形成して、前記第１及び第２半導体チップを一つの接着剤でセラミックカプセルに同時に接着することを特徴とする請求項８記載のスタックパッケージの製造方法。
JP26066299A 1998-09-15 1999-09-14 スタックパッケージ及びその製造方法 Expired - Fee Related JP3752508B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1998/P37931 1998-09-15
KR1019980037931A KR100290784B1 (ko) 1998-09-15 1998-09-15 스택 패키지 및 그 제조방법

Publications (2)

Publication Number Publication Date
JP2000124393A JP2000124393A (ja) 2000-04-28
JP3752508B2 true JP3752508B2 (ja) 2006-03-08

Family

ID=19550582

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26066299A Expired - Fee Related JP3752508B2 (ja) 1998-09-15 1999-09-14 スタックパッケージ及びその製造方法

Country Status (4)

Country Link
US (1) US6222259B1 (ja)
JP (1) JP3752508B2 (ja)
KR (1) KR100290784B1 (ja)
TW (1) TW429567B (ja)

Families Citing this family (100)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
KR20010037247A (ko) * 1999-10-15 2001-05-07 마이클 디. 오브라이언 반도체패키지
US6710454B1 (en) * 2000-02-16 2004-03-23 Micron Technology, Inc. Adhesive layer for an electronic apparatus having multiple semiconductor devices
KR100336281B1 (ko) * 2000-04-20 2002-05-13 윤종용 수리할 수 있는 멀티 칩 패키지
US7042068B2 (en) 2000-04-27 2006-05-09 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
KR100549311B1 (ko) * 2000-08-21 2006-02-02 앰코 테크놀로지 코리아 주식회사 반도체패키지
JP2002184934A (ja) * 2000-12-13 2002-06-28 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
KR100369393B1 (ko) * 2001-03-27 2003-02-05 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
KR20030018642A (ko) 2001-08-30 2003-03-06 주식회사 하이닉스반도체 스택 칩 모듈
DE10209922A1 (de) * 2002-03-07 2003-10-02 Infineon Technologies Ag Elektronisches Modul, Nutzen mit zu vereinzelnden elektronischen Modulen und Verfahren zu deren Herstellung
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
JP3617647B2 (ja) * 2002-11-08 2005-02-09 沖電気工業株式会社 半導体装置及びその製造方法
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
WO2004109771A2 (en) * 2003-06-03 2004-12-16 Casio Computer Co., Ltd. Stackable semiconductor device and method of manufacturing the same
WO2004107568A1 (en) * 2003-06-03 2004-12-09 Koninklijke Philips Electronics N.V. Low pass filter and electronic device
US7315000B2 (en) * 2003-07-27 2008-01-01 Sandisk Il Ltd. Electronic module with dual connectivity
US20050072121A1 (en) * 2003-10-06 2005-04-07 Texas Instruments Incorporated Method and system for shipping semiconductor wafers
TWI278048B (en) * 2003-11-10 2007-04-01 Casio Computer Co Ltd Semiconductor device and its manufacturing method
JP3925809B2 (ja) * 2004-03-31 2007-06-06 カシオ計算機株式会社 半導体装置およびその製造方法
US7205651B2 (en) * 2004-04-16 2007-04-17 St Assembly Test Services Ltd. Thermally enhanced stacked die package and fabrication method
JP2006074736A (ja) * 2004-08-02 2006-03-16 Seiko Epson Corp 圧電発振器およびその製造方法
US7166924B2 (en) * 2004-08-17 2007-01-23 Intel Corporation Electronic packages with dice landed on wire bonds
KR100648039B1 (ko) * 2004-09-13 2006-11-23 삼성전자주식회사 솔더 볼 형성 방법과 이를 이용한 반도체 패키지의 제조방법 및 구조
US7196427B2 (en) * 2005-04-18 2007-03-27 Freescale Semiconductor, Inc. Structure having an integrated circuit on another integrated circuit with an intervening bent adhesive element
US7098073B1 (en) 2005-04-18 2006-08-29 Freescale Semiconductor, Inc. Method for stacking an integrated circuit on another integrated circuit
US7507603B1 (en) 2005-12-02 2009-03-24 Amkor Technology, Inc. Etch singulated semiconductor package
US7572681B1 (en) 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
US8803299B2 (en) * 2006-02-27 2014-08-12 Stats Chippac Ltd. Stacked integrated circuit package system
US7902660B1 (en) 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
US7968998B1 (en) 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
US7687893B2 (en) 2006-12-27 2010-03-30 Amkor Technology, Inc. Semiconductor package having leadframe with exposed anchor pads
US7829990B1 (en) 2007-01-18 2010-11-09 Amkor Technology, Inc. Stackable semiconductor package including laminate interposer
US7772048B2 (en) * 2007-02-23 2010-08-10 Freescale Semiconductor, Inc. Forming semiconductor fins using a sacrificial fin
US7851340B2 (en) * 2007-02-23 2010-12-14 Freescale Semiconductor, Inc. Semiconductor fin integration using a sacrificial fin
US7750465B2 (en) * 2007-02-28 2010-07-06 Freescale Semiconductor, Inc. Packaged integrated circuit
US7982297B1 (en) 2007-03-06 2011-07-19 Amkor Technology, Inc. Stackable semiconductor package having partially exposed semiconductor die and method of fabricating the same
US8304923B2 (en) * 2007-03-29 2012-11-06 ADL Engineering Inc. Chip packaging structure
SG148901A1 (en) * 2007-07-09 2009-01-29 Micron Technology Inc Packaged semiconductor assemblies and methods for manufacturing such assemblies
US7977774B2 (en) 2007-07-10 2011-07-12 Amkor Technology, Inc. Fusion quad flat semiconductor package
US7687899B1 (en) 2007-08-07 2010-03-30 Amkor Technology, Inc. Dual laminate package structure with embedded elements
JP2009094457A (ja) 2007-09-18 2009-04-30 Olympus Corp 積層実装構造体及び積層実装構造体の製造方法
US7777351B1 (en) 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
US8089159B1 (en) 2007-10-03 2012-01-03 Amkor Technology, Inc. Semiconductor package with increased I/O density and method of making the same
US7847386B1 (en) 2007-11-05 2010-12-07 Amkor Technology, Inc. Reduced size stacked semiconductor package and method of making the same
US20090154111A1 (en) * 2007-12-17 2009-06-18 Lynch Thomas W Reticulated heat dissipation
US20090165996A1 (en) * 2007-12-26 2009-07-02 Lynch Thomas W Reticulated heat dissipation with coolant
US7956453B1 (en) * 2008-01-16 2011-06-07 Amkor Technology, Inc. Semiconductor package with patterning layer and method of making same
US7723852B1 (en) 2008-01-21 2010-05-25 Amkor Technology, Inc. Stacked semiconductor package and method of making same
US8067821B1 (en) 2008-04-10 2011-11-29 Amkor Technology, Inc. Flat semiconductor package with half package molding
US7768135B1 (en) 2008-04-17 2010-08-03 Amkor Technology, Inc. Semiconductor package with fast power-up cycle and method of making same
US7808084B1 (en) 2008-05-06 2010-10-05 Amkor Technology, Inc. Semiconductor package with half-etched locking features
US8125064B1 (en) 2008-07-28 2012-02-28 Amkor Technology, Inc. Increased I/O semiconductor package and method of making same
US8184453B1 (en) 2008-07-31 2012-05-22 Amkor Technology, Inc. Increased capacity semiconductor package
US7847392B1 (en) 2008-09-30 2010-12-07 Amkor Technology, Inc. Semiconductor device including leadframe with increased I/O
US7989933B1 (en) 2008-10-06 2011-08-02 Amkor Technology, Inc. Increased I/O leadframe and semiconductor device including same
US8008758B1 (en) 2008-10-27 2011-08-30 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe
US8089145B1 (en) 2008-11-17 2012-01-03 Amkor Technology, Inc. Semiconductor device including increased capacity leadframe
US8072050B1 (en) 2008-11-18 2011-12-06 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including passive device
US7875963B1 (en) 2008-11-21 2011-01-25 Amkor Technology, Inc. Semiconductor device including leadframe having power bars and increased I/O
US7982298B1 (en) 2008-12-03 2011-07-19 Amkor Technology, Inc. Package in package semiconductor device
US7993941B2 (en) * 2008-12-05 2011-08-09 Stats Chippac, Ltd. Semiconductor package and method of forming Z-direction conductive posts embedded in structurally protective encapsulant
US8487420B1 (en) 2008-12-08 2013-07-16 Amkor Technology, Inc. Package in package semiconductor device with film over wire
US8680656B1 (en) 2009-01-05 2014-03-25 Amkor Technology, Inc. Leadframe structure for concentrated photovoltaic receiver package
US20170117214A1 (en) 2009-01-05 2017-04-27 Amkor Technology, Inc. Semiconductor device with through-mold via
US8058715B1 (en) 2009-01-09 2011-11-15 Amkor Technology, Inc. Package in package device for RF transceiver module
US8026589B1 (en) 2009-02-23 2011-09-27 Amkor Technology, Inc. Reduced profile stackable semiconductor package
US7960818B1 (en) 2009-03-04 2011-06-14 Amkor Technology, Inc. Conformal shield on punch QFN semiconductor package
US8575742B1 (en) 2009-04-06 2013-11-05 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including power bars
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8487445B1 (en) 2010-10-05 2013-07-16 Amkor Technology, Inc. Semiconductor device having through electrodes protruding from dielectric layer
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
US8674485B1 (en) 2010-12-08 2014-03-18 Amkor Technology, Inc. Semiconductor device including leadframe with downsets
KR101232353B1 (ko) * 2010-12-23 2013-02-08 하나 마이크론(주) 반도체 패키지 및 이를 제조하는 방법
US8390130B1 (en) 2011-01-06 2013-03-05 Amkor Technology, Inc. Through via recessed reveal structure and method
US8648450B1 (en) 2011-01-27 2014-02-11 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands
TWI557183B (zh) 2015-12-16 2016-11-11 財團法人工業技術研究院 矽氧烷組成物、以及包含其之光電裝置
US8552548B1 (en) 2011-11-29 2013-10-08 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US9153543B1 (en) 2012-01-23 2015-10-06 Amkor Technology, Inc. Shielding technique for semiconductor package including metal lid and metalized contact area
US9362209B1 (en) 2012-01-23 2016-06-07 Amkor Technology, Inc. Shielding technique for semiconductor package including metal lid
US9704725B1 (en) 2012-03-06 2017-07-11 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
TWI495066B (zh) * 2012-08-31 2015-08-01 Chipmos Technologies Inc 晶圓級封裝結構及其製造方法
ITMI20130473A1 (it) * 2013-03-28 2014-09-29 St Microelectronics Srl Metodo per fabbricare dispositivi elettronici
KR101486790B1 (ko) 2013-05-02 2015-01-28 앰코 테크놀로지 코리아 주식회사 강성보강부를 갖는 마이크로 리드프레임
KR101563911B1 (ko) 2013-10-24 2015-10-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US9673122B2 (en) 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method
TWI567897B (zh) 2016-06-02 2017-01-21 力成科技股份有限公司 薄型扇出式多晶片堆疊封裝構造與製造方法
CN110473839A (zh) 2018-05-11 2019-11-19 三星电子株式会社 半导体封装***
US10991638B2 (en) 2018-05-14 2021-04-27 Samsung Electronics Co., Ltd. Semiconductor package system
US11244885B2 (en) 2018-09-18 2022-02-08 Samsung Electronics Co., Ltd. Semiconductor package system
US11600607B2 (en) 2019-01-17 2023-03-07 Samsung Electronics Co., Ltd. Semiconductor module including multiple power management semiconductor packages
US20210013375A1 (en) * 2019-07-11 2021-01-14 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
DE102021213437A1 (de) 2021-11-29 2023-06-01 Robert Bosch Gesellschaft mit beschränkter Haftung Schaltungsanordnung und Verfahren zum Ausbilden einer Schaltungsanordnung
CN117790426B (zh) * 2024-02-26 2024-05-14 中航捷锐(西安)光电技术有限公司 一种芯片封装结构及制造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4295183A (en) 1979-06-29 1981-10-13 International Business Machines Corporation Thin film metal package for LSI chips
US4443278A (en) 1981-05-26 1984-04-17 International Business Machines Corporation Inspection of multilayer ceramic circuit modules by electrical inspection of green specimens
US4814855A (en) 1986-04-29 1989-03-21 International Business Machines Corporation Balltape structure for tape automated bonding, multilayer packaging, universal chip interconnection and energy beam processes for manufacturing balltape
JPH01136665A (ja) 1987-11-24 1989-05-29 Kazuo Okazaki 注射針の収容容器
US5055097A (en) * 1989-09-28 1991-10-08 Wood Samuel R Rotary differential drive
US5045914A (en) 1989-12-26 1991-09-03 Motorola, Inc. Plastic pad array electronic AC device
US5081563A (en) 1990-04-27 1992-01-14 International Business Machines Corporation Multi-layer package incorporating a recessed cavity for a semiconductor chip
US5804870A (en) * 1992-06-26 1998-09-08 Staktek Corporation Hermetically sealed integrated circuit lead-on package configuration
US5368419A (en) 1993-01-12 1994-11-29 Imus; Robert E. Apparatus for implanting latent insecticide
KR100245257B1 (ko) 1993-01-13 2000-02-15 윤종용 웨이퍼 수준의 반도체 패키지의 제조방법
US5291061A (en) 1993-04-06 1994-03-01 Micron Semiconductor, Inc. Multi-chip stacked devices
KR970000214B1 (ko) 1993-11-18 1997-01-06 삼성전자 주식회사 반도체 장치 및 그 제조방법
US5511306A (en) 1994-04-05 1996-04-30 Compaq Computer Corporation Masking of circuit board vias to reduce heat-induced board and chip carrier package warp during wavesolder process
US5442230A (en) 1994-09-16 1995-08-15 National Semiconductor Corporation High density integrated circuit assembly combining leadframe leads with conductive traces
US5569955A (en) 1994-09-16 1996-10-29 National Semiconductor Corporation High density integrated circuit assembly combining leadframe leads with conductive traces
JPH08167630A (ja) 1994-12-15 1996-06-25 Hitachi Ltd チップ接続構造
US5739581A (en) 1995-11-17 1998-04-14 National Semiconductor Corporation High density integrated circuit package assembly with a heatsink between stacked dies
KR0184076B1 (ko) 1995-11-28 1999-03-20 김광호 상하 접속 수단이 패키지 내부에 형성되어 있는 3차원 적층형 패키지
KR100186331B1 (ko) 1996-06-17 1999-03-20 문정환 적층형 패키지
US5748452A (en) 1996-07-23 1998-05-05 International Business Machines Corporation Multi-electronic device package
US5854507A (en) 1998-07-21 1998-12-29 Hewlett-Packard Company Multiple chip assembly

Also Published As

Publication number Publication date
TW429567B (en) 2001-04-11
KR20000019697A (ko) 2000-04-15
US6222259B1 (en) 2001-04-24
KR100290784B1 (ko) 2001-07-12
JP2000124393A (ja) 2000-04-28

Similar Documents

Publication Publication Date Title
JP3752508B2 (ja) スタックパッケージ及びその製造方法
JP4412439B2 (ja) メモリモジュール及びその製造方法
JP3680092B2 (ja) スタックパッケージ
KR100333384B1 (ko) 칩 사이즈 스택 패키지 및 그의 제조방법
KR100219791B1 (ko) 반도체장치와 반도체장치의 제조방법 및 리드프레임의제조방법
US8637973B2 (en) Packaged microelectronic components with terminals exposed through encapsulant
US20020149092A1 (en) Carrier frame and semiconductor package including carrier frame
KR100333385B1 (ko) 웨이퍼 레벨 스택 패키지 및 그의 제조 방법
US20070007633A1 (en) Lead frame, resin-encapsulated semiconductor device, and method of producing the same
KR20030018642A (ko) 스택 칩 모듈
KR100240748B1 (ko) 기판을 갖는 반도체 칩 패키지와 그 제조 방법 및 그를 이용한적층 패키지
KR100394030B1 (ko) 적층형 반도체 패키지
US20020182773A1 (en) Method for bonding inner leads of leadframe to substrate
KR19980042513A (ko) 반도체장치 및 반도체장치용 리이드프레임
KR100321159B1 (ko) 스택형 메모리 모듈 및 그의 제조 방법
KR100328693B1 (ko) 칩사이즈스택패키지및그의제조방법
KR100247641B1 (ko) 적층형 볼 그리드 어레이 패키지 및 그의 제조방법
KR20000042872A (ko) 스택 패키지 및 그의 제조 방법
JP2001077275A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
KR100566780B1 (ko) 적층형 멀티 칩 패키지 제조 방법 및 이를 이용한 적층형 멀티 칩 패키지
KR100370480B1 (ko) 반도체 패키지용 리드 프레임
KR20030055834A (ko) 리드프레임을 이용하는 볼 그리드 어레이형 반도체 칩패키지와 적층 패키지
KR20020081794A (ko) 칩 스택 패키지
KR20010068589A (ko) 칩 스캐일 스택 패키지
KR20010004547A (ko) 웨이퍼 레벨 스택 패키지 및 그의 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051003

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051011

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20051020

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051109

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091222

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101222

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101222

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111222

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111222

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121222

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121222

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131222

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees