JP3544470B2

JP3544470B2 - 液晶表示装置

Info

Publication number: JP3544470B2
Application number: JP11965798A
Authority: JP
Inventors: 勉高林; 優西村; 靖彦河野; 尋史篠原
Original assignee: 株式会社アドバンスト・ディスプレイ
Priority date: 1998-04-28
Filing date: 1998-04-28
Publication date: 2004-07-21
Anticipated expiration: 2018-04-28
Also published as: US6590559B2; JPH11311763A; US20020067331A1; TW461979B; KR100353234B1; KR19990082695A

Description

【０００１】
【発明の属する技術分野】
この発明は液晶パネルをデジタル駆動する液晶表示装置、特に駆動部と画素部の配線に関するものである。
【０００２】
【従来の技術】
図１１は従来型の回路構成を示す概略構成図である。液晶表示装置においては駆動回路としてソ−スドライバＩＣ、ゲ−トドライバＩＣは各複数個存在するが、一般的なソ−スドライバへ入力される回路信号波形を図１２に示す。ソ−スドライバＩＣが３００画素分（カラ−ＬＣＤの場合に赤青緑に分けるとすると９００画素分）の出力があるとすると表示画面を表示する際、制御部３にあるタイミングコントロ−ラから出力されたスタ−トパルスは第１番目のソースドライバＩＣへ入力されデ−タを読みはじめる。第１番目のソースドライバＩＣは１〜３００番目のデ−タを読み込むと第２番目のソースドライバＩＣへスタ−トパルス（シフトパルス）を出力し、第２番目のソースドライバＩＣは前記スタ−トパルスを読み込んで３０１〜６００番目のデ−タを読み込む。そして、第２番目のソースドライバＩＣはスタ−トパルス（シフトパルス）を出力し、第３番目のソースドライバＩＣが動作を始める。というように第４番目のソースドライバＩＣ，第５番目のソースドライバＩＣ，第６番目のソースドライバＩＣ・・・・とデ−タを読み込んでいく。そして、ソースドライバＩＣへの１ライン分のデ−タ入力が終わった後、出力パルスが全ソースドライバＩＣに入力され、液晶パネルの画素へ、デ−タに相当する画素電圧を一斉に出力する。
【０００３】
一方、ゲ−トドライバＩＣも同様にスタ−トパルスによって動作を始め、クロック信号に同期して、出力端子の順番にゲ−ト信号を出力していき、ゲ−トドライバＩＣの最後の出力端子が出力すると、次のゲートドライバへのスタ−トパルス（シフトパルス）を出力し、複数のゲートドライバＩＣが順々に動作する。
【０００４】
一般的にソースドライバＩＣに入力される信号は、図１４に示すようにソースドライバＩＣにスタ−トパルスが入力されてからデ−タを入力しはじめデ−タをシフトレジスタに一時的に保管し、出力パルスＳＴＢが入力されると画素部２へ画素電圧を出力するという機能を持っている。通常ソースドライバＩＣが一時的に保管するデ−タは１ライン分の画素デ−タである。
【０００５】
液晶表示装置においてソ−スドライバＩＣ、ゲ−トドライバＩＣは各複数個存在するが、例えば、図１５に示すように１つのドライバＩＣが３００画素分の出力があるとすると表示画面を表示する際、タイミングコントロ−ラから出力されたスタ−トパルスＳＴＰは、第１番目のソースドライバＩＣへ入力されデ−タを読みはじめる。１〜３００番目のデ−タを読み込むと第２番目のソースドライバＩＣへスタ−トパルスＳＦＴＰ１を出力し、次のソースドライバＩＣはスタ−トパルスＳＦＴＰ１を読み込んで、３０１〜６００番目のデ−タを読み込む。そして、最後のデ−タ（６００番目のデ−タ）を読み込むタイミングで第２番目のソースドライバＩＣはスタ−トパルスＳＦＴＰ２を出力し、第３番目のソースドライバＩＣが動作を始める。というように第４番目、第５番目、第６番目・・・・と次々に動作していく。そして１ライン分のデ−タを読み込んだ後に出力パルスＳＴＢを各ソースドライバＩＣに一斉に入力させることによって１ライン分の画素に画素電圧が出力される。
【０００６】
従来例として各ソースドライバＩＣにスタ−トパルスを入力させ、ソースドライバＩＣの汎用性を提示した例が特開平４−１６８４１７号公報と特開平７−２６１７１１号公報に挙げられている。しかし、ソースドライバＩＣの出力端を無効にするのは後部のみであり、例えばソースドライバＩＣを乗せたＴＣＰ（ＴａｐｅＣａｒｒｉｅｒＰａｃｋａｇｅ）の出力端の前部が画素へ配線できない場合には用いることができない。また、ソースドライバＩＣの前部と後部を無効にすることによって画素から基板への配線がより簡単になる。また、ＳＸＧＡやＵＸＧＡやその上の画素数が多くなった場合、各ソースドライバＩＣにスタ−トパルスを入力することによって制御部から出力されるスタ−パルスのための配線がかなり多くなり制御部基板の配線も困難になってくる。
【０００７】
【発明が解決しようとする課題】
液晶表示装置はマトリックス状に配置された画素が複数のソ−スドライバＩＣ、ゲ−トドライバＩＣによって駆動される。ソースドライバＩＣまたはゲ−トドライバＩＣの回路配線基板とガラス基板１によって支持された液晶パネルの画素部２との接続はＴＣＰ１１、１２、１３・・・およびＴＣＰ２１、２２、２３・・・を用いて接続したり、直接ソースドライバＩＣ、ゲ−トドライバＩＣから画素部２へ接続する方法がある。
【０００８】
この場合、液晶表示装置において画素数がソースドライバＩＣの出力数の整数倍ではないときは、ソースドライバＩＣの出力端子（ソースドライバＩＣ用ＴＣＰの出力端子）に画素を接続しない場所ができる。その際、最終ソースドライバの出力の終端部を接続しない場合は何の作用を行わなくても問題ない。しかし、図１３に示すようにソースドライバＩＣの出力総数と１ライン分の画素数の差が大きい場合、ソースドライバＴＣＰから画素部２へ引き出し線の配線が場所によって長さの差が大きくなり、配線の抵抗により表示上不具合な場所が発生する可能性がある。また、配線の引き回しも困難になったり、場合によってはソースドライバＴＣＰが液晶パネル幅からはみ出してしまってフレ−ムの大きさの制限を受けることがある。
【０００９】
そこで、この発明は、例えばソースドライバＩＣへ入力するスタ−トパルスのタイミングを適当なデ−タ数の分だけを変更することによって、ソースドライバＩＣがデ−タを読み込むタイミングをずらせて、第１番目のソースドライバＩＣの前部の端子の出力を無効にする。即ち、第１番目のソースドライバＩＣの出力端の前部と最終のソースドライバＩＣの後部を接続させないで余った出力端子を前後に振り分けることができるようにする。
【００１０】
また、前後に余裕がない場合、中央部のドライバＩＣのスタ−トパルスを制御部から入力することにより中央部のドライバＩＣのデ−タ読み込みタイミングを調整することによって、中央部ドライバＩＣの出力端の前部と後部を無効にしてスペ−スを確保し、ドライバＩＣから画素部への配線の引き回しを簡単に均等にする。
【００１１】
また、クロック信号は各ソースドライバＩＣに入力されるが、プリント基板やソースドライバＩＣの負荷容量、負荷抵抗によって、クロック信号は場所によって大きく遅れる。しかもプリント基板やドライバＩＣの負荷容量、負荷抵抗は予想が難しく遅延量は予想できない。一方スタ−トパルスは制御部から他のドライバＩＣを通らず直接ドライバＩＣに入力されるのでスタ−トパルスは遅れが小さい。従って１番目のソースドライバＩＣ以外に入力するスタ−トパルスのタイミングを外からの設定によって変更できるようにして試作段階でスタートパルスを所定のタイミングでセットアップとホ−ルド時間を確保し設定を固定することが望まれる。
【００１２】
【課題を解決するための手段】
この発明に係る液晶表示装置は、マトリックス状に配置された画素を有する画素部と、前記画素部の１ライン分の画素数の表示データを読み込み、これを前記１ラインの画素数より多い数の端子から前記画素部へ出力する複数の駆動部と、この駆動部に対して前記表示データを取り込むタイミングを指示するスタートパルスを与える制御部とを備えた液晶表示装置において、上記制御部が上記スタートパルスを適当な表示データの数の分だけ前記表示データの先頭から早めてブランキング期間中に前記駆動部に与えることにより、前記複数の駆動部の第１番目のものの前部および最終のものの後部の出力端子を無効にするよう構成したものである。
【００１３】
また、マトリックス状に配置された画素を有する画素部と、前記画素部の１ライン分の画素数の表示データを読み込み、これを前記１ラインの画素数より多い数の端子から前記画素部へ出力する前後複数の駆動部と、この駆動部に対して前記表示データを取り込むタイミングを指示するスタートパルスを与える制御部とを備えた液晶表示装置において、前記制御部が、前記駆動部の前半に対して前記表示データの先頭のタイミングで第１のスタートパルスを出力し、前記駆動部の前半が前記表示データを読み込んでいる最中に第２のスタートパルスを前記駆動部の後半に出力することにより、前記駆動部の前半の後部の出力端子と前記駆動部の後半の前部の出力端子を無効にするようにしたものである。
【００１４】
また、マトリックス状に配置された画素を有する画素部と、前記画素部の１ライン分の画素数の表示データを読み込み、これを前記１ラインの画素数より多い数の端子から前記画素部へ出力する複数の駆動部と、この駆動部に対して前記表示データを取り込むタイミングを指示するスタートパルスを与える制御部とを備えた液晶表示装置において、前記制御部が隣接する駆動部の表示データ読み込み期間を一部重複させるタイミングでスタートパルスを全ての駆動部に与えることにより、全ての駆動部の出力端子の前部と後部とを無効にするようにしたものである。
また、スタートパルスのタイミングを変更できるよう構成したものである。
【００１５】
【発明の実施の形態】
実施の形態１．
図１は実施の形態１を説明するための信号波形を示す図である。液晶表示装置の構造配置は従来のものと同様であるので説明を省略する。
通常、液晶表示デ−タには通常ブランキング期間があるため、その期間を利用して、駆動回路の制御信号を出力する制御回路が出力するスタ−トパルスを早く出力することによってソースドライバＩＣがデ−タを読み込むタイミングを早めるよう構成する。図１に示すように、ブランキング期間にある第１番目のソースドライバＩＣの前部の出力端子を画素に接続しないようにして無効にする。ここで早めて出力するスタ−トパルスＳＴＰは水平同期信号のパルスとデ−タ部分を示すＤＥＮＡ信号の立ち上がりの間をカウントし、適当なタイミングの所をカウンタ−によって指定し、出力させるものとする。
【００１６】
このように構成したものでは、１番目のソースドライバＩＣが無効になった出力端子の分、ソースドライバＩＣから画素への接続を余らせることができ、ソースドライバＩＣの出力ピン総数が総画素数よりも多いときソースドライバＩＣから画素電極への配線を従来のものより均等に配列することができる。
【００１７】
例えば１個のドライバＩＣの出力端子が３００で、液晶パネルの画素数が１ラインに１０００あるとする。従来通りの方法では４番目のドライバＩＣの出力を前部の１００個の端子しか使わないで１０１から３００番目の端子を画素に接続しないことになる。即ち４番目のソースドライバＩＣの第１００番目の端子を１０００番目の画素に接続することになる。
【００１８】
この実施の形態１によれば、図１に示すように第１番目のドライバＩＣに入力するスタ−トパルスＳＴＰを１００画素分前に入力させる。接続は図２に示すように第１番目のソースドライバＩＣの１から１００番目の出力端子と第４番目のソースドライバＩＣの２００から３００番目の出力端子を画素に接続しないようにする。第１番目のソースドライバＩＣの１から１００番目の出力端子と第４番目のソースドライバＩＣの２００から３００番目の出力端子はデ−タ信号のブランキング期間に当たるので画素に接続しなくても表示自体には支障はない。
【００１９】
実施の形態２．
実施の形態１で説明した１番目のソ−スドライバＩＣにスタ−トパルスを早めて入力する方法では、図３に示すようにタイミングコントロ−ラに入力するブランキング期間が短いとき、スタートパルスＳＴＰ１が１ライン前のデ−タに重なり、ソースドライバＩＣが１ライン前のデ−タを出力する前にデ−タを読み込んでしまうため映像表示の支障になる。
【００２０】
このようにタイミングコントロ−ラに入力するブランキング期間が短いとき、液晶表示装置において制御部から出力され駆動部の制御信号となるスタ−トパルスを、第１番目のソースドライバＩＣ以外のソースドライバＩＣに所定のタイミングで出力することによって、途中のソースドライバＩＣが読み込むタイミングを早めて、中央部に位置するソースドライバＩＣの出力端子の前後部分を無効にして全ソースドライバＩＣの有効出力端を画素数に合わせる。
【００２１】
この場合、中央部に位置するソースドライバＩＣに入力するスタ−トパルスのセットアップ時間とホ−ルド時間を確保するために設定端子によってスタ−トパルスのタイミングを切り替えることができるようにする。
【００２２】
図４はスタ−トパルスのセットアップ時間とホ−ルド時間を示している。ＳＴＰ２−１はタイミング調整をしないスタ−トパルスであり、ＳＴＰ２−２，ＳＴＰ２−３，ＳＴＰ２−４はタイミング調整をしたスタ−トパルスである。クロック信号はプリント基板や各ソースドライバＩＣの負荷容量によって遅れる傾向があり、同期させて出力しても制御部から直接入力するスタ−トパルスＳＴＰ２の方が遅延が起こらないためにスタ−トパルスＳＴＰ２のホ−ルド時間が確保できなくなる可能性がある。ＳＴＰ２−１がホ−ルド時間が小さい場合、スタ−トパルスのタイミングをＳＴＰ２−２〜ＳＴＰ２−４のように、数段階に切り替えることによってセットアップ時間を確保することができる。使用時はセットアップ時間とホ−ルド時間の規格に合うように設定すればよい。
【００２３】
図５にソースドライバＩＣの配置と、図６にスタ−トパルスの入力概略図を示す。実施の形態１に示したように、１個のドライバＩＣの出力端子が３００で、液晶パネルの画素数が１ラインに１０００あるとする。例えば２番目のソースドライバＩＣ出力端子の後部２０１ピンから３００ピンと３番目の出力端子の前部１ピンから１００ピンを無効にする。
【００２４】
ソースドライバＩＣは制御部から出力されるスタ−トパルスを入力してからデ−タを読み込み、最終デ−タを読み込むと共に次のソースドライバＩＣにスタ−トパルスを出力するよう構成されており、１番目のソースドライバＩＣに入力するスタ−トパルスのタイミングは従来のものと同様である。ソースドライバＩＣはスタ−トパルスを入力した後にデ−タを次々読み込み始め、２番目のソースドライバＩＣが読み込んでいる最中にタイミングコントロ−ラが第２のスタ−トパルスＳＴＰ２を出力し３番目のソースドライバＩＣに入力する。入力タイミングはタイミングコントロ−ラから出力されるデ−タのうち４００番目のデ−タと同期させるものとする。途中に入力するスタ−トパルスＳＴＰ２はＤＥＮＡの立ち下がりを基準にカウントすることによって所定のタイミングで出力させるようにするとよい。
【００２５】
２番目のソースドライバＩＣの１０１ピンから３００ピンの出力デ−タと３番目のソースドライバＩＣの１ピンから２００ピンの出力デ−タは同時に読み込みを行なっていると考えてよい。２番目のソースドライバＩＣと３番目のソースドライバＩＣの両方が読み込んだデ−タのうち、どちらかのソースドライバＩＣの出力端子を画素に接続すればよい。接続しなかった端子は空流しをしたことになる。２番目のソースドライバＩＣから発信する３番目のソースドライバＩＣへのスタ−トパルスは３番目のソースドライバＩＣに入力しないようにする。
従って、ＴＣＰタブから画素へのガラス基板上の引き出し線の引き回しもより簡単になる。
【００２６】
このように構成されたものでは、クロック信号は各ソースドライバＩＣに入力されるため、プリント基板やドライバＩＣ負荷容量、負荷抵抗によって、クロック信号は場所によって遅れる。スタ−トパルスは制御部から他のソースドライバＩＣを通らず直接ソースドライバＩＣに入力されるのでスタ−トパルスは遅れが小さい。プリント基板やソースドライバＩＣの負荷容量、負荷抵抗は予想が難しく遅延量は予想できない。従って３番目のソースドライバＩＣに入力するスタ−トパルスＳＴＰ２のタイミングを外からの設定によって変更できるようにして試作段階でスタ−トパルスを所定のタイミングでセットアップとホ−ルド時間を確保した状態で設定を固定する。
【００２７】
制御回路として図７に示すような回路を設ける。マルチプレクサ７は（Ａ，Ｂ）＝（０，０）のときａを、（Ａ，Ｂ）＝（１，０）のときｂを、（Ａ，Ｂ）＝（０，１）のときｃを、（Ａ，Ｂ）＝（１，１）のときｄを出力するものとする。信号を遅延素子に通すことによってタイミングを遅らせることができ、４種類のタイミングを持ったスタ−トパルスが生成され、マルチプレクサ７によって出力を選択する回路である。
【００２８】
実施の形態３．
実施の形態２では中央部に位置するソースドライバＩＣの出力端子の前後部分を無効にしたが、この実施の形態３では各ソースドライバＩＣにスタ−トパルスを入力することによって全てのソースドライバＩＣの出力端の前部と後部を無効にすることができるようにする。図８に示すように全てのソースドライバＩＣの出力端の前部と後部を無効にすることによって、全ソースドライバＩＣの出力端を均等に配分することができ、ＴＣＰから画素へ均等に配線することができるようになる。
【００２９】
即ち、実施の形態１で示したように１個のソースドライバＩＣの出力端子が３００で、液晶パネルの画素数が１ラインに１０００あるとした場合、スタ−トパルスの出力タイミングを図９に示すように、各ソースドライバＩＣの出力端の前部（１ピンから２５ピン）と後部（２７６ピンから３００ピン）を画素に接続しないようにして、各ソースドライバＩＣの出力端の中央部（２６ピンから２７５ピン）を画素に接続する。このことによって各ＴＣＰから画素へ均等に配線することができる。
ここで、ソースドライバＩＣの出力端子の前部と後部の無効ピン数を同数にしたが異なっていても支障はなく配線の容易さによって決定すればよい。
【００３０】
また、１個のソースドライバＩＣの出力端子が３００で、液晶パネルの画素数が１ラインに１０００あるとした場合、スタ−トパルスの出力タイミングを図９と同様にして図１０に示すようにソースドライバＩＣの無効ピンを前後不均等に接続してもよい。即ち第１番目のソースドライバＩＣの出力端子の前部（１ピンから５０ピン）を画素に接続しないようにして、残りの出力端子の中央部（５１ピンから３００ピン）は画素に接続する。同様に第２番目以降のソースドライバＩＣの出力端の前部（１ピンから５０ピン）を画素に接続しないようにして、残りの出力端の中央部（５１ピンから３００ピン）を画素に接続する。このことによって各ＴＣＰから画素への配線を調節することができる。これらの接続方法の選択はＴＣＰから基板の画素への接続方法によって考慮し、ＴＣＰの配置、配線の容易さによって決定するとよい。また、各ソースドライバ毎に無効出力端子数を変化させてもよい。
【００３１】
以上の各実施の形態はソ−スドライバＩＣに対して記載したが、ゲ−トドライバＩＣにおいても同様な処理をすることによってゲ−ト側配線を簡単にすることができ、またソースドライバＩＣ、ソースドライバＩＣ、ドライバＴＣＰの配置の自由度を増すことができる。
また、これらのスタ−トパルスを調節する機能は従来からあるドライバＩＣを制御するタイミングコントロ−ラＡＳＩＣに盛り込むことによって部品構成を従来通りの構成のままで適用できる。
【００３２】
【発明の効果】
この発明によれば、ドライバＴＣＰから画素部へのひき出し配線を簡単にできる。
また、ＴＣＰの配置の自由度を増やすことができる。また、外部制御装置から液晶表示装置に入力される画像表示のための信号のブランキングの区間が短いとき液晶表示装置の中央部のドライバＩＣを空流しすることによってドライバＩＣの出力端の一部を無効にしてドライバＩＣの出力数を調整することによって配線の引き回しを簡単にでき、さらにＴＣＰの配置の自由度が増え簡単にすることができる。
【００３３】
また、１番目のドライバＩＣから離れているｎ番目のドライバＩＣに入力するクロック信号に遅延が起こってもタイミングを調整できる機能をもっているため、タイミングを調整することによって設計後の段階でも所定のタイミングで入力できるように設定できる。
また、制御部の回路構成を簡単にできる。
さらに、ＴＣＰから画素への配線を均等にすることによって、液晶パネルを製造する段階で用いる配線パターンの製作工程数を削減できる。
【図面の簡単な説明】
【図１】この発明の実施の形態１における信号波形を示す図である。
【図２】この発明の実施の形態１を示す概略構成図で、（ａ）は全体図、（ｂ）は要部拡大図である。
【図３】この発明の実施の形態２における信号波形を示す図である。
【図４】この発明の実施の形態２におけるスタ−トパルスを説明するための図である。
【図５】この発明の実施の形態２を示す概略構成図で、（ａ）は全体図、（ｂ）は要部拡大図である。
【図６】この発明の実施の形態２における信号波形を示す図である。
【図７】この発明の実施の形態２に用いられる制御回路の概略構成図である。
【図８】この発明の実施の形態３を示す概略構成図で、（ａ）は全体図、（ｂ）は要部拡大図である。
【図９】この発明の実施の形態３における信号波形を示す図である。
【図１０】この発明の実施の形態３を示す概略構成図で、（ａ）は全体図、（ｂ）は要部拡大図である。
【図１１】従来の液晶表示装置を示す概略構成図で、（ａ）は全体図、（ｂ）は要部拡大図である。
【図１２】従来の液晶表示装置における信号波形を示す図である。
【図１３】従来の液晶表示装置の問題点を説明するための概略構成図で、（ａ）は全体図、（ｂ）は要部拡大図である。
【図１４】従来の液晶表示装置における信号波形を示す図である。
【図１５】従来の液晶表示装置における信号波形を示す図である。
【符号の説明】
１ガラス基板、２画素部、３制御部、７マルチプレクサ、
１１〜１４ソースドライバＩＣ用ＴＣＰ、
２１〜２３ゲートドライバＩＣ用ＴＣＰ。

Claims

マトリックス状に配置された画素を有する画素部と、前記画素部の１ライン分の画素数の表示データを読み込み、これを前記１ラインの画素数より多い数の端子から前記画素部へ出力する複数の駆動部と、この駆動部に対して前記表示データを取り込むタイミングを指示するスタートパルスを与える制御部とを備えた液晶表示装置において、上記制御部が上記スタートパルスを適当な表示データの数の分だけ前記表示データの先頭から早めてブランキング期間中に前記駆動部に与えることにより、前記複数の駆動部の第１番目のものの前部および最終のものの後部の出力端子を無効にすることを特徴とする液晶表示装置。
マトリックス状に配置された画素を有する画素部と、前記画素部の１ライン分の画素数の表示データを読み込み、これを前記１ラインの画素数より多い数の端子から前記画素部へ出力する前後複数の駆動部と、この駆動部に対して前記表示データを取り込むタイミングを指示するスタートパルスを与える制御部とを備えた液晶表示装置において、前記制御部が、前記駆動部の前半に対して前記表示データの先頭のタイミングで第１のスタートパルスを出力し、前記駆動部の前半が前記表示データを読み込んでいる最中に第２のスタートパルスを前記駆動部の後半に出力することにより、前記駆動部の前半の後部の出力端子と前記駆動部の後半の前部の出力端子を無効にすることを特徴とする液晶表示装置。
マトリックス状に配置された画素を有する画素部と、前記画素部の１ライン分の画素数の表示データを読み込み、これを前記１ラインの画素数より多い数の端子から前記画素部へ出力する複数の駆動部と、この駆動部に対して前記表示データを取り込むタイミングを指示するスタートパルスを与える制御部とを備えた液晶表示装置において、前記制御部が隣接する駆動部の表示データ読み込み期間を一部重複させるタイミングでスタートパルスを全ての駆動部に与えることにより、全ての駆動部の出力端子の前部と後部とを無効にすることを特徴とする液晶表示装置。
スタートパルスのタイミングを変更できるよう構成したことを特徴とする請求項２または請求項３記載の液晶表示装置。