KR100316474B1 - Build up substrate and method for manufacturing the same - Google Patents
Build up substrate and method for manufacturing the same Download PDFInfo
- Publication number
- KR100316474B1 KR100316474B1 KR1020000003637A KR20000003637A KR100316474B1 KR 100316474 B1 KR100316474 B1 KR 100316474B1 KR 1020000003637 A KR1020000003637 A KR 1020000003637A KR 20000003637 A KR20000003637 A KR 20000003637A KR 100316474 B1 KR100316474 B1 KR 100316474B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- hole
- printed circuit
- chip component
- forming
- Prior art date
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B67—OPENING, CLOSING OR CLEANING BOTTLES, JARS OR SIMILAR CONTAINERS; LIQUID HANDLING
- B67D—DISPENSING, DELIVERING OR TRANSFERRING LIQUIDS, NOT OTHERWISE PROVIDED FOR
- B67D3/00—Apparatus or devices for controlling flow of liquids under gravity from storage containers for dispensing purposes
- B67D3/04—Liquid-dispensing taps or cocks adapted to seal and open tapping holes of casks, e.g. for beer
- B67D3/047—Liquid-dispensing taps or cocks adapted to seal and open tapping holes of casks, e.g. for beer with a closing element having a rotational movement
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B67—OPENING, CLOSING OR CLEANING BOTTLES, JARS OR SIMILAR CONTAINERS; LIQUID HANDLING
- B67D—DISPENSING, DELIVERING OR TRANSFERRING LIQUIDS, NOT OTHERWISE PROVIDED FOR
- B67D3/00—Apparatus or devices for controlling flow of liquids under gravity from storage containers for dispensing purposes
- B67D3/0058—Details
- B67D3/0074—Safety or warning devices
Abstract
본 발명은 인쇄회로 다층기판에 있어서, 기판에 장착되는 칩부품을 기판의 내부 공간에 삽입하거나 방열판에 접촉토록 슬롯을 형성하는 인쇄회로 다층기판및 그 제조방법에 관한 것으로서 그 기술적인 구성은, 칩부품이 장착토록 기판의 일측에 위치 결정되는 장착면의 모서리부를 드릴비트에 의해 선가공하여 유격홀을 형성한후 유격홀을 연결토록 장착면을 가공하여 슬롯하고, 상기 슬롯의 내측에 칩부품을 용이하게 장착토록 하는 것을 요지로 한다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a printed circuit multilayer board and a method of manufacturing the same, wherein a chip component mounted on the board is inserted into an internal space of the board or a slot is formed in contact with a heat sink. After drilling the corners of the mounting surface, which is positioned on one side of the board, with the drill bit to form the clearance holes, the components are machined and slotted by machining the mounting surface to connect the clearance holes. The point is to make it easy to install.
Description
본 발명은 인쇄회로기판에 있어서, 기판에 장착되는 칩부품(능동또는 수동부품인 칩부품)을 기판의 내부 공간에 삽입하거나 방열판에 접촉토록 슬롯을 일체로 설치하는 인쇄회로 다층기판및 그 제조방법에 관한 것으로서 보다 상세하게 로는, 칩부품이 장착되는 기판의 장착면 모서리부를 선가공한후 장착면을 가공하여 칩부품을 용이하게 장착토록 하는 것을 특징으로 한다.In the printed circuit board, a printed circuit board and a method of manufacturing the printed circuit board which inserts a chip component (a chip component which is an active or passive component) mounted on a board into an internal space of the board or integrally installs a slot on the heat sink. In more detail, the furnace is characterized in that it is possible to easily mount the chip component by processing the mounting surface after the machining of the mounting surface edge portion of the substrate on which the chip component is mounted.
일반적으로 알려져 있는 패키지 기판에 있어서는, 전자회로를 정상적으로 동작시키기 위하여 전원을 안정적으로 각 부품에 공급토록 하는 것이 중요하고, 특히 디지탈 회로에는 기판에 장착되는 칩부품의 반복적인 온,오프 동작으로 전원 전압의 변동원인이 발생된다.In a generally known package substrate, it is important to supply power to each component stably in order to operate an electronic circuit normally. In particular, in a digital circuit, a power supply voltage is obtained by repeatedly turning on and off a chip component mounted on a substrate. The cause of change is caused.
이때, 상기 전압의 변동을 방지하기 위하여 원하는 성분이외의 다른 성분을 통과시켜 안정한 전원을 공급받도록 콘덴서를 설치하고, 상기 콘덴서에 의하여 전하를 축적후 급격한 전하의 변동에 대비하여 전하의 변동시 콘덴서에 축적된 전압을 공급함으로써 전압의 변동을 미연에 방지토록 하여 각 부품에 부하발생을 방지한다.At this time, in order to prevent the voltage fluctuation, a capacitor is installed so that a stable power supply is provided by passing a component other than the desired component. By supplying the accumulated voltage, it is possible to prevent the voltage fluctuation in advance and prevent the occurrence of load on each part.
그리고, 상기와 같은 패키지 기판은, 동작중 열이 발생되고, 상기 열은 패키지 기판에 장착된 칩이나 트랜지스터에 과부하를 발생시켜 오동작을 초래하게 되며, 이를 방지토록 전자제품이 실장되는 패키지기판에 메탈(방열판)을 일체화 하게 되는 것이다.In addition, the package substrate as described above, heat is generated during operation, the heat causes an overload on a chip or a transistor mounted on the package substrate to cause a malfunction, the metal on the package substrate on which the electronic product is mounted to prevent this It is to integrate (heat sink).
이와같은 기술과 관련된 종래의 인쇄회로다층기판 제조방법은 도1에 도시한 바와같이, 동박층(10)과 유전체층(15)으로 구성되는 복수의 CCL(20)과 상기 CCL(20)사이에 개재되는 절연층(PREPREG)(30)의 복합층으로 구성되는 패키지기판(40)에서 회로연결을 원하는 곳까지 비어홀(50A)을 관통하여 그 내측에 홀도금층(미도시)을 형성하여 전기적으로 연결토록 한다A conventional method for manufacturing a printed circuit multi-layer substrate related to such a technique is provided between a plurality of CCLs 20 composed of a copper foil layer 10 and a dielectric layer 15 and the CCLs 20, as shown in FIG. In the package substrate 40, which is composed of a composite layer of insulating layers (PREPREG) 30, a hole plating layer (not shown) is formed inside the via hole 50A to the place where the circuit connection is desired, and is electrically connected. do
이어서, 상기 홀도금층에 의해 연결되는 CCL을 방열판(60)에 부착하여 가압한후 복수의 CCL과 방열판(60)을 관통하는 비어홀(50B)을 형성하여 그 내측에 홀도금층을 역시 형성한다.Subsequently, after attaching and pressing the CCL connected by the hole plating layer to the heat sink 60, a via hole 50B penetrating the plurality of CCL and the heat sink 60 is formed to form a hole plating layer therein.
또한, 상기 복수의 CCL(20)과 이에 일체로 부착되는 방열판(60)에 의해 구성되는 패키지기판(40)에 칩부품(75)이 삽입토록 되는 장착면(80)을 먼저 로우터(85)에 의해 가공하고, 이때 대구경의 로우터(85)에 의해 천공되는 장착면(80)의 모서리부는 가공이 불가능하게 되고, 이를 가공토록 소구경의 드릴비트(90)를 이용하여 다시금 모서리부를 가공한후 그 내측에 칩부품(75)을 창착토록 하는 구성으로 이루어 진다.In addition, the mounting surface 80 into which the chip component 75 is inserted into the package substrate 40 constituted by the plurality of CCLs 20 and the heat sink 60 integrally attached thereto is first mounted on the rotor 85. And the edge portion of the mounting surface 80 drilled by the large-diameter rotor 85 becomes impossible to process, and after machining the corner portion again by using the drill bit 90 having a small diameter, The chip component 75 is formed inside the configuration.
그러나, 상기와 같은 패키기 기판은, 장착면(80)에 칩부품(75)을 장착하기 위하여 로우터(85)을 이용하여 선가공한후 그 모서리부를 소구경의 드릴비트(90)를 이용하여 다시금 가공하여야 함으로써 모서리부의 가공을 위해 사용되는 소구경의 드릴비트(90)가 방열판(60)에 접촉될때 빈번하게 파손되어 작업성이 저하되고, 소구경의 드릴에 의한 모서리부의 가공시간이 증가되는 단점이 있다.However, the package substrate as described above is line-processed using the rotor 85 to mount the chip component 75 on the mounting surface 80, and then the corner portion thereof is again used using the drill bit 90 having a small diameter. When the drill bit 90 of the small diameter used for processing the corner portion is in contact with the heat sink 60, the workability is frequently degraded and the workability is decreased, and the processing time of the edge portion by the small diameter drill is increased. There is this.
또한, 드릴비트(90)에 의한 모서리부의 가공시 기판에 장착되는 주변부품에손상을 가하게 되고, 드릴비트(90)가 빈번하게 파손되어 생산원가가 증가되는 등의 많은 문제점들이 있었던 것이다.In addition, there is a lot of problems such as damage to the peripheral parts mounted on the substrate during the processing of the edge portion by the drill bit 90, the drill bit 90 is frequently damaged and the production cost is increased.
본 발명은 상기와 같은 종래의 문제점들을 개선시키기 위한 것으로서 그 목적은, 장착홀의 라우팅(Routing) 가공시 모서리부의 가공정도 및 가공성을 향상시켜 모서리부의 가공시 발생하는 드릴비트의 빈번한 손상등을 방지함은 물론 슬롯의 형성시간을 최소화하여 칩부픔을 용이하게 장착토록 하는 인쇄회로 다층기판및 그 제조방법을 제공하는데 있다.The present invention is to improve the conventional problems as described above, the object is to improve the processing accuracy and workability of the corner portion during the routing (Routing) of the mounting hole to prevent the frequent damage of the drill bit generated during machining of the corner portion Of course, to provide a printed circuit board and a method of manufacturing the same to minimize the formation time of the slot to facilitate the chip breakage.
도1은 일반적인 칩부품이 삽입되는 기판을 도시한 단면도1 is a cross-sectional view showing a substrate in which a general chip component is inserted
도2는 종래의 칩부품 삽입을 위한 기판의 제조방법을 도시한 순서도2 is a flowchart illustrating a method of manufacturing a substrate for inserting a conventional chip component.
도3은 본 발명에 따른 기판의 칩부품 장착상태를 도시한 단면도Figure 3 is a cross-sectional view showing the mounting state of the chip component of the substrate according to the present invention
도4는 본 발명에 따른 칩부품 장착용 기판의 제조방법을 도시한 공정상태도4 is a process state diagram showing a manufacturing method of a chip component mounting substrate according to the present invention;
도5는 본 발명의 다른 실시예에 따른 칩부품 장착용 기판의 제조방법을 도시한 공정상태도5 is a process state diagram showing a manufacturing method of a chip component mounting substrate according to another embodiment of the present invention;
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
120...CCL 140...절연층120 ... CCL 140 ... insulating layer
150...패키지기판 160...비어홀150 ... Package Board 160 ... Beer Hole
190...유격홀 200...슬롯190 ... play hole 200 ... slot
210...장착홀210 ... Mounting Hole
상기 목적을 달성하기 위한 기술적인 구성으로서 본 발명은, 전극패턴이 형성되는 복수의 CCL및 상기 CCL의 저부에 일체로 접합되는 방열판에 절연층을 개재한후 적층되는 기판과,As a technical configuration for achieving the above object, the present invention is a plurality of CCL and the substrate which is laminated after interposing an insulating layer on the heat sink which is integrally bonded to the bottom of the CCL, the electrode pattern is formed;
상기 기판의 전극패턴을 상호 연결토록 관통되어 그 내측에 도금층이 형성되는 비어홀및,A via hole penetrating through the electrode pattern of the substrate to form a plating layer therein;
상기 기판의 일측에 칩부품이 삽입토록 되면서 모서리부에 유격홀이 일체로 형성되는 슬롯을 포함하여 구성되는 인쇄회로 다층기판을 마련함에 의한다.By inserting a chip component on one side of the substrate by providing a printed circuit multi-layer substrate including a slot formed in the corner hole integrally formed.
또한 본 발명은, 전극패턴이 형성되는 복수의 CCL및 상기 CCL의 저부에 일체로 접합되는 방열판에 절연층을 개재한후 가압하고, 원하는 전극패턴을 상호 연결토록 비어홀을 형성한후 그 내측에 도금층을 형성하여 패키지기판을 형성하는 단계,The present invention also provides a plurality of CCLs on which electrode patterns are formed and a heat sink that is integrally bonded to the bottom of the CCL, and then pressurizes the insulating layer through the insulating layer, and forms a via hole to interconnect the desired electrode patterns, and then plated therein. Forming a package substrate to form a,
상기 패키지기판의 일측에 결정되는 칩부품 장착면의 모서리부를 드릴비트에 의해 선가공하는 단계,Pre-processing an edge portion of the chip component mounting surface determined on one side of the package substrate by a drill bit,
상기 장착면의 모서리부를 상호 연결토록 로우터에 의해 장착면을 가공하여 슬롯을 형성하는 단계,Processing the mounting surface by a rotor to interconnect the edges of the mounting surface to form slots;
상기 슬롯의 내측에 칩부품을 밀착 삽입하는 단계를 포함하여 구성되는 인쇄회로 다층기판의 제조방법을 마련함에 의한다.By providing a method for manufacturing a printed circuit multilayer board comprising the step of closely inserting the chip component inside the slot.
이하, 첨부된 도면에 의거하여 본 발명의 실시예를 상세하게 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도3은 본 발명에 따른 기판의 칩부품 장착상태를 도시한 단면도로서 본 발명은, 유전체층(100)의 상하측에 전극패턴(110)이 일체로 적층형성되는 복수의 CCL(120)및 상기 CCL(120)의 저부에 적층되어 일체로 설치되는 방열판(130)에 절연층(140)을 개재하여 패키지기판(150)이 형성된다.3 is a cross-sectional view illustrating a chip component mounting state of a substrate according to the present invention. The present invention provides a plurality of CCLs 120 and CCLs in which electrode patterns 110 are integrally formed on upper and lower sides of a dielectric layer 100. The package substrate 150 is formed through the insulating layer 140 on the heat dissipation plate 130 which is stacked and integrally installed at the bottom of the 120.
이때, 상기 유전체층(100)의 상하측에 전극패턴(110)이 적층되어 형성되는 CCL(120)이 파이버와 레진으로 이루어지는 절연층(140)에 의해 적층될때 각각의 CCL(120)에 접지전원(GND)과 입력전원(VCC)이 연결되어 공급되면 캐패시턴스가 형성토록 된다.At this time, when the CCL 120 formed by stacking the electrode patterns 110 on the upper and lower sides of the dielectric layer 100 is stacked by the insulating layer 140 made of fiber and resin, the ground power source (CCL) 120 is connected to each CCL 120. When GND) and the input power supply VCC are connected and supplied, capacitance is formed.
그리고, 상기 패키지기판(150)의 전극패턴(110)중 원하는 부분을 전기적으로 상호 연결토록 비어홀(160)을 기계적 드릴이나 레이져등에 의해 관통형성하여 그 내측에 도전성재를 도포하여 도금층이 일체로 형성되고, 이에 의하여 원하는 전극패턴(110)이 상호 전기적으로 연결토록 된다.In addition, the via hole 160 is formed through a mechanical drill or a laser to electrically connect a desired portion of the electrode pattern 110 of the package substrate 150 with a mechanical drill or a laser to apply a conductive material therein so that the plating layer is integrally formed. As a result, the desired electrode patterns 110 are electrically connected to each other.
계속하여, 상기 패키지기판(150)에 일체로 적층 형성되는 전극패턴(110)과 전기적으로 분리되는 일측에 위치 결정되어 능동소자 또는 수동소자로 이루어 지는 칩부품(180)이 삽입토록 형성되면서 모서리부(C)에 유격홀(190)이 일체로 형성되는 슬롯(200)이 기계적 드릴이나 레이져등에 의해 일체로 형성된다.Subsequently, the edge part is formed so that the chip component 180 formed of an active element or a passive element is positioned at one side electrically separated from the electrode pattern 110 which is integrally stacked on the package substrate 150 to be inserted. The slot 200 in which the clearance hole 190 is integrally formed in (C) is integrally formed by a mechanical drill or a laser.
이때, 상기 유격홀(190)은, 슬롯(200)의 모서리부에 각각 연결토록 모서리부(C)에 형성되고, 기계적인 드릴비트(260)에 의해 복수의 CCL(120)및 절연층(140)과 방열판(130)을 관통하여 형성토록 된다.At this time, the clearance hole 190 is formed in the corner portion C to be connected to the corner portion of the slot 200, respectively, a plurality of CCL 120 and the insulating layer 140 by a mechanical drill bit 260. And penetrates the heat sink 130.
한편, 상기 복수의 CCL(120) 저면에 절연층(140)을 개재하여 적층되는 방열판(130)에 슬롯(200)의 모서리부(C)에 형성되는 유격홀(190)의 외경에 내측면이 각각 접하도록 되는 장착홀(210)이 일체로 형성된다.On the other hand, the inner surface of the outer surface of the clearance hole 190 formed in the corner portion (C) of the slot 200 on the heat sink 130 is laminated via the insulating layer 140 on the bottom of the plurality of CCL (120) Mounting holes 210 to be in contact with each other are formed integrally.
상기 장착홀(210)은, CCL(120)의 저면에 절연층(140)을 개재하여 적층될때 절연층(140)의 절연수지가 그 내측에 충진토록 되는 상태가 되고, 이에 의하여 드릴비트(260)등에 의한 기계적 가공시 유격홀(190)의 형성 및 로우터(270)에 의한 슬롯(200)의 형성이 한층 용이하게 이루어 지는 것이다.When the mounting hole 210 is stacked on the bottom of the CCL 120 via the insulating layer 140, the insulating resin of the insulating layer 140 is filled in the inside thereof, whereby the drill bit 260 In the mechanical processing by such a), the formation of the clearance hole 190 and the formation of the slot 200 by the rotor 270 are more easily performed.
그리고, 도4는 본 발명에 따른 칩부품 장착용 기판의 제조방법을 도시한 공정상태도이고, 도5는 본 발명의 다른 실시예에 따른 칩부품 장착용 기판의 제조방법을 도시한 공정상태도로서 본 발명은, 유전체층(100)의 상하측에 도전성금속(구리(CU)재질)금속을 도포한후 에칭등에 의한 식각공정을 통하여 형성되는 전극패턴(110)이 일체로 형성되어 복수의 CCL(120)을 각각 형성하고, 상기 복수의 CCL(120)및 최하측 CCL(120)의 저부에 일체로 접합되는 방열판(130)에 절연층(140)을 개재하여 가압한다.4 is a process state diagram showing a method for manufacturing a chip component mounting substrate according to the present invention, and FIG. 5 is a process state diagram showing a method for manufacturing a chip component mounting substrate according to another embodiment of the present invention. According to the present invention, after the conductive metal (copper (CU) material) metal is applied to the upper and lower sides of the dielectric layer 100, the electrode pattern 110 formed through an etching process by etching or the like is integrally formed to form a plurality of CCLs 120. And each of the CCL 120 and the bottom of the lowermost CCL (120) is integrally bonded to the heat sink 130 through the insulating layer 140 through the pressure.
상기 복수의 CCL(120)과 방열판(130) 및 그 사이에 개재되는 절연층(140)에 의해 패키지기판(150)을 형성토록 한다.The package substrate 150 may be formed by the plurality of CCLs 120, the heat sink 130, and the insulating layer 140 interposed therebetween.
이어서, 수직선상에 위치토록 적층적재되는 패키지기판(150)의 전극패턴중 원하는 전극패턴(110)을 상호 전기적으로 연결토록 레이져나 기계적 드릴에 의해 비어홀(160)을 형성한후 그 내측에 도전성 금속(전극패턴과 동일 재질)을 도포하여 도금층(미도시)을 형성할때 전극패턴이 상호 전기적으로 연결토록 된다.Subsequently, a via hole 160 is formed by a laser or a mechanical drill so as to electrically connect the desired electrode patterns 110 among the electrode patterns of the package substrate 150 stacked on a vertical line to be electrically connected to each other. When the coating layer (not shown) is formed by applying the same material as the electrode pattern, the electrode patterns are electrically connected to each other.
그리고, 상기 전극패턴(110)과 전기적으로 분리되는 일측에 능동소자 또는 수동소자로 이루어 지는 칩부품(180)이 삽입토록 패키지기판(150)의 일측에 위치 결정되는 칩부품 장착면(S)의 모서리부(C)를 드릴비트(260)에 의해 선가공 하여 유격홀(190)을 형성하고, 상기 드릴비트(260)는, 대구경의 사용이 가능토록 되어 방열판(130)의 가공시 손상을 최소화 한다.Then, the chip component mounting surface S is positioned on one side of the package substrate 150 so that the chip component 180 made of an active element or a passive element is inserted into one side electrically separated from the electrode pattern 110. The edge portion C is pre-machined by the drill bit 260 to form the clearance hole 190, and the drill bit 260 allows the use of a large diameter, thereby minimizing damage during machining of the heat sink 130. do.
계속하여, 상기 유격홀(190)이 먼저 가공된 상태에서 장착면(S)의모서리부(C)에 형성되는 유격홀(190)을 일체로 연결토록 로우터(270)에 의해 장착면(S)을 가공하여 슬롯(200)을 형성하고, 상기 슬롯(200)의 내측에 칩부품(180)을 밀착 삽입한다.Subsequently, in the state where the clearance hole 190 is first processed, the attachment surface S is formed by the rotor 270 to integrally connect the clearance hole 190 formed in the corner portion C of the mounting surface S. To form a slot 200, and inserts the chip component 180 in close contact with the inside of the slot 200.
상기 슬롯(200)은, 드릴비트(260)에 의해 장착면(S)의 모서리부(C)에 형성되는 유격홀(190)을 각각 연결토록 되면서 칩부품(180)이 밀착토록 형성되고, 슬롯(200)의 내경은 칩부품(200)의 외경측과 밀착토록 형성됨으로서 상기 슬롯(200)의 내측에 칩부품(180)이 견고하게 밀착고정토록 된다.The slot 200 is formed so that the chip component 180 is in close contact with each other so as to connect the clearance holes 190 formed in the corner portion C of the mounting surface S by the drill bit 260. The inner diameter of the 200 is formed to be in close contact with the outer diameter side of the chip component 200 so that the chip component 180 is firmly fixed to the inside of the slot 200.
한편, 상기 최하층 CCL(120)의 저부에 일체로 접합되는 방열판(130)의 일측에 슬롯(200)에 형성되는 유격홀(190)의 외경에 내측면이 접하도록 장착홀(210)이 기계적 드릴이나 레이져 등에 의해 먼저 가공된다.On the other hand, the mounting hole 210 is a mechanical drill so that the inner surface is in contact with the outer diameter of the clearance hole 190 formed in the slot 200 on one side of the heat sink 130 integrally bonded to the bottom of the lowermost CCL (120) First, it is processed by laser or the like.
이에의하여, 상기 CCL(120)의 저면에 절연층(140)을 개재하여 적층될때 절연층(140)의 절연수지가 장착홀(210)의 내측에 충진토록 되는 상태가 되고, 소프트한 재질의 CCL(120)및 절연층(140)만을 드릴비트(260)등에 의한 기계적 가공에 의해 가공하게 되어 드릴비트의 손상없이 유격홀(190)의 형성 및 로우터(270)에 의한 슬롯(200)의 형성이 한층 용이하게 이루어 지는 것이다.As a result, when the CCL 120 is stacked on the bottom of the CCL 120 via the insulating layer 140, the insulating resin of the insulating layer 140 is filled in the mounting hole 210. Only the 120 and the insulating layer 140 are processed by mechanical processing such as the drill bit 260, so that the formation of the clearance hole 190 and the formation of the slot 200 by the rotor 270 are performed without damaging the drill bit. It is made easier.
이상과 같이 본 발명에 따른 인쇄회로 다층기판및 그 제조방법에 의하면, 장착홀의 라우팅(Routing) 가공시 모서리부를 선가공하여 모서리부의 가공정도 및 가공성을 향상시켜 모서리부의 가공시 발생하는 드릴비트의 빈번한 손상등을 방지함은 물론 장착홀의 형성시간을 최소화하여 칩부픔을 용이하게 장착토록 한다.As described above, according to the printed circuit multilayer board according to the present invention and a method of manufacturing the same, it is possible to improve the processing accuracy and machinability of the edge part by pre-processing the edge part during the routing processing of the mounting hole, and thus the frequent occurrence of the drill bit generated during the machining of the edge part. It also prevents damage and minimizes the formation time of the mounting holes so that chip breakage can be easily installed.
또한, 상기 장착홀의 라우팅(Routing) 가공시 방열판을 선가공하여 모서리부의 가공정도 및 가공성을 향상시켜 모서리부의 가공시 발생하는 드릴비트의 빈번한 손상등을 방지함은 물론 장착홀의 형성시간을 최소화하여 칩부품을 용이하게 장착토록 하는 우수한 효과가 있다.In addition, during the routing processing of the mounting hole, the heat sink is pre-processed to improve the processing accuracy and workability of the corner portion, thereby preventing frequent damage of the drill bit generated during the processing of the corner portion, and minimizing the formation time of the mounting hole. There is an excellent effect that makes it easy to mount the parts.
본 발명은 특정한 실시예에 관련하여 도시하고 설명 하였지만, 이하의 특허청구범위에 의해 제공되는 본 발명의 정신이나 분야를 벗어나지 않는 한도내에서 본 발명이 다양하게 개량 및 변화될수 있다는 것을 당업계에서 통상의 지식을 가진자는 용이하게 알수 있음을 밝혀 두고자 한다.While the invention has been shown and described with respect to specific embodiments thereof, it will be apparent to those skilled in the art that various changes and modifications can be made without departing from the spirit or scope of the invention as provided by the following claims. I would like to clarify that those who have knowledge of this can easily know.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000003637A KR100316474B1 (en) | 2000-01-26 | 2000-01-26 | Build up substrate and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000003637A KR100316474B1 (en) | 2000-01-26 | 2000-01-26 | Build up substrate and method for manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010076475A KR20010076475A (en) | 2001-08-16 |
| KR100316474B1 true KR100316474B1 (en) | 2001-12-12 |
Family
ID=19641539
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000003637A KR100316474B1 (en) | 2000-01-26 | 2000-01-26 | Build up substrate and method for manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100316474B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100757907B1 (en) | 2006-07-06 | 2007-09-11 | 삼성전기주식회사 | Pcb and method of manufacturing thereof |
-
2000
- 2000-01-26 KR KR1020000003637A patent/KR100316474B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010076475A (en) | 2001-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7379306B2 (en) | Multilayer substrate including components therein | |
| US7491896B2 (en) | Information handling system utilizing circuitized substrate with split conductive layer | |
| JP2001053447A (en) | Multilayer wiring board with built-in part and manufacturing method thereof | |
| JP2014131017A (en) | Multilayered substrate | |
| KR100990588B1 (en) | A printed circuit board comprising landless via and method for manufacturing the same | |
| KR20160090625A (en) | Printed circuit board having embedded electronic devices and method of manufacturing the same | |
| JP4107664B2 (en) | Chip package | |
| KR100316474B1 (en) | Build up substrate and method for manufacturing the same | |
| US20030089522A1 (en) | Low impedance / high density connectivity of surface mount components on a printed wiring board | |
| KR940001773A (en) | Multilayer printed wiring board and its manufacturing method | |
| KR100654283B1 (en) | Multilayered printed wiring board and method for manufacturing the multilayered printed wiring board | |
| KR20010057047A (en) | Manufacturing method for buried capacitor pcb | |
| US11388821B2 (en) | Thin film capacitors for core and adjacent build up layers | |
| KR101003391B1 (en) | Method of processing hole of printed circuit board | |
| KR100725481B1 (en) | Pcb electro component embedded electro component and method of the same | |
| KR20180075171A (en) | Structure and method for diagonal via connected a layer spacing of PCB substrate | |
| KR20010076476A (en) | Manufacturing method for build up substrate | |
| KR100704930B1 (en) | Printed Circuit Board Having Embedded Capacitor and Fabricating Method thereof | |
| KR100298896B1 (en) | A printed circuit board and a method of fabricating thereof | |
| JPH04243197A (en) | Multilayer printed wiring board | |
| JP2018037430A (en) | Multi-layer printed board | |
| JP2874734B2 (en) | Multilayer wiring board for high frequency devices | |
| KR101133120B1 (en) | Maunfacturing method for semiconductor package board | |
| KR101228320B1 (en) | Embedded substrate and method for manufacturing the embedded substrate | |
| JPH09306955A (en) | Film carrier and manufacture thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |