KR100654283B1 - Multilayered printed wiring board and method for manufacturing the multilayered printed wiring board - Google Patents

Multilayered printed wiring board and method for manufacturing the multilayered printed wiring board Download PDF

Info

Publication number
KR100654283B1
KR100654283B1 KR1020040068426A KR20040068426A KR100654283B1 KR 100654283 B1 KR100654283 B1 KR 100654283B1 KR 1020040068426 A KR1020040068426 A KR 1020040068426A KR 20040068426 A KR20040068426 A KR 20040068426A KR 100654283 B1 KR100654283 B1 KR 100654283B1
Authority
KR
South Korea
Prior art keywords
core member
land
blind via
wiring board
printed wiring
Prior art date
Application number
KR1020040068426A
Other languages
Korean (ko)
Other versions
KR20050052327A (en
Inventor
하포야아키히코
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20050052327A publication Critical patent/KR20050052327A/en
Application granted granted Critical
Publication of KR100654283B1 publication Critical patent/KR100654283B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047—Drilling of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09454—Inner lands, i.e. lands around via or plated through-hole in internal layer of multilayer PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명에 있어서, 예들 들면 배선 패턴{14(3)}의 도체 두께{Th(3)}보다 두꺼운 도체 두께{TH(#1)}를 갖는 비아 받침 랜드{12(#1)}가 코어 부재(10)의 제3 층{L(3)}에 형성된다. 비아 받침 랜드{12(#1)}가 형성된 코어 부재{10(2)}에서, 상기 비아 받침 랜드{12(#1)}에 대향하는 면 방향에서부터 절연층{18(1)}을 통과해 상기 비아 받침 랜드{12(#1)}까지 드릴 가공함으로써 소정 직경의 구멍을 형성한다. 이 구멍의 내벽은 소정의 도금 부분{19(#1)}으로 덮여, 제1 층{L(1)}과 제3 층{L(3)} 사이를 회로 접속하는 블라인드 비아 홀{11(#1)}을 형성한다. In the present invention, for example, the via support land {12 (# 1)} having a conductor thickness {TH (# 1) thicker than the conductor thickness {Th (3)} of the wiring pattern {14 (3)} is a core member. It is formed in the third layer {L (3)} of (10). In the core member 10 (2) having the via receiving lands 12 (# 1) formed therethrough, the insulating layer 18 (1)} passes from the surface direction opposite to the via receiving lands 12 (# 1). A hole having a predetermined diameter is formed by drilling to the via receiving land 12 (# 1). The inner wall of this hole is covered with a predetermined plating portion 19 (# 1), and a blind via hole {11 (#) which circuit-connects between the first layer {L (1)} and the third layer {L (3)}. 1)}.

Description

다층 프린트 배선판 및 다층 프린트 배선판의 제조방법{MULTILAYERED PRINTED WIRING BOARD AND METHOD FOR MANUFACTURING THE MULTILAYERED PRINTED WIRING BOARD}Manufacturing method of multilayer printed wiring board and multilayer printed wiring board {MULTILAYERED PRINTED WIRING BOARD AND METHOD FOR MANUFACTURING THE MULTILAYERED PRINTED WIRING BOARD}

도 1은 본 발명의 제1 실시예에 따른 다층 프린트 배선판의 구성의 예를 도시하는 단면도이다. 1 is a cross-sectional view showing an example of the configuration of a multilayer printed wiring board according to the first embodiment of the present invention.

도 2는 본 발명의 제2 실시예에 따른 다층 프린트 배선판의 구성의 예를 도시하는 단면도이다. 2 is a cross-sectional view showing an example of the configuration of a multilayer printed wiring board according to the second embodiment of the present invention.

도 3은 본 발명의 실시예에 따른 비아 받침 랜드(via backing land)를 형성하는 데에 있어서의 에칭 단계의 개념을 설명하는 도면이다. 3 is a view for explaining the concept of an etching step in forming a via backing land according to an embodiment of the present invention.

도 4는 본 발명의 실시예에 따른 비아 받침 랜드를 형성하는 데에 있어서의 랜드 형성 단계의 개념을 설명하는 도면이다. 4 is a view for explaining the concept of the land forming step in forming the via receiving land according to the embodiment of the present invention.

도 5는 본 발명의 실시예에 따른 비아 받침 랜드를 형성하는 데에 있어서의 도전 페이스트 인쇄 단계의 개념을 설명하는 도면이다. 5 is a view for explaining the concept of the conductive paste printing step in forming the via receiving land according to the embodiment of the present invention.

도 6은 본 발명의 실시예에 따른 비아 받침 랜드를 형성하는 데에 있어서의 도전 페이스트 인쇄 단계의 개념을 설명하는 도면이다. Fig. 6 is a view for explaining the concept of the conductive paste printing step in forming the via bearing land according to the embodiment of the present invention.

도 7은 본 발명의 실시예에 따른 비아 받침 랜드를 형성하는 데에 있어서의 도전 페이스트 경화 단계의 개념을 설명하는 도면이다. 7 is a view for explaining the concept of the conductive paste curing step in forming the via bearing land according to the embodiment of the present invention.

도 8은 본 발명의 실시예에 따른 비아 받침 랜드가 드릴 가공에 의해 형성되는 상태의 예를 도시하는 단면도이다. 8 is a cross-sectional view showing an example of a state in which a via receiving land according to an embodiment of the present invention is formed by drilling.

도 9는 본 발명의 실시예에 따라 드릴 가공된 비아 받침 랜드가 도금되어 있는 상태의 예를 도시하는 단면도이다. 9 is a cross-sectional view showing an example of a state in which a via receiving land drilled in accordance with an embodiment of the present invention is plated.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

1A, 1B : 다층 프린트 배선판 1A, 1B: Multilayer Printed Wiring Board

10, 20 : 코어 부재(동박 적층판) 10, 20: core member (copper laminated board)

11, 21 : 블라인드 비아 홀 11, 21: blind via hole

12, 22 : 비아 받침 랜드 12, 22: Via goblets

13, 23 : 관통 구멍 13, 23: through hole

14, 24 : 배선 패턴 14, 24: wiring pattern

18, 28 : 절연층(프리프레그)18, 28: insulation layer (prepreg)

Th : 배선 패턴의 도체 두께 Th: conductor thickness of wiring pattern

TH : 비아 받침 랜드의 도체 두께. TH: Conductor thickness of the via bearing land.

본 발명은, 각종 전자 회로에 적용되는 다층 프린트 배선판 및 이 다층 프린트 배선판의 제조 방법에 관한 것이다. This invention relates to the multilayer printed wiring board applied to various electronic circuits, and the manufacturing method of this multilayer printed wiring board.

정보 처리 기기를 비롯한 각종의 소형 전자 기기에는, 절연층{프리프레그(prepreg)}과 코어{동박 적층판(copper-clad laminates)}를 교대로 적층함으로써 형성되는 다층 프린트 배선판이 통상 사용되고 있다. 이러한 형태의 다층 프린트 배선판에는, 배선 패턴 외에도, 적층된 프린트 배선판을 관통하는 관통 구멍 및 상기 프린트 배선판을 관통하지 않는 블라인드 비아 홀(blind via hole) 등이 있다. BACKGROUND OF THE INVENTION Multi-layer printed wiring boards formed by alternately laminating insulating layers (prepreg) and cores (copper-clad laminates) are commonly used in various small electronic devices including information processing devices. In addition to the wiring pattern, the multilayer printed wiring board of this type includes a through hole penetrating the laminated printed wiring board, a blind via hole not penetrating the printed wiring board, and the like.

다층 프린트 배선판에 블라인드 비아 홀을 형성하는 종래 기술의 예로는, 일본 특허 출원 공개 평성8-32233호 공보에 개시된 것, 즉 비아 형성부 주위(홀 형성부 주위)에 도체층을 형성하고 비아 형성부 주위의 절연층을 얇게 하는 기법이 있다. 이러한 기법은, 절연층에서부터 코어 부재를 향해 드릴 가공하여 이 구멍의 선단을 코어 부재에 형성된 내층 랜드에 접촉시킴으로써 블라인드 비아 홀을 형성할 때에, 블라인드 비아 홀의 내벽의 도금층에서 이 도금층과 절연층 간의 열팽창계수의 차이에 기인한 열 응력에 의해 야기되는 균열을 감소시키는 것을 목표로 하고 있다. 전술한 바와 같은 종래 기술에서는, 절연층의 막두께를 절연층에서부터 코어 부재를 향해 드릴 가공함으로써 형성된 블라인드 비아 홀보다 작게 함으로써, 블라인드 비아 홀의 내벽의 도금층에서 이 도금층과 절연층 간의 열팽창계수의 차이에 기인한 열 응력에 의해 야기되는 균열을 감소시키는 것을 목표로 하고 있다. Examples of the prior art for forming blind via holes in a multilayer printed wiring board include those disclosed in Japanese Patent Application Laid-open No. Hei 8-32233, that is, forming a conductor layer around the via forming portion (around the hole forming portion) and forming the via forming portion. There is a technique of thinning the surrounding insulating layer. This technique involves thermal expansion between the plating layer and the insulating layer in the plating layer of the inner wall of the blind via hole when forming a blind via hole by drilling from the insulating layer toward the core member and contacting the tip of the hole with the inner layer land formed in the core member. It is aimed at reducing the crack caused by thermal stress due to the difference in coefficient. In the prior art as described above, the film thickness of the insulating layer is made smaller than the blind via hole formed by drilling from the insulating layer to the core member, so that the difference in thermal expansion coefficient between the plating layer and the insulating layer in the plating layer of the inner wall of the blind via hole is reduced. It is aimed at reducing cracks caused by thermal stresses caused.

그러나, 드릴 가공에 의해 코어 부재에 소정 직경의 구멍을 형성하고, 드릴 가공 방향에서의 그 구멍의 선단을 코어 부재에 형성된 랜드에 접촉시킴으로써 블라인드 비아 홀을 형성하는, 종래의 블라인드 비아 홀을 형성하기 위한 블라인드 비아 홀의 가공 기법 중에는 수율의 개선을 위해 효과적인 기법이 존재하지 않았 다. However, the conventional blind via hole is formed by forming a hole having a predetermined diameter in the core member by drilling, and forming a blind via hole by contacting the tip of the hole in the drilling direction with a land formed in the core member. There was no effective technique for improving the yield of blind via-holes.

최근, 특히 고밀도 배선으로 인해 프린트 배선판의 신호 패턴은 점점 가늘어 지고 있다. 가는 신호패턴(배선 패턴)을 형성하기 위해서는 배선 패턴의 두께(도체 두께)를 얇게 하는 것이 패턴 형성 및 수율의 측면에서 바람직하다. 통상, 블라인드 비아 홀을 받치는 랜드가 패턴 에칭 등에 의해 동일 층의 배선 패턴과 동시에 형성된다. 이러한 이유로, 배선 패턴의 두께를 감소시키면, 대응하는 블라인드 비아 홀 받침 랜드의 도체 두께가 감소하게 된다. 상기 블라인드 비아 홀 받침 랜드의 도체 두께는, 드릴 가공에 의해 코어 부재에 구멍을 형성하고 드릴 가공 방향에서의 그 구멍의 선단을 코어 부재에 형성된 랜드에 접촉시킴으로써 블라인드 비아 홀을 형성하는 블라인드 비아 홀의 가공 기법에서는 감소되는 것으로 여겨진다. 이러한 경우, 드릴 가공 깊이의 제어가 정상적인 블라인드 비아 홀의 형성에 크게 영향을 미쳐, 수율을 감소시킬 수도 있다. 보다 구체적으로, 코어 부재에 형성한 구멍이 얕은 경우에는 미접속 회로로 인해 불량이 발생할 수 있다. 한편, 상기 구멍이 깊은 경우에는 드릴 가공 방향에서의 선단에서 다른 층과의 회로 접속으로 인해 불량을 초래할 수 있다. 이 때, 절연층을 표층으로 한 적층 구조가 일반적으로 사용되고 있다. 각 절연층의 깊이 방향에서의 치수 정밀도가 각 코어의 깊이 방향에서의 치수 정밀도보다 떨어져, 전술한 문제점이 보다 현저하게 된다. In recent years, signal patterns of printed wiring boards are becoming thinner, especially due to high density wiring. In order to form a thin signal pattern (wiring pattern), it is preferable to reduce the thickness (conductor thickness) of the wiring pattern in terms of pattern formation and yield. Usually, lands supporting the blind via holes are formed simultaneously with the wiring pattern of the same layer by pattern etching or the like. For this reason, reducing the thickness of the wiring pattern reduces the conductor thickness of the corresponding blind via hole bearing land. The conductor thickness of the blind via hole receiving land is formed by forming a hole in the core member by drilling, and processing the blind via hole to form a blind via hole by contacting the tip of the hole in the drill processing direction with a land formed in the core member. It is considered to be reduced in the technique. In such a case, the control of the drilling depth may greatly affect the formation of normal blind via holes, which may reduce the yield. More specifically, when the hole formed in the core member is shallow, a defect may occur due to the unconnected circuit. On the other hand, when the hole is deep, a defect may be caused due to a circuit connection with another layer at the tip in the drilling direction. At this time, the laminated structure which made the insulating layer the surface layer is generally used. The above-described problem becomes more remarkable because the dimensional accuracy in the depth direction of each insulating layer is lower than the dimensional accuracy in the depth direction of each core.

전술한 바와 같이, 드릴 가공에 의해 코어 부재에 구멍을 형성하여, 드릴 가공 방향에서의 그 구멍의 선단을 코어 부재에 형성한 랜드에 접촉시킴으로써 블라 인드 비아 홀을 형성하는 종래의 블라인드 비아 홀의 가공 기법에 있어서, 드릴 가공 깊이의 제어가 정상적인 블라인드 비아 홀 형성에 크게 영향을 미쳐, 블라인드 비아 홀 가공의 용이성 및 수율의 측면에서 문제점이 있었다. As described above, the conventional blind via hole processing method of forming a blind via hole by forming a hole in the core member by drilling and contacting the tip of the hole in the drill processing direction with a land formed in the core member. In this regard, the control of the drilling depth has a great influence on the normal blind via hole formation, and there are problems in terms of ease and yield of blind via hole processing.

본 발명은 전술한 실정을 감안하여 이루어진 것으로서, 신뢰성이 있는 블라인드 비아 홀을 형성한 다층 프린트 배선판을 제공하고, 또, 신뢰성 있는 블라인드 비아 홀을 용이하게 형성할 수 있는 다층 프린트 배선판의 제조 방법을 제공하는 것을 목적으로 한다. SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and provides a multilayer printed wiring board having a reliable blind via hole, and also provides a method for manufacturing a multilayer printed wiring board which can easily form a reliable blind via hole. It aims to do it.

본 발명에 따르면, 드릴 가공에 의해 코어 부재에 구멍을 형성하고, 드릴 가공 방향에서의 그 구멍의 선단을 코어 부재에 형성한 랜드에 접촉시킴으로써 블라인드 비아 홀을 형성한 다층 프린트 배선판에 있어서, 코어 부재와, 이 코어 부재에 형성되는 배선 패턴과, 이 배선 패턴의 표면으로부터 돌출하도록 상기 코어 부재에 두께가 두껍게 형성되는 블라인드 비아 홀 받침 랜드와, 이 받침 랜드에 대향하는 면에서 상기 코어 부재 내에 형성되어 드릴 가공 방향에서의 선단이 상기 받침 랜드에 접촉하는 블라인드 비아 홀을 포함하는 다층 프린트 배선판이 제공된다. According to the present invention, a core member is formed by forming a hole in a core member by drilling, and forming a blind via hole by contacting a tip of the hole in the drilling direction with a land formed in the core member. And a wiring pattern formed in the core member, a blind via hole bearing land formed thickly in the core member so as to protrude from the surface of the wiring pattern, and formed in the core member in a surface facing the supporting land. A multi-layer printed wiring board is provided that includes a blind via hole whose tip in the drilling direction is in contact with the support land.

또, 본 발명에 따르면, 코어 부재에 블라인드 비아 홀을 받치는 랜드 및 배선 패턴을 형성하고, 상기 코어 부재에서의 랜드가 형성된 면에 대향하는 면에서부터 드릴 가공하여 소정 직경의 구멍을 형성하며, 형성된 구멍의 내벽 및 이 구멍에 접촉하는 상기 랜드의 면을 도금하고, 그리고 상기 코어 부재에 절연층을 통과하는 블라인드 비아 홀을 형성하는 프린트 배선판의 제조방법에 있어서, 드릴 가공 방향 에서의 상기 블라인드 비아 홀의 선단에 형성되는 상기 블라인드 비아 홀 받침 랜드의 도체 두께를 상기 배선 패턴의 두께보다 두껍게 하는 것인 다층 프린트 배선판의 제조방법이 제공된다. Further, according to the present invention, a land and a wiring pattern for supporting a blind via hole are formed in the core member, and a hole having a predetermined diameter is formed by drilling from a surface opposite to the surface on which the land in the core member is formed. A method of manufacturing a printed wiring board for plating an inner wall of the surface and a surface of the land in contact with the hole, and forming a blind via hole through the insulating layer in the core member, the tip of the blind via hole in the drilling direction. Provided is a method for manufacturing a multilayer printed wiring board, wherein the conductor thickness of the blind via hole receiving land formed in the film is thicker than the thickness of the wiring pattern.

이러한 구성은, 소정 직경의 구멍을 드릴 가공에 의해 코어 부재에 형성하고 드릴 가공 방향에서의 구멍의 선단을 코어 부재에 형성한 랜드에 접촉시켜, 블라인드 비아 홀이 형성되는 다층 프린트 배선판에 있어서, 신뢰성이 있는 블라인드 비아 홀이 형성된 다층 프린트 배선판을 높은 수율로 용이하게 실현할 수 있게 한다.Such a configuration is reliable in a multilayer printed wiring board in which a hole having a predetermined diameter is formed in the core member by drilling, and the tip of the hole in the drilling processing direction is contacted with a land formed in the core member to form a blind via hole. The multilayer printed wiring board on which the blind via hole is formed can be easily realized with high yield.

본 발명의 추가적인 목적 및 이점은 후술되는 상세한 설명에 기재될 것이며, 부분적으로는 그 상세한 설명을 통해 명백해 지거나, 본 발명을 실시함으로써 습득할 수 있을 것이다. 본 발명의 목적 및 이점은 이하에서 특별히 언급되는 수단 및 조합에 의해 실현하고 달성할 수 있을 것이다. Additional objects and advantages of the invention will be set forth in the description which follows, and in part will be obvious from the description, or may be learned by practice of the invention. The objects and advantages of the invention will be realized and attained by means and combinations particularly pointed out hereinafter.

본 명세서에 합체되어 일부를 구성하고 있는 첨부된 도면은 본 발명의 현재의 바람직한 실시예를 나타내고 있으며, 전술한 개괄적인 설명 및 이하의 상세한 설명과 함께 본 발명의 원리를 설명하는 기능을 한다. The accompanying drawings, which are incorporated in and constitute a part of this specification, illustrate the presently preferred embodiments of the invention, and together with the foregoing general description and the following detailed description, serve to explain the principles of the invention.

이하, 도면을 참조하여 본 발명의 실시 형태를 설명한다. EMBODIMENT OF THE INVENTION Hereinafter, embodiment of this invention is described with reference to drawings.

본 발명에 있어서, 드릴 가공에 의해 코어 부재에 소정 직경의 구멍을 형성하고, 드릴 가공 방향에서의 구멍의 선단을 코어 부재에 형성된 랜드에 접촉시킴으로써 블라인드 비아 홀을 형성할 때에, 코어 부재의 랜드(블라인드 비아 홀 받침 랜드)가 상기 코어 부재에 형성된 배선 패턴의 두께보다 두꺼운 두께를 갖도록 형성된다. 이러한 구성에 의해, 드릴 가공에 요구되는 깊이 방향의 치수 정밀도를 증가시킬 수 있고, 블라인드 비아 홀과 그 받침 랜드 사이에 충분히 큰 접합 면적을 보장할 수 있다. 본 발명에 의해 신뢰성이 있는 블라인드 비아 홀을 높은 수율로 용이하게 형성할 수 있다. In the present invention, when the blind via hole is formed by forming a hole having a predetermined diameter in the core member by drilling and contacting the tip of the hole in the drill processing direction with the land formed in the core member, the land of the core member ( A blind via hole receiving land) is formed to have a thickness thicker than the thickness of the wiring pattern formed on the core member. By such a configuration, it is possible to increase the dimensional accuracy in the depth direction required for drilling, and to ensure a sufficiently large joining area between the blind via hole and its supporting land. According to the present invention, reliable blind via holes can be easily formed with high yield.

도 1에서는 본 발명의 제1 실시예에 따른 다층 프린트 배선판(1A)에서의 블라인드 비아 홀의 구조를 도시하고 있다. 이 다층 프린트 배선판(1A)은, 온도 및 압력을 가하여 절연층(프리프레그)(18)과 코어 부재(동박 적층판)(10)를 교대로 적층한 n층으로 구성되어 있다. 이 n층 구조를 갖는 다층 프린트 배선판(1A)에는 모든 층을 관통하는 관통 구멍(13)과, 미리 정해진 층까지만 연장하는 블라인드 비아 홀(11)과, 배선 패턴(14)이 있다. FIG. 1 shows the structure of the blind via hole in the multilayer printed wiring board 1A according to the first embodiment of the present invention. This multilayer printed wiring board 1A is comprised from n layers which alternately laminated the insulating layer (prepreg) 18 and the core member (copper laminated board) 10 by applying temperature and pressure. In the multilayer printed wiring board 1A having the n-layer structure, there are through holes 13 penetrating through all layers, blind via holes 11 extending only to a predetermined layer, and wiring patterns 14.

도 1에 도시되어 있는 다층 프린트 배선판(1A)은, 제2 층{L(2)}과 제3 층{L(3)} 사이에 배치되는 코어 부재{10(2)}에, 그리고 제n-1 층{L(n-1)}과 제n-2 층{L(n-2)} 사이에 배치되는 코어 부재{10(n-2)}에 각각 있는 블라인드 비아 홀{11(#1), 11(#2)}을 받치는 랜드{12(#1), 12(#2)}를 구비하고 있다. 상기 블라인드 비아 홀{11(#1), 11(#2)}에 의해, 제1 층{L(1)}과 제3 층{L(3)}, 그리고 제n 층{L(n)}과 제n-2 층{L(n-2)}이 각각 회로 접속되어 있다. The multilayer printed wiring board 1A shown in FIG. 1 is placed on the core member 10 (2)} disposed between the second layer {L (2)} and the third layer {L (3)}, and nth. A blind via hole {11 (# 1) respectively located in the core member {10 (n-2)} disposed between the −1 layer {L (n-1)} and the n−2 layer {L (n-2)} , 11 (# 2)} and lands 12 (# 1) and 12 (# 2)}. By the blind via holes 11 (# 1) and 11 (# 2), a first layer {L (1)}, a third layer {L (3)}, and an nth layer {L (n)} And n-2 layer {L (n-2)} are respectively connected by circuit.

상기 블라인드 비아 홀{11(#1), 11(#2)}을 받치는 랜드{12(#1), 12(#2)}(이하, "비아 받침 랜드"로 칭함)는 각각 대응하는 배선 패턴(14)의 두께보다 두꺼운 두께를 갖도록 형성된다. 예를 들면, 제3 층{L(3)}의 배선 패턴{14(3)}의 도체 두께를 Th(3)으로 하자. 이 경우, 도체 두께{Th(3)}보다 두꺼운 도체 두께{TH(#1)}를 갖는 비아 받침 랜드{12(#1)}는 동일 층인 코어 부재{10(3)}에 형성된다. 제3 층{L(3)}과 마찬가지로, 동일 층에서의 대응하는 배선 패턴(14)의 도체 두께{Th(n-2)}보다 큰 도체 두께{TH(#2)}를 갖는 비아 받침 랜드{12(#2)}가 동일 층인 제n-2 층{L(n-2)}에 형성된다. The lands supporting the blind via holes 11 (# 1) and 11 (# 2)} (12 (# 1) and 12 (# 2)) (hereinafter referred to as “via bearing lands”) respectively correspond to corresponding wiring patterns. It is formed to have a thickness thicker than the thickness of (14). For example, let conductor thickness of wiring pattern 14 (3) of 3rd layer {L (3)} be Th (3). In this case, via receiving land 12 (# 1) having a conductor thickness {TH (# 1) thicker than the conductor thickness {Th (3)} is formed in the core member 10 (3)} which is the same layer. Similar to the third layer {L (3)}, via support lands having a conductor thickness {TH (# 2)} greater than the conductor thickness {Th (n-2)} of the corresponding wiring pattern 14 in the same layer. {12 (# 2)} is formed in the nth-2 layer {L (n-2)} which is the same layer.

배선 패턴(14)의 예시적인 도체 두께(Th)는 18㎛ 또는 35㎛이다. 비아 받침 랜드(12)의 도체 두께(TH)는 배선 패턴(14)의 도체 두께(Th)보다 약 1.5 내지 3.0배 더 두꺼운 것이 바람직하다. 하나의 배선 패턴(14)의 도체 두께(Th)가 18㎛인 경우, 대응하는 비아 받침 랜드의 도체 두께(TH)는 35㎛가 바람직하다. 한편, 하나의 배선 패턴(14)의 도체 두께(Th)가 35㎛인 경우, 대응하는 비아 받침 랜드의 도체 두께(TH)는 70㎛가 바람직하다. 이 경우, 대응하는 층(L)의 두께는 100 내지 200㎛이다. 층(L)의 두께가 항상 동일하지는 않는다. 10개의 층(L)을 적층함으로써 형성된 다층 프린트 기판(1A)은 1.2㎜ 내지 1.4㎜의 두께를 갖는다. 이러한 값은 단지 예시적인 것으로서, 이에 본 발명이 한정되지는 않는다. An exemplary conductor thickness Th of the wiring pattern 14 is 18 μm or 35 μm. The conductor thickness TH of the via receiving land 12 is preferably about 1.5 to 3.0 times thicker than the conductor thickness Th of the wiring pattern 14. When the conductor thickness Th of one wiring pattern 14 is 18 µm, the conductor thickness TH of the corresponding via receiving land is preferably 35 µm. On the other hand, when the conductor thickness Th of one wiring pattern 14 is 35 µm, the conductor thickness TH of the corresponding via receiving land is preferably 70 µm. In this case, the thickness of the corresponding layer L is 100-200 micrometers. The thickness of layer L is not always the same. The multilayered printed circuit board 1A formed by laminating ten layers L has a thickness of 1.2 mm to 1.4 mm. These values are exemplary only, and the present invention is not limited thereto.

상기 비아 받침 랜드{12(#1), 12(#2)}가 있는 코어 부재{10(2), 10(n-2)}에서, 상기 비아 받침 랜드{12(#1), 12(#2)}에 대향하는 면 방향으로부터 절연층{18(1), 18(n)}을 통과해 상기 비아 받침 랜드{12(#1), 12(#2)}에 도달할 정도로 큰 깊이까지 드릴 가공함으로써 소정 직경의 구멍이 형성된다. 이 구멍의 내벽은 소정의 도금 부분{19(#1), 19(#2)}으로 덮인다. 이러한 구성에 의해, 제1 층{L(1)}과 제3 층{L(3)} 사이 및 제n 층과 제n-2 층 사이를 접속하는 블라인드 비아 홀{11(#1), 11(#2)}이 각각 형성된다. 도 8에는 드릴 가공된 배선판의 단면의 예가 도시되어 있으며, 도 9에는 드릴 가공 후의 도금 단계를 거친 배선판의 단면의 예가 도시되어 있다. In the core members {10 (2), 10 (n-2)} having the via bearing lands 12 (# 1) and 12 (# 2)}, the via bearing lands 12 (# 1), 12 (# 2) drill through the insulating layer 18 (1), 18 (n)} to a depth large enough to reach the via support lands 12 (# 1), 12 (# 2)}. By processing, holes of a predetermined diameter are formed. The inner wall of this hole is covered with predetermined plating portions 19 (# 1) and 19 (# 2). With this configuration, blind via holes 11 (# 1) 11 which connect between the first layer {L (1)} and the third layer {L (3)} and between the nth layer and the n-2th layer. (# 2)} are formed respectively. An example of the cross section of the drilled wiring board is shown in FIG. 8, and the example of the cross section of the wiring board which went through the plating process after a drill process is shown in FIG.

전술한 바와 같이, 비아 받침 랜드{12(#1), 12(#2)}의 도체 두께{TH(#1), TH(#2)}를 동일 층에서의 배선 패턴{14(3), 14(n-2)}의 도체 두께{Th(3), Th(n-2)}보다 두껍게 한다{Th(3) < TH(#1), Th(n-2) < TH(#2)}. 이러한 구성에 의해, 드릴 가공에 요구되는 깊이 방향의 치수 정밀도의 허용 범위를 넓힐 수 있고, 신뢰성이 있는 블라인드 비아 홀을 가진 다층 프린트 배선판을 항상 높은 수율로 제조할 수 있다. As described above, the conductor thickness {TH (# 1), TH (# 2)} of the via bearing lands {12 (# 1), 12 (# 2)} is determined by the wiring pattern {14 (3), 14 (n-2)} thicker than the conductor thickness {Th (3), Th (n-2)} {Th (3) <TH (# 1), Th (n-2) <TH (# 2) }. By this structure, the permissible range of the dimensional accuracy in the depth direction required for the drilling process can be widened, and a multilayer printed wiring board having a reliable blind via hole can always be manufactured with a high yield.

전술한 바와 같이, 각 비아 받침 랜드(12)의 도체 두께(TH)는 동일 층의 배선 패턴(14)의 도체 두께(Th)보다 두껍게 형성된다(Th < TH). 이에 의해, 블라인드 비아 홀(11)에서의 비아 받침 랜드(12)의 접합 면적이 증가하며, 전기적 저항이 적고 안정된 블라인드 비아 홀의 회로를 구성할 수 있다. 동시에, 대응하는 비아 받침 랜드(12)의 도체 두께(TH)를 감안하지 않고 배선 패턴(14)의 도체 두께(Th)를 얇게 할 수 있다. 이에 의해 다층 프린트 배선판(1A)의 두께를 감소시킬 수 있다. 본 실시예에 따른 블라인드 비아 홀 구조에서, 각 블라인드 비아 홀이 코어 부재(10)에 형성된 구멍에 형성된다. 이러한 이유로, 전술한 종래 기술과는 달리, 블라인드 비아 홀의 내벽에서의 도금 부분(19)과 절연층(18) 간의 열팽창계수의 차이에 기인하는 열 응력에 의한 균열이 도금 부분(19)에 발생하지 않는 신뢰성 있는 블라인드 비아 홀을 형성할 수 있다.As described above, the conductor thickness TH of each via bearing land 12 is formed thicker than the conductor thickness Th of the wiring pattern 14 of the same layer (Th <TH). Thereby, the junction area of the via receiving land 12 in the blind via hole 11 increases, and the circuit of the blind via hole with little electrical resistance can be comprised. At the same time, the conductor thickness Th of the wiring pattern 14 can be made thin without considering the conductor thickness TH of the corresponding via receiving land 12. As a result, the thickness of the multilayer printed wiring board 1A can be reduced. In the blind via hole structure according to the present embodiment, each blind via hole is formed in a hole formed in the core member 10. For this reason, unlike the prior art described above, cracking due to thermal stress due to a difference in thermal expansion coefficient between the plating portion 19 and the insulating layer 18 in the inner wall of the blind via hole does not occur in the plating portion 19. It is possible to form a reliable blind via hole.

도 3 내지 도 7에는 배선 패턴(14)의 도체 두께(Th)보다 두꺼운 도체 두께 (TH)를 갖는 비아 받침 랜드(12)를 형성하는 가공 공정의 예가 도시되어 있다. 도 3 내지 도 7에 도시한 단계는 전술한 바와 같은 두꺼운 비아 받침 랜드를 코어 부재(10)로서 기능을 하는 동박 적층판(30)의 양면에 형성하는 경우를 도시하고 있다.3 to 7 show an example of a machining process for forming the via receiving land 12 having a conductor thickness TH thicker than the conductor thickness Th of the wiring pattern 14. The steps shown in FIGS. 3 to 7 show the case where the thick via bearing lands as described above are formed on both surfaces of the copper foil laminate 30 functioning as the core member 10.

비아 받침 랜드를 가공하는 단계에서, 도 3에 도시한 바와 같이 동박 적층판(30)의 양면의 동박(31)을 각각 면마다 에칭한다. 도 4에 도시한 바와 같이, 배선 패턴(31-1, 31-2, 31-3, 31-4)과, 전술한 비아 받침 랜드의 기초로 기능을 하는 랜드(32-1, 32-2)를 각 면에 동시에 형성한다. 그 후, 도 5에 도시한 바와 같이, 스퀴지(40)에 의해 랜드(32-1) 위에 도전 페이스트(41-1)를 인쇄한다. 도 6에 도시한 바와 같이, 스퀴지(40)에 의해 랜드(32-2) 위에 도전 페이스트(41-2)를 인쇄한다. 이어서, 도 7에 도시한 바와 같이, 인쇄된 도전 페이스트(41-1, 41-2)를 경화시킨다. 이러한 일련의 단계를 통해, 해당 블라인드 비아 홀(11)을 받치는 각 비아 받침 랜드(12)의 도체 두께만을 두껍게 할 수 있다.In the step of processing the via bearing lands, as shown in FIG. 3, the copper foils 31 on both sides of the copper foil laminate 30 are etched on each surface. As shown in FIG. 4, the land patterns 31-1, 32-2, 31-2, 31-3, and 31-4 and the lands 32-1 and 32-2 functioning as the basis of the above-described via bearing lands. At the same time on each side. Thereafter, as shown in FIG. 5, the conductive paste 41-1 is printed on the land 32-1 by the squeegee 40. As shown in FIG. 6, the conductive paste 41-2 is printed on the land 32-2 by the squeegee 40. Subsequently, as shown in Fig. 7, the printed conductive pastes 41-1 and 41-2 are cured. Through this series of steps, only the conductor thickness of each via bearing land 12 supporting the corresponding blind via hole 11 can be thickened.

도 2에는 본 발명의 제2 실시예에 따른 다층 프린트 배선판(1B)의 블라인드 비아 홀의 구조가 도시되어 있다. 이 다층 프린트 배선판(1B)은 전술한 제1 실시 예와는 달리, 코어 부재(20)로 된 표층을 갖고 있고, 절연층(프리프레그)(28)과 코어 부재(20)를 교대로 적층함으로써 형성된 n층으로 구성되어 있다. 이 n층 구조를 갖는 다층 프린트 배선판(1B)은, 모든 층을 관통하는 관통 구멍(23)과, 표층으로 기능을 하는 코어 부재(20)에 형성된 블라인드 비아 홀{21(#1), 21(#2)}과, 배선 패턴{24(1) 내지 24(n)}을 갖고 있다.2 shows a structure of a blind via hole of the multilayer printed wiring board 1B according to the second embodiment of the present invention. Unlike the first embodiment described above, the multilayer printed wiring board 1B has a surface layer made of the core member 20, and is laminated by alternately stacking the insulating layer (prepreg) 28 and the core member 20. It consists of n layers formed. The multilayer printed wiring board 1B having the n-layer structure includes through-holes 23 passing through all layers, and blind via holes 21 (# 1) and 21 (formed in the core member 20 functioning as a surface layer. # 2)} and wiring patterns 24 (1) to 24 (n)}.

도 2에 도시된 다층 프린트 배선판(1B)에는, 표층으로 기능을 하는 제1 층 {L(1)}과 제2 층{L(2)} 사이에 배치된 코어 부재{20(1)}에, 그리고 표층으로 기능을 하는 제n 층{L(n)}과 제n-1 층{L(n-1)} 사이에 배치된 코어 부재{20(n-1)}에 각각 있는 블라인드 비아 홀{21(#1), 21(#2)}을 받치는 랜드{22(#1), 22(#2)}가 있다. 블라인드 비아 홀{21(#1), 21(#2)}에 의해, 제1 층{L(1)}과 제2 층{L(2)}, 그리고 제n 층{L(n)}과 제n-1 층{L(n-1)}이 각각 회로 접속하게 된다.In the multilayer printed wiring board 1B shown in FIG. 2, the core member {20 (1)} disposed between the first layer {L (1)} and the second layer {L (2)} serving as a surface layer is provided. And a blind via hole in each of the core members 20 (n-1) disposed between the nth layer {L (n)} and the n-1th layer {L (n-1)} serving as the surface layer. There are lands {22 (# 1), 22 (# 2)} that support {21 (# 1), 21 (# 2)}. The blind via hole {21 (# 1), 21 (# 2)} allows the first layer {L (1)}, the second layer {L (2)}, and the nth layer {L (n)}. The n-th layer {L (n-1)} is circuit-connected, respectively.

이 제2 실시예에 있어서도 상기 제1 실시예와 마찬가지로, 상기 블라인드 비아 홀{21(#1), 21(#2)}을 받치는 랜드{22(#1), 22(#2)}를 각각 동일 층의 대응하는 내층 배선 패턴의 두께보다 두껍게 형성하고 있다. 이에 의해, 블라인드 비아 홀{21(#1), 21(#2)}을 형성할 때의 드릴 가공에 요구되는 깊이 방향의 치수 정밀도의 허용 범위를 넓힐 수 있다. 또, 신뢰성이 있는 블라인드 비아 홀을 갖는 다층 프린트 배선판을 제조할 수 있다. 더욱이, 각 비아 받침 랜드(22)의 도체 두께를 대응하는 배선 패턴(24)의 도체 두께보다 두껍게 하기 때문에, 블라인드 비아 홀(21)에 있어서의 비아 받침 랜드(22)의 접합 면적이 증가하여, 전기적 저항이 적고 안정된 블라인드 비아 홀의 회로를 구성할 수 있다. 동시에, 각 배선 패턴(24)의 도체 두께를 대응하는 비아 받침 랜드(22)의 도체 두께를 감안하지 않고 얇게 할 수 있다. 이로 인해, 다층 프린트 배선판(1B)의 두께를 감소시킬 수 있다. 본 실시예에 따른 블라인드 비아 홀의 구조에서, 각 블라인드 비아 홀(21)은 코어 부재(20)에 형성된 구멍 내에 형성된다. 이러한 이유로, 전술한 종래 기술과는 달리, 블라인드 비아 홀 내벽의 도금 부분(19)과 절연층간의 열팽창계수의 차이에 기인하는 열 응력에 의한 균열이 도금 부분(19)에 발생하지 않는 신뢰성이 있는 블라인드 비아 홀을 형성할 수 있다. Also in this second embodiment, as in the first embodiment, lands 22 (# 1) and 22 (# 2) supporting the blind via holes 21 (# 1) and 21 (# 2)} are respectively provided. It is formed thicker than the thickness of the corresponding inner layer wiring pattern of the same layer. Thereby, the permissible range of the dimensional accuracy of the depth direction required for the drilling process at the time of forming blind via holes 21 (# 1) and 21 (# 2)} can be expanded. Moreover, the multilayer printed wiring board which has a reliable blind via hole can be manufactured. Furthermore, since the conductor thickness of each via bearing land 22 is made thicker than the conductor thickness of the corresponding wiring pattern 24, the bonding area of the via bearing land 22 in the blind via hole 21 increases, It is possible to construct a circuit of blind via holes with low electrical resistance and stable. At the same time, the conductor thickness of each wiring pattern 24 can be made thin without considering the conductor thickness of the via support land 22 corresponding to it. For this reason, the thickness of the multilayer printed wiring board 1B can be reduced. In the structure of the blind via hole according to the present embodiment, each blind via hole 21 is formed in a hole formed in the core member 20. For this reason, unlike the prior art described above, there is a reliable that cracks due to thermal stress caused by the difference in thermal expansion coefficient between the plated portion 19 and the insulating layer of the inner wall of the blind via hole do not occur in the plated portion 19. It is possible to form blind via holes.

추가적인 이점 및 변형례는 당업자들에는 자명한 것이다. 따라서, 본 발명의 보다 폭넓은 양태가 본 명세서에 설명되고 도시된 특정 세부 사항 및 모범적인 실시예에 의해 한정되지 않을 것이다. 따라서, 다양한 변형례가 첨부된 청구 범위 및 그 등가물에 의해 한정되는 전반적인 본 발명의 개념의 사상 및 범주를 벗어나지 않고 이루어질 수 있다. Additional advantages and modifications will be apparent to those skilled in the art. Accordingly, broader aspects of the invention will not be limited by the specific details and exemplary embodiments described and illustrated herein. Accordingly, various modifications may be made without departing from the spirit and scope of the overall inventive concept as defined by the appended claims and their equivalents.

본 발명에 따르면, 소정 직경의 구멍이 드릴 가공에 의해 코어 부재에 형성되고, 드릴 가공 방향에서의 구멍의 선단이 코어 부재에 형성한 랜드에 접촉하며, 그리고 블라인드 비아 홀이 형성되는 다층 프린트 배선판에 있어서, 신뢰성이 있는 블라인드 비아 홀이 형성된 다층 프린트 배선판을 높은 수율로 용이하게 실현할 수 있게 한다.According to the present invention, in a multilayer printed wiring board in which a hole having a predetermined diameter is formed in the core member by drilling, the tip of the hole in the drilling machining direction contacts a land formed in the core member, and a blind via hole is formed. This makes it possible to easily realize a multilayer printed wiring board on which reliable blind via holes are formed, with high yield.

Claims (6)

절연층과 코어 부재를 교대로 적층함으로써 형성되는 다층 프린트 배선판에 있어서,In a multilayer printed wiring board formed by alternately stacking an insulating layer and a core member, 상기 코어 부재에 형성되는 배선 패턴보다 두께가 두꺼운 랜드와,Lands thicker than the wiring pattern formed on the core member; 상기 코어 부재에 상기 랜드와 대향하는 면 방향으로부터 드릴 가공하여, 드릴 가공 방향에서의 선단을 상기 랜드에 접촉시킴으로써 형성되는 블라인드 비아 홀A blind via hole formed by drilling the core member from a surface direction facing the land and contacting the tip in the drill machining direction with the land. 을 포함하는 것을 특징으로 하는 다층 프린트 배선판. Multilayer printed wiring board comprising a. 제1항에 있어서, 상기 블라인드 비아 홀은, 드릴 가공에 의해 상기 코어 부재에서의 상기 랜드가 형성되는 면에 대향하는 면에서부터 상기 랜드로 연장하는 구멍을 형성하고, 그 구멍의 내벽에 도금을 행함으로써 형성되는 것을 특징으로 하는 다층 프린트 배선판.The said blind via hole is a hole which extends to the said land from the surface which opposes the surface in which the said land in the said core member is formed by drill processing, and performs plating on the inner wall of the said hole. It is formed by the multilayer printed wiring board. 제2항에 있어서, 상기 블라인드 비아 홀은, 절연층으로 이루어진 표층에서부터, 상기 랜드가 형성되는 내층 코어 부재를 통과해 그 내층 코어 부재에 형성된 랜드로 연장하는 구멍의 내벽에 도금을 행함으로써 형성되는 것을 특징으로 하는 다층 프린트 배선판.3. The blind via hole is formed by plating an inner wall of a hole extending from a surface layer made of an insulating layer to an inner core core member in which the land is formed and extending to a land formed in the inner core member. Multilayer printed wiring board, characterized in that. 제2항에 있어서, 상기 블라인드 비아 홀은, 상기 코어 부재로 이루어진 표층에서부터, 상기 코어 부재를 통과해 그 코어 부재에 형성된 랜드로 연장하는 구멍의 내벽에 도금을 행함으로써 형성되는 것을 특징으로 하는 다층 프린트 배선판.The multilayer via hole of claim 2, wherein the blind via hole is formed by plating an inner wall of a hole extending from the surface layer formed of the core member to the land formed in the core member through the core member. Printed wiring board. 블라인드 비아 홀을 받치는 랜드 및 배선 패턴을 코어 부재에 형성하고, 상기 코어 부재에서의 상기 랜드가 형성되는 면에 대향하는 면 방향으로부터 드릴 가공하여 소정 직경의 구멍을 형성하며, 형성된 구멍의 내벽 및 이 구멍에 접촉하는 랜드의 면을 도금하여, 절연층을 통과하거나 혹은 절연층을 통과하지 않는 블라인드 비아 홀을 상기 코어 부재에 형성하는 프린트 배선판의 제조 방법에 있어서,Lands and wiring patterns that support blind via holes are formed in the core member, and drilled from a surface direction opposite to a surface on which the lands in the core member are formed to form holes of a predetermined diameter, and the inner walls of the formed holes and the In the manufacturing method of the printed wiring board which plating the surface of the land which contact | connects a hole, and forms the blind via hole in the said core member which does not pass an insulating layer or does not pass an insulating layer, 상기 블라인드 비아 홀의 드릴 가공 방향 선단에 형성되어 그 블라인드 비아 홀을 받치는 랜드의 도체 두께를 배선 패턴의 두께보다 두껍게 하는 것을 특징으로 하는 다층 프린트 배선판의 제조 방법.A method of manufacturing a multilayer printed wiring board, characterized in that the conductor thickness of the land formed at the tip of the blind via hole in the drill direction is supported by the blind via hole to be thicker than the thickness of the wiring pattern. 제5항에 있어서, 상기 블라인드 비아 홀을 받치는 랜드는, 에칭에 의해 상기 코어 부재에 내층 패턴을 형성하고, 블라인드 비아 홀을 받치는 랜드에 해당하는 내층 패턴 부분의 표면에 도전 페이스트를 인쇄하고, 그리고 그 도전 페이스트를 경화시킴으로써 소정의 도체 두께로 형성되는 것을 특징으로 하는 다층 프린트 배선판의 제조 방법.The land supporting the blind via hole is formed by forming an inner layer pattern in the core member by etching, printing a conductive paste on the surface of the inner layer pattern portion corresponding to the land supporting the blind via hole, and It is formed by predetermined conductor thickness by hardening this electrically conductive paste, The manufacturing method of the multilayer printed wiring board characterized by the above-mentioned.
KR1020040068426A 2003-11-28 2004-08-30 Multilayered printed wiring board and method for manufacturing the multilayered printed wiring board KR100654283B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003400905A JP2005166764A (en) 2003-11-28 2003-11-28 Multilayer printed wring board and its manufacturing method
JPJP-P-2003-00400905 2003-11-28

Publications (2)

Publication Number Publication Date
KR20050052327A KR20050052327A (en) 2005-06-02
KR100654283B1 true KR100654283B1 (en) 2006-12-08

Family

ID=34724989

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040068426A KR100654283B1 (en) 2003-11-28 2004-08-30 Multilayered printed wiring board and method for manufacturing the multilayered printed wiring board

Country Status (4)

Country Link
JP (1) JP2005166764A (en)
KR (1) KR100654283B1 (en)
CN (1) CN100428873C (en)
TW (1) TWI293015B (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4527045B2 (en) * 2005-11-01 2010-08-18 日本メクトロン株式会社 Method for manufacturing multilayer wiring board having cable portion
KR100745520B1 (en) * 2006-01-20 2007-08-02 삼성전기주식회사 Multi-layered printed circuit board and the manufacturing method thereof
JP5165265B2 (en) * 2007-03-23 2013-03-21 日本メクトロン株式会社 Manufacturing method of multilayer printed wiring board
JP4309448B2 (en) * 2007-11-27 2009-08-05 株式会社東芝 Multilayer printed wiring board, build-up printed wiring board manufacturing method, and electronic device
CN101772279B (en) * 2009-12-21 2013-03-06 艾默生网络能源有限公司 Method for manufacturing PCB plate with blind holes
CN105246254B (en) * 2015-10-14 2018-08-03 江门崇达电路技术有限公司 A method of making PTH platforms on PCB
CN114205991B (en) * 2020-09-18 2024-05-03 重庆方正高密电子有限公司 PCB (printed circuit board)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3724468B2 (en) * 1995-04-28 2005-12-07 日本ビクター株式会社 Multilayer printed circuit board
JP3234757B2 (en) * 1995-12-05 2001-12-04 インターナショナル・ビジネス・マシーンズ・コーポレーション Multilayer wiring board and method of manufacturing the same
JP2000031644A (en) * 1998-07-14 2000-01-28 Hitachi Aic Inc Circuit board
KR100346400B1 (en) * 1999-12-16 2002-08-01 엘지전자주식회사 Multi-layer pcb and the manufacturing method the same
JP2003179351A (en) * 2001-12-11 2003-06-27 Cmk Corp Buildup multilayer wiring board and method of manufacturing the same
JP2003283127A (en) * 2002-03-22 2003-10-03 Ibiden Co Ltd Printed wiring board and manufacturing method therefor

Also Published As

Publication number Publication date
TW200520659A (en) 2005-06-16
CN100428873C (en) 2008-10-22
CN1622740A (en) 2005-06-01
JP2005166764A (en) 2005-06-23
KR20050052327A (en) 2005-06-02
TWI293015B (en) 2008-01-21

Similar Documents

Publication Publication Date Title
US6548767B1 (en) Multi-layer printed circuit board having via holes formed from both sides thereof
KR100701353B1 (en) Multi-layer printed circuit board and manufacturing method thereof
JPH0716094B2 (en) Wiring board manufacturing method
KR100990588B1 (en) A printed circuit board comprising landless via and method for manufacturing the same
KR100654283B1 (en) Multilayered printed wiring board and method for manufacturing the multilayered printed wiring board
KR100965341B1 (en) Method of Fabricating Printed Circuit Board
JP4485975B2 (en) Manufacturing method of multilayer flexible circuit wiring board
KR100744994B1 (en) Multi-layer PCB and manufacturing method thereof
KR100294157B1 (en) Manufacturing method for interconnecting multilayer circuit board
JPH11261236A (en) Multi-layer printed wiring board and manufacture thereof
JP4705261B2 (en) Build-up multilayer printed wiring board
KR100298896B1 (en) A printed circuit board and a method of fabricating thereof
KR100353355B1 (en) The manufacturing method for multi-layer pcb
JPH04168794A (en) Manufacture of multilayer printed-circuit board
JP2006253372A (en) Multi-layer printed wiring board and its manufacturing method
KR20050063662A (en) Multilayered printed wiring board and multilayered printed wiring board manufacturing method
JPS62186595A (en) Multilayer printed wiring board and manufacture of the same
JP2002319767A (en) Multilayer printed board
JP3817291B2 (en) Printed wiring board
JPH03165093A (en) Multilayer printed wiring board
JPH03211791A (en) Metal board layer structure of printed board
JPH08153973A (en) Manufacture of multilayered printed wiring board
JP2005183799A (en) Multilayer print-circuit board and its manufacturing method
JPH10326969A (en) Manufacture of printed wiring board
JP5312831B2 (en) Method for manufacturing printed wiring board

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee