JPH09289321A - 半導体装置の製造方法及びその製造装置 - Google Patents
半導体装置の製造方法及びその製造装置Info
- Publication number
- JPH09289321A JPH09289321A JP10144396A JP10144396A JPH09289321A JP H09289321 A JPH09289321 A JP H09289321A JP 10144396 A JP10144396 A JP 10144396A JP 10144396 A JP10144396 A JP 10144396A JP H09289321 A JPH09289321 A JP H09289321A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- semiconductor
- semiconductor device
- laser beam
- selectively
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Chemical Vapour Deposition (AREA)
- Drying Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 液晶表示素子,センサーアレイ,RAM等に
用いられる半導体装置を低コストで、かつ、性能と信頼
性の高いものを得るとともにその製造装置を提供する。 【解決手段】 真空中でホログラフィーを用いたレーザ
ーアニールにより非晶質薄膜を多結晶化した後、真空を
破らずに連続的にゲート絶縁層,ゲート金属の堆積を行
う。あるいは、非晶質薄膜の堆積及びパターニングも真
空中で行う。
用いられる半導体装置を低コストで、かつ、性能と信頼
性の高いものを得るとともにその製造装置を提供する。 【解決手段】 真空中でホログラフィーを用いたレーザ
ーアニールにより非晶質薄膜を多結晶化した後、真空を
破らずに連続的にゲート絶縁層,ゲート金属の堆積を行
う。あるいは、非晶質薄膜の堆積及びパターニングも真
空中で行う。
Description
【0001】
【発明の属する技術分野】本発明は液晶表示装置,セン
サーアレイ,SRAM等に応用される半導体装置の製造
方法及びその製造装置に関する。
サーアレイ,SRAM等に応用される半導体装置の製造
方法及びその製造装置に関する。
【0002】
【従来の技術】以下、従来の半導体装置の例として、液
晶表示装置用に開発が進められているポリシリコン薄膜
トランジスタについて、図面を用いて説明を行う。
晶表示装置用に開発が進められているポリシリコン薄膜
トランジスタについて、図面を用いて説明を行う。
【0003】近年、薄膜トランジスタを用いた液晶表示
の分野では、高価な石英基板ではなく安価なガラス基板
が使用可能な比較的低温(概ね600゜C以下)で作成でき
るポリ多結晶シリコン薄膜トランジスタ(以下、「低温po
ly-Si TFT」と略記する)が注目を集めている。例え
ば、「Proceedings of the Twelfth International Disp
lay Research Conference (1992) p.p.565-568」に記載
されている低温poly-SiTFTを従来例として、図5の
概略断面図を参照しながら簡単に説明する。
の分野では、高価な石英基板ではなく安価なガラス基板
が使用可能な比較的低温(概ね600゜C以下)で作成でき
るポリ多結晶シリコン薄膜トランジスタ(以下、「低温po
ly-Si TFT」と略記する)が注目を集めている。例え
ば、「Proceedings of the Twelfth International Disp
lay Research Conference (1992) p.p.565-568」に記載
されている低温poly-SiTFTを従来例として、図5の
概略断面図を参照しながら簡単に説明する。
【0004】この従来例の低温poly-Si TFTの製造方
法は、まず基板1上に非晶質シリコン層を全面に堆積
後、KrFエキシマレーザーを照射し基板上の非晶質シ
リコン層を局所的に加熱溶融して結晶化させ、多結晶シ
リコンを得た後、フォトリソグラフィーとエッチングに
より所望の島状のパターン化された多結晶シリコン4を
得る。次にゲ−ト絶縁層5としてSiO2層を形成する。
次に、ゲ−ト電極7を多結晶シリコン(以下、poly-Si)
を用いて形成し、ゲ−ト電極7をマスクとして用いてイ
オン注入によりドナーもしくはアクセプタとなる不純物
を導入してソ−ス領域8とドレイン領域9を形成する。
続いて層間絶縁層10を形成した後、コンタクトホール11
を形成する。この後、水素化処理を行ってpoly-Si層の
欠陥を補償する。最後にソース電極12及びドレイン電極
13を形成することにより低温poly-Si TFTを作製して
いる。
法は、まず基板1上に非晶質シリコン層を全面に堆積
後、KrFエキシマレーザーを照射し基板上の非晶質シ
リコン層を局所的に加熱溶融して結晶化させ、多結晶シ
リコンを得た後、フォトリソグラフィーとエッチングに
より所望の島状のパターン化された多結晶シリコン4を
得る。次にゲ−ト絶縁層5としてSiO2層を形成する。
次に、ゲ−ト電極7を多結晶シリコン(以下、poly-Si)
を用いて形成し、ゲ−ト電極7をマスクとして用いてイ
オン注入によりドナーもしくはアクセプタとなる不純物
を導入してソ−ス領域8とドレイン領域9を形成する。
続いて層間絶縁層10を形成した後、コンタクトホール11
を形成する。この後、水素化処理を行ってpoly-Si層の
欠陥を補償する。最後にソース電極12及びドレイン電極
13を形成することにより低温poly-Si TFTを作製して
いる。
【0005】また、非晶質シリコンを半導体層として用
いるトランジスタよりもpoly-Si TFTは大きな電界効
果移動度を有するので、不純物としてボロンもしくはリ
ンを選択的に用いることによりPチャンネル及びNチャ
ンネルトランジスタを選択的に作成可能なので、CMO
S回路が形成でき、絵素トランジスタの駆動回路を同一
基板上に作り込むことも可能である。
いるトランジスタよりもpoly-Si TFTは大きな電界効
果移動度を有するので、不純物としてボロンもしくはリ
ンを選択的に用いることによりPチャンネル及びNチャ
ンネルトランジスタを選択的に作成可能なので、CMO
S回路が形成でき、絵素トランジスタの駆動回路を同一
基板上に作り込むことも可能である。
【0006】
【発明が解決しようとする課題】上記図5に示す従来の
低温poly-Si TFTを作製する場合、図5に示した例で
は、レーザーを全面に照射するためにレーザービームを
線状もしくは矩形状に加工したレーザービームをオーバ
ーラップさせながら照射を行う。このため、実際にトラ
ンジスタが形成されない領域にもレーザービームを照射
するため非効率的である。さらにはオーバーラップさせ
ながら照射するため、レーザービームのつなぎ目付近で
はトランジスタの特性がばらつき、均一なトランジスタ
をつくることが困難であるという課題を有している。
低温poly-Si TFTを作製する場合、図5に示した例で
は、レーザーを全面に照射するためにレーザービームを
線状もしくは矩形状に加工したレーザービームをオーバ
ーラップさせながら照射を行う。このため、実際にトラ
ンジスタが形成されない領域にもレーザービームを照射
するため非効率的である。さらにはオーバーラップさせ
ながら照射するため、レーザービームのつなぎ目付近で
はトランジスタの特性がばらつき、均一なトランジスタ
をつくることが困難であるという課題を有している。
【0007】また、レーザービーム照射による結晶化
後、ゲート絶縁層を堆積するまでにフォトリソグラフィ
ーやエッチング工程を経るので、半導体/絶縁層界面を
清浄に保持することが困難であるという課題と工程数が
多いという課題も有している。
後、ゲート絶縁層を堆積するまでにフォトリソグラフィ
ーやエッチング工程を経るので、半導体/絶縁層界面を
清浄に保持することが困難であるという課題と工程数が
多いという課題も有している。
【0008】本発明はかかる課題を解決するとともに、
低コストで性能に優れる半導体装置の製造方法とその製
造装置の提供を目的とするものである。
低コストで性能に優れる半導体装置の製造方法とその製
造装置の提供を目的とするものである。
【0009】
【課題を解決するための手段】本発明は上記課題を解決
し、目的を達成するために、半導体装置の製造方法は、
絶縁性基板上もしくは絶縁層を介した半導体基板上に非
晶質を主成分とする半導体薄膜を形成する工程と、前記
非晶質を主成分とする半導体薄膜にホログラフィーを用
いてレーザービームを照射して前記非晶質を主成分とす
る半導体薄膜を選択的に結晶化する工程と、レーザービ
ーム未照射領域の前記非晶質を主成分とする半導体薄膜
を選択的に除去する工程と、絶縁層を形成する工程と、
ゲート電極を選択的に形成する工程と、ソース・ドレイ
ン領域を形成するための不純物を前記半導体薄膜に導入
する工程と、ソース・ドレイン電極を選択的に形成する
工程を含むことを特徴としたものである。
し、目的を達成するために、半導体装置の製造方法は、
絶縁性基板上もしくは絶縁層を介した半導体基板上に非
晶質を主成分とする半導体薄膜を形成する工程と、前記
非晶質を主成分とする半導体薄膜にホログラフィーを用
いてレーザービームを照射して前記非晶質を主成分とす
る半導体薄膜を選択的に結晶化する工程と、レーザービ
ーム未照射領域の前記非晶質を主成分とする半導体薄膜
を選択的に除去する工程と、絶縁層を形成する工程と、
ゲート電極を選択的に形成する工程と、ソース・ドレイ
ン領域を形成するための不純物を前記半導体薄膜に導入
する工程と、ソース・ドレイン電極を選択的に形成する
工程を含むことを特徴としたものである。
【0010】また、本発明の半導体装置の製造装置は、
減圧下もしくは常圧下でホログラフィーを用いてレーザ
ービームを選択的に照射する手段と、所望の薄膜を堆積
する手段と、反応ガスのプラズマにより所望の薄膜をエ
ッチングする手段を少なくとも有し、大気にさらすこと
なく連続的に処理できることを特徴としたものである。
減圧下もしくは常圧下でホログラフィーを用いてレーザ
ービームを選択的に照射する手段と、所望の薄膜を堆積
する手段と、反応ガスのプラズマにより所望の薄膜をエ
ッチングする手段を少なくとも有し、大気にさらすこと
なく連続的に処理できることを特徴としたものである。
【0011】
【発明の実施の形態】本発明の請求項1記載の半導体装
置の製造方法は、絶縁性基板上もしくは絶縁層を介した
半導体基板上に非単結晶半導体薄膜を形成する工程と、
前記非単結晶半導体薄膜にホログラフィーを用いてレー
ザービームを照射して前記非単結晶半導体薄膜を選択的
に結晶化もしくは再結晶化する工程を含むことを特徴と
したものである。本発明によれば、本来半導体装置を形
成する部分のみにレーザービームを照射するので効率的
であると同時に、つなぎ目が無いため均一性の高い半導
体装置が製造できるという作用を有する。
置の製造方法は、絶縁性基板上もしくは絶縁層を介した
半導体基板上に非単結晶半導体薄膜を形成する工程と、
前記非単結晶半導体薄膜にホログラフィーを用いてレー
ザービームを照射して前記非単結晶半導体薄膜を選択的
に結晶化もしくは再結晶化する工程を含むことを特徴と
したものである。本発明によれば、本来半導体装置を形
成する部分のみにレーザービームを照射するので効率的
であると同時に、つなぎ目が無いため均一性の高い半導
体装置が製造できるという作用を有する。
【0012】請求項2記載の半導体装置の製造方法は、
絶縁性基板上もしくは絶縁層を介した半導体基板上に非
晶質を主成分とする半導体薄膜を形成する工程と、前記
非晶質を主成分とする半導体薄膜にホログラフィーを用
いてレーザービームを照射して前記非晶質を主成分とす
る半導体薄膜を選択的に結晶化する工程と、レーザービ
ーム未照射領域の前記非晶質を主成分とする半導体薄膜
を選択的に除去する工程を含むことを特徴としたもので
ある。本発明によればフォトリソグラフィー工程が省略
できるため低コストでしかも均一性の高い半導体装置が
製造できるという作用を有する。
絶縁性基板上もしくは絶縁層を介した半導体基板上に非
晶質を主成分とする半導体薄膜を形成する工程と、前記
非晶質を主成分とする半導体薄膜にホログラフィーを用
いてレーザービームを照射して前記非晶質を主成分とす
る半導体薄膜を選択的に結晶化する工程と、レーザービ
ーム未照射領域の前記非晶質を主成分とする半導体薄膜
を選択的に除去する工程を含むことを特徴としたもので
ある。本発明によればフォトリソグラフィー工程が省略
できるため低コストでしかも均一性の高い半導体装置が
製造できるという作用を有する。
【0013】請求項3記載の半導体装置の製造方法は、
非晶質を主成分とする半導体薄膜は少なくとも水素もし
くは炭化水素の一部もしくは全ての水素がフッ素に置換
された構造のガスを含むプラズマに暴露して除去するこ
とを特徴とする請求項2記載の半導体装置の製造方法で
ある。本発明によればフォトリソグラフィー工程が省略
できるため低コストでしかも均一性の高い半導体装置が
製造できるという作用を有する。
非晶質を主成分とする半導体薄膜は少なくとも水素もし
くは炭化水素の一部もしくは全ての水素がフッ素に置換
された構造のガスを含むプラズマに暴露して除去するこ
とを特徴とする請求項2記載の半導体装置の製造方法で
ある。本発明によればフォトリソグラフィー工程が省略
できるため低コストでしかも均一性の高い半導体装置が
製造できるという作用を有する。
【0014】請求項4記載の半導体装置の製造方法は、
絶縁性基板上もしくは絶縁層を介した半導体基板上に非
晶質を主成分とする半導体薄膜を形成する工程と、前記
非晶質を主成分とする半導体薄膜にホログラフィーを用
いてレーザービームを照射して前記非晶質を主成分とす
る半導体薄膜を選択的に結晶化する工程と、レーザービ
ーム未照射領域の前記非晶質を主成分とする半導体薄膜
を選択的に除去する工程と、絶縁層を形成する工程と、
ゲート電極を選択的に形成する工程と、ソース・ドレイ
ン領域を形成するための不純物を前記半導体薄膜に導入
する工程と、ソース・ドレイン電極を選択的に形成する
工程を含むことを特徴としたものである。本発明によれ
ば、フォトリソグラフィー工程が省略できるので低コス
トで、しかも均一性の高い半導体装置が製造できるとい
う作用を有する。
絶縁性基板上もしくは絶縁層を介した半導体基板上に非
晶質を主成分とする半導体薄膜を形成する工程と、前記
非晶質を主成分とする半導体薄膜にホログラフィーを用
いてレーザービームを照射して前記非晶質を主成分とす
る半導体薄膜を選択的に結晶化する工程と、レーザービ
ーム未照射領域の前記非晶質を主成分とする半導体薄膜
を選択的に除去する工程と、絶縁層を形成する工程と、
ゲート電極を選択的に形成する工程と、ソース・ドレイ
ン領域を形成するための不純物を前記半導体薄膜に導入
する工程と、ソース・ドレイン電極を選択的に形成する
工程を含むことを特徴としたものである。本発明によれ
ば、フォトリソグラフィー工程が省略できるので低コス
トで、しかも均一性の高い半導体装置が製造できるとい
う作用を有する。
【0015】請求項5記載の半導体装置の製造装置は、
減圧下もしくは常圧下でホログラフィーを用いてレーザ
ービームを選択的に照射する手段を少なくとも有するこ
とを特徴としたものである。本発明によれば、本来半導
体装置を形成する部分のみにレーザービームを照射する
ので効率的であると同時に、つなぎ目が無いため均一性
の高い半導体装置が製造できる製造装置を提供できると
いう作用を有する。
減圧下もしくは常圧下でホログラフィーを用いてレーザ
ービームを選択的に照射する手段を少なくとも有するこ
とを特徴としたものである。本発明によれば、本来半導
体装置を形成する部分のみにレーザービームを照射する
ので効率的であると同時に、つなぎ目が無いため均一性
の高い半導体装置が製造できる製造装置を提供できると
いう作用を有する。
【0016】請求項6記載の半導体装置の製造装置は、
減圧下もしくは常圧下でホログラフィーを用いてレーザ
ービームを選択的に照射する手段と、反応ガスのプラズ
マにより所望の薄膜をエッチングする手段を少なくとも
有し、大気にさらすことなく連続的に処理できることを
特徴としたものである。本発明によれば、フォトリソグ
ラフィー工程が省略できるので低コストで、しかも均一
性の高い半導体装置が製造できる製造装置を提供できる
という作用を有する。
減圧下もしくは常圧下でホログラフィーを用いてレーザ
ービームを選択的に照射する手段と、反応ガスのプラズ
マにより所望の薄膜をエッチングする手段を少なくとも
有し、大気にさらすことなく連続的に処理できることを
特徴としたものである。本発明によれば、フォトリソグ
ラフィー工程が省略できるので低コストで、しかも均一
性の高い半導体装置が製造できる製造装置を提供できる
という作用を有する。
【0017】請求項7記載の半導体装置の製造装置は、
減圧下もしくは常圧下でホログラフィーを用いてレーザ
ービームを選択的に照射する手段と、所望の薄膜を堆積
する手段を少なくとも有し、大気にさらすことなく連続
的に処理できることを特徴としたものである。本発明に
よれば、半導体/絶縁層界面が清浄なので高性能・高信
頼性で、しかも均一性の高い半導体装置が製造できる製
造装置を提供できるという作用を有する。
減圧下もしくは常圧下でホログラフィーを用いてレーザ
ービームを選択的に照射する手段と、所望の薄膜を堆積
する手段を少なくとも有し、大気にさらすことなく連続
的に処理できることを特徴としたものである。本発明に
よれば、半導体/絶縁層界面が清浄なので高性能・高信
頼性で、しかも均一性の高い半導体装置が製造できる製
造装置を提供できるという作用を有する。
【0018】請求項8記載の半導体装置の製造装置は、
減圧下もしくは常圧下でホログラフィーを用いてレーザ
ービームを選択的に照射する手段と、所望の薄膜を堆積
する手段と、反応ガスのプラズマにより所望の薄膜をエ
ッチングする手段を少なくとも有し、大気にさらすこと
なく連続的に処理できることを特徴としたものである。
本発明によれば、フォトリソグラフィー工程が省略でき
るので低コストで、かつ半導体/絶縁層界面が清浄なの
で高性能・高信頼性で、しかも均一性の高い半導体装置
が製造できる製造装置を提供できるという作用を有す
る。
減圧下もしくは常圧下でホログラフィーを用いてレーザ
ービームを選択的に照射する手段と、所望の薄膜を堆積
する手段と、反応ガスのプラズマにより所望の薄膜をエ
ッチングする手段を少なくとも有し、大気にさらすこと
なく連続的に処理できることを特徴としたものである。
本発明によれば、フォトリソグラフィー工程が省略でき
るので低コストで、かつ半導体/絶縁層界面が清浄なの
で高性能・高信頼性で、しかも均一性の高い半導体装置
が製造できる製造装置を提供できるという作用を有す
る。
【0019】以下、本発明の各実施の形態を図面を用い
て説明する。
て説明する。
【0020】(実施の形態1)図1は本発明の実施の形
態1における半導体装置の製造方法を説明するための工
程断面図であり、図2は本発明の半導体装置の製造装置
を説明するための構成概略図であり、以下順を追って説
明する。
態1における半導体装置の製造方法を説明するための工
程断面図であり、図2は本発明の半導体装置の製造装置
を説明するための構成概略図であり、以下順を追って説
明する。
【0021】図1の工程断面図に示すように、ガラス基
板中の不純物の拡散を防ぐためのバッファー層2として
SiO2膜を被着した基板(コ−ニング社製#7059ガラス)
1上に例えばジシラン(Si2H6)を原料ガスとして用い
た減圧CVD法により膜厚30〜100nmで、非晶質シリコ
ン(以下a-Siと略記する)3を形成し、フォトリソグラ
フィーとエッチングによりトランジスタが形成されると
ころにのみa-Si3を残す(図1(a))。
板中の不純物の拡散を防ぐためのバッファー層2として
SiO2膜を被着した基板(コ−ニング社製#7059ガラス)
1上に例えばジシラン(Si2H6)を原料ガスとして用い
た減圧CVD法により膜厚30〜100nmで、非晶質シリコ
ン(以下a-Siと略記する)3を形成し、フォトリソグラ
フィーとエッチングによりトランジスタが形成されると
ころにのみa-Si3を残す(図1(a))。
【0022】そして、この基板1を図2に示す半導体装
置の製造装置にセットする。この半導体装置の製造装置
は、多結晶薄膜形成装置のロードロック室101、アンロ
ードロック室102、基板移載室103、基板搬送系104、エ
キシマレーザー透過用の石英窓とホログラフィーマスク
と位置合わせ機構を有するステージとを持つレーザー照
射室105、プラズマCVDにより薄膜を堆積するプラズ
マCVD室106及びスパッタにより薄膜を堆積するスパ
ッタ室107からなっている。但し、実際には真空排気系
やガス導入系、レーザー、光学系等が必要であるが、割
愛されている。
置の製造装置にセットする。この半導体装置の製造装置
は、多結晶薄膜形成装置のロードロック室101、アンロ
ードロック室102、基板移載室103、基板搬送系104、エ
キシマレーザー透過用の石英窓とホログラフィーマスク
と位置合わせ機構を有するステージとを持つレーザー照
射室105、プラズマCVDにより薄膜を堆積するプラズ
マCVD室106及びスパッタにより薄膜を堆積するスパ
ッタ室107からなっている。但し、実際には真空排気系
やガス導入系、レーザー、光学系等が必要であるが、割
愛されている。
【0023】この多結晶薄膜形成装置のロードロック室
101と基板移載室103を介して、まず基板1をレーザー照
射室105へ基板1を基板搬送系104によって搬送後、基板
上のa-Siを結晶化して多結晶シリコン4を得る(図1
(b))。
101と基板移載室103を介して、まず基板1をレーザー照
射室105へ基板1を基板搬送系104によって搬送後、基板
上のa-Siを結晶化して多結晶シリコン4を得る(図1
(b))。
【0024】本実施の形態では波長308nmのXeClエキ
シマレーザーを用い、100〜500mJ/cm2のエネルギー密
度でホログラフィーマスクを用いてトランジスタ形成部
分のみを選択的に照射して結晶化する。その後、基板1
を基板移載室103を介してプラズマCVD室106へ搬送
し、TEOS(Tetraethylorthosilicate:(C2H5O)4S
i)を原料ガスとして用いたプラズマCVD法でSiO2を
ゲート絶縁層5として全面に堆積する。そして、再び基
板移載室103経由でスパッタ室107に基板1を搬送する。
そして、スパッタ法によりクロム(Cr)6を被着する(図
1(c))。
シマレーザーを用い、100〜500mJ/cm2のエネルギー密
度でホログラフィーマスクを用いてトランジスタ形成部
分のみを選択的に照射して結晶化する。その後、基板1
を基板移載室103を介してプラズマCVD室106へ搬送
し、TEOS(Tetraethylorthosilicate:(C2H5O)4S
i)を原料ガスとして用いたプラズマCVD法でSiO2を
ゲート絶縁層5として全面に堆積する。そして、再び基
板移載室103経由でスパッタ室107に基板1を搬送する。
そして、スパッタ法によりクロム(Cr)6を被着する(図
1(c))。
【0025】この後、基板1をアンロードロック室102
経由で本半導体装置の製造装置から取り出す。そして、
フォトリソグラフィーとエッチングによりCr6をパタ
ーン化しゲート電極7を形成する。そしてこの状態のゲ
ート電極7をドーピング時のマスクとして用いてソース
・ドレイン領域を形成するためドナーまたはアクセプタ
となる不純物元素の注入を質量分離を行わないイオンド
ーピング法で行い、ソ−ス・ドレイン領域8及び9を作
る(図1(d))。
経由で本半導体装置の製造装置から取り出す。そして、
フォトリソグラフィーとエッチングによりCr6をパタ
ーン化しゲート電極7を形成する。そしてこの状態のゲ
ート電極7をドーピング時のマスクとして用いてソース
・ドレイン領域を形成するためドナーまたはアクセプタ
となる不純物元素の注入を質量分離を行わないイオンド
ーピング法で行い、ソ−ス・ドレイン領域8及び9を作
る(図1(d))。
【0026】導入された不純物を活性化させるには300
〜600゜C程度で熱処理を行ったり、ラピッドサーマル
アニール法やエキシマレーザー照射等を行う。そしてこ
の後、層間絶縁層10として例えばAP-CVD法でSiO
2膜を形成し、コンタクトホ−ル11を形成し、ソース・
ドレイン電極12および13として例えばアルミニウム(A
l)をスパッタ法で堆積し、その後フォトリソグラフィ
ー・エッチングでパターン化することにより、poly-Si
TFTが完成する(図1(e))。
〜600゜C程度で熱処理を行ったり、ラピッドサーマル
アニール法やエキシマレーザー照射等を行う。そしてこ
の後、層間絶縁層10として例えばAP-CVD法でSiO
2膜を形成し、コンタクトホ−ル11を形成し、ソース・
ドレイン電極12および13として例えばアルミニウム(A
l)をスパッタ法で堆積し、その後フォトリソグラフィ
ー・エッチングでパターン化することにより、poly-Si
TFTが完成する(図1(e))。
【0027】なお、本実施の形態1では、減圧CVD法
によるa-Siを用いたが、減圧CVD以外のプラズマC
VD法やスパッタ法等で形成しても良い。また、半導体
材料として多結晶シリコン4を用いたが、他の半導体材
料、例えばゲルマニウム(Ge)やシリコン・ゲルマニウ
ム合金(SiGe)等を用いても良い。
によるa-Siを用いたが、減圧CVD以外のプラズマC
VD法やスパッタ法等で形成しても良い。また、半導体
材料として多結晶シリコン4を用いたが、他の半導体材
料、例えばゲルマニウム(Ge)やシリコン・ゲルマニウ
ム合金(SiGe)等を用いても良い。
【0028】また、本実施の形態1ではレーザーとして
XeClエキシマレーザーを用いたが他のArF,KrF等
のエキシマレーザーやArレーザー等でも良い。
XeClエキシマレーザーを用いたが他のArF,KrF等
のエキシマレーザーやArレーザー等でも良い。
【0029】また、結晶化以降において、水素プラズマ
にさらしたりや水素アニールを行うことにより、多結晶
シリコン4の粒界や粒内のトラップ準位を補償して結晶
性をあげる工程を付加することが望ましい。
にさらしたりや水素アニールを行うことにより、多結晶
シリコン4の粒界や粒内のトラップ準位を補償して結晶
性をあげる工程を付加することが望ましい。
【0030】また、ゲート絶縁層5としてプラズマCV
D法によるSiO2を用いたが、他の方法、例えばAP−
CVD(Atomospheric Pressure CVD)法によるSiO2や
LTO(Low Temperature Oxide)、ECR−CVDによ
るSiO2等でも良いことは言うまでもない。また、材料
として窒化シリコンや酸化タンタル、酸化アルミニウム
等を用いることができるし、これらの薄膜の積層構造を
とっても良い。
D法によるSiO2を用いたが、他の方法、例えばAP−
CVD(Atomospheric Pressure CVD)法によるSiO2や
LTO(Low Temperature Oxide)、ECR−CVDによ
るSiO2等でも良いことは言うまでもない。また、材料
として窒化シリコンや酸化タンタル、酸化アルミニウム
等を用いることができるし、これらの薄膜の積層構造を
とっても良い。
【0031】また、ゲート電極7の材料にはCr、ソー
ス電極12およびドレイン電極13の材料としてアルミニウ
ム(Al)を用いたが、アルミニウム(Al),タンタル(T
a),モリブデン(Mo),クロム(Cr),チタン(Ti)等の
金属またはそれらの合金でも良いし、不純物を多量に含
むpoly-Siやpoly-SiGe合金やITO等の透明導電層
等でも良い。
ス電極12およびドレイン電極13の材料としてアルミニウ
ム(Al)を用いたが、アルミニウム(Al),タンタル(T
a),モリブデン(Mo),クロム(Cr),チタン(Ti)等の
金属またはそれらの合金でも良いし、不純物を多量に含
むpoly-Siやpoly-SiGe合金やITO等の透明導電層
等でも良い。
【0032】また、オフ特性を改善するためLDD構造
を採用することも可能である。不純物としてアクセプタ
となるボロンや砒素等、ドナーとしてリンやアルミニウ
ム等を選択的に用いることによりPチャンネル及びNチ
ャンネルトランジスタを選択的に作成して、CMOS回
路を基板上につくり込むことも可能であることも言うま
でもない。
を採用することも可能である。不純物としてアクセプタ
となるボロンや砒素等、ドナーとしてリンやアルミニウ
ム等を選択的に用いることによりPチャンネル及びNチ
ャンネルトランジスタを選択的に作成して、CMOS回
路を基板上につくり込むことも可能であることも言うま
でもない。
【0033】(実施の形態2)図3は本発明の実施の形
態2におけるの半導体装置の製造方法を説明するための
工程断面図であり、図4は本発明の半導体装置の製造装
置を説明するための構成概略図であり、以下順を追って
説明する。
態2におけるの半導体装置の製造方法を説明するための
工程断面図であり、図4は本発明の半導体装置の製造装
置を説明するための構成概略図であり、以下順を追って
説明する。
【0034】図3の工程断面図に示すように、ガラス基
板中の不純物の拡散を防ぐためのバッファー層2として
SiO2膜を被着した基板(コ−ニング社製#7059ガラス)
1を本発明の半導体装置の製造装置にセットする。この
半導体装置の製造装置は図4に示すように多結晶薄膜形
成装置のロードロック室101、アンロードロック室102、
基板移載室103、基板搬送系104、エキシマレーザー透過
用の石英窓とホログラフィーマスクと位置合わせ機構を
有するステージとを持つレーザー照射室105、非晶質シ
リコン堆積を堆積するプラズマCVD室106、スパッタ
により薄膜を堆積するスパッタ室107、基板加熱室108及
びリアクティブイオンエッチング室109からなってい
る。但し、実際には真空排気系やガス導入系,レーザ
ー,光学系等が必要であるが、割愛されている。
板中の不純物の拡散を防ぐためのバッファー層2として
SiO2膜を被着した基板(コ−ニング社製#7059ガラス)
1を本発明の半導体装置の製造装置にセットする。この
半導体装置の製造装置は図4に示すように多結晶薄膜形
成装置のロードロック室101、アンロードロック室102、
基板移載室103、基板搬送系104、エキシマレーザー透過
用の石英窓とホログラフィーマスクと位置合わせ機構を
有するステージとを持つレーザー照射室105、非晶質シ
リコン堆積を堆積するプラズマCVD室106、スパッタ
により薄膜を堆積するスパッタ室107、基板加熱室108及
びリアクティブイオンエッチング室109からなってい
る。但し、実際には真空排気系やガス導入系,レーザ
ー,光学系等が必要であるが、割愛されている。
【0035】この多結晶薄膜形成装置のロードロック室
101と基板移載室103を介して、まず基板1を基板加熱室
108で適切な温度200〜400゜Cへ昇温する。そして次
に、非晶質シリコン堆積用のプラズマCVD室106へ基
板1を基板搬送系104によって搬送し、シラン(SiH4)
を原料ガスとして用いたプラズマCVD法で膜厚30〜10
0nmで、非晶質シリコン(以下a-Siと略記する)3を形成
する(図3(a))。
101と基板移載室103を介して、まず基板1を基板加熱室
108で適切な温度200〜400゜Cへ昇温する。そして次
に、非晶質シリコン堆積用のプラズマCVD室106へ基
板1を基板搬送系104によって搬送し、シラン(SiH4)
を原料ガスとして用いたプラズマCVD法で膜厚30〜10
0nmで、非晶質シリコン(以下a-Siと略記する)3を形成
する(図3(a))。
【0036】その後、基板移載室103を介して、レーザ
ー照射室105へ基板1を搬送後、基板上のa-Si3を結
晶化する。本実施の形態では波長308nmのXeClエキシ
マレーザーを用い、100〜500mJ/cm2のエネルギー密度
でホログラフィーマスクを用いてトランジスタ形成部分
のみを選択的に照射して結晶化して多結晶シリコン4を
得る(図3(b))。
ー照射室105へ基板1を搬送後、基板上のa-Si3を結
晶化する。本実施の形態では波長308nmのXeClエキシ
マレーザーを用い、100〜500mJ/cm2のエネルギー密度
でホログラフィーマスクを用いてトランジスタ形成部分
のみを選択的に照射して結晶化して多結晶シリコン4を
得る(図3(b))。
【0037】次に、基板1を基板移載室103を介してリ
アクティブイオンエッチング室109へ搬送する。そし
て、水素プラズマのエッチング効果を利用して非晶質シ
リコン4のみを選択的にエッチング除去する(図3
(c))。
アクティブイオンエッチング室109へ搬送する。そし
て、水素プラズマのエッチング効果を利用して非晶質シ
リコン4のみを選択的にエッチング除去する(図3
(c))。
【0038】その後、基板1を基板移載室103を介して
プラズマCVD室106へ搬送し、TEOS(Tetraethylor
thosilicate:(C2H5O)4Si)を原料ガスとして用いた
プラズマCVD法でSiO2をゲート絶縁層5として全面
に堆積する。そして、再び基板移載室103経由でスパッ
タ室107に基板1を搬送する。そして、スパッタ法によ
りクロム(Cr)6を被着する(図3(d))。
プラズマCVD室106へ搬送し、TEOS(Tetraethylor
thosilicate:(C2H5O)4Si)を原料ガスとして用いた
プラズマCVD法でSiO2をゲート絶縁層5として全面
に堆積する。そして、再び基板移載室103経由でスパッ
タ室107に基板1を搬送する。そして、スパッタ法によ
りクロム(Cr)6を被着する(図3(d))。
【0039】この後、基板1をアンロードロック室102
経由で本半導体装置の製造装置から取り出す。そして、
フォトリソグラフィーとエッチングによりCr6をパタ
ーン化しゲート電極7を形成する。そしてこの状態のゲ
ート電極7をドーピング時のマスクとして用いてソース
・ドレイン領域を形成するためドナーまたはアクセプタ
となる不純物元素の注入を質量分離を行わないイオンド
ーピング法で行い、ソ−ス・ドレイン領域8及び9を作
る(図3(e))。
経由で本半導体装置の製造装置から取り出す。そして、
フォトリソグラフィーとエッチングによりCr6をパタ
ーン化しゲート電極7を形成する。そしてこの状態のゲ
ート電極7をドーピング時のマスクとして用いてソース
・ドレイン領域を形成するためドナーまたはアクセプタ
となる不純物元素の注入を質量分離を行わないイオンド
ーピング法で行い、ソ−ス・ドレイン領域8及び9を作
る(図3(e))。
【0040】導入された不純物を活性化させるには300
〜600゜C程度で熱処理を行ったり、ラピッドサーマル
アニール法やエキシマレーザー照射等を行う。そしてこ
の後、層間絶縁層10として例えばAP-CVD法でSiO
2を形成し、コンタクトホ−ル11を形成し、ソース・ド
レイン電極12および13として例えばアルミニウム(Al)
をスパッタ法で堆積し、その後フォトリソグラフィー・
エッチングでパターン化することにより、poly-Si T
FTが完成する(図3(f))。
〜600゜C程度で熱処理を行ったり、ラピッドサーマル
アニール法やエキシマレーザー照射等を行う。そしてこ
の後、層間絶縁層10として例えばAP-CVD法でSiO
2を形成し、コンタクトホ−ル11を形成し、ソース・ド
レイン電極12および13として例えばアルミニウム(Al)
をスパッタ法で堆積し、その後フォトリソグラフィー・
エッチングでパターン化することにより、poly-Si T
FTが完成する(図3(f))。
【0041】なお、本実施の形態では、プラズマCVD
法によるa-Siを用いたが、プラズマCVD以外の減圧
CVD法やスパッタ法等で形成しても良い。また、半導
体材料として多結晶シリコンを用いたが、他の半導体材
料、例えばゲルマニウム(Ge)やシリコン・ゲルマニウ
ム合金(SiGe)等を用いても良い。
法によるa-Siを用いたが、プラズマCVD以外の減圧
CVD法やスパッタ法等で形成しても良い。また、半導
体材料として多結晶シリコンを用いたが、他の半導体材
料、例えばゲルマニウム(Ge)やシリコン・ゲルマニウ
ム合金(SiGe)等を用いても良い。
【0042】また、本実施の形態ではレーザーとしてX
eClエキシマレーザーを用いたが他のArF,KrF等の
エキシマレーザーやArレーザー等でも良い。
eClエキシマレーザーを用いたが他のArF,KrF等の
エキシマレーザーやArレーザー等でも良い。
【0043】また、結晶化以降において、水素プラズマ
にさらしたりや水素アニールを行うことにより、多結晶
シリコン4の粒界や粒内のトラップ準位を補償して結晶
性をあげる工程を付加することが望ましい。
にさらしたりや水素アニールを行うことにより、多結晶
シリコン4の粒界や粒内のトラップ準位を補償して結晶
性をあげる工程を付加することが望ましい。
【0044】また、ゲート絶縁層5としてプラズマCV
D法によるSiO2を用いたが、他の方法、例えばAP-
CVD(Atomospheric Pressure CVD)法によるSiO2や
LTO(Low Temperature Oxide)、ECR-CVDによる
SiO2等でも良いことは言うまでもない。また、材料と
して窒化シリコンや酸化タンタル、酸化アルミニウム等
を用いることができるし、これらの薄膜の積層構造をと
っても良い。
D法によるSiO2を用いたが、他の方法、例えばAP-
CVD(Atomospheric Pressure CVD)法によるSiO2や
LTO(Low Temperature Oxide)、ECR-CVDによる
SiO2等でも良いことは言うまでもない。また、材料と
して窒化シリコンや酸化タンタル、酸化アルミニウム等
を用いることができるし、これらの薄膜の積層構造をと
っても良い。
【0045】また、ゲート電極7の材料にはCr,ソー
ス電極12およびドレイン電極13の材料としてアルミニウ
ム(Al)を用いたが、アルミニウム(Al),タンタル(T
a),モリブデン(Mo),クロム(Cr),チタン(Ti)等の
金属またはそれらの合金でも良いし、不純物を多量に含
むpoly-Siやpoly-SiGe合金やITO等の透明導電層
等でも良い。また、オフ特性を改善するためLDD構造
を採用することも可能である。不純物としてアクセプタ
となるボロンや砒素等、ドナーとしてリンやアルミニウ
ム等を選択的に用いることによりPチャンネル及びNチ
ャンネルトランジスタを選択的に作成して、CMOS回
路を基板上につくり込むことも可能であることも言うま
でもない。
ス電極12およびドレイン電極13の材料としてアルミニウ
ム(Al)を用いたが、アルミニウム(Al),タンタル(T
a),モリブデン(Mo),クロム(Cr),チタン(Ti)等の
金属またはそれらの合金でも良いし、不純物を多量に含
むpoly-Siやpoly-SiGe合金やITO等の透明導電層
等でも良い。また、オフ特性を改善するためLDD構造
を採用することも可能である。不純物としてアクセプタ
となるボロンや砒素等、ドナーとしてリンやアルミニウ
ム等を選択的に用いることによりPチャンネル及びNチ
ャンネルトランジスタを選択的に作成して、CMOS回
路を基板上につくり込むことも可能であることも言うま
でもない。
【0046】
【発明の効果】以上説明したように、本発明は半導体装
置を形成する部分のみにレーザービームを照射するの
で、効率的であると同時に、つぎ目が無いため均一性の
高い半導体装置が製造できる。また、フォトリソグラフ
ィー工程が省略できるため低コストで、しかも、均一性
の高い半導体装置が製造できる。さらに半導体/絶縁層
界面が清浄なので、高性能,高均一性,高信頼性の半導
体装置が製造できる。
置を形成する部分のみにレーザービームを照射するの
で、効率的であると同時に、つぎ目が無いため均一性の
高い半導体装置が製造できる。また、フォトリソグラフ
ィー工程が省略できるため低コストで、しかも、均一性
の高い半導体装置が製造できる。さらに半導体/絶縁層
界面が清浄なので、高性能,高均一性,高信頼性の半導
体装置が製造できる。
【図1】本発明の実施の形態1における半導体装置の製
造方法を説明するための主要工程毎の概略断面図であ
る。
造方法を説明するための主要工程毎の概略断面図であ
る。
【図2】本発明の実施の形態1における半導体装置の製
造装置を説明するための概念図である。
造装置を説明するための概念図である。
【図3】本発明の実施の形態2における半導体装置の製
造方法を説明するための主要工程毎の概略断面図であ
る。
造方法を説明するための主要工程毎の概略断面図であ
る。
【図4】本発明の実施の形態2における半導体装置の製
造装置を説明するための概念図である。
造装置を説明するための概念図である。
【図5】従来の半導体装置の一例としての薄膜トランジ
スタの概略断面図である。
スタの概略断面図である。
1…基板、 2…バッファー層、 3…非晶質シリコン
(a−Si)、 4…多結晶シリコン、 5…ゲート絶縁
層、 6…クロム(Cr)、 7…ゲート電極、8…ソー
ス領域、 9…ドレイン領域、 10…層間絶縁層、 11
…コンタクトホール、 12…ソース電極、 13…ドレ
イン電極、 101…ロードロック室、 102…アンロード
ロック室、 103…基板移載室、 104…基板搬送系、
105…レーザー照射室、 106…プラズマCVD室、 10
7…スパッタ室、 108…基板加熱室、 109…リアクテ
ィブイオンエッチング室。
(a−Si)、 4…多結晶シリコン、 5…ゲート絶縁
層、 6…クロム(Cr)、 7…ゲート電極、8…ソー
ス領域、 9…ドレイン領域、 10…層間絶縁層、 11
…コンタクトホール、 12…ソース電極、 13…ドレ
イン電極、 101…ロードロック室、 102…アンロード
ロック室、 103…基板移載室、 104…基板搬送系、
105…レーザー照射室、 106…プラズマCVD室、 10
7…スパッタ室、 108…基板加熱室、 109…リアクテ
ィブイオンエッチング室。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/3065 H01L 29/78 627B
Claims (8)
- 【請求項1】 絶縁性基板上もしくは絶縁層を介した半
導体基板上に非単結晶半導体薄膜を形成する工程と、前
記非単結晶半導体薄膜にホログラフィーを用いてレーザ
ービームを照射して前記非単結晶半導体薄膜を選択的に
結晶化もしくは再結晶化する工程を含むことを特徴とす
る半導体装置の製造方法。 - 【請求項2】 絶縁性基板上もしくは絶縁層を介した半
導体基板上に非晶質を主成分とする半導体薄膜を形成す
る工程と、前記非晶質を主成分とする半導体薄膜にホロ
グラフィーを用いてレーザービームを照射して前記非晶
質を主成分とする半導体薄膜を選択的に結晶化する工程
と、レーザービーム未照射領域の前記非晶質を主成分と
する半導体薄膜を選択的に除去する工程を含むことを特
徴とする半導体装置の製造方法。 - 【請求項3】 前記非晶質を主成分とする半導体薄膜は
少なくとも水素もしくは炭化水素の一部もしくは全ての
水素がフッ素に置換された構造のガスを含むプラズマに
暴露して除去することを特徴とする請求項2記載の半導
体装置の製造方法。 - 【請求項4】 絶縁性基板上もしくは絶縁層を介した半
導体基板上に非晶質を主成分とする半導体薄膜を形成す
る工程と、前記非晶質を主成分とする半導体薄膜にホロ
グラフィーを用いてレーザービームを照射して前記非晶
質を主成分とする半導体薄膜を選択的に結晶化する工程
と、レーザービーム未照射領域の前記非晶質を主成分と
する半導体薄膜を選択的に除去する工程と、絶縁層を形
成する工程と、ゲート電極を選択的に形成する工程と、
ソース・ドレイン領域を形成するための不純物を前記半
導体薄膜に導入する工程と、ソース・ドレイン電極を選
択的に形成する工程を含むことを特徴とする半導体装置
の製造方法。 - 【請求項5】 減圧下もしくは常圧下でホログラフィー
を用いてレーザービームを選択的に照射する手段を少な
くとも有することを特徴とする半導体装置の製造装置。 - 【請求項6】 減圧下もしくは常圧下でホログラフィー
を用いてレーザービームを選択的に照射する手段と、反
応ガスのプラズマにより所望の薄膜をエッチングする手
段を少なくとも有し、大気にさらすことなく連続的に処
理できることを特徴とする半導体装置の製造装置。 - 【請求項7】 減圧下もしくは常圧下でホログラフィー
を用いてレーザービームを選択的に照射する手段と、所
望の薄膜を堆積する手段を少なくとも有し、大気にさら
すことなく連続的に処理できることを特徴とする半導体
装置の製造装置。 - 【請求項8】 減圧下もしくは常圧下でホログラフィー
を用いてレーザービームを選択的に照射する手段と、所
望の薄膜を堆積する手段と、反応ガスのプラズマにより
所望の薄膜をエッチングする手段を少なくとも有し、大
気にさらすことなく連続的に処理できることを特徴とす
る半導体装置の製造装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10144396A JPH09289321A (ja) | 1996-04-23 | 1996-04-23 | 半導体装置の製造方法及びその製造装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10144396A JPH09289321A (ja) | 1996-04-23 | 1996-04-23 | 半導体装置の製造方法及びその製造装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH09289321A true JPH09289321A (ja) | 1997-11-04 |
Family
ID=14300841
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10144396A Pending JPH09289321A (ja) | 1996-04-23 | 1996-04-23 | 半導体装置の製造方法及びその製造装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH09289321A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001177099A (ja) * | 1999-12-14 | 2001-06-29 | Furontekku:Kk | 薄膜トランジスタの製造方法およびアクティブマトリクス基板ならびに薄膜成膜装置 |
KR100296109B1 (ko) * | 1998-06-09 | 2001-10-26 | 구본준, 론 위라하디락사 | 박막트랜지스터제조방법 |
WO2013127087A1 (zh) * | 2012-03-02 | 2013-09-06 | Chen Po-Ying | 低温材料快速优质化方法及其处理装置 |
-
1996
- 1996-04-23 JP JP10144396A patent/JPH09289321A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100296109B1 (ko) * | 1998-06-09 | 2001-10-26 | 구본준, 론 위라하디락사 | 박막트랜지스터제조방법 |
JP2001177099A (ja) * | 1999-12-14 | 2001-06-29 | Furontekku:Kk | 薄膜トランジスタの製造方法およびアクティブマトリクス基板ならびに薄膜成膜装置 |
WO2013127087A1 (zh) * | 2012-03-02 | 2013-09-06 | Chen Po-Ying | 低温材料快速优质化方法及其处理装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100227439B1 (ko) | 다결정 박막 및 박막 반도체 장치 제작 방법 | |
JP4026182B2 (ja) | 半導体装置の製造方法、および電子機器の製造方法 | |
US7361566B2 (en) | Method of forming poly-silicon thin film transistors | |
JP3586558B2 (ja) | 薄膜の改質方法及びその実施に使用する装置 | |
US6309917B1 (en) | Thin film transistor manufacturing method and thin film transistor | |
JP3254072B2 (ja) | 半導体装置の作製方法 | |
JPH10510955A (ja) | 電子デバイスの製造 | |
US5183780A (en) | Method of fabricating semiconductor device | |
JPH08195492A (ja) | 多結晶薄膜の形成方法および薄膜トランジスタの製造方法 | |
EP0459836B1 (en) | Method for fabricating thin-film transistors | |
JPH11307777A (ja) | トップゲート型薄膜トランジスタ及びその製造方法 | |
JP3359690B2 (ja) | 半導体回路の作製方法 | |
JPH06333823A (ja) | 多結晶シリコン膜の製造方法、薄膜トランジスタの製造方法及びリモートプラズマ装置 | |
JPH1168109A (ja) | 多結晶薄膜の製造方法及び薄膜トランジスタの製造方法 | |
JPH0917729A (ja) | 半導体装置の製造方法 | |
JPH09289321A (ja) | 半導体装置の製造方法及びその製造装置 | |
JP3431681B2 (ja) | 半導体回路の作製方法 | |
JPH0955509A (ja) | 半導体装置の製造方法 | |
JP4357006B2 (ja) | 多結晶半導体薄膜の形成方法及び薄膜トランジスタの製造方法 | |
JPS6230314A (ja) | 結晶性半導体薄膜の製造方法 | |
JP3599679B2 (ja) | 薄膜トランジスタの製造方法 | |
JPH0411226A (ja) | 表示装置の製造方法 | |
JP4547857B2 (ja) | トランジスタの製造方法 | |
JPH11186552A (ja) | 薄膜トランジスタの製造方法 | |
JPH08316487A (ja) | 薄膜半導体装置の製造方法 |