KR100290884B1 - 반도체소자및그제조방법 - Google Patents
반도체소자및그제조방법 Download PDFInfo
- Publication number
- KR100290884B1 KR100290884B1 KR1019980015954A KR19980015954A KR100290884B1 KR 100290884 B1 KR100290884 B1 KR 100290884B1 KR 1019980015954 A KR1019980015954 A KR 1019980015954A KR 19980015954 A KR19980015954 A KR 19980015954A KR 100290884 B1 KR100290884 B1 KR 100290884B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- semiconductor substrate
- series
- transistors connected
- semiconductor device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 71
- 238000000034 method Methods 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 239000000758 substrate Substances 0.000 claims abstract description 55
- 230000002265 prevention Effects 0.000 claims abstract description 16
- 239000002019 doping agent Substances 0.000 claims abstract description 7
- 239000012535 impurity Substances 0.000 claims description 26
- 150000002500 ions Chemical class 0.000 claims description 16
- 125000001475 halogen functional group Chemical group 0.000 claims description 12
- -1 boron ions Chemical class 0.000 claims description 7
- 229910052785 arsenic Inorganic materials 0.000 claims description 4
- 229910052796 boron Inorganic materials 0.000 claims description 4
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- 229910052787 antimony Inorganic materials 0.000 claims description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 14
- 238000010586 diagram Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- QVMHUALAQYRRBM-UHFFFAOYSA-N [P].[P] Chemical compound [P].[P] QVMHUALAQYRRBM-UHFFFAOYSA-N 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
- H01L21/823425—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures manufacturing common source or drain regions between a plurality of conductor-insulator-semiconductor structures
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 저전압동작시 직렬로 연결된 소자들의 감마값을 서로 다르게하여 소자의 성능향상과 소비전력을 줄이는데 적당한 반도체 소자 및 그 제조방법에 관한 것으로서, 반도체 기판에 직렬로 연결되는 복수개의 트랜지스터로 구성되는 반도체 소자에 있어서, 반도체 기판상의 일정영역에 일정한 간격을 갖고 게이트 절연막을 개재하여 형성되는 제 1, 제 2 게이트 전극과, 상기 제 1 게이트 전극 하부의 반도체 기판내에 소정깊이로 형성되는 펀치-쓰루 방지층과, 그리고 상기 제 1, 제 2 게이트 전극 양측의 반도체 기판 표면내에 형성되는 제 1, 제 2, 제 3 고농도 불순물 영역을 포함하여 구성됨을 특징으로 한다.
Description
본 발명은 반도체 소자의 제조공정에 관한 것으로, 특히 저전압동작시 직렬로 연결된 소자의 감마(Gamma)값을 서로 다르게하여 소자의 성능향상과 소비전력을 줄이는데 적당한 반도체 소자의 제조방법에 관한 것이다.
도 1은 일반적인 2-입력 낸드(NAND) 게이트를 나타낸 논리회로도이다.
도 1에 도시한 바와같이 NAND 게이트는 병렬로 연결되는 2개의 피모스(PMOS) 트랜지스터와, 직렬로 연결되는 2개의 앤모스(NMOS) 트랜지스터로 구성된다.
즉, 소오스 단자가 공통으로 Vcc 전원에 연결되고 각 게이트 전극에는 제 1 입력신호 및 제 2 입력신호가 인가되며 드레인 단자를 공통의 출력단으로 하는 제 1, 제 2 PMOS 트랜지스터(1,2)와, 상기 제 1, 제 2 PMOS 트랜지스터(1,2)의 공통 드레인 단자에 드레인 단자가 연결되며 게이트 전극에 제 1 입력신호가 인가되는 제 1 NMOS 트랜지스터(3)와, 상기 제 1 NMOS 트랜지스터(3)의 소오스 단자에 드레인 단자가 연결되고 게이트 전극에 제 2 입력신호가 인가되며 소오스 단자에 Vss 전원이 연결되는 제 2 NMOS 트랜지스터(4)로 구성된다.
상기와 같이 구성된 NAND 게이트는 제 1, 제 2 입력신호의 조합에 의해 출력이 "1"로 존재할 확률이 3/4이고, "0"으로 존재할 확률이 1/4이다.
따라서 제 1, 제 2 입력신호가 모두 "1"일때만 "0"이 출력되고, 나머지 경우에는 모두 "1"이 출력된다.
한편, 제 1, 제 2 NMOS 트랜지스터(3,4) 직렬로 연결되므로 풀-다운 경로(Pull-Down Path)의 저항이 증가하는데 이를 예방하기 위해 NMOS 트랜지스터의 크기를 PMOS 트랜지스터의 크기와 일치시킨다.
도 2는 일반적인 2-입력 노어(NOR) 게이트를 나타낸 논리회로도이다.
도 2에 도시한 바와같이 NOR 게이트는 직렬로 연결되는 2개의 PMOS 트랜지스터와 병렬로 연결되는 2개의 NMOS 트랜지스터로 구성된다.
즉, 소오스 단자가 Vcc 전원에 연결되며 게이트 전극에 제 1 입력신호가 인가되는 제 1 PMOS 트랜지스터(5)와, 상기 제 1 PMOS 트랜지스터(5)의 드레인 단자에 소오스 단자가 연결되고 게이트 전극에 제 2 입력신호가 인가되며 드레인 단자를 출력단으로 하는 제 2 PMOS 트랜지스터(6)와, 상기 제 2 PMOS 트랜지스터(6)의 드레인 단자에 드레인 단자가 공통으로 연결되고 각 게이트 전극에 제 1, 제 2 입력신호가 인가되며 소오스 단자가 공통으로 Vss 전원에 연결되는 제 1, 제 2 NMOS 트랜지스터(7,8)로 구성된다.
상기와 같이 구성된 NOR 게이트는 제 1, 제 2 PMOS 트랜지스터(5,6)가 직렬로 연결되어 풀-업(Pull-Up) 경로를 형성하며, 제 1, 제 2 NMOS 트랜지스터(7,8)가 병렬연결되어 풀-다운(Pull-Down) 경로를 형성한다.
그리고 제 1, 제 2 입력신호의 조합에 의해 출력이 "1"로 존재할 확률이 1/4이고, "0"으로 존재할 확률이 3/4이다.
따라서 제 1, 제 2 입력신호가 모두 "0"일 때만 "1"이 출력되고, 나머지 경우에는 모두 "1"이 출력된다.
한편, 제 1, 제 2 PMOS 트랜지스터(5,6)가 직렬로 연결되어 있으므로 풀-업 경로의 저항이 증가하기 때문에 NMOS 트랜지스터의 크기 보다 PMOS 트랜지스터의 사이즈를 4배 정도 크게 하여야만 대칭 교환(Symmetric Swting)이 가능하다.
이하, 첨부된 도면을 참고하여 종래의 반도체 소자 및 그 제조방법을 설명하면 다음과 같다.
도 3은 종래 기술에 의한 도 1의 NAND 게이트 논리회로에서 직렬로 연결된 두 개의 NMOS 트랜지스터를 나타낸 구조단면도이다.
도 3에 도시한 바와같이 필드영역과 활성영역으로 정의된 반도체 기판(11)의 필드영역에 형성되는 필드 산화막(도면에 도시하지 않음)과, 상기 반도체 기판(11)의 활성영역상의 일정영역에 일정한 간격을 갖고 게이트 절연막(12)을 개재하여 형성되는 제 1, 제 2 게이트 전극(13a,13b)과, 상기 제 1, 제 2 게이트 전극(13a,13b)의 양측면에 형성되는 절연막 측벽(16a)과, 상기 제 1, 제 2 게이트 전극(13a,13b) 양측의 반도체 기판(11) 표면내에 LDD 구조로 형성되는 제 1, 제 2, 제 3 고농도 n형 불순물 영역(17a,17b,17c)을 포함하여 구성된다.
도 4a 내지 도 4e는 종래 기술에 의한 도 1의 NAND 게이트의 논리회로에서 직렬로 연결된 두 개의 NMOS 트랜지스터의 제조방법을 나타낸 공정단면도이다.
도 4a에 도시한 바와같이 활성영역과 필드영역으로 정의된 반도체 기판(11)의 필드영역에 필드 산화막(도면에는 도시하지 않음)을 형성하고, 상기 반도체 기판(11)의 활성영역에 게이트 절연막(12) 및 게이트 전극용 폴리 실리콘층(13)을 형성한다.
이어, 상기 폴리 실리콘층(13)상에 포토레지스트(Photo Resist)(14)를 도포한 후, 노광 및 현상공정으로 포토레지스트를 패터닝(Patterning)한다.
도 4b에 도시한 바와같이 상기 페터닝된 포토레지스트(14)를 마스크로 이용하여 상기 폴리 실리콘층(13) 및 게이트 절연막(12)을 선택적으로 제거하여 제 1, 제 2 게이트 전극(13a,13b)을 형성한다.
도 4c에 도시한 바와같이 상기 포토레지스트(14)를 제거하고, 상기 제 1, 제 2 게이트 전극(13a,13b)을 마스크로 이용하여 상기 반도체 기판(11)의 전면에 저농도 n형 불순물 이온을 주입하여 상기 제 1, 제 2 게이트 전극(13a,13b)의 양측의 반도체 기판(11) 표면내에 LDD(Lightly Doped Drain) 영역(15)을 형성한다.
도 4d에 도시한 바와같이 상기 제 1, 제 2 게이트 전극(13a,13b)을 포함한 반도체 기판(11)의 전면에 절연막(16)을 형성한다.
도 4e에 도시한 바와같이 상기 절연막(16)을 에치백(Etch Back)하여 상기 제 1, 제 2 게이트 전극(13a,13b)의 양측면에 절연막 측벽(16a)을 형성한다.
이어, 상기 제 1, 제 2 게이트 전극(13a,13b) 및 절연막 측벽(16a)을 마스크로 이용하여 소오스/드레인용 고농도 n형 불순물 이온을 주입하여 상기 제 1, 제 2 게이트 전극(13a,13b)의 양측의 반도체 기판(11) 표면내에 상기 LDD 영역(15)과 연결되는 제 1, 제 2, 제 3 고농도 n형 불순물 영역(17a,17b,17c)을 형성한다.
여기서 도면에는 도시하지 않았지만 도 2의 NOR 게이트의 논리회로에서 직렬로 연결된 두 개의 PMOS 트랜지스터도 도 3 및 도 4에 도시된 n형 불순물 대신에 p형 불순물을 주입하는 공정만 다르고 다른 공정이나 구조는 동일하다.
그러나 상기와 같은 종래의 반도체 소자 및 그 제조방법에 있어서 다음과 같은 문제점이 있었다.
첫째, 직렬로 연결된 두 개의 트랜지스터가 동일한 트랜지스터를 이용하여 구성되기 때문에 저전력으로 동작할 경우 오프(Off)상태의 누설전류가 증가하여 전력소모가 늘어난다.
둘째, 전력소모를 방지하기 위해서 문턱전압을 증가시킬 경우 오퍼레이팅(Operating) 상태에서 구동전류를 감소함으로써 트랜지스터의 동작속도를 감소시킨다.
셋째, 기판의 농도가 낮기 때문에 문턱전압을 낮춘상태에서 기판전압을 인가하여 오프상태의 누설전류를 감소시킬 수 없다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 직렬로 연결된 소자의 기판농도를 다르게하여 문턱전압은 같지만 기판전압의 변화에 따른 문턱전압의 변화정도를 다르게 함으로써 저전압 동작시 소자의 성능향상과 소비전력을 줄이도록 한 반도체 소자 및 그 제조방법을 제공하는데 그 목적이 있다.
도 1은 일반적인 2-입력 낸드 게이트를 나타낸 논리회로도
도 2는 일반적인 2-입력 노어 게이트를 나타낸 논리회로도
도 3은 종래 기술에 의한 도 1의 NAND 게이트 논리회로에서 직렬로 연결된 두 개의 NMOS 트랜지스터를 나타낸 구조단면도
도 4a 내지 도 4e는 종래 기술에 의한 도 1의 NAND 게이트의 논리회로에서 직렬로 연결된 두 개의 NMOS 트랜지스터의 제조방법을 나타낸 공정단면도
도 5는 본 발명에 의한 도 1의 NAND 게이트의 논리회로에서 직렬로 연결된 두 개의 NMOS 트랜지스터를 나타낸 구조단면도
도 6a 내지 도 6i는 본 발명에 의한 도 1의 NAND 게이트의 논리회로에서 직렬로 연결된 두 개의 NMOS 트랜지스터의 제조방법을 나타낸 공정단면도
도면의 주요 부분에 대한 부호의 설명
21 : 반도체 기판 22 : 제 1 절연막
23 : 제 2 절연막 24 : 제 1 포토레지스트
25 : 펀치-쓰루 방지층 26 : 게이트 절연막
27 : 전도층 27a,27b : 게이트 전극
28 : 제 2 포토레지스트 29 : LDD 영역
30 : 할로영역 31 : 제 3 절연막
31a : 제 3 절연막 측벽 32a,32b,32c : 고농도 n형 불순물 영역
상기와 같은 목적을 달성하기 위한 본 발명에 의한 반도체 소자는 반도체 기판에 직렬로 연결되는 복수개의 트랜지스터로 구성되는 반도체 소자에 있어서, 반도체 기판상의 일정영역에 일정한 간격을 갖고 게이트 절연막을 개재하여 형성되는 제 1, 제 2 게이트 전극과, 상기 제 1 게이트 전극 하부의 반도체 기판내에 소정깊이로 형성되는 펀치-쓰루 방지층과, 그리고 상기 제 1, 제 2 게이트 전극 양측의 반도체 기판 표면내에 형성되는 제 1, 제 2, 제 3 고농도 불순물 영역을 포함하여 구성됨을 특징으로 한다.
또한 상기와 같은 목적을 달성하기 위한 본 발명에 의한 반도체 소자의 제조방법은 반도체 기판에 직렬로 연결되는 복수개의 트랜지스터를 형성하는 반도체 소자의 제조방법에 있어서, 반도체 기판내에 소정의 폭을 갖는 펀치-쓰루 방지층을 형성하는 단계와, 반도체 기판상에 게이트 절연막을 개재하여 하나의 게이트 전극이 펀치-쓰루 방지층상부에 위치하도록 일정한 간격을 갖는 제 1, 제 2 게이트 전극을 형성하는 단계와, 그리고 상기 제 1, 제 2 게이트 전극 양측의 반도체 기판 표면내에 제 1, 제 2, 제 3 고농도 불순물 영역을 형성하는 단계를 포함하여 형성함을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 반도체 소자 및 그 제조방법을 상세히 설명하면 다음과 같다.
도 5는 본 발명에 의한 도 1의 NAND 게이트의 논리회로에서 직렬로 연결된 두 개의 NMOS 트랜지스터를 나타낸 구조단면도이다.
도 5에 도시한 바와같이 활성영역과 필드영역으로 정의된 반도체 기판(21)의필드영역에 필드 산화막(도면에 도시되지 않음)이 형성된 반도체 기판(21)의 활성영역상에 일정한 간격을 갖고 게이트 절연막(26)을 개재하여 형성되는 제 1, 제 2 게이트 전극(27a,27b)과, 상기 제 1 게이트 전극(27a) 하부의 반도체 기판(21)내에 소정깊이로 형성되는 펀치-쓰루 방지층(25)과, 상기 제 1, 제 2 게이트 전극(27a,27b)의 양측면에 형성되는 제 3 절연막 측벽(31a)과, 상기 제 1, 제 2 게이트 전극(27a,27b)의 양측의 반도체 기판(21) 표면내에 형성되는 제 1, 제 2, 제 3 고농도 n형 불순물 영역(32a,32b,32c)과, 그리고 상기 제 1, 제 2, 제 3 고농도 n형 불순물 영역(32a,32b,32c)의 하부에 형성되는 할로영역(30)을 포함하여 구성된다.
여기서 상기 펀치-쓰루 방지층(25)은 NAND 게이트의 논리회로에서 직렬로 연결되는 NMOS 트랜지스터의 Vss 전원이 인가되는 영역에 형성되고, NOR 게이트의 논리회로에서 직렬로 연결되는 PMOS 트랜지스터의 Vcc 전원이 인가되는 영역에 형성된다.
한편, 상기 할로영역(30)은 소오스/드레인용 불순물 이온과 반대 도전형을 갖는 불순물 이온이 보다 높은 에너지로 주입된다.
도 6a 내지 도 6i는 본 발명에 의한 도 1의 NAND 게이트의 논리회로에서 직렬로 연결된 두 개의 NMOS 트랜지스터의 제조방법을 나타낸 공정단면도이다.
도 6a에 도시한 바와같이 활성영역과 필드영역으로 정의된 반도체 기판(21)의 필드영역에 필드 산화막(도면에는 도시하지 않음)을 형성하고, 상기 반도체 기판(21)의 활성영역 표면을 산화시키어 후속 공정에서 질화막의 형성시 반도체 기판(21)이 반응가스에 의해 부식되는 현상을 방지하기 위하여 반도체 기판(21)의표면에 산화막인 제 1 절연막(22)을 형성한다.
이어, 상기 제 1 절연막(22)상에 후속공정에서 제 1 절연막(22)의 식각공정중 반도체 기판(21)에 가해지는 손상(Damage)을 방지하기 위하여 질화막인 제 2 절연막(23)을 형성한다.
그리고 상기 제 2 절연막(23)상에 제 1 포토레지스트(24)를 도포한 후, 노광 및 현상공정으로 상기 제 2 절연막(23)이 표면이 소정부분 노출되도록 상기 제 1 포토레지스트(24)를 패터닝한다.
도 6b에 도시한 바와같이 상기 패터닝된 제 1 포토레지스트(24)를 마스크로 이용하여 상기 제 2 절연막(23) 및 제 1 절연막(22)을 선택적으로 제거하여 제 2 절연막 패턴(23a) 및 제 1 절연막 패턴(22a)을 형성한다.
도 6c에 도시한 바와같이 상기 제 1 포토레지스트(24)를 제거하고, 상기 제 2 절연막 패턴(23a)을 마스크로 이용하여 일정한 펀치-쓰루(Punch-Through)방지를 위한 불순물 이온을 도핑(Doping)하여 노출된 반도체 기판(21)내에 소정깊이로 펀치-쓰루 방지층(25)을 형성한다.
여기서 상기 펀치-쓰루 이온은 NMOS 트랜지스터일 경우 붕소(Boron)이온을 20~50keV의 에너지(Energy)와 1e12~5e13/cm3의 도즈(Dose)로 주입하고, PMOS 트랜지스터인 경우 인(Phosphorus) 이온을 60~100keV의 에너지와 1e12~5e13/cm3의 도즈로 주입한다.
그리고 펀치-쓰루 이온으로 비소(Arsentic)를 주입할 경우 140~200keV의 에너지와 1e12~5e13/cm2의 도즈로 주입한다.
또한, 펀치-쓰루 이온주입시 도펀트(Dopant)가 NMOS 트랜지스터일 경우 BF2나 In을 사용할 수 있고, PMOS 트랜지스터일 경우 Sb를 사용할 수 있다.
도 6d에 도시한 바와같이 상기 제 2 절연막 패턴(23a) 및 제 1 절연막 패턴(22a)을 제거하고, 상기 반도체 기판(21)의 전면에 게이트 절연막(26) 및 게이트 전극용 전도층(27)을 형성한다.
이어, 상기 전도층(27)상에 제 2 포토레지스트(28)를 도포한 후, 노광 및 현상공정으로 제 2 포토레지스트(28)를 패터닝하여 게이트 전극 영역을 정의한다.
도 6e에 도시한 바와같이 상기 패터닝된 제 2 포토레지스트(28)를 마스크로 이용하여 상기 전도층(27) 및 게이트 절연막(26)을 선택적으로 제거하여 제 1, 제 2 게이트 전극(27a,27b)을 형성한다.
여기서 상기 제 1 게이트 전극(27a)은 펀치-쓰루 방지층(25)의 상부에 형성되고 Vss 전원이 인가된다.
한편, 직렬로 연결되는 PMOS 트랜지스터일 경우에는 제 1 게이트 전극(27a)에 Vcc 전원이 인가된다.
도 6f에 도시한 바와같이 상기 제 2 포토레지스트(28)를 제거하고, 상기 제 1, 제 2 게이트 전극(27a,27b)을 마스크로 이용하여 반도체 기판(21)의 전면에 저농도 n형 불순물 이온을 주입하여 상기 제 1, 제 2 게이트 전극(27a,27b) 양측의 반도체 기판(21) 표면내에 LDD 영역(29)을 형성한다.
여기서 PMOS 트랜지스터를 형성하는 경우 저농도 p형 불순물 이온을 주입하여 LDD 영역(29)을 형성한다.
도 6g에 도시한 바와같이 상기 제 1, 제 2 게이트 전극(27a,27b)을 마스크로 이용하여 반도체 기판(21)의 전면에 할로(Halo)이온을 주입하여 상기 LDD 영역(29)의 하부에 할로영역(30)을 형성한다.
여기서 상기 할로이온 주입은 NMOS 트랜지스터일 경우 BF2이온을 100~160keV의 에너지와 1e13~1e14/cm3의 도즈와 0~30°의 틸티(Tilt) 조건으로 주입하고, PMOS 트랜지스터일 경우 인(Phosphorus)이온을 60~140keV의 에너지와 1e13~14/cm3의 도즈와 0~30°의 틸티 조건으로 주입한다.
또한, 할로 도펀트의 경우 NMOS는 B 또는 In을 사용할 수 있고, PMOS는 As 또는 Sb를 사용할 수 있다.
도 6h에 도시한 바와같이 상기 제 1, 제 2 게이트 전극(27a,27b)을 포함한 반도체 기판(21)의 전면에 제 3 절연막(31)을 형성한다.
도 6i에 도시한 바와같이 상기 제 3 절연막(31)을 에치백하여 상기 제 1, 제 2 게이트 전극(27a,27b)의 양측면에 제 3 절연막 측벽(31a)을 형성한다.
이어, 상기 제 1, 제 2 게이트 전극(27a,27b) 및 제 3 절연막 측벽(31a)을 마스크로 이용하여 상기 반도체 기판(21)의 전면에 소오스/드레인용 고농도 n형 불순물 이온을 주입하여 상기 제 1, 제 2 게이트 전극(27a,27b) 양측의 반도체 기판(21) 표면내에 LDD 영역(29)과 연결되는 제 1, 제 2, 제 3 고농도 n형 불순물영역(32a,32b,32c)을 형성한다.
여기서 PMOS 트랜지스터일 경우 소오스/드레인용 불순물 이온으로 고농도 p형 불순물 이온을 주입하여 고농도 불순물 영역을 형성한다.
이상에서 설명한 바와같이 본 발명에 의한 반도체 소자 및 그 제조방법에 있어서 다음과 같은 효과가 있다.
첫째, 직렬로 연결된 복수개의 트랜지스터에서 하나의 트랜지스터의 게이트 전극 하부에만 펀치-쓰루 방지층을 형성함으로써 이웃하는 트랜지스터와 동일한 문턱전압을 갖는 동시에 서로 다른 감마(Gamma) 값을 갖는 소자를 형성할 수 있다.
둘째, 서로 다른 감마 값을 갖는 복수개의 트랜지스터를 직렬로 연결함으로써 낮은 문턱전압과 높은 전류 구동특성으로 인하여 고속으로 동작할 수 있다.
셋째, 오프(Off)상태에서는 기판전압을 인가하여 Vss 또는 Vcc 전원에 연결된 감마가 높은 소자의 문턱전압을 높임으로써 누설전류를 감소할 수 있으므로 전력소모를 줄일 수 있다.
Claims (15)
- 반도체 기판에 직렬로 연결되는 복수개의 트랜지스터로 구성되는 반도체 소자에 있어서,반도체 기판상의 일정영역에 일정한 간격을 갖고 게이트 절연막을 개재하여 형성되는 제 1, 제 2 게이트 전극;상기 제 1 게이트 전극 하부의 반도체 기판내에 소정깊이로 형성되는 펀치-쓰루 방지층; 그리고상기 제 1, 제 2 게이트 전극 양측의 반도체 기판 표면내에 형성되는 제 1, 제 2, 제 3 고농도 불순물 영역을 포함하여 구성됨을 특징으로 하는 반도체 소자.
- 제 1 항에 있어서, 상기 직렬로 연결되는 복수개의 트랜지스터가 NMOS일 때 상기 제 1 게이트 전극에 Vss 전원이 인가됨을 특징으로 하는 반도체 소자.
- 제 1 항에 있어서,상기 직렬로 연결되는 복수개의 트랜지스터가 PMOS일 때 상기 제 1 게이트 전극에 Vcc 전원이 인가됨을 특징으로 하는 반도체 소자.
- 제 1 항에 있어서,상기 제 1, 제 2, 제 3 고농도 불순물 영역의 하부에 형성되는 할로영역을더 포함하여 구성됨을 특징으로 하는 반도체 소자.
- 반도체 기판에 직렬로 연결되는 복수개의 트랜지스터를 형성하는 반도체 소자의 제조방법에 있어서,반도체 기판상에 절연막을 형성하는 단계;상기 반도체 기판의 표면이 소정부분 노출되도록 상기 절연막을 선택적으로 제거하는 단계;상기 절연막을 마스크로 이용하여 노출된 반도체 기판내에 불순물 이온을 도핑하여 펀치-쓰루 방지층을 형성하는 단계;상기 반도체 기판상에 게이트 절연막을 개재하여 하나의 게이트 전극이 펀치-쓰루 방지층 상부에 위치하도록 일정한 간격을 갖는 제 1, 제 2 게이트 전극을 형성하는 단계; 그리고상기 제 1, 제 2 게이트 전극 양측의 반도체 기판 표면내에 제 1, 제 2, 제 3 고농도 불순물 영역을 형성하는 단계를 포함하여 형성함을 특징으로 하는 반도체 소자의 제조방법.
- 제 5 항에 있어서,상기 펀치-쓰루 방지층의 형성시 직렬로 연결되는 트랜지스터가 NMOS일 때 붕소이온을 20~50keV의 에너지와 1e12~5e13/㎤의 도즈로 주입하여 형성함을 특징으로 하는 반도체 소자의 제조방법.
- 제 5 항에 있어서, 상기 펀치-쓰루 방지층의 형성시 직렬로 연결되는 복수개의 트랜지스터가 PMOS일 때 인 이온을 60~100keV의 에너지와 1e12~5e13/㎤의 도즈로 주입하여 형성함을 특징으로 하는 반도체 소자의 제조방법.
- 제 5 항에 있어서,상기 펀치-쓰루 방지층의 형성시 비소 이온을 주입할 경우 140~200keV의 에너지와 1e12~5e13/㎠의 도즈로 주입하여 형성함을 특징으로 하는 반도체 소자의 제조방법.
- 제 5 항에 있어서,상기 펀치-쓰루 방지층의 형성시 직렬로 연결되는 트랜지스터가 NMOS일 때 BF2나 In의 도펀트를 사용하여 형성함을 특징으로 하는 반도체 소자의 제조방법.
- 제 5 항에 있어서,상기 펀치-쓰루 방지층의 형성시 직렬로 연결되는 복수개의 트랜지스터가 PMOS일 때 Sb를 사용하여 형성함을 특징으로 하는 반도체 소자의 제조방법.
- 제 5 항에 있어서,상기 제 1, 제 2, 제 3 고농도 불순물 영역의 하부에 할로 영역을 형성하는 단계를 포함하여 형성함을 특징으로 하는 반도체 소자의 제조방법.
- 제 11 항에 있어서,상기 할로영역의 형성시 직렬로 연결되는 복수개의 트랜지스터가 NMOS일 때 BF2이온을 100~160keV의 에너지와 1e13~1e14/㎤의 도즈와 0~30°의 틸티 조건으로 주입하여 형성함을 특징으로 하는 반도체 소자의 제조방법.
- 제 11 항에 있어서,상기 할로영역의 형성시 직렬로 연결되는 복수개의 트랜지스터가 PMOS일 때 인 이온을 60~140keV의 에너지와 1e13~14/㎤의 도즈와 0~30°의 틸티 조건으로 주입하여 형성함을 특징으로 하는 반도체 소자의 제조방법.
- 제 11 항에 있어서,상기 할로영역의 형성시 직렬로 연결되는 복수개의 트랜지스터가 NMOS일 때 할로 도펀트는 B 또는 In을 사용하여 형성함을 특징으로 하는 반도체 소자의 제조방법.
- 제 11 항에 있어서,상기 할로영역의 형성시 직렬로 연결되는 복수개의 트랜지스터가 PMOS일 때 할로 도펀트는 As 또는 Sb를 사용하여 형성함을 특징으로 하는 반도체 소자의 제조방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980015954A KR100290884B1 (ko) | 1998-05-04 | 1998-05-04 | 반도체소자및그제조방법 |
| US09/156,777 US6180443B1 (en) | 1998-05-04 | 1998-09-18 | Semiconductor device and method of fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980015954A KR100290884B1 (ko) | 1998-05-04 | 1998-05-04 | 반도체소자및그제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990084302A KR19990084302A (ko) | 1999-12-06 |
| KR100290884B1 true KR100290884B1 (ko) | 2001-07-12 |
Family
ID=19537017
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980015954A KR100290884B1 (ko) | 1998-05-04 | 1998-05-04 | 반도체소자및그제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6180443B1 (ko) |
| KR (1) | KR100290884B1 (ko) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6333217B1 (en) * | 1999-05-14 | 2001-12-25 | Matsushita Electric Industrial Co., Ltd. | Method of forming MOSFET with channel, extension and pocket implants |
| US7091093B1 (en) * | 1999-09-17 | 2006-08-15 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating a semiconductor device having a pocket dopant diffused layer |
| US6455903B1 (en) * | 2000-01-26 | 2002-09-24 | Advanced Micro Devices, Inc. | Dual threshold voltage MOSFET by local confinement of channel depletion layer using inert ion implantation |
| KR100343472B1 (ko) * | 2000-08-31 | 2002-07-18 | 박종섭 | 모스 트랜지스터의 제조방법 |
| US6489224B1 (en) * | 2001-05-31 | 2002-12-03 | Sun Microsystems, Inc. | Method for engineering the threshold voltage of a device using buried wells |
| JP4665141B2 (ja) * | 2001-06-29 | 2011-04-06 | 富士通セミコンダクター株式会社 | 半導体装置とその製造方法 |
| US20050145924A1 (en) * | 2004-01-07 | 2005-07-07 | I-Sheng Liu | Source/drain adjust implant |
| KR100733703B1 (ko) * | 2006-08-29 | 2007-06-28 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 이의 제조 방법 |
| CN102044435B (zh) * | 2009-10-20 | 2012-10-03 | 中芯国际集成电路制造(上海)有限公司 | 具有共源结构的mos晶体管及其制造方法 |
| CN102386075A (zh) * | 2010-08-27 | 2012-03-21 | 中芯国际集成电路制造(上海)有限公司 | 轻掺杂沟槽注入方法 |
| KR20130055982A (ko) * | 2011-11-21 | 2013-05-29 | 에스케이하이닉스 주식회사 | 반도체 소자의 제조 방법 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2668141B2 (ja) * | 1989-11-29 | 1997-10-27 | 三菱電機株式会社 | Ｍｉｓ型ｆｅｔ |
| KR940006702B1 (ko) * | 1991-06-14 | 1994-07-25 | 금성일렉트론 주식회사 | 모스패트의 제조방법 |
| US5894158A (en) * | 1991-09-30 | 1999-04-13 | Stmicroelectronics, Inc. | Having halo regions integrated circuit device structure |
| JPH07142565A (ja) * | 1993-11-16 | 1995-06-02 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JP3541958B2 (ja) * | 1993-12-16 | 2004-07-14 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| JPH07263680A (ja) * | 1994-03-24 | 1995-10-13 | Hitachi Ltd | 半導体装置の製造方法 |
| US5413949A (en) * | 1994-04-26 | 1995-05-09 | United Microelectronics Corporation | Method of making self-aligned MOSFET |
| US5429956A (en) * | 1994-09-30 | 1995-07-04 | United Microelectronics Corporation | Method for fabricating a field effect transistor with a self-aligned anti-punchthrough implant channel |
| US5472897A (en) * | 1995-01-10 | 1995-12-05 | United Microelectronics Corp. | Method for fabricating MOS device with reduced anti-punchthrough region |
| US5688700A (en) * | 1995-11-03 | 1997-11-18 | Micron Technology, Inc. | Method of forming a field effect transistor |
| US5736440A (en) * | 1995-11-27 | 1998-04-07 | Micron Technology, Inc. | Semiconductor processing method of forming complementary NMOS and PMOS field effect transistors on a substrate |
| KR100203306B1 (ko) * | 1996-06-29 | 1999-06-15 | 김영환 | 반도체 소자의 제조방법 |
| US5811339A (en) * | 1996-09-11 | 1998-09-22 | Vanguard International Semiconductor Corporation | Method of fabricating deep submicron MOSFET with narrow gate length using thermal oxidation of polysilicon |
| US5747368A (en) * | 1996-10-03 | 1998-05-05 | Mosel Vitelic Inc. | Process for manufacturing CMOS device |
| US5766990A (en) * | 1997-08-08 | 1998-06-16 | National Semiconductor Corporation | Method of manufacturing a high speed bipolar transistor in a CMOS process |
-
1998
- 1998-05-04 KR KR1019980015954A patent/KR100290884B1/ko not_active IP Right Cessation
- 1998-09-18 US US09/156,777 patent/US6180443B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6180443B1 (en) | 2001-01-30 |
| KR19990084302A (ko) | 1999-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100391959B1 (ko) | 반도체 장치 및 제조 방법 | |
| KR100290884B1 (ko) | 반도체소자및그제조방법 | |
| US6054357A (en) | Semiconductor device and method for fabricating the same | |
| JPH1084045A (ja) | 半導体集積回路装置およびその製造方法 | |
| US5623154A (en) | Semiconductor device having triple diffusion | |
| KR100232197B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100331844B1 (ko) | 씨모스소자 | |
| KR100304960B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR100298449B1 (ko) | 반도체소자및그제조방법 | |
| KR100359773B1 (ko) | 반도체 소자 제조방법 | |
| KR100252902B1 (ko) | 씨모스 소자의 제조방법 | |
| KR100212150B1 (ko) | 씨모스 트랜지스터 및 그 제조방법 | |
| KR100676194B1 (ko) | 씨모스(ｃｍｏｓ) 트랜지스터 제조방법 | |
| KR19980053138A (ko) | 마스크 롬 코딩방법 | |
| KR0161893B1 (ko) | 반도체 소자의 구조 및 제조방법 | |
| KR19990074932A (ko) | 반도체소자의 모스 트랜지스터 형성방법 | |
| KR100406591B1 (ko) | 반도체소자의제조방법 | |
| KR100195189B1 (ko) | 반도체 메모리 장치 및 그 제조방법 | |
| KR100223928B1 (ko) | 씨모스 소자의 구조 및 제조방법 | |
| KR100261171B1 (ko) | 트랜지스터의 제조 방법 | |
| CN116435181A (zh) | 晶体管器件制造方法以及晶体管器件 | |
| KR0179168B1 (ko) | 반도체 소자 제조방법 | |
| KR100268924B1 (ko) | 반도체소자의제조방법 | |
| KR100474543B1 (ko) | 반도체소자의 제조방법 | |
| KR920000634B1 (ko) | 모오스 트랜지스터의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| G170 | Publication of correction | ||
| FPAY | Annual fee payment |
Payment date: 20130225 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20140221 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20150223 Year of fee payment: 15 |
|
| LAPS | Lapse due to unpaid annual fee |