KR100284948B1 - 액티브 매트릭스형 액정표시장치 - Google Patents

액티브 매트릭스형 액정표시장치 Download PDF

Info

Publication number
KR100284948B1
KR100284948B1 KR1019950014079A KR19950014079A KR100284948B1 KR 100284948 B1 KR100284948 B1 KR 100284948B1 KR 1019950014079 A KR1019950014079 A KR 1019950014079A KR 19950014079 A KR19950014079 A KR 19950014079A KR 100284948 B1 KR100284948 B1 KR 100284948B1
Authority
KR
South Korea
Prior art keywords
voltage
liquid crystal
transistor
substrate
pixel electrode
Prior art date
Application number
KR1019950014079A
Other languages
English (en)
Other versions
KR950033624A (ko
Inventor
준 고야마
유지 가와사키
사토시 데라모토
Original Assignee
야마자끼 순페이
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마자끼 순페이, 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 야마자끼 순페이
Publication of KR950033624A publication Critical patent/KR950033624A/ko
Application granted granted Critical
Publication of KR100284948B1 publication Critical patent/KR100284948B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

한쌍의 기판 사이에 액정이 배치되는 액티브 매트릭스형 액정표시장치에 있어서, 2개의 TFT가 기판들에 형성된 대응하는 전극들(하나의 화소에 대하여) 각각에 접속된다. 액정이 2개의 TFT에 의해 구동되고 스위칭된다. 액정에 인가되는 전압이 2개의 TFT에 의해 분할되기 때문에, TFT의 내압보다 큰 전압이 액정에 인가되어, TFT에 인가되는 전압, 즉, 각각의 TFT의 소스와 드레인 사이에 인가되는 전압이 감소된다. 그 전압들 각각은 반대 위상을 갖는다.

Description

액티브 매트릭스형 액정표시장치
제1도는 본 발명의 실시예에 따른 전기광학장치에서 매트릭스 형태로 배치되는 화소부분을 개략적으로 나타내는 도면.
제2도는 종래의 화소부분을 개략적으로 나타내는 도면.
제3(a)도∼제3(d)도는 실시예에 따른 박막트랜지스터(TFT) 제작공정을 나타내는 도면,
제4도는 실시예에 따른 2개의 TFT를 사용한 화소부분을 개략적으로 나타내는 도면.
제5(a)도∼제5(c)도 및 제6(a)도∼제6(c)도는 제1도의 구성을 구동시키기 위한 타이밍 차트를 나타내는 도면.
제7도는 다른 실시예에 따른 전기광학장치에서 매트릭스 형태로 배치되는 화소부분을 개략적으로 나타내는 도면.
제8도는 실시예에 따른 전기광학장치에서 매트릭스 형태로 배치되는 화소부분의 회로배치를 나타내는 도면.
제9도는 다른 실시예에 따른 전기광학장치에서 매트릭스 형태로 배치되는 화소부분의 회로배치를 나타내는 도면.
제10(a)도∼제10(c)도는 주변회로를 가진 액정 표시패널의 구성을 개략적으로 나타내는 도면.
제11도는 실시예에 따른 전기광학장치에서 매트릭스 형태로 배치되는 화소부분의 회로배치를 나타내는 도면.
* 도면의 주요부분에 대한 부호의 설명
101,110 : 소스선 102,109 : 게이트선
103,111 : 소스 104,112 : 드레인
105,113 : 게이트 106,114 : TFT
107 : 액정 301 : 유리기판
302 : 활성층 303 : 산화규소막
304 : 게이트 전극 305 : 산화물층
306 : 소스영역 307 : 오프셋 게이트영역
308 : 채널형성영역 309 : 오프셋 게이트영역
310 : 드레인영역 311 : 층간절연막
312 : 투명전극(화소전극) 313 : 소스 전극
314 : 드레인 전극 401,402 : 유리기판
406,407 : 화소전극 408 : 배향막
701,702 : 커패시터 901,902 : 보조 용량
본 발명은 액티브 매트릭스형 액정표시장치에 관한 것이다.
근년, 액티브 매트릭스형 액정표시장치가 활발하게 연구개발되고 있다. 액티브 매트릭스형 액정표시장치에서는, 각각의 화소에 스위칭용 박막트랜지스터(TFT)가 배치되고, 필요에 따라 화소의 액정에 전계가 인가된다.
제2도는 종래부터 알려진 액티브 매트릭스형 액정표시장치에 있어서의 하나의 화소의 구성을 나타낸다. 제2도에서, 액정(27)과 접촉하는 화소전극(29)이 스위칭용 TFT(23)의 드레인(25)에 접속되어 있다. TFT(23)의 소스(24)와 드레인(25) 사이에 소정의 전압이 인가된 상태에서, 게이트선(22)으로부터 TFT(23)의 게이트(26)에 신호가 공급될 때, 소스(24)와 드레인(25) 사이의 저항이 감소되어, 소스(24)로부터 화소전극(29)으로 전류가 흐르게 된다. 또한, 액정(27)과 접촉하는 다른 화소전극(30)이 접지 전압으로 유지되어 있기 때문에, 즉, 화소전극(30)이 접지되어 있기 때문에, 소정의 세기를 가지는 전계가 액정에 인가되게 된다. 이 전계의 영향으로 액정의 상태가 변화하여, 표시가 행해지게 된다. TFT에 있어서의 부하(load)로서 적당한 용량(커패시턴스)을 얻기 위해 보조 용량(28)이 사용된다.
제2도의 구성을 채용한 경우, 액정(27)에 인가되는 전압의 상한이 TFT(23)의 소스(24)와 드레인(25) 사이에 인가되는 최대 인가전압에 의해 제한되는 문제가 있다.
일반적으로, TFT의 내압(耐壓)은 낮다. 또한, TFT의 특성 열화(劣化)가 쉽게 발생한다. 열화의 정도는 TFT의 소스와 드레인 사이에 인가되는 전압의 감소에 따라 감소한다. 따라서, TFT의 소스와 드레인 사이에 인가되는 전압은 낮은 것이 바람직하다.
또한, 화소에 배치되는 TFT는 그의 오프전류가 가능한한 낮은 것이 필요하다. 예를 들어, 제2도의 구성에서, 화소전극(29)으로 흐르는 전하가 필요로 하는 시간동안 보유되어야 한다. 즉, 전하가 보유되어야 하는 상태에서는, TFT를 오프(OFF)로 하여, 드레인(25)으로부터 소스(24)로 전하가 흐르는 것을 방지하도록 하여야 한다. 그러나, TFT가 오프된 상태에서 전류(오프전류)가 흐르는 경우, 화소전극(29)에 축적된 전하가 서서히 흘러, 정밀한 표시가 행해질 수 없게 된다. 즉, 필요로 하는 시간동안 화면 표시가 유지될 수 없다.
TFT의 오프전류의 크기는 소스와 드레인 사이에 인가되는 전압에 비례한다. 즉, 소스와 드레인 사이에 인가되는 전압이 낮으면, 오프전류의 크기가 작게 된다. 따라서, 오프전류를 감소하기 위해서는, 동작전압이 낮은 것이 바람직하다.
일반적으로, 트위스티드 네마틱(TN)형 또는 수퍼트위스티드 네마틱(STN) 액정이 이용되고, 교류신호에 의해 구동되는 경우, 액정에 인가될 수 있는 최대 전압은 TFT에 인가되는 최대 전압의 절반 이하로 된다. 또한, 2개의 TFT가 실질적으로 서로 접속되어, 접속된 TFT가 멀티게이트 TFT와 같게 된다. 따라서, 드레인의 디플리션(depletion)층에서의 누설전류가 감소될 수 있기 때문에, 오프전류가 2배로 감소될 수 있다.
따라서, 일반적으로, TFT(23)의 소스(24)와 드레인(25) 사이에 인가되는 전압은 액정(27)에 인가되는 전압의 최대치의 절반으로 된다. 그리고, 소스와 드레인 사이에 인가되는 전압이 낮을 때, 액정에 인가되는 전압도 낮게 된다. 그러나, 일반적으로 액정의 응답성을 향상시키고 고품질의 표시를 얻은 것이 필요하다면, 액정에 인가되는 전압은 어느 정도 높은 것이 필요하다.
상기한 바와 같이, TFT의 오프전류를 감소시키기 위해서는, 화소전극에 접속된 TFT의 소스와 드레인 사이에 인가되는 전압이 낮은 것이 바람직하다. 한편, 액정의 응답성을 향상시키고 고품질의 표시를 얻기 위해서는, 어느 정도의 전압을 TFT에 인가하는 것이 필요하다. 그러나, 일반적으로 허용될 수 있는 오프전류값이 되도록 TFT의 소스와 드레인 사이에 인가되는 전압을 결정하면, 결정된 전압이 액정을 구동시키는데 필요한 전압보다 작게 된다.
본 발명의 목적은 하기 사항들중 적어도 하나를 얻는데 있다.
(1) 액티브 매트릭스형 액정표시장치의 특성과 신뢰성의 향상.
(2) 액정표시장치의 화소전극에 배치된 TFT(스위칭용)의 소스와 드레인 사이에 인가되는 전압을 낮게 설정하는 동시에, 액정에 인가될 수 있는 전압을 높게 설정하는 것.
(3) 한쌍의 전극 사이에 인가되는 전압을 TFT에 따라 제어하는 구성에 있어서, TFT의 소스와 드레인 사이에 인가되는 전압을 낮게 설정하고, 한쌍의 전극 사이에 인가되는 전압을 높게 설정하는 것.
본 발명에 따르면, 적어도 한쌍의 전극, 그 전극들 사이에 배치된 액정, 상기 전극들중 하나에 접속된 스위칭 소자, 및 상기 전극들중 다른 전극에 접속된 다른 스위칭 소자를 포함하는 전기광학장치가 제공된다.
상기 구성의 일례로서, 액티브 매트릭스형 액정표시장치의 하나의 화소의 구성을 들 수 있다. 이 경우, 화소를 구성하는 한쌍의 전극들 각각에 스위칭 소자가 배치되는 것이 특징이다. 스위칭 소자로서는, P형 또는 N형 TFT, 비선형 소자, 다이오드 특성을 가지는 소자 등이 사용될 수 있다.
하나의 화소에 대하여 다수의 스위칭 소자가 배치될 수도 있다. 또한, 다수의 스위칭 소자가 용장(冗長)용으로 사용될 수도 있다. 또한, 예를 들어, P형 TFT를 N형 TFT와 조합하여 상보형 소자를 구성한 것이 사용될 수도 있다.
또한, 본 발명에 따라, 한쌍의 기판 사이에 액정이 배치되고, 스위칭 소자들이 각각의 대응하는 기판에서 매트릭스 형태로 배치되며, 화소전극들이 각각의 대응하는 스위칭 소자와 접속되는 구성을 포함하는 전기광학장치가 제공된다.
상기 구성의 특징은, 매트릭스 형태로 배치된 각각의 화소부분에서 화소를 구성하는 한쌍의 대응하는 전극들 각각에 스위칭 소자를 배치하는데 있다.
또한, 본 발명에 따라, 한쌍의 전극 사이에 액정이 배치되고, 동일 극성을 각각 가지는 TFT들이 한쌍의 대응하는 전극들 각각에 접속되고, 2개의 TFT가 동시에 동작(구동)되는 구성을 포함하는 전기광학장치가 제공된다.
또한, 본 발명에 따라, 한쌍의 전극 사이에 액정이 배치되고, N채널형 TFT가 상기 전극들중 하나에 접속되고, P채널형 TFT가 상기 전극들중 다른 전극에 접속되며, N채널형 TFT와 P채널형 TFT가 동시에 동작되는 구성을 포함하는 전기광학장치가 제공된다.
또한, 본 발명에 따라, 한쌍의 전극 사이에 액정이 배치되고, 대응하는 전극들 각각에 TFT가 접속되고, 소정의 위상을 가지는 신호가 상기 전극들중 하나에 접속된 TFT들중 하나의 소스에 공급되고, 상기 소정의 위상과 반대의 위상을 가지는 신호가 상기 전극들중 다른 전극에 접속된 다른 TFT의 소스에 공급되는 구성을 포함하는 전기광학장치가 제공된다.
또한, 본 발명에 따라, 한쌍의 전극 사이에 액정이 배치되고, 스위칭 소자들이 대응하는 전극들 각각에 배치되고, 상기 스위칭 소자들중 하나가 상기 스위칭 소자들중 다른 하나와 겹치지 않는 구성을 포함하는 전기광학장치가 제공된다.
또한, 본 발명에 따라, 한쌍의 전극 사이에 액정이 배치되고, 스위칭 소자들이 대응하는 전극들 각각에 배치되고, 상기 스위칭 소자들중 하나가 상기 스위칭 소자들중 다른 스위칭 소자로부터 벗어나 있는 구성을 포함하는 전기광학장치가 제공된다.
한쌍의 전극 사이에 액정이 배치(보유)되는 구성에서, 그 전극들 각각에 스위칭 소자가 배치된다. 따라서, 교류파형을 가지는 전압이 액정에 인가될 때, 액정에 인가될 전압의 최대치는 스위칭 소자들과 동일한 전압으로 설정될 수 있다. 이 전압은 스위칭 소자가 전극들중 하나에만 배치되는 종래의 경우의 2배이다. 또한, 같은 전압이 액정에 인가되는 경우를 고려하면, 스위칭 소자에 인가되는 전압은 종래의 경우에 비하여 절반일 수 있다.
그 결과, 스위칭 소자로서 TFT가 이용된 경우, TFT에 인가되는 전압(소스와 드레인 사이에 인가되는 전압)이 낮아질 수 있기 때문에, TFT의 열화가 방지될 수 있고, 오프전류가 감소될 수 있다.
또한, 반대 위상을 각각 가지는 전압을 한쌍의 전극에 배치된 TFT의 소스에 공급함으로써, 액정에 인가될 수 있는 전압이 증가될 수 있다. 2개의 TFT의 소스에 인가되는 전압을 V/2의 진폭을 갖는 사각형 교류파형으로 한 경우, 그의 위상을 서로 180° 만큼 벗어나게 함으로써, 액정에 인가되는 전압을 진폭이 V인 파형으로 할 수 있다.
[실시예 1]
제1도는 본 발명을 이용한 실시예의 액티브 매트릭스형 액정표시장치에 있어서의 하나의 화소의 기본구성을 개략적으로 나타낸다. 제1도에서, 소스선(101), 게이트선(102) 및 박막트랜지스터(TFT)(106)가 한쌍의 기판(도시안됨)중 하나의 기판상에 형성되고, 소스선(110), 게이트선(109) 및 TFT(114)가 다른 기판상에 형성되어 있다. 한쌍의 기판으로서, 유리기판이 사용되고, 그 기판들 사이에 액정(액정재료)(107)이 보유되어 있다. 필요한 경우, 액정(107)에 병렬로 보조 용량(도시안됨)이 배치된다.
제1도의 구성에서는, TFT(106, 114)가 N채널형 TFT이다. 액정(107)에 인가되는 전압의 절반이 각각의 TFT(106, 114)에 인가된다.
[실시예 2]
본 실시예에서는, 하나의 화소에 대한 제1도의 구성의 제작공정을 설명한다. 그러나, 다수의 화소가 매트릭스 형태로 배치된다.
제3(a)도∼제3(d)도는 이 제작공정을 나타낸다. 먼저, 하지막(下地膜)으로서 산화규소막(도시안됨)이 성막될 유리기판(예를 들어, 코닝 7059 유리기판)을 준비한다. 그 유리기판(301)상에 플라즈마 화학기상증착법(플라즈마 CVD법) 또는 감압열 CVD법에 의해 비정질 규소막을 1000Å의 두께로 성막한 다음, 레이저광 조사나 가열처리와 같은 적당한 방법에 의해 결정화시킨다. 그 다음, 결정화된 규소막을 TFT의 활성층의 크기로 패터닝하여, 활성층(3Q2)을 얻는다. 그 활성층은 결정성을 가지는 규소 반도체로 구성되어 있다. (제3(a)도)
그후, 스퍼터링법 또는 플라즈마 CVD법에 의해 게이트 절연막으로서 산화규소막(303)을 1000Å의 두께로 성막한다. 그리고, 게이트 전극을 형성하기 위한 알루미늄을 주성분으로 하는 막을 증착법에 의해 5000Å의 두께로 형성한 다음, 패터닝하여 게이트 전극(304)을 형성한다. 그리고, 전해용액중에서 게이트 전극(304)을 양극으로 하여 양극산화를 행하여, 약 2000 Å의 두께를 갖는 산화물층(305)을 형성한다. 그 산화물층의 두께가 후에 오프셋 게이트영역을 형성하는데 이용된다. (제3(b)도)
다음에, 이온주입법 또는 플라즈마 도핑법에 의해 인 이온(p+)의 도핑을 행한다. 그리고, 레이저광 또는 강광(强光)(적외광)의 조사에 의해, 이온이 도핑된 영역을 어닐하여 활성화시킨다. 그 결과, 소스영역(306), 드레인영역(310), 채널형성영역(308), 및 오프셋 게이트영역(307, 309)이 자기정합적으로 형성된다. (제3(c)도)
그 다음, 플라즈마 CVD법에 의해 층간절연막으로서 산화규소 또는 산화규소막(311)을 형성한다. 그 층간절연막은 산화규소막과 질화규소막의 적층체로 형성되거나, 산화규소막, 질화규소막, 및 폴리이미드와 같은 수지재료의 적층체에 의해 형성될 수도 있다.
그후, 투명전극(인듐 주석 산화물: ITO)(312)을 형성한다. 그 투명전극(312)은 화소전극을 구성한다. 그리고, 콘택트 홀의 형성후에, 알루미늄과 같은 금속재료를 사용하여 소스전극(312)과 드레인전극(314)을 형성한다. (제3(d)도)
그 결과, 기판들중 하나의 기판상에 하나의 화소가 형성된다. 제3(d)도에 나타낸 바와 같은 TFT는, 예를 들어, 제1도의 TFT(114)에 대응한다. 소스(111)는 소스전극(313)에 대응하고, 드레인(112)은 드레인전극(314)에 대응한다. 투명전극(312)은 액정(107)의 한쪽에 배치된 화소전극으로서 사용된다.
본 실시예에서는, 하나의 기판에 있어서의 구성을 나타내었으나, 다른 기판상에도 같은 구성이 형성된다. 그리고, 2개의 기판 사이의 공간에 액정이 충전되어, 액정 셀(cell)이 구성될 수 있다.
[실시예 3]
제4도는 액정표시장치의 구성의 일례에 있어서의 하나의 화소전극을 나타낸다. 제4도에서, 액정(107)이 한쌍의 유리기판(401, 402) 사이에 배치된다. 액정(107)의 종류는 제한되지 않는다. 액정(107)은 폴리이미드와 같은 수지재료에 의해 형성된 배향막(408)에 의해 배향되어 있다.
한쌍의 투명전극(화소전극)(406, 407)에 의해 소정의 전계가 액정(107)에 인가된다. 투명전극(406, 407)은 TFT(106, 114)의 소스에 접속되어 있다. 그들 TFT(106, 114)는 각각 제3(d)도의 TFT와 동일한 구성을 가진다. 제4도의 구성에서는, TFT(106)가 TFT(114)의 반대측에 있으나, TFT(106)가 TFT(114)로부터 벗어나 있을 수도 있다.
[실시예 4]
본 실시예에서는, 하나의 화소부분의 동작방법을 제1도와 제4도를 참조하여 설명한다. 본 실시예는 TFT(106)가 N채널형이고 TFT(114)가 P채널형인 경우의 동작에 관한 것이다.
제5(a)도∼제5(c)도는 이 경우의 타이밍 차트의 일례, 즉, 각각의 TFT의 소스 및 게이트에 인가되는 전압의 타이밍을 나타낸다. 제5(a)도의 소스 전압은 제1도의 소스선(101)에 공급되는 전압이고, 제5(a)도의 게이트 전압은 제1도의 게이트선(102)에 공급되는 전압이다. 제5(b)도의 소스 전압은 제1도의 소스선(110)에 공급되는 전압이고, 제5(b)도의 게이트 전압은 제1도의 게이트선(109)에 공급되는 전압이다.
제5(c)도는 액정(107)에 인가되는 전압을 나타낸다. 특히, 제5(c)도는 트위스티드 네마틱(TN)형 액정과 같은 액정에 사각형의 교류신호를 인가함으로써 표시가 흑 또는 백(투명 또는 불투명)의 상태로 유지되는 경우를 나타낸다. 실제의 표시에서는, 제5(a)도 및/또는 제5(b)도의 소스 전압이 비디오 신호에 따라 변조되어, 화상표시가 행해진다.
예를 들어, V0= 10V일 때, 즉, 사각형이고 5V의 전폭을 가지는 전압이 소스에 인가될 때, 기간(51)의 초기상태에서 소스선(101)에 +5V의 전압이 인가된다. 이 상태에서, 게이트에 전압이 인가되기 때문에, 드레인(104)의 전압은 +5V가 된다. 또한, 소스선(110)에 -5V의 전압이 인가될 때, 드레인(112)의 전압은 -5V가 된다. 따라서, 소스(111)의 전압을 표준전압으로 할 때, 액정(107)에 인가되는 전압은 10V가 된다.
또한, 기간(52)의 초기상태에서, 소스선(101)에 -5V의 전압이 인가될 때, 게이트에 전압이 인가되기 때문에, 드레인(104)의 전압은 -5V가 된다. 또한, 소스선(110)에 +5V의 전압이 인가될 때, 드레인(112)의 전압은 +5V가 된다. 따라서, 소스(111)의 전압을 표준전압으로 할 때, 액정(107)에 인가되는 전압은 -10V가 된다.
그 결과, ±10V의 전압이 액정(107)에 반복적으로 인가되게 된다. 따라서, 이 경우, TFT(106,114)의 소스와 드레인 사이에 인가되는 전압과 동일한 전압이 액정(107)에 인가될 수 있다.
본 실시예에서는, 하나의 TFT의 소스 및 드레인에 인가되는 전압과 다른 TFT의 소스 및 드레인에 인가되는 전압을 같은 값으로 하였지만, 다른 전압이 인가될 수도 있다.
[실시예 5]
본 실시예는 TFT(106)가 N채널형이고 TFT(114)가 P채널형인 경우의 동작에 관한 것이다. 제6(a)도∼제6(c)도는 이 경우의 타이밍 차트의 일례를 나타낸다. 제6(a)도는 N채널형 TFT(106)에 공급되는 전압과 소스선(101)으로부터 공급되는 전압을 나타낸다. 제6(b)도는 P채널형 TFT(114)에 인가되는 전압과 소스선(110)으로부터 공급되는 전압을 나타낸다. 제6(c)도는 액정(107)에 인가되는 전압을 나타낸다.
제6(a)도∼제6(c)도의 타이밍 차트에서, 일정 주파수로 반복되는 사각형 고주파 전압이 액정에 인가되어, 흑 표시 또는 백 표시가 유지되게 한다. 실제의 표시에서는, 제6(a)도 및/또는 제6(b)도의 소스 전압이 비디오 신호에 따라 변조되어, 화상표시가 행해지게 된다.
[실시예 6]
제7도는 제1도의 구성에 커패시터(701, 702)가 배치된 구성을 나타낸다. 액정의 종류 등에 따라 필요로 하는 용량을 가지는 커패시터(701, 702)가 사용될 수 있다. 또한, 각각의 TFT의 극성 등에 따라 다른 용량을 가지는 커패시터(701, 702)가 사용될 수도 있다.
[실시예 7]
본 실시예에서는, 다수의 화소(각 화소가 제1도에 나타낸 구성을 가짐)가 제8도에 나타낸 바와 같이 매트릭스 형태로 배치된 경우의 등가회로를 나타낸다. 제8도에서, Anm및 Anm′는 기판들중 하나에 형성된 배선을 나타내고, Bnm및 Bnm′는 다른 기판상에 형성된 배선을 나타낸다. 즉, 제8도에서, Anm및 Anm′는 기판들중 도면 지면(紙面)의 후방측 기판상에 형성된 배선을 나타내고, Bnm및 Bnm′는 기판들중 도면 지면의 전방측 기판상에 형성된 배선을 나타낸다.
액정(803)이 하나의 기판에 배치된 TFT(801)와 다른 기판에 배치된 TFT(802)에 의해 구동된다. 제8도에서, A11′는 기판들중 하나에 형성된 소스선이고, Am1은 기판들중 하나에 형성된 게이트선이다. 또한, B11′는 다른 기판에 형성된 소스선이고, Bm1은 다른 기판에 형성된 게이트선이다.
제9도는 제8도의 구성에 보조 용량(901, 902)을 배치한 구성을 나타낸다. 그 보조 용량(901, 902)의 값은 액정의 종류, 구동방법 등에 따라 설정된다. 다른 용량이 사용될 수도 있다. 또한, 그 보조 용량들중 하나만이 배치될 수도 있다.
[실시예 8]
본 실시예는, 한쌍의 기판들 각각의 표면에, 매트릭스 형태로 구성된 화소들에 배치된 TFT와 그 화소들에 배치된 TFT를 구동시키는 주변회로를 가지는 모놀리식(monolithic) 구성의 일례를 나타낸다.
액티브 매트릭스형 액정표시장치에 있어서의 화소주변회로로서는, 시프트 레지스터 방식 또는 디코더 및 드라이버 방식이 이용된다. 이들 회로는 집적회로(IC)에 의해 구성되고, 테이프 자동화 본딩(TAB)에 의해 화소의 주변부분에 접속된다. 그러나, 유리기판상에 이들 회로를 더욱 집적화하여 형성함으로써, 장치의 소형화 및 경량화를 도모할 수 있다. 본 실시예에서는, 화소에 배치된 TFT와 주변회로를 동시에 형성함으로써, 필요로 하는 회로가 한쌍의 유리기판내에 박막집적회로로 구성되는 것을 특징으로 한다
제10(a)도∼제10(c)도는 본 실시예의 구성을 개략적으로 나타낸다. 한쌍의 기판(10, 14) 사이에 액정이 배치되어 액정표시장치가 구성된다. 각각의 화소는 제1도 또는 제7도의 구성과 동일한 구성을 가지며, 화소들이 매트릭스 형태로 배치되어 있다.
화소에 대응하는 TFT들이 각각의 기판상에 배치되고, 또한, 각각의 화소에 배치된 TFT를 구동시키는 주변회로들도 기판상에 박막집적회로로서 형성되어 있다.
주변회로의 종류는 필요에 따라 선택될 수 있다. 즉, 화소 근처에 배치되고 화상표시 등에 필요한 신호들을 처리하는 회로가 사용될 때는, 주변회로의 종류가 제한되지 않는다. 주변회로로서는, 예를 들어, 디코더와 드라이버 회로가 사용될 수 있다.
제10(a)도∼제10(c)도의 구성에서, 매트릭스 형태로 구성된 화소영역(13)과 주변회로(11, 12)가 제10(a)도에 나타낸 바와 같이 하나의 기판(10)상에 배치되고, 매트릭스 형태로 구성된 화소영역(15)과 주변회로(16, 17)가 제10(b)도에 나타낸 바와 같이 다른 기판(14)상에 배치된다. 따라서, 제10(c)도에 나타낸 바와 같이, 주변회로들이 서로 겹치지 않게 하여 2개의 기판이 서로 부착된다.
제7도의 구성을 채용한 경우, 필요로 하는 회로가 한쌍의 기판 사이에 집적화될 수 있어, 불량이 쉽게 발생하는 TAB을 이용한 배선을 행할 필요가 없다. 또한, 높은 특성을 가지는 결정성 규소 TFT들을 사용하여 모든 회로를 집적화하여 배치함으로써, 전체 비용이 감소될 수 있다.
[실시예 9]
본 실시예는, 예를 들어, TFT(801, 802)를 배치하는 방법에 관한 것이다. 제11도는 완성된 액정패널의 화소영역을 일 표면측에서 본 경우에 있어서의 본 실시예의 구성을 개략적으로 나타낸다. 제11도에서, 선(111a, 112a)과 화소전극(113a)이 기판(도면 지면의 전방측 기판)상에 형성된다. 화소전극(113a)은 양 기판상의 화소전극들이 서로 겹치도록 구성되어 있다. TFT가 기판(도면 지면의 전방측 기판)상의 영역(114a)에 형성되고, TFT가 다른 기판(도면 지면의 후방측 기판)상의 영역(115a)에 형성된다.
제11도에 나타낸 바와 같은 하나의 화소는 제1도의 구성을 도면의 상방에서 본 경우의 화소에 대응할 수 있다. 즉, TFT(106)가 영역(114a)에 배치되고, TFT(114)가 영역(115a)에 배치되는 것이 고려될 수 있다.
제11도의 구성에서는, 화소에 배치되는 한쌍의 TFT가 서로 겹치지 않도록 배치되어 있는 것을 특징으로 한다. 그러한 구성으로 한 경우, 소자들이 서로 겹치지 않아, 불필요한 압력이나 정전기가 TFT에 영향을 줄 가능성이 제거될 수 있다.
또한, 각각의 TFT의 배선이 블랙 매트릭스로서 이용될 수 있다. 이 상태에서는, 액정패널에 있어서의 개구율이 감소하는 결점이 있다.
또한, TFT들이 패널의 일 표면에서 보았을 때 서로 겹치도록 배치될 수도 있다. 이 경우에는, 소자들이 한 영역에서 겹치게 되기 때문에, 불필요한 압력이나 정전기가 TFT에 영향을 줄 가능성이 있다. 그러나, 개구율이 증가될 수 있다.
한쌍의 전극 사이에 액정이 배치되는 구성에서, 각각의 전극에 스위칭용 TFT를 배치함으로써, 액정에 인가되는 전압을 크게 할 수 있다. 액정에 인가되는 전압이 2개의 TFT에 의해 분할되기 때문에, 각각의 TFT의 소스와 드레인 사이에 인가되는 전압은 TFT가 전극들중 하나에만 배치되는 경우에 비하여 작게 될 수 있다. 또한, 이것에 의해, 오프전류가 낮은 영역에서 TFT를 동작시킬 수 있어, 액정의 동작이 양호하게 행해질 수 있게 된다. 또한, 사용되는 TFT에 인가되는 전압을 작게 함으로써, TFT의 열화(劣化)가 방지될 수 있다.

Claims (29)

  1. 제1화소전극을 가진 제1기판, 상기 제1화소전극과 대면하는 제2화소전극을 가진 제2기판, 상기 제1기판상에 배치되어 상기 제1화소전극에 제1전압을 인가하는 제1트랜지스터, 상기 제2기판상에 배치되어 상기 제2화소전극에 제2전압을 인가하는 제2트랜지스터, 상기 제1트랜지스터를 구동시키는 제3트랜지스터를 가지고 상기 제1기판상에 배치된 제1주변회로, 상기 제2트랜지스터를 구동시키는 제4트랜지스터를 가지고 상기 제2기판상에 배치된 제2주변회로, 및 상기 제1화소전극과 상기 제2화소전극 사이에 배치된 액정재료를 포함하고; 상기 액정재료가 상기 제1전압 및 상기 제2전압에 의해 발생된 전압에 의해 스위칭되고, 상기 제1주변회로와 상기 제2주변회로가 서로 겹쳐 있지 않은 것을 특징으로 하는 액티브 매트릭스형 액정표시장치.
  2. 제1항에 있어서, 상기 제1화소전극과 상기 제2화소전극이 서로 완전히 겹쳐 있지 않은 것을 특징으로 하는 액티브 매트릭스형 액정표시장치.
  3. 제1항에 있어서, 상기 제1전압과 상기 제2전압이 서로 반대의 극성을 가지는 것을 특징으로하는 액티브 매트릭스형 액정표시장치.
  4. 제1항에 있어서, 상기 제1내지 제4트랜지스터가 P채널형 박막트랜지스터를 포함하는 것을 특징으로 하는 액티브 매트릭스형 액정표시장치.
  5. 제1항에 있어서, 상기 제1내지 제4트랜지스터가 N채널형 박막트랜지스터를 포함하는 것을 특징으로 하는 액티브 매트릭스형 액정표시장치.
  6. 제1항에 있어서, 상기 제1트랜지스터와 상기 제2트랜지스터가 서로 동기하여 동작하는 것을 특징으로 하는 액티브 매트릭스형 액정표시장치.
  7. 제1항에 있어서, 상기 제1주변회로가 디코더 회로를 포함하는 것을 특징으로 하는 액티브 매트릭스형 액정표시장치.
  8. 제1항에 있어서, 상기 제1전압의 절대값이 상기 제2전압의 것과 대략 동일한 것을 특징으로 하는 액티브 매트릭스형 액정표시장치.
  9. 제1화소전극을 가진 제1기판, 상기 제1화소전극과 대면하는 제2화소전극을 가진 제2기판, 상기 제1기판상에 배치되어 상기 제1화소전극에 제1전압을 인가하는 제1트랜지스터, 상기 제2기판상에 배치되어 상기 제2화소전극에 제2전압을 인가하는 제2트랜지스터, 상기 제1트랜지스터를 구동시키는 제3트랜지스터를 가지고 상기 제1기판상에 배치된 제1주변회로, 상기 제2트랜지스터를 구동시키는 제4트랜지스터를 가지고 상기 제2기판상에 배치된 제2주변회로, 및 상기 제1화소전극과 상기 제2화소전극 사이에 배치된 액정재료를 포함하고; 상기 제1트랜지스터와 상기 제2트랜지스터가 서로 겹쳐 있고, 상기 액정재료가 상기 제1전압 및 상기 제2전압에 의해 발생된 전압에 의해 스위칭되고, 상기 제1주변회로와 상기 제2주변회로가 서로 겹쳐 있지 않은 것을 특징으로 하는 액티브 매트릭스형 액정표시장치.
  10. 제9항에 있어서, 상기 제1트랜지스터와 상기 제2트랜지스터가 서로 동기하여 동작하는 것을 특징으로 하는 액티브 매트릭스형 액정표시장치.
  11. 제9항에 있어서, 상기 제1전압과 상기 제2전압이 서로 반대의 극성을 가지는 것을 특징으로 하는 액티브 매트릭스형 액정표시장치.
  12. 제9항에 있어서, 상기 제1주변회로가 디코더 회로를 포함하는 것을 특징으로 하는 액티브 매트릭스형 액정표시장치.
  13. 제9항에 있어서, 상기 제1전압의 절대값이 상기 제2전압의 것과 대략 동일한 것을 특징으로 하는 액티브 매트릭스형 액정표시장치.
  14. 제1화소전극을 가진 제1기판, 상기 제1화소전극과 대면하는 제2화소전극을 가진 제2기판, 상기 제1기판상에 배치되어 상기 제1화소전극에 제1전압을 인가하는 제1트랜지스터, 상기 제2기판상에 배치되어 상기 제2화소전극에 제2전압을 인가하는 제2트랜지스터, 상기 제1트랜지스터를 구동시키는 제3트랜지스터를 가지고 상기 제1기판상에 배치된 제1주변회로, 상기 제2트랜지스터를 구동시키는 제4트랜지스터를 가지고 상기 제2기판상에 배치된 제2주변회로, 및 상기 제1화소전극과 상기 제2화소전극 사이에 배치된 액정재료를 포함하고; 상기 제1트랜지스터와 상기 제2트랜지스터가 서로 겹쳐 있지 않고, 상기 액정 재료가 상기 제1전압 및 상기 제2전압에 의해 발생된 전압에 의해 스위칭되는 것을 특징으로 하는 액티브 매트릭스형 액정표시장치.
  15. 제14항에 있어서, 상기 제1트랜지스터와 상기 제2트랜지스터가 서로 동기하여 동작하는 것을 특징으로 하는 액티브 매트릭스형 액정표시장치.
  16. 제15항에 있어서, 상기 제1전압과 상기 제2전압이 서로 반대의 극성을 가지는 것을 특징으로 하는 액티브 매트릭스형 액정표시장치.
  17. 제14항에 있어서, 상기 제1주변회로가 디코더 회로를 포함하는 것을 특징으로 하는 액티브 매트릭스형 액정표시장치.
  18. 제14항에 있어서, 상기 제1주변회로와 상기 제2주변회로가 서로 겹쳐 있지 않은 것을 특징으로 하는 액티브 매트릭스형 액정표시장치.
  19. 제14항에 있어서, 상기 제1전압의 절대값이 상기 제2전압의 것과 대략 동일한 것을 특징으로 하는 액티브 매트릭스형 액정표시장치.
  20. 제1화소전극을 가진 제1기판, 상기 제1화소전극과 대면하는 제2화소전극을 가진 제2기판, 상기 제1기판상에 배치되어 상기 제1화소전극에 제1전압을 인가하는 제1트랜지스터, 상기 제2기판상에 배치되어 상기 제2화소전극에 제2전압을 인가하는 제2트랜지스터, 상기 제1트랜지스터를 구동시키는 제3트랜지스터를 가지고 상기 제1기판상에 배치된 제1주변회로, 상기 제2트랜지스터를 구동시키는 제4트랜지스터를 가지고 상기 제2기판상에 배치된 제2주변회로, 상기 제1트랜지스터와 연결된 제1보조용량, 상기 제2트랜지스터와 연결된 제2보조용량. 및 상기 제1화소전극과 상기 제2화소전극 사이에 배치된 액정재료를 포함하고; 상기 액정재료가 상기 제1전압 및 상기 제2전압에 의해 발생된 전압에 의해 스위칭되고, 상기 제1주변회로와 상기 제2주변회로가 서로 겹쳐 있지 않은 것을 특징으로 하는 액티브 매트릭스형 액정표시장치.
  21. 제20항에 있어서, 상기 제1트랜지스터와 상기 제2트랜지스터가 서로 동기하여 동작하는 것을 특징으로 하는 액티브 매트릭스형 액정표시장치.
  22. 제20항에 있어서, 상기 제1전압과 상기 제2전압이 서로 반대의 극성을 가지는 것을 특징으로 하는 액티브 매트릭스형 액정표시장치.
  23. 제20항에 있어서, 상기 제1 주변회로가 디코더 회로를 포함하는 것을 특징으로 하는 액티브 매트릭스형 액정표시장치.
  24. 제20항에 있어서, 상기 제1전압의 절대값이 상기 제2전압의 것과 대략 동일한 것을 특징으로 하는 액티브 매트릭스형 액정표시장치.
  25. 제1화소전극을 가진 제1기판, 상기 제1화소전극과 대면하는 제2화소전극을 가진 제2기판, 상기 제1기판상에 배치되어 상기 제1화소전극에 제1전압을 인가하는 제1트랜지스터, 상기 제2기판상에 배치되어 상기 제2화소전극에 제2전압을 인가하는 제2트랜지스터, 상기 제1트랜지스터를 구동시키는 제3트랜지스터를 가지고 상기 제1기판상에 배치된 제1주변회로, 상기 제2트랜지스터를 구동시키는 제4트랜지스터를 가지고 상기 제2기판상에 배치된 제2주변회로, 및 상기 제1화소전극과 상기 제2화소전극 사이에 배치된 액정재료를 포함하고; 상기 제1 내지 제4트랜지스터들 각각이 적어도, 결정성 반도체막을 포함하는 채널영역을 가지고 있고, 상기 액정재료가 상기 제1전압 및 상기 제2전압에 의해 발생된 전압에 의해 스위칭되고, 상기 제1주변회로와 상기 제2주변회로가 서로 겹쳐 있지 않은 것을 특징으로 하는 액티브 매트릭스형 액정표시장치.
  26. 제25항에 있어서, 상기 제1트랜지스터와 상기 제2트랜지스터가 서로 동기하여 동작하는 것을 특징으로 하는 액티브 매트릭스형 액정표시장치.
  27. 제25항에 있어서, 상기 제1전압과 상기 제2전압이 서로 반대의 극성을 가지는 것을 특징으로 하는 액티브 매트릭스형 액정표시장치.
  28. 제25항에 있어서, 상기 제1주변회로가 디코더 회로를 포함하는 것을 특징으로 하는 액티브 매트릭스형 액정표시장치.
  29. 제25항에 있어서, 상기 제1전압의 절대값이 상기 제2전압의 것과 대략 동일한 것을 특징으로 하는 액티브 매트릭스형 액정표시장치.
KR1019950014079A 1994-05-31 1995-05-31 액티브 매트릭스형 액정표시장치 KR100284948B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP14244794 1994-05-31
JP94-142447 1994-05-31

Publications (2)

Publication Number Publication Date
KR950033624A KR950033624A (ko) 1995-12-26
KR100284948B1 true KR100284948B1 (ko) 2001-03-15

Family

ID=15315529

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950014079A KR100284948B1 (ko) 1994-05-31 1995-05-31 액티브 매트릭스형 액정표시장치

Country Status (3)

Country Link
US (1) US5764321A (ko)
KR (1) KR100284948B1 (ko)
CN (1) CN1095090C (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100496791B1 (ko) * 2000-12-14 2005-06-22 세이코 엡슨 가부시키가이샤 전기 광학 패널 및 전자 기기

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07335904A (ja) * 1994-06-14 1995-12-22 Semiconductor Energy Lab Co Ltd 薄膜半導体集積回路
US6906383B1 (en) * 1994-07-14 2005-06-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacture thereof
JP2735070B2 (ja) * 1996-04-15 1998-04-02 日本電気株式会社 アクティブマトリクス液晶表示パネル
JP3607016B2 (ja) * 1996-10-02 2005-01-05 株式会社半導体エネルギー研究所 半導体装置およびその作製方法、並びに携帯型の情報処理端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、カメラおよびプロジェクター
JP3844561B2 (ja) * 1997-06-10 2006-11-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3629939B2 (ja) 1998-03-18 2005-03-16 セイコーエプソン株式会社 トランジスタ回路、表示パネル及び電子機器
US6606079B1 (en) * 1999-02-16 2003-08-12 Alien Technology Corporation Pixel integrated circuit
EP2267584A1 (en) 2001-08-22 2010-12-29 Sharp Kabushiki Kaisha Touch sensor for generating position data and display having such a touch sensor
JP2003066417A (ja) * 2001-08-22 2003-03-05 Sharp Corp タッチセンサ一体型表示装置
EP2348502B1 (en) 2002-01-24 2013-04-03 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device and method of driving the semiconductor device
KR100506006B1 (ko) * 2002-12-04 2005-08-03 엘지.필립스 엘시디 주식회사 액정표시장치의 전계효과트랜지스터에 대한 오프-스테이트스트레스 인가용 패널구조
KR20060106168A (ko) * 2005-04-06 2006-10-12 삼성전자주식회사 액정표시장치
US20070085805A1 (en) * 2005-10-18 2007-04-19 Seiko Epson Corporation Electro-optical device and electronic apparatus
US8648782B2 (en) * 2007-10-22 2014-02-11 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2011107692A (ja) 2009-10-20 2011-06-02 Semiconductor Energy Lab Co Ltd 表示装置の駆動方法、表示装置、及び電子機器。
JP5766012B2 (ja) 2010-05-21 2015-08-19 株式会社半導体エネルギー研究所 液晶表示装置
CN102156359B (zh) * 2010-06-13 2014-05-07 京东方科技集团股份有限公司 阵列基板、液晶面板和液晶显示器及驱动方法
US9167234B2 (en) 2011-02-14 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Display device
US9443455B2 (en) * 2011-02-25 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Display device having a plurality of pixels
JP6811553B2 (ja) * 2015-06-18 2021-01-13 フォトン・ダイナミクス・インコーポレーテッド Ｔｆｔ検査のための高解像度・高速スイッチング電気光学変調器
CN108803104A (zh) * 2018-05-31 2018-11-13 深圳市华星光电半导体显示技术有限公司 一种显示装置
KR20220015405A (ko) 2019-05-03 2022-02-08 썸-엑스 오브 캘리포니아, 인크. 다중 구역 기능을 갖는 고온 알루미늄 질화물 히터

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910001429A (ko) * 1989-06-16 1991-01-30 하라 레이노스께 광 어드레스 액정 광 밸브
JPH0377922A (ja) * 1989-08-21 1991-04-03 Sharp Corp 液晶表示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2551244B1 (fr) * 1983-08-26 1985-10-11 Thomson Csf Procede de fabrication d'un substrat pour dispositif a commande electrique et ecran de visualisation elabore a partir d'un tel substrat
US5061040A (en) * 1984-01-23 1991-10-29 Ois Optical Imaging Systems, Inc. Liquid crystal displays operated by amorphous silicon alloy diodes
JPS614018A (ja) * 1984-06-18 1986-01-09 Canon Inc 表示装置および表示方法
JPS62135814A (ja) * 1985-12-10 1987-06-18 Fuji Electric Co Ltd 液晶マトリクス表示装置
JP2607741B2 (ja) * 1990-07-12 1997-05-07 シャープ株式会社 液晶表示装置
FR2674661B1 (fr) * 1991-03-26 1993-05-14 Thomson Csf Structure de commande matricielle pour ecran de visualisation.

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910001429A (ko) * 1989-06-16 1991-01-30 하라 레이노스께 광 어드레스 액정 광 밸브
JPH0377922A (ja) * 1989-08-21 1991-04-03 Sharp Corp 液晶表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100496791B1 (ko) * 2000-12-14 2005-06-22 세이코 엡슨 가부시키가이샤 전기 광학 패널 및 전자 기기

Also Published As

Publication number Publication date
KR950033624A (ko) 1995-12-26
CN1095090C (zh) 2002-11-27
CN1144912A (zh) 1997-03-12
US5764321A (en) 1998-06-09

Similar Documents

Publication Publication Date Title
KR100284948B1 (ko) 액티브 매트릭스형 액정표시장치
US6310372B1 (en) Substrate for electro-optical apparatus, electro-optical apparatus, method for driving electro-optical apparatus, electronic device and projection display device
US6075580A (en) Active matrix type liquid crystal display apparatus with conductive light shield element
KR0144450B1 (ko) 액정표시장치
KR100965948B1 (ko) 표시 장치 및 그 제조 방법
KR101540072B1 (ko) 액정표시장치
US6873378B2 (en) Liquid crystal display panel
KR970002986B1 (ko) 능동 배열구조의 액정표시소자
KR100286489B1 (ko) 액티브 매트릭스형 표시장치
JPH04241326A (ja) アクティブマトリクス基板の駆動方法
KR960014824B1 (ko) 박막 트랜지스터와 액정셀을 갖는 대향형 액티브 매트릭스 액정표시장치
KR100257242B1 (ko) 액정표시장치
KR100516091B1 (ko) 표시 장치
US20040108987A1 (en) System and method for reducing off-current in thin film transistor of liquid crystal display device
US20040066474A1 (en) Liquid crystal display apparatus
JP2004061891A (ja) 液晶表示装置
US6950162B2 (en) Liquid crystal display device and method of driving the same
KR100476623B1 (ko) 액정표시장치
JPH09243999A (ja) 液晶表示装置
US10108061B2 (en) Thin film transistor array substrate and liquid crystal display device including the same
JPH11194365A (ja) 液晶表示素子及び液晶表示装置
JPH05251700A (ja) 薄膜電界効果型トランジスタ
JPH0850309A (ja) 電気光学装置
JP2845487B2 (ja) アクティブマトリックス型液晶表示素子
JP3378678B2 (ja) 液晶表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111206

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20121119

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee