KR100257242B1 - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR100257242B1
KR100257242B1 KR1019960055877A KR19960055877A KR100257242B1 KR 100257242 B1 KR100257242 B1 KR 100257242B1 KR 1019960055877 A KR1019960055877 A KR 1019960055877A KR 19960055877 A KR19960055877 A KR 19960055877A KR 100257242 B1 KR100257242 B1 KR 100257242B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
voltage
crystal display
display device
signal line
Prior art date
Application number
KR1019960055877A
Other languages
English (en)
Inventor
마사히코 아키야마
Original Assignee
니시무로 타이죠
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니시무로 타이죠, 가부시끼가이샤 도시바 filed Critical 니시무로 타이죠
Application granted granted Critical
Publication of KR100257242B1 publication Critical patent/KR100257242B1/ko

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 표시품질을 제한하는 일이 없이 구동회로의 소비전력을 대폭 저감하고, 휴대용 정보기기 등에 적합한 소비전력이 작고 장시간 사용가능한 액정표시장치에 관한 것으로서,액정에 전압을 인가하는 각각 적어도 1개의 비선형 스위칭 소자를 갖는 복수계통의 전압인가수단과, 이 복수계통의 전압인가수단을 전환하며, 또한 전환상태를 유지하는 메모리부를 갖는 제어수단을 구비한 것을 특징으로 한다.

Description

액정표시장치
제1a도는 본 발명의 액정표시장치의 한 화소를 개략적으로 나타내는 도면.
b도는 본 발명의 액정표시장치의 구성예를 개략적으로 나타내는 도면.
제2a 및 b도는 본 발명의 액정표시장치의 화소회로의 구성예를 개략적으로 나타내는 도면.
제3도는 강유전 콘덴서의 분극특성을 개략적으로 나타내는 도면.
제4도는 본 발명의 액정표시장치의 신호인가예를 개략적으로 나타내는 도면.
제5도는 본 발명의 액정표시장치의 화소부분의 구성예를 개략적으로 나타내는 도면.
제6도는 제5도의 화소부분의 MN방향의 단면을 개략적으로 나타내는 도면.
제7도는 본 발명의 액정표시장치의 다른 신호인가예를 개략적으로 나타내는 도면.
제8도는 본 발명의 액정표시장치의 화소회로의 다른 구성예를 개략적으로 나타내는 도면.
제9도는 본 발명의 액정표시장치의 화소회로의 다른 구성예를 개략적으로 나타내는 도면.
제10도는 본 발명의 액정표시장치의 화소회로의 다른 구성예를 개략적으로 나타내는 도면.
제11도는 본 발명의 액정표시장치의 화소회로의 다른 구성예를 개략적으로 나타내는 도면.
제12도는 본 발명의 액정표시장치의 화소회로의 다른 구성예를 개략적으로 나타내는 도면.
제13도는 본 발명의 액정표시장치의 화소회로의 다른 구성예를 개략적으로 나타내는 도면.
제14도는 본 발명의 액정표시장치의 화소회로의 다른 구성예를 개략적으로 나타내는 도면.
제15도는 본 발명의 액정표시장치의 다른 구성예를 개략적으로 나타내는 도면.
제16도는 본 발명의 액정표시장치가 구비하는 박막 트랜지스터 구조의 예를 개략적으로 나타내는 단면도.
제17도는 본 발명의 액정표시장치가 구비하는 박막트랜지스터 구조의 예를 개략적으로 나타내는 단면도.
제18도는 본 발명의 액정표시장치가 구비하는 박막트랜지스터 구조의 예를 개략적으로 나타내는 단면도.
제19a도는 본 발명의 액정표시장치의 화면을 나타내는 도면.
b도는 본 발명의 액정표시장치의 화소회로의 다른 구성예를 개략적으로 나타내는 도면.
c도는 본 발명의 액정표시장치의 화소회로의 다른 구성예를 개략적으로 나타내는 도면.
제20도는 본 발명의 액정표시장치의 화소회로의 다른 구성예를 개략적으로 나타내는 도면.
제21도는 종래의 액정표시장치의 구성예를 개략적으로 나타내는 도면.
제22도는 본 발명의 액정표시장치의 화소회로의 다른 구성예를 개략적으로 나타내는 도면이다.
* 도면의 주요부분에 대한 부호의 설명
101 : 박막트랜지스터(Tr1) 102 : 게이트선(Gn)
103 : 제1신호선 구동회로 104 : 제1신호선(Sm)
105 : 액정(LC) 106 : 대항전극
107 : 박막트랜지스터(Tr2) 108 : 제2신호선 구동회로
109 : 제2신호선 110 : 화소전극
111 : 콘덴서(C1) 112 : 콘덴서(C2)
113 : 게이트선(Gn-1) 401 : 하부전극
402 : 강유전체 박막 403 : 게이트선
404 : 상부전극 405 : 하부전극
406 : 게이트 절연막 407 : 아몰퍼스 실리콘
408 : 소스전극 409 : 트레인 전극
410 : 신호선 411 : 상부전극
412 : 화소전극 414 : 보호절연막
801 : 박막트랜지스터(Tr2) 802 : 스트로브 배선(St)
803 : 트랜지스터(Tr2) 804 : 트랜지스터(Tr1)
805 : 액정(LC) 806 : 제2신호선(Vac)
1001 : 트랜지스터 1002 : 강유전 콘덴서
1201 : 상유전콘덴서(C1) 1202 : 트랜지스터(Tr3)
1203 : 강유전콘덴서(C2) 1300 : 제1신호선(Sm)
1301 : 제2신호선(Vac1) 1302 : 제2신호선(Vac2)
1303 : 스트로브 배선(St) 1304 : 트랜지스터(Tr1)
1305 : 트랜지스터(Tr2) 1306 : 트랜지스터(Tr3)
1307 : 트랜지스터(Tr4) 1308 : 강유전 콘덴서(C2)
1309 : 상유전 콘덴서(C1) 1401 : 스트로브 배선(St)
1402 : 트랜지스터(Tr3) 1403 : 상유전 콘덴서(C1)
1404 : 트랜지스터(Tr2) 1405 : 제2신호선(Vac)
1406 : 액정(LC) 1407 : 대향전극(Vcom)
1408 : 게이트선(Gn-1) 1409 : 제1신호선(Sm)
1501 : 제2신호선 1502 : 제2신호선 구동회로
1601 : 투명절연성 기판 1602 : 게이트 전극
1603 : 게이트 절연막 1604 : 강유전체막
1605 : 반도체막 1606 : 채널 보호막
1607 : 불순물 반도체막 1608 : 소스·드레인 전극
1701 : 투명절연성 기판 1702 : 게이트 전극
1703: 게이트 절연막 1704 : 강유전체막
1705 : 반도체막 1706 : 콘택트 영역
1707 : 실리사이드층 1708 : 소스·드레인전극
1710 : 패시베이션막 1801 : 투명절연성 기판
1802 : 차광막 1803 : 절연막
1804 : 소스·드레인 전극 1805 : 반도체막
1806 : 불순물 반도체층 1807 : 강유전체막
1808 : 게이트 절연막 1809 : 게이트 전극
본 발명은 액정표시장치에 관한 것으로, 특히 액티브 매트릭스형 액정표시장치에 관한 것이다.
액정 디스플레이는 저소비전력형으로서 두께가 얇고, 무게가 가벼운 표시장치로서 이용되고 있는 표시장치이다. 특히 각 화소에 박막 트랜지스터를 설치한 액티브 매트릭스형 액정디스플레이는 화소수를 많게 해도 콘트라스트가 높고, 또한 동화표시해도 응답이 빠른 표시품질이 양호한 화질이 얻어지기 때문에 TV용을 비롯해서 컴퓨터용으로 중시되고 있다.
최근 휴대형 컴퓨터 또는 정보단말기가 언제라도 정보를 받아 가공하고 발신하는 것으로 사용되려 하고 있다. 이와 같은 용도에 있어서는 기기전체의 소비전력의 저감이 연속가동시간을 길게 하는 점에서 매우 중요하고, 저소비전력을 위한 여러가지 연구가 실시되고 있다. 액정디스플레이에 있어서도 더욱 저소비전력화가 필요하다.
제21도는 종래의 액티브 매트릭스형 액정표시장치의 표시부의 구성을 개략적으로 나타낸 도면이다. 또한 제22도는 종래의 액정표시장치의 화소부분의 회로의 구성예를 개략적으로 나타낸 도면이다.
각 화소에는 트랜지스터가 1개 설치되고, 게이트선에 인가된 전압에 의해 트랜지스터가 온 되고, 그 때의 신호선의 전압을 액정에 인가한다. 다른 화소를 구동할 때는 게이트 전압을 내려 트랜지스터를 오프하는 것으로 액정 및 축적용량에 충전된 전하가 유지된다.
액정에는 통상, 교류전압을 인가할 필요가 있고, 또한 화면 깜박임을 억제하기 위해서 인간의 눈으로 느낄 수 없는 주파수(예를 들면 60Hz)에서 구동할 필요가 있다. 이 때문에 정지화표시 등 화면에 움직임이 없는 경우에 있어서도 항상 신호선, 게이트선에 펄스를 인가할 필요가 있다.
신호선의 구동회로는 시프트 레지스터와 샘플홀드회로 및 출력버퍼로 구성되고, 통상, 표시신호를 일정기간내에 차례로 샘플링하기 위해서 클럭 주파수는 대략 주사기간을 신호선 수로 나눈 값의 역수가 되고 1280×1024 화소의 경우 80MHz 정도가 된다. 구동회로의 소비전력은 이 클럭 주파수에 비례한다. 또한, 액정패널의 소비전력은 (인가전압)2×(용량)×(주파수)로 구해진다. 신호선의 신호변화의 주파수는 일 주사시간의 역수이고, 61kHz정도가 된다. 어느 것이나 소비전력은 주파수에 비례하기 때문에 액정으로의 리프레쉬 레이트가 동일한 한 소비전력을 저감하는 것은 곤란하다.
예를 들면 VGA(640×480화소)의 대각 10.4인치의 LCD의 소비전력은 1W정도이고, 휴대용 정보기기의 표시장치로서 장시간 사용하려면 문제가 있다. 또한 앞으로 점점 증가하는 화면정보량에 대응한 고정밀한 액정표시장치에서는 소비전력이 더 증대하기 때문에 저소비전력화가 큰 과제가 되고 있다.
한편, 강유전성 액정을 사용하여 액정 그 자체에 메모리성을 가지게 하고, 액정으로의 리프레쉬 레이트를 지연시켜 저소비전력을 도모하는 기술이 알려져 있다. 그러나 액정에 메모리성을 가지게 하면 계조표시를 할 수 없고, 칼라표시에 있어서도 표시색 수가 현저하게 한정되어 액정표시장치의 표시품질을 크게 제한해 버리는 문제가 있었다.
본 발명은 이와 같은 문제를 해결하기 위해서 실시된 것이다. 즉 본 말명은 표시품질을 제한하는 일이 없이 구동회로의 소비전력을 대폭적으로 저감한 액정표시장치를 제공하는 것을 목적으로 한다. 또한, 휴대용 정보기기 등에 적합한 소비전력이 작고 장시간 사용가능한 액정표시장치를 제공하는 것을 목적으로 한다.
본 발명의 액정표시장치는 액정에 전압을 인가하는 각각 적어도 1개의 비선형 스위칭 소자를 갖는 복수 계통의 전압인가수단과, 이 복수계통의 전압인가수단을 전환하고, 또 전환상태를 유지하는 메모리부를 갖는 제어수단을 구비한 것을 특징으로 한다.
또한, 제어수단에 강유전 콘덴서를 구비해도 좋다.
또한, 본 발명의 액정표시장치는 액정에 제1주파수로 전압을 인가하는 제1전압인가수단과, 액정에 제1주파수보다도 작은 제2주파수로 전압을 인가하는 제2전압인가수단과, 제1및 제2전압인가수단을 전환하며, 또한 이 전환상태를 유지하는 메모리부를 갖는 제어수단을 구비한 것을 특징으로 한다. 또한 제어수단에는 제1또는 제2전압인가수단에 의해 극성반전가능하게 되는 제2전압인가수단에 접속된 강유전 콘덴서를 구비해도 좋다.
또한, 제2주파수는 30Hz 또는 60Hz로 설정해도 좋다. 60Hz로 설정하면 플리커는 눈에 보이지 않는다.
또한, 본 발명의 액정표시장치는 제1신호선에 인가되는 전압을 게이트선에 인가되는 전압으로 개폐하여 액정 및 제2회로에 인가하는 제1회로와, 제2신호선에 인가되는 전압을 상기 제1회로에서 인가되는 전압으로 개폐하여 상기 액정에 인가하며, 또 이 개폐상태를 유지하는 메모리부를 갖는 제2회로를 구비한 것을 특징으로 한다.
또한 제1신호선과 상기 제2신호선을 평행하게 설치되어도 좋다. 또한 본 발명의 액정표시장치는 게이트 전극을 절연하는 게이트 절연막과 콘택트 영역을 통하여 소스·드레인 전극과 접합한 반도체막과의 사이에 강유전체막을 갖는 박막 트랜지스터를 구비한 것을 특징으로 한다.
본 발명의 액정표시장치는 복수의 게이트선과, 복수의 신호선과, 각 화소에 상기 게이트선 및 상기 신호선과 접속된 제1트랜지스터와, 이 제1트랜지스터에 접속된 화소전극으로 액정에 전압을 인가하는 액정표시장치에 있어서, 전압인가수단을 구성하는 제1트랜지스터 외에 액정에 교류전압을 인가하는 제2전압인가수단을 구성하는 회로가 설치되며, 이 회로는 액정으로의 전압인가의 유무를 유지할 수 있는 메모리부를 갖고, 또한 복수계통의 전압인가를 스위칭 가능한 제어수단을 구비한 것을 특징으로 한다.
즉, 본 발명의 액정표시장치는 액정을 구동하는 복수계통의 전압인가수단(구동회로를 포함함)과, 이 복수계통의 전압인가수단을 전환하며, 또한 전환상태를 유지하는 메모리부를 갖는 제어수단을 구비하므로써 선택가능한 복수의 표시모드를 가능하게 하는 것이다. 또한 이 표시모드에 구동주파수가 작은 표시모드를 포함하는 것에 의해 대폭적인 저소비전력화를 도모한 것이다. 표시모드는 예를 들면 고품질의 계조구동도 선택가능하다.
본 발명의 액정표시장치는 복수계통의 신호선을 구동하는 신호선 구동회로는 계통마다 다른 구도회로를 사용해도 좋고, 복수계통의 신호선 관리가능한 단일 구동회로를 사용해도 좋다. 또한 대향전극에도 이 복수계통의 전압인가수단에 의해 전압을 인가해도 좋다.
이 복수 계통의 전압인가수단에는 상기한 제어수단을 구동하기 위한 스트로브(strobe)배선을 설치해도 좋다.
제어수단은 예를 들면 콘덴서와 박막 트랜지스터 등의 비선형 스위칭 소자를 조합하여 구성해도 좋다.
콘덴서에는 상유전체 절연막에 의한 콘덴서와, 강유전체 절연막에 의한 콘덴서를 조합하거나 각각 사용해도 좋다.
본 발명의 액정표시장치에 있어서는 트랜지스터를 채용하여 회로를 구성했지만, 예를 들면 다이오드, MIM(Metal-Insulator-Metal)과 같은 다른 비선형 스위칭 소자를 사용해도 좋다.
액정층은 네마틱 액정을 호스트로 하고 칼라염료를 게스트로 한 게스트 호스트형으로 했지만, 흑색 염료를 게스트로 해도 좋다. 또한, 고분자 분산형 액정, 코레스테릭 액정, 수퍼 호메오트로픽 액정, 반강유전성 액정 등 다른 액정을 사용해도 좋다.
박막 트랜지스터는 아몰퍼스 실리콘으로 활성층을 형성한 것을 사용했지만, 비단결정의 결정 실리콘, Te, CdSe 등 다른 반도체층으로 활성층을 형성해도 좋다.
본 발명의 액정표시장치에 사용되는 강유전 콘덴서는 티탄산 바륨의 결정막을 사용했다. 이 밖에 강유전체 절연막으로서 PZT(PbZrXTi1-XO3), PLZT((Pb, La)(Zr, Ti)O3)등 페로브스카이트계의 강유전체를 사용해도 좋다. 또한 BaMgF4등의 화합물, Ba4Ti3O12, SrBi2Ta2O9등의 층상 화합물, 층상 페로브스카이트를 사용해도 좋다. 또한 비닐리덴 플로라이트와 트리플루오르에틸렌과의 공중합체, 폴리불화 비닐리덴과 트리플루오르 에틸렌과의 공중합체 등 유기강유전체를 사용해도 좋다.
이하에 본 발명의 액정표시장치에 대해서 상세히 설명한다.
제1a도는 본 발명의 액정표시장치의 한 화소를 개략적으로 나타내는 도면이다. 제1b도는 본 발명의 액정표시장치의 구성의 일례를 개략적으로 나타내는 도면이다. 제2a도 및 제2b도는 제1a도 및 제1b도에 예시한 액정표시장치의 한 화소를 구성하는 회로의 일례를 나타내는 도면이다.
제2a도를 참조하여 설명한다. 본 발명의 액정표시장치가 구비하는 제1전압 인가수단은 박막 트랜지스터(Tr1)(101)를 구비하고 있고, 이 박막 트랜지스터(Tr1)(101)의 게이트 전극은 게이트선(Gn)(102)에 접속되고, 소스전극은 제1신호선 구동회로(103)에 접속된 신호선(Sm)(104)에 접속되며, 드레인 전극은 액정층(105)과 접속된 화소전극(110)에 접속되어 있다. 액정층(105)의 투과율을 화소전극(110)과 대향전극(106)사이의 전압으로 변화시켜 표시를 가능하게 하는 것이다. 대향전극(106)의 전위를 Vcom으로 한다.
제2전압인가수단은 박막 트랜지스터(Tr2)(107)를 구비하고 있고, 이 박막 트랜지스터(Tr2)(107)의 소스전극은 제2신호선(Vac)(109)에 접속되며, 드레인 전극은 액정층(105)과과 접속된 화소전극(110)에 접속되어 있다. 또한, 박막 트랜지스터(Tr2)(107)의 게이트 전극은 제1및 제2전압인가수단을 전환하며, 이 전환상태를 유지하는 메모리부를 갖는 제어수단에 접속되어 있다.
제어수단에는 상유전체 절연막에 의한 콘덴서(C1)(111)와, 강유전체 절연막에 의한 콘덴서(C2)(112)를 사용하고 있다. 콘덴서(C1)와 (C2)를 직렬로 접속하고, C1측을 화소전극(110)과, C2측을 전단의 게이트선(Gn-1)(113)과 각각 접속한다. 또한 박막 트랜지스터(Tr2)(107)의 게이트 전극과 콘덴서(C1)와 콘덴서(C2)의 접속점을 접속한다.
또한, 제2b도와 같이, 콘덴서(C2)(112)에 강유전체 절연막을 사용하고, 콘덴서(C1)(111)에 상유전체 절연막을 사용하며, 화소전극측에 강유전체 콘덴서(C2)를 접속해도 좋다.
제1a도 및 제1b도에 예시한 액정표시장치에 있어서는 트랜지스터를 채용하여 회로를 구성했지만, 예를 들면 다이오드와 같은 다른 비선형 스위칭 소자를 사용해도 좋다. 액정층은 네마틱액정을 호스트로 하고 칼라염료를 게스트로 한 게스트 호스트형으로 했지만, 흑색염료를 게스트로 해도 좋다. 또한, 고분자 분산형 액정, 수퍼 호메오트로픽 액정 등 다른 액정을 사용해도 좋다. 노멀리 흑의 액정을 사용한 경우는 전압이 인가되지 않을 때 착색하고(흑색염료의 경우에 대표하여 흑표시라고 부름), 전압이 인가될 때 투명하게 되어 백표시가 된다. 박막 트랜지스터는 아몰퍼스 실리콘에서 활성층을 형성한 것을 사용했지만, 비단결정의 결정 실리콘, Te, CdSe 등 다른 반도체층에서 활성층을 형성해도 좋다.
제2a도 및 제2b도에 예시한 액정표시장치의 화소회로를 구성하는 강유전 콘덴서(C2)(112)의 강유전체 절연막에는 티탄선 바륨의 결정막을 사용하고 있다. 강유전체 절연막으로서 PZT(PbZrXTi1-XO3), PLZT((Pb, La)(Zr, Ti)O3) 등 페로브스카이트계의 강유전체를 사용해도 좋다. 또한, BaMgF4등의 화합물, Ba4Ti3O12, SrBi2Ta2O9등의 층상 화합물을 사용해도 좋다. 또한 비닐리덴 플로라이트와 트리플루오르 에틸렌과의 공중합체나, 폴리불화 비닐리덴과 트리플루오르 에틸렌과의 공중합체 등의 유기 강유전체를 사용해도 좋다.
강유전 콘덴서(C2)(112)의 특성을 제3도에 나타낸다. 횡축을 콘덴서에 인가하는 전압(V), 종축을 분극(P)으로 하면, 도시한 바와 같이 히스테리시스를 그린다. 갱(坑)전계(Ec)에서 구해지는 전압인 Vc이상의 전압이 인가되면 분극은 양이 되며, 전압을 0으로 해도 자발분극(Ps)의 분극이 남는다. 또한, -Vc이하의 전압이 인가되면 거기서 분극이 반전하여 음의 분극이 된다.
우선, 통상 계조구동시의 동작을 나타낸다. 이 경우 강유전 콘덴서(C2)(112)는 전단의 게이트선(Gn-)(113)을 기준으로 음으로 분극하고 있고, 제2전압인가수단을 개폐하는 트랜지스터(Tr2)(107)의 게이트 전극의 전위(Vg2)는 전단의 게이트선(Gn-1)(113)에 대해서 음이 되며, 트랜지스터(Tr2)(107)는 오프가 된다. 따라서 화소전위(Vp)는 제2신호선(Vac)(109)에서 분리되어 있으며, 트랜지스터(Tr2)(107)에 의한 영향은 없다.
표시장치의 (n, m)번지의 화소를 선택하여 표시신호를 기입할 때에는 트랜지스터(Tr1)(101)를, 게이트선(Gn)(102)을 고전압으로 하는 것에 의해 온시키면, 신호선(Sm)(104)의 전압이 화소전위(Vp)만이 아니라, 콘덴서(C1)(111)방향으로도 전압이 기록된다. 콘덴서(C1)(111)와 콘덴서(C2)(112)의 용량분할에 의해 콘덴서(C1)(111)와 콘덴서(C2)(112)사이에 전압(Vg2)이 발생하기 때문에 제1전압인가수단에 의해 인가하는 전압을 강유전 콘덴서(C2)(112)의 분극이 반전하는 분극반전전압(Vc)보다도 작아지도록 인가하면 콘덴서(C2)(112)의 분극은 유지된다.
통상 구동시의 제1전압인가수단에 의해 인가되는 표시신호전압의 최대변화량을 ΔVsig라고 하면,
의 부등호가 실현되도록 ΔVsig를 설정하면 강유전 콘덴서(C2)(112)는 분극반전 하지 않고 분극을 유지할 수 있다.
전하는 액정(105) 및 콘덴서(C1)(111)와 콘덴서(C2)(112)의 직렬접속으로 구성된 축적용량에 모인다. 강유전 콘덴서(C2)(112)는 직류적으로는 전압을 가지고 있지만, 상유전 콘덴서(C1)(111)에 의해 화소전위(Vp)에 대한 직류성분의 영향을 없앨 수 있다. 화소전위(Vp)를 대향전극전위(Vcom)에 대해서 양, 음의 전압이 되도록 신호를 가하므로써 액정(105)에 교류를 인가할 수 있고, 그 진폭도 신호선(Sm)(104)에 인가되는 전압에 의해 자유롭게 결정할 수 있기 때문에 액정의 투과율은 연속적으로 변화시킬 수 있으며, 계조표시가 가능하게 된다.
다음에 메모리 구동을 설명한다.
제4도는 메모리 구동시의 신호파형의 일례를 개략적으로 나타내는 도면이다. 메모리 구동의 경우 제2전압인가수단에 의해 배선(Vac)에 대향전압(Vcom)을 중심으로 한 교류전압을 인가한다. 주파수는 예를 들면 60Hz로 설정하므로써 플리커는 눈으로 보이지 않는다. 이 주파수는 필요에 따라 설정해도 좋다.
우선 강유전 콘덴서(C2)(112)의 분극의 방향을 전단의 게이트선(Gn-1)(113)에 대해서 Vg2측이 양이 되게 하기 위해서 트랜지스터(Tr1)(101)를 게이트선(Gn)(102)에 양의 펄스를 가하여 온시키고, 신호선(Sm)(104)에 통상 계조표시의 경우보다도 큰 양의 전압진폭(ΔVsigw)을 인가한다. 또한, 제4 도에 예시하는 바와 같이 한 번 Vp를 낮게 하고 나서 양의 펄스를 인가해도 좋다. 또한 다른 방법으로서 하나 앞의 프레임에서 낮은 전압을 기록하고, 분극반전을 일으키는 프레임에서 전압차가 커지도록 높은 전압을 인가해도 좋다.
결국 ΔVsigw의 크기를 Vg2의 차분으로 하고, 이하와 같이 강유전 콘덴서(C2)(112)의 분극반전전압(Vc)보다도 크게 하면 강유전용량의 분극이 양으로 반전한다.
강유전 콘덴서(C2)(112)의 분극이 양으로 반전하면 이 때는 이미 전단의 게이트선(Gn-1)(113)의 전압은 OV가 되기 때문에 Vg2의 값은 강유전 콘덴서(C2)(112)의 잔류분극(Pr)으로부터 ΔVg2는 거의
에서 구해지는 값이 된다. 여기서 A는 콘덴서의 면적, C2는 강유전 콘덴서의 용량이다.
이 제1전압인가수단에 의해 인가되는 전압에 의해 제2트랜지스터(Tr2)(107)가 온되게 된다. 그 결과, 제2신호선(Vac)에 인가된 교류전압이 제2트랜지스터(Tr 2)(107)를 통과하여 액정에 인가되므로써 백표시가 된다.
다음에 강유전 콘덴서(C2)(112)의 분극을 반전시키기 위해서 제1전압인가수단에 의해 인가되는 전압을 제4도 오른쪽과 같이 한 번 양으로 하고 나서 ΔVsigw만큼 음의 펄스를 인가하면 강유전 콘덴서(C2)(112)에는 절대값으로서 Vc보다 큰 전압이 인가되기 때문에 분극은 반전한다.
이 후 게이트 펄스가 높은 동안에 제1전압인가수단에서 대향전극전압(Vcom)정도의 전압을 인가하면 게이트 펄스가 오프, 즉 트랜지스터(Tr2)(107)가 오프했을 때에 화소전위(Vp)는 Vcom 과 거의 동일하게 되어 액정에는 전압이 인가되지 않고 흑표시가 된다. 또한, 제1전압인가수단에서 인가하는 전압을 대향전극전압(Vcom)보다 트랜지스터(Tr1)(101)의 게이트 전압의 변화로 발생하는 전압 시프트량(ΔVp)만큼 더 크게 해도 좋다. 이것에 의해 액정에 인가되는 전압은 거의 0으로 할 수 있다.
흑표시의 경우 트랜지스터(Tr1)(101)와 트랜지스터(Tr2)(107)가 오프하기까지는 화소전위(Vp)가 다른 화소의 구동신호 등 외부로부터의 요란(擾亂)에 의해 드리프트하여 버리는 경우에는 필요에 따라 제1전압인가수단으로 대향전극전압(Vcom)에 거의 동등한 전압을 인가해도 좋다. 이 경우는 통상 계조구동시와 마찬가지로 강유전 콘덴서(C2)(112)의 분극이 반전하는 일은 없기 때문에 트랜지스터(T r2)(107)의 온, 오프의 상태는 유지할 수 있다.
또한, 그 타이밍은 예를 들면 정지화표시중은 1초에 1회 내지 그 이상으로 장주기에서 인가하면 좋고, 또한 동화표시중이라도 예를 들면 60Hz에서 인가하면 좋으며, 이 전압인가의 주파수는 필요한 표시품질에 따라 인가하면 좋다.
또한 게이트 펄스를 전부 동시에 온시켜서 기록할 수도 있기 때문에 표시화상이 변화하지 않는 빈 시간에 인가해도 좋으며, 필요에 따라 적당한 주기로 인가해도 좋으며, 표시에 영향을 끼치는 일은 없다.
또한, 제2전압인가수단에 의한 액정으로의 전압인가는 제2신호선에 인가되는 교류전압(Vac)으로 실시되기 때문에 신호선(Sm)(104)의 전압변화는 화면이 바꿔 쓰여지는 때만 실시되고, 실효적인 주파수를 대폭적으로 삭감할 수 있으며, 따라서 소비전력을 거의 0에 가깝게 할 수 있다.
예를 들면 A4사이즈의 액정표시장치의 액정용량은 비유전율 10, 셀갭 5㎛의 경우에서 용량값(Ct)은 1.1㎌이다. 제2전압인가수단에 의해 인가되는 교류전압(Vac)의 주파수를 60Hz로 하고, 또한 구동전압을 10V로 해도 소비전력은 1.1㎌×60×102=6.6mW이다. 이 소비전력은 알칼리 단3건전지 1개로 수 백시간이상의 사용을 가능하게 하는 값으로, 특히 휴대용 정보기기 등의 표시장치에 최적인 충분하게 소비전력이 작은 액정표시장치가 된다.
제1전압인가수단에 의한 계조 구동표시와, 제2전압인가수단에 의한 메모리 구동표시와의 선택은 사용자가 설정하여 전환되도록 해도 좋으며, 표시화면의 동정에 의해 자동적으로 전환되도록 해도 좋다.
이와 같이 제1전압인가수단으로 액정에 전압을 인가하여 통상의 계조구동표시를 실시하고, 제2전압인가수단에 제1전압인가수단보다 작은 예를 들면 60Mz의 주파수에서 액정에 전압을 인가하여 메모리 구동표시를 실시하면 제1신호선에 인가되는 표시신호의 구동주파수를 대폭 작게 할 수 있다. 따라서 소비전력을 크게 저감할 수 있다. 또한, 필요에 따라 계조 구동표시를 실시할 수 있기 때문에 표시품질을 제한하는 일은 없다.
제5도는 제2도에 예시한 회로를 실현하기 위한 화소패턴을 개략적으로 나타내는 도면이고, 제6도는 제5도의 MN에 따른 단면을 개략적으로 나타내는 도면이다.
하부전극(401)을 ITO등의 산화도전막으로 형성한 후, 강유전체 박막(402)을 퇴적한다. 여기서는 CVD법으로 기판온도 600℃에서 200nm로 막을 형성했다. 강유전막은 콘덴서(C2)(112)부근에만 남게 되지만, 거의 전면에 남도록 해도 좋다. 강유전박막은 플라즈마CVD방법으로 형성하도록 해도 좋으며, 또한 스파터법, 이온 어시스트법, 졸겔법으로 형성해도 좋고, 레이저 어닐을 사용해도 좋다. 강유전체 재료도 티탄산 바륨 외 PZT, PLZT 또는 유기막을 사용해도 좋다.
게이트선(403)및 강유전 콘덴서(C2)(112)의 상부전극(404), 상유전 콘덴서(C1)(111)의 하부전극(405)을 동일 금속재료, 여기서는 MoW합금을 사용하여 300nm의 막두께로 형성했다. 금속재료는 MoTa나 단일체의 금속 등을 사용해도 좋다.
계속해서 게이트 절연막(406)을 플라즈마 CVD법으로 퇴적하고, 아몰퍼스 실리콘(407)을 퇴적하며, 소스, 드레인 영역의 n형 아몰퍼스 실리콘(413)을 통하여 소스전극(408), 드레인 전극(409), 신호선(410) 및 상유전 콘덴서(C1)(111)의 상부전극(411)을 Mo로 형성했다.
n형 아몰퍼스 실리콘은 CVD법으로 막을 형성해도 좋고, 아몰퍼스 실리콘에 이온 도핑 불순물을 주입하여 형성해도 좋다. 또한 게이트 전극을 마스크로 하여 이면노광 등을 사용하여 셀프어라인 기술로 채널층, 소스 드레인 전극을 형성해도 좋다.
화소전극(412)은 층간 절연막을 형성후, 최후에 ITO로 형성했다. 채널부 위에 절연막을 형성하는 구조도 셀프어라인화에 유효하다.
또한 이 예에서는 투과형 액정표시장치로 했지만, 반사형 액정표시장치에 적용해도 좋다. 이 경우 화소전극을 A1등의 산란성이 있는 반사전극으로 형성하고, 배선이나 TFT 위까지도 덮도록 보호절연막(414) 위에 배치하면 개구율이 향상한다.
제조방법은 여기에 예시한 이외의 방법을 채용해도 좋다.
또한 트랜지스터도 게이트 전극을 반도체층 위에 설치하는 스태거형이나 플레이너형을 사용해도 좋으며, 반도체층도 비단결정의 결정 실리콘, CdSe, Te 등으로 형성해도 좋다.
액정도 GH 이외의 표시모드나 재료, TN형이나 반강유전성 액정, 코레스테릭 액정 등을 사용해도 좋다. 상기한 예에서는 노멀리 혹의 모드로 했지만 노멀리백의 모드여도 좋다. 그 밖에 본 발명의 취지를 일탈하지 않는 범위에서 변형해도 좋다.
제2b도의 회로는 강유전 콘덴서의 상유전성 용량값(C2)과 상유전성 콘덴서(C1)사이에서 C1>C2가 되는 경우에 유효하다. 특히 C1≫C2에서는 게이트선(Gn-1)과 화소전극(110) 사이의 전압변화는 C2에 거의 인가되고, 그것이 Vc를 초과하면 분극반전이 일어나고, C2를 통하여 C1에 충전되게 된다. 그 결과가 C1의 양단전압이 변화하여 Tr2의 게이트 전압을 결정한다. 정확히 C2 가 있는 전압 이상에서 온하는 스위치와 같이 되며 제2a도에서 설명한 것과 동일한 동작을 할 수 있다.
제7도는 제1도의 회로에서 구동방법을 개량한 인가전압의 파형을 나타낸다. 이 경우 메모리 구동시의 게이트선 펄스파형에 특징이 있고, 1단전의 게이트선의 펄스가 3개의 값을 가지도록 하고 있다. 선택되어 있는 화소의 트랜지스터(Tr2)(107)가 온하고 있을 때에 전단의 게이트선의 전위를 내리므로써 작은 신호 전압에서도 강유전 콘덴서(C2)(112)의 분극을 반전시킬 수 있다. 또한 화소의 선택이 종료한 후에 전단의 게이트선의 전위를 ΔVg만큼 끌어올리면 Vg2의 전위도ΔVg만큼 올라간다.
트랜지스터(Tr2)(107)를 온시킬 때에는 게이트 전압이 양으로 큰 만큼 온저항이 저하하기 때문에 트랜지스터(Tr2)(107)크기를 작게 하거나 이동도가 낮은 트랜지스터를 사용한 경우에도 액정에 전압을 인가할 수 있게 된다.
트랜지스터(Tr2)(107)를 오프시킬 때에는 게이트 전압(Vg2)은 0∼-5V정도가 좋고, 정부(正負)에서 절대값이 같아 전압을 인가할 필요는 없기 때문에 강유전 콘덴서(C2)(112)의 분극에서 발생하는 전압보다도 ΔVg만큼 높게 해도 충분히 트랜지스터(Tr2)(107)를 오프시킬 수 있다.
이상의 설명은 n채널형 트랜지스터를 사용한 경우에 대해서 실시했지만, p채널형 트랜지스터를 사용한 경우에도 완전히 동일하게 생각할 수 있다. 이 경우는 전위관계를 p채널형에 맞추면 좋다.
또한, 본 실시예에서는 대향전극의 전위를 일정하게 했지만, 배선(Vac)에 인가하는 전위를 일정하게 하고, 대향전극전압(Vcom)에 교류를 인가해도 좋다. 이 경우 배선(Vac)을 전단의 게이트선(Gn-1)(113)에 접속하는 것도 가능하다.
또한 강유전 콘덴서(C2)(112)의 접속지점도 포함해 전단의 게이트선에 접속하지 않고 독립된 배선을 설치하는 것도 가능하다.
또한, 배선(Vac)(109)의 배치방법으로서 신호선에 평행하게 배치해도 좋다.(제15도 참조). 이와 같은 배치는 특히 반사형 액정표시장치 등에서 화소전극과 신호선 사이가 별개의 층에 있어 층간 절연되어 있는 경우에 특히 유효하다.
본 발명의 액정표시장치가 구비하는, 제1전압인가수단, 제2전압인가수단 및 제어수단은 제2도에 예시한 구성 이외에 회로에 의해 실현해도 좋다.
제8도는 본 발명의 액정표시장치의 1화소를 구성하는 회로의 다른 일례를 나타내는 도면이다.
제8도에 예시한 화소구성회로는 게이트전극을 절연하는 게이트 절연막과 콘택트 영역을 통하여 소스·드레인 전극과 접합한 반도체막 사이에 강유전체막을 갖는 박막 트랜지스터(Tr2)(801)를 구비하고 있다. 즉 이 트랜지스터(Tr2)(801)는 강유전 게이트 절연막의 일부에 사용한 트랜지스터고, 스위칭 기능과 메모리 기능을 갖는 복합 디바이스이다. 이 트랜지스터의 상세한 설명에 대해서 후술한다(제16도 ∼ 제18도 참조).
트랜지스터(Tr2)(801)의 분극을 반전시켜 메모리 기록을 실시하는 경우에는 스트로브 배선(St)(802)에 의해 트랜지스터(Tr2)(803)가 오프되고, 트랜지스터(Tr1)(804)가 온되며, 제1전압인가수단에 의해 양의 분극반전전압이 인가되게 하면 좋다.
메모리 구동시에 액정(LC)(805)에 전압을 인가하는 경우에는 트랜지스터(Tr 3)(803)가 스트로브 배선에 의해 온되게 한 후, 트랜지스터(Tr2)(801)의 온, 오프에 의해 제2신호선(Vac)(806)으로부터의 전압이 인가되게 하면 좋다.
또한 제8도에 예시한 회로에 있어서 트랜지스터(Tr3)(803)및 스트로브 배선(St)(802)은 생략해도 좋다.
이 경우 예를 들면 트랜지스터(Tr2)(801)내의 강유전 콘덴서의 분극반전을 실시하는 제1전압인가수단으로부터의 신호의 진폭(ΔVsigw)을 크게 취하고, 상승시간을 짧게 하므로써, 트랜지스터(Tr3)(803)및 스트로브 배선(St)(802)을 생략한 경우에도 강유전 콘덴서를 스위치 동작시켜도 좋다.
제9도는 이와 같은 트랜지스터(Tr3)(803) 및 스트로브 배선(St)(802)을 생략한 본 발명의 액정표시장치의 1화소를 구성하는 회로의 일례를 나타내는 도면이다.
또한, 제8도 및 제9도에 예시한 화소구성회로에 있어서, 트랜지스터(Tr2)와 같은 강유전 콘덴서를 내부에 구비한 트랜지스터는 통상의 트랜지스터(1001)와 강유전 콘덴서(1002)를 조합하여 실현해도 좋다.
제10도는 제8도에 예시한 회로를 통상의 트랜지스터(1001)와 강유전 콘덴서(1002)를 조합시킨 변형예이고, 제11도는 제9도에 예시한 회로의 동일 변형예이다.
이와 같이 본 발명의 액정표시장치는 복수계통의 전압인가수단에 의해 액정에 전압을 인가하여 계조표시 및 메모리 표시를 실현하고, 이 복수의 전압인가수단을 전환하며, 또 이 전환상태를 유지하는 메모리부를 구비한 구성으로 이루어져 있으면 좋고, 상기한 회로구성 이외에도 여러가지로 변형하여 실시해도 좋다.
다음에 본 발명의 또 다른 실시예에 대해서 설명한다.
제12도는 본 발명의 액정표시장치의 1화소를 구성하는 회로의 다른 일례를 나타내는 도면이다.
이 화소회로에서는 제2도에 예시한 상유전 콘덴서(C1((1201)와 병렬로 소스, 드레인을 접속한 트랜지스터(Tr3)(1202)를 설치하고 있다.
이와 같은 구성에 의하면 강유전 콘덴서(C2)(1203)의 분극반전을 실시할 때에는 트랜지스터(Tr3)(1202)를 온시키는 것으로 낮은 신호전압에서도 강유전 콘덴서(C2)(1203)의 분극을 반전시킬 수 있다.
또한 강유전 콘덴서(C2)(1203)의 크기를 상유전 콘덴서(C1)에 비해 크게 할 수 있고, 통상 계조구동시의 트랜지스터(Tr1)에서 본 축적용량이 강유전 콘덴서(C2)(1203)의 용량과 거의 동일하게 할 수 있다. 따라서 인가전압에 의한 용량변화를 실질적으로 없앨 수 있으며, 또한 용이하게 계조제어를 실시할 수 있다.
또한, 강유전 콘덴서를 크게 형성할 수 있는 것에 의해 어레이 기판을 제조할 때의 마진이 향상하고, 표시화면 전체에 걸쳐 균일하게 형성할 수 있음과 동시에 생산성도 향상한다.
제13도는 본 발명의 액정표시장치의 1화소를 구성하는 회로의 다른 일례를 나타내는 도면이다.
이 화소회로에 있어서는 제1전압인가수단인 신호선(Sig)(1300)외에 제2전압인가수단으로서 제2신호선(Vac1)(1301), 제2신호선(Vac2)(1302), 스트로브 배선(St)(1303)의 3계통을 구비하고 있고, 이것에 따라 각 계통의 전환과, 전환상태의 유지를 실시하기 위해서 4개의 비선형 스위칭 소자로서 트랜지스터(Tr1)(1304)와, 트랜지스터(Tr2)(1305)와, 트랜지스터(Tr4)(1306)와, 트랜지스터(Tr3)(1307)와, 또 강유전 콘덴서(C2)(1308)와 상유전 콘덴서(C1)(1309)를 구비하고 있다.
트랜지스터(Tr2)(1305)가 온일 때는 트랜지스터(Tr3)(1306)를 오프로 하고, 트랜지스터(Tr2)(1305)가 오프일 때는 트랜지스터(Tr3)(1306)을 온이 되게 전압을 인가한다.
계조구동을 실시할 때에는 트랜지스터(Tr4)(1307)를 항상 오프로 하고, 트랜지스터(Tr2)(1305)를 오프, 트랜지스터(Tr3)(1306)를 온 상태로 하면, 제2신호선(Vcal)(1301)및 (Vca2)(1302)를 액정(LC)(1310)과 끊어 놓을 수 있으며, 제1신호선(Sig)(1300) 및 트랜지스터(Tr1)(1304)경유로 통상의 계조표시를 실시할 수 있다.
메모리 구동을 실시할 때에는 트랜지스터(Tr4)(1307)를 항상 온으로 하면 트랜지스터(Tr2)(1305)가 온하고, 또한 트랜지스터(Tr3)(1306)가 오프일 때에는 액정에는 전압(Vac1)이 인가된다. 또한 트랜지스터(Tr2)(1305)가 오프이고, 트랜지스터(Tr3)(1306)가 온일 때에는 액정에 전압(Vac2)가 인가된다.
이와 같은 구성에 의하면 소비전력을 크게 저감할 수 있는 메모리 구동을 실시할 때에도 액정(LC)(1310)에 항상 Vac1또는 Vac2라는 소정의 전압을 인가할 수 있다. 따라서 트랜지스터(Tr1)(1304)경유의 강유전 콘덴서(C2)(1308)에 기록하는 타이밍을 자유롭게 선택할 수 있으며, 또한 트랜지스터(Tr1)(1304)경유의 액정(LC)(1310)의 리프레쉬를 완전히 불변하게 유지할 수 있다.
또한, 제13도의 구성에 있어서, 콘덴서(C2)(1308)에 상유전체를, 그리고 콘덴서(C1)(1309)에 강유전체를 이용해도 좋다.
제14도는 본 발명의 액정표시장치의 1화소를 구성하는 회로의 다른 일례를 나타내는 도면이다.
제14도에 예시한 화소회로에 있어서는 강유전 콘덴서는 설치되어 있지 않고, 게이트 전극이 스트로브 배선(St)(1401)에 접속된 트랜지스터(Tr3)(1402)와 상유전 콘덴서(C1)(1403)에 의해 표시모드의 전환을 실시하고 있다. 전환상태의 유지는 제2신호선 구동회로에 의해 스트로브 배선(St)(1401)경유로 관리하고 있다.
스트로브 배선(St)(1401)에 의해 트랜지스터(Tr3)(1402)를 온시키면 상유전 콘덴서(C1)(1403)에 전압이 기록되고, 트랜지스터(Tr2)(1404)를 온·오프 시킬 수 있으며, 제2신호선(1405)으로부터의 전압(Vac)을 액정(LC)(1406)에 인가할 수 있다.
액정(LC)(1406)으로 교류전압을 인가하기 위한 배선(Vac)(1405)은 상기한 바와 같이 대향전극(Vcom)(1407)에 교류를 인가하면 배선(Vac)(1405)은 스트로브 배선(St)(1401)또는 게이트선(Gn-1)(1408)과 겸용시키는 것도 가능하다.
또한 상기한 바와 같이 제2전압인가수단인 제2신호선(Vac)(1405), 스트로브배선(St)(1401) 등은 제1신호선 (Sm)(1409)과 평행하게 설치해도 좋다.
이와 같은 구성에 의하면 오히려 반사형 액정표시장치와 같이 화소전극과 신호선이 층간절연된 다른 층에 있는 경우에 특히 유효하다.
제15도는 이와 같은 구성의 액정표시장치의 일례를 개략적으로 나타낸 도면이다. 제2신호선은 복수계통 설치해도 좋다. 이와 같은 경우는 제2신호선(1501)(표시신호인가에 한정되지 않음)의 구동회로인 제2신호선 구동회로(1502)는 각 계통마다 독립하여 복수 설치해도 좋고, 각 계통을 각각 제어할 수 있는 하나의 구동회로를 설치해도 좋다.
또한 배선(Vac)에 일정전압을 인가하고, 대향전극(Vcom)에 교류전압을 인가하며, 배선(Vac)을 스트로브배선(St) 또는 전단의 게이트선(Gn-1)과 겸용시키는 경우에는 대향전극 구동회로에 제2신호선 구동회로와 동일한 기능을 가지게 하거나 대향전극을 제2신호선 구동회로에 의해 구동하는 등 적절하게 설계하면 좋다.
또한, 제13도에 예시한 화소회로에 있어서, Vac1, Vac2를 선택하는 방법으로서 강유전체 콘덴서를 사용하지 않고 구성해도 좋다. 예를 들면 제13도에 예시한 화소회로의 강유전 콘덴서(C2)(1308)를 대신하여 인버터 회로를 사용해도 좋다.
다음에 본 발명의 액정표시장치에 사용한 강유전막을 내부에 구비한 비선형 스위칭 소자에 대해서 설명한다.
제16도, 제17 및 제18도는 제8도 및 제9도의 화소부분에 형성한 강유전체막을 내부에 구비한 복합 디바이스인 박막 트랜지스터의 구조의 일례를 개략적으로 나타내는 단면도이다.
제16도에 예시한 박막 트랜지스터는 투명절연성 기판(1601)과, 이 절연성 기판(1601)상에 성막된 게이트 전극(1602)과, 이 게이트 전극상에 형성된 게이트 절연막(1603)과, 이 게이트 절연막상에 형성된 강유전체막(1604)과, 이 강유전체막(1604)상에 형성된 반도체막(1605)과, 이 반도체막상에 형성된 채널 보호막(1606)과, 이 채녈 보호막을 끼워 상기 반도체막(1605)상에 형성된 복수의 불순물 반도체막(1607)상에 형성된 소스전극 및 드레인 전극(1608)을 구비하고 있다.
강유전체막(1604)은 반도체막(1605) 및 소스전극 및 드레인 전극(1608)의 형성영역에 대응하는 영역에 형성해도 좋다.
제16도에 예시한 박막 트랜지스터에 있어서는 강유전체막(1604)은 티탄산 바륨의 결정막을 형성하여 이용하고 있다. 강유전체 절연막으로서 PZT(PbZrXTi1-XO3), PLZT((Pb, La)(Zr, Ti)O3) 등 페로브스카이트계의 강유전체를 사용해도 좋다. 또한, BaMgF4등의 화합물, Ba4Ti3O12등의 층상 화합물을 사용해도 좋다.
또한 비닐리덴 플로라이트와 트리 플로우르 에틸렌과의 공중합체, 폴리불화 비닐리덴과 트리 플루오르 에틸렌과의 공중합체 등의 유기강유전체를 사용해도 좋다.
강유전체 절연막의 형성에 있어서는 스파터법, CVD법, 플라즈마CVD법, 이온 어시스트법 또는 졸겔법 등을 필요에 따라 선택하여 이용하면 좋다. 막두께에 대해서도 필요한 용량 등에 따라 적절하게 설계하면 좋다.
또한, 투명절연성 기판(1601)에 기판 보호막을 성막하고, 이 위에 게이트 전극(1602)을 형성해도 좋다.
반도체막(1605)은 예를 들면 아몰퍼스 실리콘막을 형성하여 이용해도 좋고, 비단결정의 결정질 실리콘막을 성막하여 사용해도 좋다. 또한 CdSe, Te등 다른 반도체를 사용해도 좋다.
제17도에 예시한 박막 트랜지스터는 투명절연성 기판(1701)과, 이 절연성 기판상에 형성된 게이트 전극(1702)과, 이 게이트 전극상에 형성된 게이트 절연막(1703)과, 이 게이트 절연막(1703)상에 형성된 강유전체막(1704)과, 이 강유전체막(1704)상에 형성된 반도체막(1705)과, 이 반도체막의 소정영역에 형성된 콘택트 영역(1706)과, 이 콘택트 영역상에 형성된 실리사이드층(1707)과, 이 실리사이드층상에 형성된 소스 전극 및 드레인 전극(1708)을 구비하고 있다.
강유전체막(1704)은 게이트 절연막(1703)상의 전면에 형성해도 좋다.
반도체막(1705)은 지금까지 서술한 바와 같이 a-Si, p-Si, μ-Si 및 그 밖의 반도체를 필요에 따라 막을 형성하면 좋다.
또한, 반도체막(1705)의 채널영역상에 채널보호막(1709)을 형성해도 좋다.
또한, 소스 전극 및 드레인전극(1708), 채널보호막(1709)의 상측에 패시베이션막(1710)을 형성해도 좋다.
반도체막의 콘택트영역(1706)은 게이트 전극(1702)을 마스크로 하여 자기정합적으로 채널보호막(1709)을 형성하고, 이 채널보호막(1709)을 마스크로 하여 예를 들면 인(P)이온 (n형일 때) 등을 도핑하여 형성해도 좋다.
실리사이드층(1707)의 형성은 반도체막(1705)의 콘택트영역(1706)상에 예를 들면 Mo, Ni 등의 금속을 스파터법 등으로 퇴적시켜 고온가열하는 것에 의해 형성해도 좋다.
제18도에 예시한 박막 트랜지스터는 투명절연성 기판(1801)과 이 절연성 기판상에 형성된 차광막(1802)과, 이 차광막(1802)위에서 절연기판(1801)상에 형성된 절연막(1803)과, 이 절연막상에 형성된 소스전극 및 드레인전극(1804)과, 이소스 및 드레인 전극의 상측에서 절연막상에 형성된 반도체막(1805)과, 이 반도체막의 소정영역에 형성된 콘택트 영역인 불순물 반도체층(1806)과, 반도체막(1805)상에 형성된 강유전체막(1807)과, 이 강유전체막(1807)상의 반도체막(1805)의 채널 영역에 대응하는 영역에 형성된 게이트절연막(1808)과, 이 게이트 절연막상에 형성된 게이트 전극(1809)을 구비하고 있다. 불수물층은 이온 도핑후에 레이저어닐법으로 활성화하고 있다.
소스·드레인 전극(1804)은 차광막(1802)을 마스크로 한 이면노광에 의해 자기 정합적으로 형성해도 좋다. 또한 반도체막의 콘택트 영역(1806)도 이면 노광에 의해 패턴을 형성하고 이 패턴을 마스크로 하여 도핑에 의해 형성하도록 해도 좋다.
또한 게이트 전극(1808)과 소스·드레인 전극(1804)을 겹치도록 형성해도 좋다.
제16도, 제17도 및 제18도에 예시한 박막 트랜지스터 외에 플레이너형 등 다른 구조의 박막 트랜지스터의 게이트 절연막과 반도체막 사이에 강유전체막을 형성해도 좋다. 또한 상유전성 게이트 절연막(1603, 1703, 1808)을 생략해도 좋다.
이와 같은 구성을 갖는 박막 트랜지스터는 강유전 콘덴서와 박막 트랜지스터의 복합 디바이스로서 기능한다. 즉 제8도 및 제9도에 예시한 본 발명의 액정표시장치에 있어서, 액정에 전압을 인가하는 복수계통의 전압인가수단의 스위치 기능과, 메모리구동을 실현하기 위한 메모리 기능을 동시에 실현할 수 있다. 따라서 이와 같은 박막 트랜지스터를 구비한 액정표시장치는 복수의 예를 들면 계조구동과 메모리구동의 표시 모드를 임의로 전환하고, 또한 전환상태를 유지할 수 있으며, 소비전력을 크게 저감할 수 있다.
또한 강유전체의 전하의 유지가 용이하고 열화가 적으며, 또한 분극에 의해 생기는 전하를 반도체막의 캐리어 유기(誘起)에 사용할 수 있기 때문에 박막 트랜지스터의 온 전류를 크게 하여 박막 트랜지스터의 특성이 향상하고, 우수한 액정표시장치가 된다.
제19도는 메모리부의 전환상태에 대해서 설명한 것이다. 제19a도는 화소마다 신호전압을 선택하는 상태와 신호전압을 주사선을 선택하는 타이밍으로 샘플링하는 상태를 전환하고, 저소비전력으로 계조가 적은 정지화(영역A)와 계조가 많은 동화(영역B)를 동일 화면상에 표시시키는 것을 가능하게 한 예이다. 이 메모리의 전환은, 제19b도에 나타내는 바와 같이 신호선으로부터의 신호에 의해 전환할 수도 있으며, 제19c도에 나타내는 바와 같이 신호선이 아닌 제어선에 의해 전환할 수도 있다.
제20도는 제19도에 나타낸 전환상태를 유지하는 메모리의 샘플링 상태에서 선택상태로 변경할 때에 신호의 전환을 필요로 하지 않는 회로의 구성을 나타내고 있다. 메모리부는 Tr1, Tr2, Tr3, Tr4의 4개의 트랜지스터로 구성되어 있고, Tr1은 신호선에, Tr2와 Tr4는 스트로브배선(St)에, Tr3는 전체 화소공통의 교류신호원에 각각 접속되어 있다. Tr3에는 강유전체를 포함시켜도 좋다.

Claims (20)

  1. 복수의 화소에 액정을 갖도록 구성된 액정표시장치에 있어서, 상기 각 화소의 액정에 복수계통의 전압을 인가하는 전압인가수단과, 상기 복수 계통의 전압인가수단내의 적어도 한 계통에 설치한 비선형 스위칭소자와, 이 비선형 스위칭소자로 상기 액정에 인가하는 복수계통의 전압인가수단을 전환하는 전환수단과, 상기 전환수단으로 전환한 전환상태를 유지하는 메모리부와, 이 메모리부에서 유지되어 있는 상태에 의해 상기 전압인가수단의 전환을 제어하는 제어수단을 구비한 것을 특징으로 하는 액정표시장치.
  2. 제1항에 있어서, 상기 복수계통의 전압인가수단은 적어도 2개의 신호선으로 이루어지는 것을 특징으로 하는 액정표시장치.
  3. 제2항에 있어서, 2개의 신호선의 신호 가운데 한쪽은 화소마다 다른 정보를 시분할하여 공급하는 것을 특징으로 하는 액정표시장치.
  4. 제3항에 있어서, 2개의 신호선의 신호 가운데 또 다른 한쪽은 화면의 적어도 일부에서 공통의 신호가 되는 것을 특징으로 하는 액정표시장치.
  5. 제1항에 있어서, 상기 메모리부는 화면내에서 정해진 신호전압을 선택하는 상태와, 신호전압을 주사선의 선택 타이밍으로 샘플링하는 상태를 전환하는 것을 특징으로 하는 액정표시장치.
  6. 제1항에 있어서, 상기 메모리부는 전환상태 및 선택상태의 양쪽을 유지하는 1개의 메모리, 또는 전환상태를 유지하는 메모리와 선택상태를 유지하는 메모리의 2개의 메모리로 구성되는 것을 특징으로 하는 액정표시장치.
  7. 제5항에 있어서, 상기 전환상태는 화소마다 전환되고, 정지화상부와 동화상부에 각각 상기 신호 전압 선택상태와 상기 샘플링 상태가 분배되는 것을 특징으로 하는 액정표시장치.
  8. 제5항에 있어서, 상기 전환상태는 전력소비를 내리고 싶은 경우와 고화질의 표시를 얻고 싶은 경우로 나누어 각각 상기 신호전압 선택상태와 상기 샘플링 상태가 분배되는 것을 특징으로 하는 액정표시장치.
  9. 복수의 화소에 액정을 갖도록 구성된 액정표시장치에 있어서, 상기 각 화소의 액정에 복수계통의 전압을 인가하는 전압인가수단과, 상기 복수의 계통의 전압인가수단내의 적어도 한 계통에 설치되고, 또 게이트전극과 컨택트영역을 통하여 소스·드레인전극과 접합한 반도체막 사이에 강유전체막을 갖는 박막 트랜지스터와, 이 박막 트랜지스터로 상기 액정에 인가하는 복수계통의 전압 인가수단을 전환하는 전환수단과, 이 전환수단으로 전환한 전환상태를 상기 강유전체막으로 유지하는 메모리부와, 이 메모리부에서 유지되어 있는 상태에 의해 상기 전압인가수단의 전환을 제어하는 제어수단을 구비한 것을 특징으로 하는 액정표시장치.
  10. 제9항에 있어서, 상기 강유전체가 티탄산 바륨, 페로브스카이트계, 비스무트층상 페로브스카이트 층상화합물, (〈비닐리덴 플로라이트와 트리플루오르 에틸렌과의 공중합체〉및 〈폴리불화비닐리덴과 트리플루오르 에틸렌과의 공중합체〉의 부류에서 선택된 유기강유전체)의 부류에서 선택되는 것을 특징으로 하는 액정표시장치.
  11. 제1항에 있어서, 상기 전압인가수단에는 다른 구동회로 및 단일의 구동회로의 부류에서 선택되는 신호선 구동회로가 포함되는 것을 특징으로 하는 액정표시장치.
  12. 제1항에 있어서, 상기 복수계통의 전압인가수단에 의해 대향전극에 전압을 인가하는 것을 특징으로 하는 액정표시장치.
  13. 제1항에 있어서, 상기 제어수단에 비선형 스위칭 소자를 조합시킨 것을 특징으로 하는 액정표시장치.
  14. 제1항에 있어서, 상기 비선형 스위칭소자가 다이오드 및 MIM(Metal-Insulator-Metal)의 부재에서 선택되는 것을 특징으로 하는 액정표시장치.
  15. 복수의 화소에 액정을 갖도록 구성된 액정표시장치에 있어서, 제1신호선에 인가되는 전압을 게이트선에 인가되는 전압에 의해 개폐하여 제2회로에 인가하는 제1회로와 제2신호선에 인가되는 전압을 상기 제1회로에서 인가되는 전압에 의해 개폐하여 상기 액정에 인가하고, 또 이 개폐상태를 유지하는 메모리부를 갖는 제2회로를 구비한 것을 특징으로 하는 액정표시장치.
  16. 제15항에 있어서, 상기 제1신호선과 상기 제2신호선이 직행하여 이루어지며, 상기 제2회로가 상기 제2신호선에 접속된 트랜지스터와, 상기 메모리부로 이루어지고, 상기 메모리부가 강유선 절연막에 의한 콘덴서와 상유전절연막에 의한 콘덴서로 이루어지는 것을 특징으로 하는 액정표시장치.
  17. 제15항에 있어서, 상기 제1신호선과 상기 제2신호선이 직행하여 이루어지고, 상기 제2신호선이 스트로브 배선이며, 상기 제2회로가 상기 스트로브 배선에 접속된 트랜지스터와, 상기 메모리부로 이루어지고, 상기 메모리부가 강유전체를 내부에 구비한 트랜지스터로 이루어지는 것을 특징으로 하는 액정표시장치.
  18. 제15항에 있어서, 제1신호선과 제2신호선이 평행하게 설치되는 것을 특징으로 하는 액정표시장치.
  19. 복수의 화소에 액정을 갖도록 구성된 액정표시장치에 있어서, 제1신호선에 인가되는 전압을 게이트선에 인가되는 전압에 의해 개폐하여 제2회로에 인가하는 제1회로와, 제2신호선에 인가되는 전압을 상기 제1회로에서 인가되는 전압에 의해 개폐하여 상기 액정에 인가하고, 또 이 개폐상태를 유지하는 메모리부를 갖는 제2회로를 구비하며, 제2회로에 의한 개폐를 게이트전극과 컨택트영역을 통하여 소스·드레인전극과 접합한 반도체막사이에 강유전체막을 갖는 박막 트랜지스터로 구성한 것을 특징으로 하는 액정표시장치.
  20. 제19항에 있어서, 상기 강유전체가 티탄산 바륨, 페로브스카이트계, 비스무트층상 페로브스카이트 층상 화합물, (〈비닐리덴 플로라이트와 트리플루오르 에틸렌과의 공중합체〉및 〈폴리불화 비닐리덴과 트리플루오르 에틸렌과의 공중합체〉의 부류에서 선택된 유기강유전체)의 부류에서 선택되는 것을 특징으로 하는 액정표시장치.
KR1019960055877A 1995-11-15 1996-11-14 액정표시장치 KR100257242B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP29659995A JP3442551B2 (ja) 1995-11-15 1995-11-15 液晶表示装置
JP95-296599 1995-11-15

Publications (1)

Publication Number Publication Date
KR100257242B1 true KR100257242B1 (ko) 2000-05-15

Family

ID=17835641

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960055877A KR100257242B1 (ko) 1995-11-15 1996-11-14 액정표시장치

Country Status (2)

Country Link
JP (1) JP3442551B2 (ko)
KR (1) KR100257242B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3042493B2 (ja) 1998-05-13 2000-05-15 日本電気株式会社 液晶表示装置およびその駆動方法
JP2001306038A (ja) * 2000-04-26 2001-11-02 Mitsubishi Electric Corp 液晶表示装置およびそれを用いた携帯機器
JP3883817B2 (ja) * 2001-04-11 2007-02-21 三洋電機株式会社 表示装置
US7298355B2 (en) * 2002-12-27 2007-11-20 Semiconductor Energy Laboratory Co., Ltd. Display device
GB0308167D0 (en) * 2003-04-09 2003-05-14 Koninkl Philips Electronics Nv Active matrix array device electronic device and operating method for an active matrix device
JP2008098638A (ja) * 2006-10-09 2008-04-24 Korea Electronics Telecommun カルコゲナイド層を持つ薄膜トランジスタ及びその製造方法
JP4345820B2 (ja) 2007-01-22 2009-10-14 セイコーエプソン株式会社 表示装置及び表示装置の製造方法並びに電子ペーパー
JP4821029B2 (ja) * 2009-01-09 2011-11-24 奇美電子股▲ふん▼有限公司 アクティブマトリクス型ディスプレイ装置及びこれを備える電子機器
WO2011033812A1 (ja) * 2009-09-16 2011-03-24 シャープ株式会社 表示装置および表示装置の駆動方法
JP5386409B2 (ja) * 2010-03-08 2014-01-15 群創光電股▲ふん▼有限公司 アクティブマトリクス型ディスプレイ装置及びこれを有する電子機器
WO2013101022A1 (en) * 2011-12-29 2013-07-04 Intel Corporation Thin-film transistor backplane for displays
KR20150021622A (ko) 2013-08-20 2015-03-03 삼성디스플레이 주식회사 표시패널

Also Published As

Publication number Publication date
JP3442551B2 (ja) 2003-09-02
JPH09138428A (ja) 1997-05-27

Similar Documents

Publication Publication Date Title
US5952991A (en) Liquid crystal display
KR100270147B1 (ko) 액정표시장치
US5986724A (en) Liquid crystal display with liquid crystal layer and ferroelectric layer connected to drain of TFT
US5949391A (en) Liquid crystal display device and driving method therefor
US7084849B2 (en) Liquid crystal display device
EP0632426B1 (en) Liquid crystal display device and method for driving the same
US5227900A (en) Method of driving ferroelectric liquid crystal element
CA2049624C (en) Liquid crystal apparatus
JP2683914B2 (ja) 表示装置
KR100269849B1 (ko) 액티브매트릭스형 액정표시장치(active matrix type liquid crystal display device)
CN101512628A (zh) 有源矩阵基板及具备该有源矩阵基板的显示装置
EP0724759B1 (en) Acive matrix liquid crystal display
KR100257242B1 (ko) 액정표시장치
US5541747A (en) Electro-optical device utilizing a liquid crystal having a spontaneous polarization
KR100890026B1 (ko) 액정 표시 장치의 구동 장치 및 그 방법
JP3292520B2 (ja) 液晶表示装置
US5598284A (en) Electro-optical device defined by relationship of data voltage, residual voltage, spontaneous polarization, and liquid crystal time constant and capacitance
US5369512A (en) Active matrix liquid crystal display with variable compensation capacitor
US6473117B1 (en) Driving method for liquid crystal device
EP0448032B1 (en) Method of driving ferroelectric liquid crystal element and ferroelectric liquid crystal display
US6069602A (en) Liquid crystal display device, liquid crystal display apparatus and liquid crystal driving method
JP3262870B2 (ja) 液晶電気光学装置
JPH03243915A (ja) 液晶ライトバルブ装置
JP3123704B2 (ja) 自発分極を有する液晶を用いた液晶表示素子
US5635949A (en) Driving method of a liquid crystal display having ferroelectric material active elements

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060131

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee