TWI736425B - 晶片封裝構件及其晶片功能執行方法 - Google Patents

晶片封裝構件及其晶片功能執行方法 Download PDF

Info

Publication number
TWI736425B
TWI736425B TW109132476A TW109132476A TWI736425B TW I736425 B TWI736425 B TW I736425B TW 109132476 A TW109132476 A TW 109132476A TW 109132476 A TW109132476 A TW 109132476A TW I736425 B TWI736425 B TW I736425B
Authority
TW
Taiwan
Prior art keywords
level
voltage
control signal
processing circuit
chip
Prior art date
Application number
TW109132476A
Other languages
English (en)
Other versions
TW202213026A (zh
Inventor
莊宗朋
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW109132476A priority Critical patent/TWI736425B/zh
Priority to US17/138,204 priority patent/US11126211B1/en
Application granted granted Critical
Publication of TWI736425B publication Critical patent/TWI736425B/zh
Publication of TW202213026A publication Critical patent/TW202213026A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R3/00—Circuits for transducers, loudspeakers or microphones
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/16—Sound input; Sound output
    • G06F3/165—Management of the audio stream, e.g. setting of volume, audio stream path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R2430/00—Signal processing covered by H04R, not provided for in its groups
    • H04R2430/01—Aspects of volume control, not necessarily automatic, in sound systems

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Nonlinear Science (AREA)
  • Acoustics & Sound (AREA)
  • Signal Processing (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本案提出一種晶片封裝構件及其晶片功能執行方法，晶片封裝構件包含複數接腳，複數接腳中之接腳用以接收電壓訊號。處理電路用以接收電壓訊號，處理電路判斷電壓訊號之電壓位準為第一位準或為第二位準，以根據第一位準產生第一控制訊號，並根據第二位準產生第二控制訊號。複數功能電路中之第一功能電路根據第一控制訊號執行第一功能，複數功能電路中之第二功能電路根據第二控制訊號執行第二功能。

Description

晶片封裝構件及其晶片功能執行方法
本案是關於一種晶片封裝構件及其晶片功能執行方法。
製程技術日益先進，為了配合現今主流的小尺寸電子產品，晶片尺寸也日趨縮小，而人們對於電子裝置的功能要求卻越來越高，由於晶片的功能皆須藉由接腳的輸出/輸入訊號來實現其對應之功能，如此晶片接腳的數量也就格外重要，越多的接腳數量越能夠支援更多的功能。
對於目前常用的晶圓級晶片封裝或是四方平面無引腳封裝，晶片必須執行大量且特定的功能，其對應所需的接腳數量因此也龐大，若為了配合小尺寸電子裝置而藉由減少接腳數量來縮小晶片尺寸，則必須對欲執行的功能做取捨，而導致部分功能無法執行；若保留全部的功能，則在製程上需耗費不少成本，更無法使用於小尺寸電子裝置，因此找到兩全其美的方法為當今重要的課題。
在一些實施例中，一種晶片封裝構件包含複數接腳，複數接腳中之接腳用以接收電壓訊號。處理電路用以接收電壓訊號，處理電路判斷電壓訊號之電壓位準為第一位準或為第二位準，以根據第一位準產生第一控制訊號，並根據第二位準產生第二控制訊號。複數功能電路中之第一功能電路根據第一控制訊號執行第一功能，複數功能電路中之第二功能電路根據第二控制訊號執行第二功能。
綜上所述，根據本案之晶片封裝構件及其晶片功能執行方法之一實施例，晶片封裝構件在上電後的預設時間內透過一根接腳接收電壓訊號，並根據電壓訊號之電壓位準執行第一功能或第二功能，此外，在上電後的預設時間後透過同一根接腳接收電壓訊號，並根據電壓訊號之電壓位準執行第三功能或第四功能，由此可知，透過以判斷電壓位準切換功能以及分時多工的技術，晶片封裝構件不需一根接腳只對應一種功能，晶片封裝構件根據一接腳可支援至少四種的功能，晶片封裝構件在功能維持不變的情況下減少接腳的數量，可達到多功能性且因減少晶片封裝面積而節省製程成本。
請參照圖1，圖1係為根據本案之晶片封裝構件1之一實施例的示意圖。晶片封裝構件1包含複數接腳、複數功能電路及處理電路13，複數接腳環繞設置於晶片封裝構件1之側邊，複數接腳分別耦接於處理電路13，且處理電路13耦接於複數功能電路，即處理電路13耦接於複數接腳與複數功能電路之間。其中，圖1示例40個接腳並以標示接腳11為例，此外，圖1以複數功能電路中的四個功能電路121-124（為方便描述，以下稱為第一功能電路121、第二功能電路122、第三功能電路123、第四功能電路124）為例。處理電路13耦接於接腳11，第一功能電路121、第二功能電路122、第三功能電路123、第四功能電路124分別耦接於處理電路13，即處理電路13耦接於接腳11與第一功能電路121、第二功能電路122、第三功能電路123、第四功能電路124之間。
為簡化描述，以下以接腳11為例說明。請合併參照圖3，圖3係為根據本案之晶片功能執行方法之一實施例的流程圖。晶片封裝構件1藉由接腳11自外部接收一電壓訊號S1（步驟S01），並經由接腳11傳送電壓訊號S1至處理電路13，處理電路13接收電壓訊號S1（步驟S02）。其中，電壓訊號S1具有一電壓位準，處理電路13在接收電壓訊號S1之後判斷電壓訊號S1之電壓位準是否為第一位準或是為第二位準（步驟S03）。
當處理電路13判斷電壓訊號S1之電壓位準為第一位準時，處理電路13根據第一位準產生為第一控制訊號的控制訊號S2（步驟S04），處理電路13將為第一控制訊號之控制訊號S2傳送至複數功能電路中之第一功能電路121，第一功能電路121接收為第一控制訊號之控制訊號S2之後，第一功能電路121根據為第一控制訊號執行第一功能（步驟S05）；另一方面，當處理電路13判斷電壓訊號S1之電壓位準為第二位準時，處理電路13根據第二位準產生為第二控制訊號的控制訊號S2（步驟S06），處理電路13將為第二控制訊號之控制訊號S2傳送至複數功能電路中之第二功能電路122，第二功能電路122接收為第二控制訊號之控制訊號S2之後，第二功能電路122根據第二控制訊號執行第二功能（步驟S07），其中，第二功能不同於第一功能。
基此，透過接腳11接收電壓訊號S1且處理電路13根據電壓訊號S1之電壓位準切換於第一功能電路121與第二功能電路122執行不同的功能，即第一功能電路121執行第一功能或是使第二功能電路122執行第二功能，因此，晶片封裝構件1的一根接腳不僅只對應一種功能，晶片封裝構件1根據一接腳可支援複數不同功能，晶片封裝構件1在功能維持不變的情況下減少接腳的數量，可達到多功能性且因減少晶片封裝尺寸而減少製程成本。
在一些實施例中，如圖3所示，晶片封裝構件1可於上電（步驟S08的判斷結果為「是」）之後之一段預設時間內執行步驟S01-S07，即，接腳11可於上電後之預設時間內接收電壓訊號S1並傳送至處理電路13，處理電路13並可於預設時間內判斷電壓訊號S1之電壓位準是否為第一位準或是為第二位準，以產生為第一控制訊號或為第二控制訊號之控制訊號S2，使第一功能電路121於預設時間內根據第一控制訊號執行第一功能，或是使第二功能電路122於預設時間內根據第二控制訊號執行第二功能。其中，預設時間為可調整的。
接著，請合併參照圖2，執行步驟S01之接腳11可於上電後經過預設時間之後可自外部接收電壓訊號S6（步驟S09），接腳11並傳送電壓訊號S6至處理電路13，處理電路13於預設時間後接收電壓訊號S6（步驟S10）。處理電路13在接收電壓訊號S6之後，處理電路13於預設時間後判斷電壓訊號S6之電壓位準是否為第一位準或是為第二位準（步驟S11）。
當處理電路13判斷電壓訊號S6之電壓位準為第一位準時，處理電路13根據第一位準產生為第三控制訊號之控制訊號S2（步驟S12），且第三控制訊號不同於第一控制訊號，處理電路13將為第三控制訊號之控制訊號S2傳送至複數功能電路中之第三功能電路123，第三功能電路123接收為第三控制訊號之控制訊號S2之後，第三功能電路123根據第三控制訊號執行第三功能（步驟S13）；另一方面，當處理電路13判斷電壓訊號S6之電壓位準為第二位準時，處理電路13根據第二位準產生控制訊號S2，且控制訊號S2為不同於第二控制訊號的第四控制訊號（步驟S14），處理電路13將為第四控制訊號之控制訊號S2傳送至複數功能電路中之第四功能電路124，第四功能電路124接收為第四控制訊號之控制訊號S2之後，第四功能電路124根據第四控制訊號執行第四功能（步驟S15）。
其中，第四功能不同於第三功能，且根據處理電路13於預設時間內執行步驟S01-S07或預設時間後執行步驟S01-S15，第三功能不同於第一功能，第四功能不同於第二功能。例如，如前所述當對應預設時間內之第一功能及第二功能可分別為控制音量增強及減弱的功能時，對應預設時間後之第三功能及第四功能可分別為控制音效關閉靜音的功能及控制音效器動靜音的功能。基此，藉由上電後之預設時間劃分出兩時間區間，僅需透過一接腳11接收電壓訊號S1、S6，晶片封裝構件1可在預設時間內執行步驟S01-S07，並在預設時間後執行步驟S09-S15，也就是晶片封裝構件1可在預設時間內執行第一功能、第二功能或第一功能及第二功能兩者，且晶片封裝構件1可在預設時間後執行第三功能、第四功能或第三功能及第四功能兩者，透過一接腳11在不同時間區間中分別接收電壓訊號S1、S6，晶片封裝構件1在不同時間區間中可執行四種不同功能。
在一些實施例中，在步驟S03及步驟S11中，處理電路13可根據複數功能電路之數量調整判斷位準的數量，處理電路13可判斷至少兩個電壓位準，換句話說，處理電路13可判斷電壓訊號S1、S6之電壓位準是否為第一位準、第二位準或是不同於前述位準之其他位準，並可在處理電路13判斷電壓位準為其他位準時產生不同於第一控制訊號、第二控制訊號之另一控制訊號，或是不同於第三控制訊號、第四控制訊號之另一控制訊號，第一功能電路121根據所述另一控制訊號執行不同於第一功能及第二功能之另一功能，或是執行不同於第三功能及第四功能之另一功能。
在一些實施例中，一上拉/下拉電阻2及一單晶片系統3在晶片封裝構件1之外部分別耦接於晶片封裝構件1之複數接腳，即複數接腳耦接於處理電路13與上拉/下拉電阻2、單晶片系統3之間。其中，圖1及圖2以上拉/下拉電阻2及一單晶片系統3分別耦接於接腳11為例，當晶片封裝構件1處於上電後之預設時間內時，上拉/下拉電阻2傳送電壓訊號S1至晶片封裝構件1之接腳11，於預設時間內之步驟S01中的電壓訊號S1來自上拉/下拉電阻2，晶片封裝構件1根據接腳11接收上拉/下拉電阻2傳送的電壓訊號S1執行步驟S02-S07；當晶片封裝構件1處於上電後之預設時間後時，單晶片系統3傳送電壓訊號S6至晶片封裝構件1之接腳11，於預設時間內之步驟S09中的電壓訊號S6來自單晶片系統3，晶片封裝構件1根據接腳11接收單晶片系統3傳送的電壓訊號S6執行步驟S10-S15。
在一些實施例中，預設時間可為晶片封裝構件1於上電後且近進入作業系統（Operating System；OS）之前的時間。舉例來說，第一功能電路121用以執行將系統音量增強之第一功能，第二功能電路122用以執行將系統音量減弱之第二功能，第三功能電路123用以執行將系統音效關閉靜音之第三功能，第四功能電路124用以執行將系統音效器動靜音之第四功能。當晶片封裝構件1之接腳11在進入作業系統之前，在步驟S01中接收來自上拉/下拉電阻2傳送的電壓訊號S1，處理電路13判斷電壓訊號S1之電壓位準為第一位準，即在步驟S04-S05中，處理電路13產生第一控制訊號，作為控制系統音量增強的第一功能電路121接收第一控制訊號，並根據第一控制訊號執行將系統音量增強之第一功能，因此，晶片封裝構件1在進入作業系統之前已完成系統音量增強之設定。
再者，當晶片封裝構件1之系統在進入作業系統之後時，在步驟S09中接收來自單晶片系統3傳送的電壓訊號S6，當處理電路13判斷電壓訊號S6之電壓位準為第二位準時，即在步驟S06-S07中，處理電路13產生第四控制訊號，作為控制系統音效啟動靜音的第四功能電路124接收第四控制訊號，並根據第四控制訊號執行將系統音效啟動靜音之第四功能，因此，晶片封裝構件1在進入作業系統之後將先前已音量增強之設定切換為將系統音效啟動靜音之設定。在一些實施例中，預設時間可為1毫秒（ms）。
在一些實施例中，處理電路13包含複數比較器及處理器134。請參照圖4、圖5及圖6之三個實施例的電路圖，接腳11耦接於處理電路13與單晶片系統3之間，單晶片系統3包含一電壓源VDD及複數並聯連接的電晶體，處理電路13包含並聯連接的複數比較器及處理器134，此外圖4、圖5及圖6之間的差異在於圖4之處理電路13更包含可變電阻器耦接於接腳11與複數比較器之間，而圖6之單晶片系統3更包含電阻器耦接於複數電晶體與複數接腳11之間。
圖4、圖5及圖6以三個電晶體M1、M2、M3及三個比較器131、132、133且以電壓訊號S1為例，電晶體M1、M2、M3耦接於電壓源VDD與接腳11之間，比較器131、132、133耦接於接腳11與處理器134之間。詳細而言，電晶體M1、M2、M3可作為一種導通或截止的開關，單晶片系統3根據電壓源VDD及複數電晶體分別的運作狀態（導通與截止）可組合多種不同的電壓位準，以產生具有所述電壓位準的電壓訊號S1。
再者，處理電路13中的比較器131、132、133之可分別接收預設位準ref1、ref2、ref3，其中預設位準ref1、ref2、ref3為可調整的。在步驟S11中，比較器131比較電壓訊號S1之電壓位準與預設位準ref1，當電壓位準大於預設位準ref1時，輸出比較結果S3至處理器134，當電壓位準小於預設位準ref1時則不執行輸出；比較器132比較電壓訊號S1之電壓位準與預設位準ref2，當電壓位準大於預設位準ref2時輸出比較結果S4至處理器134，當小於預設位準ref2時則不執行輸出；以及，比較器133比較電壓訊號S1之電壓位準與預設位準ref3，當電壓位準大於預設位準ref3時輸出比較結果S5至處理器134，當小於預設位準ref3時則不執行輸出。因此，處理器134可根據比較結果S3、S4、S5判斷電壓訊號S1之電壓位準為第一位準或第二位準或其他位準。當判斷結果為第一位準時，處理器134接續步驟S12；當判斷結果為第二位準時，處理器134接續步驟S14。
舉例來說，預設位準ref1可為1伏特（V）、預設位準ref2為2 V、預設位準ref3可為3 V，比較結果S3、S4、S5可皆為1，其中，當處理器134接收到比較結果S3則判斷電壓位準為第一位準，當處理器134接收到比較結果S4則判斷電壓位準為第二位準，當處理器134接收到比較結果S5則判斷電壓位準為其他位準。當單晶片系統3根據電壓源VDD及電晶體M1、M2、M3分別為導通或截止產生具有2.5 V之電壓位準的電壓訊號S1，單晶片系統3傳送2.5 V之電壓位準的電壓訊號S1經由接腳11至處理電路13。比較器131判斷出2.5 V之電壓位準大於1 V之預設位準ref1，則輸出為「1」的比較結果S3至處理器134；再者，比較器132判斷出2.5 V之電壓位準大於2 V之預設位準ref2，比較器132輸出為「1」的比較結果S4至處理器134；此外，比較器133判斷出電壓訊號S1之2.5 V之電壓位準小於3V之預設位準ref3，比較器132不輸出比較結果S5至處理器134，處理器134可根據接收到為1的比較結果S4判斷電壓訊號S1之電壓位準為第二位準。
在一些實施例中，如圖1所示，晶片封裝構件1可為四方平面無引腳封裝（Quad Flat No-lead；QFN），此外，請參照圖7，晶片封裝構件1亦可為另一種封裝形式，即可為晶圓級晶片封裝（Wafer Level Chip Scale Package；WLCSP），其中晶片封裝構件1無論以何種封裝形式，皆可根據本案之一實施例減少接腳的需求數量。以圖7舉例來說，當晶片封裝構件1設置的接腳為25個，其包含接腳11及接腳12-19、10，則晶片封裝構件1設置必須使用180nm的製程；當晶片封裝構件1需縮小製程至110nm以減少成本但卻必須同時保留原本所有的功能時，晶片封裝構件1根據本案所述之一實施例使一接腳支援複數功能，則可在功能維持不變的情況下減少接腳的數量，例如只需20個接腳，即晶片封裝構件1可除去接腳12、14-19、10、20，以節省晶片封裝構件1之製程成本。
綜上所述，根據本案之晶片封裝構件及其晶片功能執行方法之一實施例，晶片封裝構件在上電後的預設時間內透過一根接腳接收電壓訊號，並根據電壓訊號之電壓位準執行第一功能或第二功能，此外，在上電後的預設時間後透過同一根接腳接收電壓訊號，並根據電壓訊號之電壓位準執行第三功能或第四功能，由此可知，透過以判斷電壓位準切換功能以及分時多工的技術，晶片封裝構件不需一根接腳只對應一種功能，晶片封裝構件根據一接腳可支援至少四種的功能，晶片封裝構件在功能維持不變的情況下減少接腳的數量，可達到多功能性且因減少晶片封裝面積而節省製程成本。
雖然本案已以實施例揭露如上然其並非用以限定本案，任何所屬技術領域中具有通常知識者，在不脫離本案之精神和範圍內，當可作些許之更動與潤飾，故本案之保護範圍當視後附之專利申請範圍所界定者為準。
1:晶片封裝構件 11:接腳 12:接腳 14:接腳 15:接腳 16:接腳 17:接腳 18:接腳 19:接腳 10:接腳 20:接腳 121:第一功能電路 122:第二功能電路 123:第三功能電路 124:第四功能電路 13:處理電路 131:比較器 132:比較器 133:比較器 134:處理器 2:上拉/下拉電阻 3:單晶片系統 S1:電壓訊號 S2:控制訊號 S3:比較結果 S4:比較結果 S5:比較結果 S6:電壓訊號 M1:電晶體 M2:電晶體 M3:電晶體 ref1:預設位準 ref2:預設位準 ref3:預設位準 S01~S15:步驟
[圖1]係為根據本案之晶片封裝構件之一實施例的示意圖。 [圖2]係為圖1之晶片封裝構件之另一實施例的示意圖。 [圖3]係為根據本案之晶片功能執行方法之一實施例的流程圖。 [圖4]係為圖1之晶片封裝構件之接腳、處理電路及單晶片系統之一實施例之電路圖。 [圖5]係為圖1之晶片封裝構件之接腳、處理電路及單晶片系統之另一實施例之電路圖。 [圖6]係為圖1之晶片封裝構件之接腳、處理電路及單晶片系統之另一實施例之電路圖。 [圖7]係為根據本案之晶片封裝構件之另一實施例的示意圖。
1:晶片封裝構件
11:接腳
121:第一功能電路
122:第二功能電路
123:第三功能電路
124:第四功能電路
13:處理電路
2:上拉/下拉電阻
3:單晶片系統
S1:電壓訊號
S2:控制訊號

Claims (10)

  1. 一種晶片封裝構件，包含： 複數接腳，該些接腳中之一接腳用以接收一電壓訊號； 一處理電路，耦接該些接腳與該些功能電路之間，用以接收該電壓訊號，該處理電路判斷該電壓訊號之一電壓位準為一第一位準或為一第二位準，以根據該第一位準產生一第一控制訊號，並根據該第二位準產生一第二控制訊號；及 複數功能電路，該些功能電路中之一第一功能電路根據該第一控制訊號執行一第一功能，該些功能電路中之一第二功能電路根據該第二控制訊號執行一第二功能。
  2. 如請求項1所述之晶片封裝構件，其中，若該處理電路於上電後之一預設時間內判斷出該電壓位準為該第一位準時產生該第一控制訊號，若該處理電路於該預設時間後判斷出該電壓位準為該第一位準時產生一第三控制訊號，以控制該些功能電路中之一第三功能電路根據該第三控制訊號執行一第三功能。
  3. 如請求項2所述之晶片封裝構件，其中，該處理電路於該預設時間內判斷出該電壓位準為該第二位準時產生該第二控制訊號，該處理電路於該預設時間後判斷出該電壓位準為該第二位準時產生一第四控制訊號，以控制該些功能電路中之一第四功能電路根據該第四控制訊號執行一第四功能。
  4. 如請求項2所述之晶片封裝構件，其中，該電壓訊號於該預設時間內來自一上拉/下拉電阻且該電壓訊號於該預設時間後來自一單晶片系統。
  5. 如請求項1所述之晶片封裝構件，其中，該處理電路包含一比較器及一處理器，該比較器比較該電壓位準與一預設位準產生一比較結果，該處理器根據該比較結果判斷該電壓位準為該第一位準或為該第二位準。
  6. 一種適於一晶片封裝構件之晶片功能執行方法，包含： 該晶片封裝構件之一接腳接收一電壓訊號； 該晶片封裝構件之一處理電路判斷該電壓訊號之一電壓位準為一第一位準或為一第二位準； 當該電壓位準為該第一位準時，該處理電路根據該第一位準產生一第一控制訊號； 當該電壓位準為該第二位準時，該處理電路根據該第二位準產生一第二控制訊號； 該晶片封裝構件之一第一功能電路根據該第一控制訊號執行一第一功能；及 該晶片封裝構件之一第二功能電路根據該第二控制訊號執行一第二功能。
  7. 如請求項6所述之晶片功能執行方法，其中，在判斷該電壓訊號之該電壓位準的步驟中，該處理電路於上電後之一預設時間內判斷該電壓位準為該第一位準；該晶片功能執行方法更包含： 在該預設時間後，該晶片封裝構件之該接腳接收另一電壓訊號； 該處理電路判斷該另一電壓訊號之一電壓位準為該第一位準或為該第二位準； 當該另一電壓訊號之該電壓位準為該第一位準時，該處理電路根據該第一位準產生一第三控制訊號；及 該晶片封裝構件之一第三功能電路根據該第三控制訊號執行一第三功能。
  8. 如請求項7所述之晶片功能執行方法，其中，在判斷該電壓訊號之該電壓位準的步驟中，該處理電路於上電後之該預設時間內判斷該電壓位準為該第二位準；該晶片功能執行方法更包含： 在該預設時間後，當該處理電路判斷該另一電壓訊號之該電壓位準為該第二位準時，該處理電路根據該第二位準產生一第四控制訊號；及 該晶片封裝構件之一第四功能電路根據該第四控制訊號執行一第四功能。
  9. 如請求項7所述之晶片功能執行方法，其中，該電壓訊號於該預設時間內來自一上拉/下拉電阻且該另一電壓訊號於該預設時間後來自一單晶片系統。
  10. 如請求項7所述之晶片功能執行方法，其中，在判斷該電壓訊號之該電壓位準的步驟中，該處理電路之一比較器比較該電壓位準與一預設位準產生一比較結果，該處理電路之一處理器根據該比較結果判斷該電壓位準為該第一位準或為該第二位準。
TW109132476A 2020-09-18 2020-09-18 晶片封裝構件及其晶片功能執行方法 TWI736425B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW109132476A TWI736425B (zh) 2020-09-18 2020-09-18 晶片封裝構件及其晶片功能執行方法
US17/138,204 US11126211B1 (en) 2020-09-18 2020-12-30 Chip package assembly and chip function execution method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109132476A TWI736425B (zh) 2020-09-18 2020-09-18 晶片封裝構件及其晶片功能執行方法

Publications (2)

Publication Number Publication Date
TWI736425B true TWI736425B (zh) 2021-08-11
TW202213026A TW202213026A (zh) 2022-04-01

Family

ID=77749182

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109132476A TWI736425B (zh) 2020-09-18 2020-09-18 晶片封裝構件及其晶片功能執行方法

Country Status (2)

Country Link
US (1) US11126211B1 (zh)
TW (1) TWI736425B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113472326B (zh) * 2021-05-21 2023-10-20 华为数字能源技术有限公司 一种管脚状态的配置电路、配置方法及电子设备
US20220390992A1 (en) * 2021-06-08 2022-12-08 Quanta Computer Inc. Field-replaceable unit identification circuit

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI338520B (en) * 2006-04-06 2011-03-01 Realtek Semiconductor Corp Digital microphone system and method thereof

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3390325B2 (ja) * 1997-05-21 2003-03-24 沖電気工業株式会社 キー入力装置
KR100280428B1 (ko) * 1998-01-16 2001-02-01 김영환 다수의문턱전압을가지는메모리셀을센싱하는회로
JP4033472B2 (ja) * 2004-02-23 2008-01-16 ローム株式会社 電圧検出回路及びそれを用いたバッテリ装置
US7245148B2 (en) * 2005-09-27 2007-07-17 Micrel, Inc. Power saving method in an integrated circuit programming and control circuit
KR100772701B1 (ko) * 2006-09-28 2007-11-02 주식회사 하이닉스반도체 반도체 메모리 장치
TWI422155B (zh) * 2010-11-08 2014-01-01 Richtek Technology Corp 應用在積體電路實現多功能腳位的電路及方法
TWI454721B (zh) * 2012-05-10 2014-10-01 Pixart Imaging Inc Share a pin to detect multiple keys of the circuit and the method as well as the key input system
KR20140124093A (ko) * 2013-04-16 2014-10-24 에스케이하이닉스 주식회사 반도체 장치
TWI610506B (zh) * 2016-09-08 2018-01-01 新唐科技股份有限公司 用於停止升壓器的控制電路與使用其的電子設備
US10285081B1 (en) * 2018-07-30 2019-05-07 Motorola Solutions, Inc. Method and apparatus for rapidly and dynamically adjusting current limiting in a portable communication device
US10536138B1 (en) * 2018-09-13 2020-01-14 Texas Instruments Incorporated Multi-state packages

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI338520B (en) * 2006-04-06 2011-03-01 Realtek Semiconductor Corp Digital microphone system and method thereof

Also Published As

Publication number Publication date
US11126211B1 (en) 2021-09-21
TW202213026A (zh) 2022-04-01

Similar Documents

Publication Publication Date Title
TWI736425B (zh) 晶片封裝構件及其晶片功能執行方法
US6906567B2 (en) Method and structure for dynamic slew-rate control using capacitive elements
US6330194B1 (en) High speed I/O calibration using an input path and simplified logic
JP7335090B2 (ja) 高性能オーディオアンプの安定化
US11074847B2 (en) Switch timing controlling circuit, switch timing controlling method and display device
JP2008234511A (ja) 半導体集積回路装置
JPH08116249A (ja) データ出力バッファ
JP2000196435A (ja) 出力バッファ回路
JPH05268016A (ja) 半導体集積回路
TWI580186B (zh) 包含輸入輸出緩衝器驅動器之積體電路及其方法
JPH04209020A (ja) マイクロコンピュータ
JP3430622B2 (ja) マルチ入力回路並びにこれを使用した回路及び制御装置
US20230056019A1 (en) Data transmission
US10276077B2 (en) Driving circuit
KR100506887B1 (ko) 패드 구동 용량을 자동으로 조절하는 출력 버퍼
JP2597729B2 (ja) マイクロコンピュータ
US20030145245A1 (en) Microcontroller
TW202414233A (zh) 信號收發裝置及其信號收發方法
US20060244492A1 (en) Method of producing balanced data output
JPS6043840A (ja) 半導体集積回路装置
JPH03203371A (ja) ゲートアレイ半導体装置
JP2002084182A (ja) システム制御用回路
JPH10143462A (ja) マイクロコンピュータ
JPH0651870A (ja) リセット回路
JP2003259624A (ja) 電源供給回路