KR100195191B1 - 박막트랜지스터 액정표시장치의 제조방법 - Google Patents

박막트랜지스터 액정표시장치의 제조방법 Download PDF

Info

Publication number
KR100195191B1
KR100195191B1 KR1019950038236A KR19950038236A KR100195191B1 KR 100195191 B1 KR100195191 B1 KR 100195191B1 KR 1019950038236 A KR1019950038236 A KR 1019950038236A KR 19950038236 A KR19950038236 A KR 19950038236A KR 100195191 B1 KR100195191 B1 KR 100195191B1
Authority
KR
South Korea
Prior art keywords
layer
forming
insulating layer
thin film
film transistor
Prior art date
Application number
KR1019950038236A
Other languages
English (en)
Other versions
KR970024309A (ko
Inventor
이주형
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019950038236A priority Critical patent/KR100195191B1/ko
Publication of KR970024309A publication Critical patent/KR970024309A/ko
Application granted granted Critical
Publication of KR100195191B1 publication Critical patent/KR100195191B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

신뢰도가 증대된 박막트랜지스터 액정표시장치(TFT-LCD)의 제조방법에 관해 개시한다. 본 발명은 박막트랜지스터 액정표시장치(TFT-LCD)의 제조방법에 있어서, 박막트랜지스터의 몸체가 형성된 기판상에 절연층을 형성하는 단계, 사진식각공정을 이용하여 상기 절연층을 식각하여 소오스/드레인 전극이 형성될 콘택홀과 패드가 형성될 복수개의 콘택홀을 형성하는 단계, 상기 콘택홀들을 매몰하는 금속층패턴을 형성하는 단계, 상기 결과물 전면에 보호층을 형성하고 평탄화하는 단계를 구비하는 것을 특징으로 하는 박막트랜지스터 액정표시장치(TFT-LCD)의 제조방법을 제공한다.
본 발명에 의하면, 패드로 사용될 금속층의 형성전에 절연층을 식각하여 단차를 형성한 후, 금속층을 형성함으로써 패드형성을 위한 공정시 소오스/드레인 전극의 과도식각에 따른 소오스/드레인 전극과 화소전극과의 접촉불량이 방지되어 신뢰가 증대된 박막트랜지스터 액정표시장치(TFT-LCD)를 제조할 수 있게 된다.

Description

박막트랜지스터 액정표시장치(TFT-LCD)의 제조방법
제1도 내지 제3도는 종래의 박막트랜지스터 액정표시장치(TFT-LCD)의 제조방법을 나타내는 단면도들이다.
제4도 내지 제8도는 본 발명의 제1실시예에 의한 박막트랜지스터 액정표시장치(TFT-LCD)의 제조방법을 나타내는 단면도들이다.
* 도면의 주요부분에 대한 부호의 설명
40 : 기판 42 : 박막트랜지스터몸체
44 : 게이트 절연층 46 : 게이트
48 : 절연층 50 : 제1콘택홀
52 : 제2콘택홀 54, 55 : 금속층패턴
56 : 보호층 58 : 제3콘택홀
60 : 제4콘택홀 62 : 화소전극
64 : 패드전극
본 발명은 박막트랜지스터 액정표시장치(TFT-LCD)의 제조방법에 관한 것으로, 특히 패드형성을 위한 공정시 발생하는 소오스/드레인 전극의 과도식각에 따른 소오스/드레인 전극과 화소전극과의 접합불량을 방지하여 신뢰도가 증대된 박막트랜지스터 액정표시장치(TFT-LCD)의 제조방법에 관한 것이다.
현재 사용되고 있는 화상표시장치로는 음극선관(CRT)과 평판소자인 액정표시장치(LCD), 플라즈마 표시장치(PDP), 형광표시장치(VFD) 등이 있다.
상기 화상표시장치중 음극선관은 화질 및 밝기의 측면에서는 타소자에 비해 월등히 우수한 성능을 가지고 있으나 현재 대형화되는 추세에 적용하기에는 부피가 너무 크고, 무게가 너무 무겁다는 단점이 있다.
반면에 최근, 문자나 도형 등의 필요한 정보를 디스플레이하기 위한 평면형 화상표시장치로 사용되고 있는 액정표시장치(LCD)는 저소비전력, 저전압구동력, 박형, 경량의 장점을 갖는 특징으로 특히, 주로 노트북형 PC와 같은 사무기기 등에 널리 적용되고 있으며, 그 표시화면이 점차 대형화되어감으로써 대량의 정보를 한 화면에 나타낼 수 있도록 되어 향후 벽걸이용 TV에까지 그 적용범위가 확대될 것으로 기대되고 있다.
액정표시장치에는 단순 매트릭스형 또는 액티브(ACTIVE) 매트릭스형이 있으며, 액정의 전기광학적 성질을 이용하는 액정표시장치에 있어서 기본적 구동원리는 외부의 전압인가 여부에 따라 전계(electric field)의 영향을 받은 액정의 배열이 변화하며, 그 배열의 변화에 따라 액정표시장치에 유입되는 외부의 광이 차단 및 투과되어 화상을 형성하게 된다.
상기 액티브 매트릭스 액정표시장치는 매트릭스 형태로 배열된 각 화소에 비선형 특성을 갖춘 액티브소자를 부가하여 이 소자의 스위칭특성을 이용하여 각 화소의 동작을 제어한다. 액티브소자로는 통상 3단자형인 박막트랜지스터(Thin Film Transister)가 이용되며, 2단자형인 MIM(Metal Insulator Metal)등 박막다이오드(Thin Film Diode ; TFD)가 사용되기도 한다. 이러한 액티브 소자를 이용한 액티브 매트릭스 액정표시장치에는, 화소 어드레스 배선과 함께 수만개 내지 수백만개가 유리기판상에 집적화되어서, 스위칭 소자로서 작용하는 박막트랜지스터와 함께 매트릭스 구동 회로를 구성한다.
종래의 박막트랜지스터의 액정표시장치의 제조방법을 살펴보면, 제1도에 도시되어 있는 바와 같이 글라스등과 같은 기판(10)상에 비정질(amorphous)실리콘층 또는 다결정 실리콘층을 소정 두께로 형성한 후 사진 식각공정에 의해 식각하여 박막트랜지스터몸체(12)를 형성한다. 이어서 게이트 절연층(14)을 형성한 다음 도전층 예를 들어 다결정실리콘막을 소정 두께로 형성한 후 사진 식각공정에 의해 식각하여 게이트 전극(16)을 형성한다.
다음에 절연층(18)을 결과물 전면에 형성한 후, 소오스/드레인과 소오스/드레인 전극을 접촉시키기 위한 제1콘택홀을 형성한 다음 크롬 또는 알루미늄등과 같은 금속전극층을 스퍼터링방법으로 제1콘택홀과 절연층(18)위에 중착한 후 패터닝하여 소오스/드레인 전극(20) 및 패드(21)를 형성한다.
이어서 제2도에 도시되어 있는 바와 같이 상기 결과물 전면에 보호층(22)을 형성한 다음 표면 평탄화 공정을 실시한다. 이러한 표면 평탄화 공정은, 박막트랜지스터 액정표시장치(TFT-LCD) 제조공정에서 화소전극을 형성한 후, 화소전극사이에서 액정분자가 일정한 방향을 갖도록 하기 위해서 화소전극에 유기고분자나 무기물질의 배향제를 피복하여, 솜이나 천 등을 사용하여 일정한 방향으로 문지르는 소위 러빙(rubbing) 공정의 신뢰성을 높이기 위하여 실시된다.
그리고 제3도에 도시되어 있는 바와 같이 패드를 노출시키기 위한 제2콘택홀(24)과 화소전극과 소오스/드레인 전극을 접촉시키기 위한 제3콘택홀(26)을 사진 식각공정을 이용하여 형성한 다음, 투명도전막(ITO)을 제2콘택홀(24)과 보호층(22)위에 증착한 후 패터닝하여 화소전극(28) 및 패트전극(30)을 형성한다.
그러나 상기한 종래의 박막트랜지스터 액정표시장치(TFT-LCD)의 제조방법은 다음과 같은 문제점이 있다.
상기 평탄화된 보호층(22)은 패드가 형성될 부위와 화소전극이 형성될 부위의 두께가 다르게 형성된다. 이는 패드가 형성될 전극층 위나 기판처럼 평탄한 면적이 넓은 곳에는 보호층이 두껍게 형성되고, 화소전극이 형성될 전극층과 같이 금속층의 선폭이 작은 곳은 금속층과 금속층 사이의 홈이 메꾸어지고 금속층위는 보호층 두께가 얇게 형성되기 때문이다. 예를 들면 패드가 형성될 전극층 위의 보호층 두께가 5500~6000Å(제2도의 h2)으로 형성될 경우 화소전극이 형성될 전극층 위의 보호층 두께는 500~1500Å(제2도의 h1)으로 형성된다.
따라서 패드를 형성하기 위한 제2콘택홀(24)과 화소전극과 소오스/드레인 전극층을 접촉시키기 위한 제3콘택홀(26)을 형성하기 위한 사진 식각공정시 상기 제3콘택홀(26)이 과도식각(over etch)되고, 포토레지스트 잔류물이 생성되기 때문에 화소전극과 소오스/드레인 전극과의 접합불량이 발생하여 박막트랜지스터 액정표시장치(TFT-LCD)의 신뢰도가 떨어지는 문제점이 발생한다.
따라서 본 발명의 목적은 상기한 문제점을 해결하기 위한 것으로서, 박막트랜지스터 액정표시장치(TFT-LCD)의 제조방법에 있어서, 기판상에 박막트랜지스터의 몸체를 형성하는 단계; 상기 박막트랜지스터의 몸체상에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막의 상면중, 상기 박막트랜지스터의 몸체와 대향하는 부분에 게이트 전극을 형성하는 단계; 상기 게이트 전극이 형성된 기판의 전면에 절연층을 형성하는 단계; 상기 절연층을 부분적으로 식각하여 패드가 형성될 복수개의 제1콘택홀과 소오스/드레인 전극이 형성될 제2콘택홀을 형성하는 단계; 상기 제1,제2 콘택홀들을 매몰하는 금속층패턴들을 형성하는 단계; 상기 결과물 전면에 보호층을 형성하고 평탄화하는 단계; 상기 평탄화된 보호층을 식각하여 상기 제1콘택홀을 매몰하는 상기 금속층 패턴들을 노출시키는 패드부 콘택홀과 상기 제2콘택홀을 매몰하는 금속층 패턴을 노출시키는 비아홀을 형성하는 단계; 상기 패드부 콘택홀 및 비아홀내에 각각 패드 전극 및 화소 전극을 형성하는 단계를 구비하는 것을 특징으로 하는 박막트랜지스터 액정표시장치(TFT-LCD)의 제조방법을 제공한다.
본 발명의 바람직한 실시예에 의하면, 상기 평탄화된 보호층을 제3사진식각공정으로 식각하여 비아홀과 패드를 형성하는 단계를 더 구비할 수 있으며, 상기 패드가 형성될 복수개의 제1콘택홀의 콘택폭(W)과 제1콘택홀과 제1콘택홀간의 간격(I)은 (절연층의두께(T절연층)+0.1-보호층의 두께(T보호층) x W-(보호층의 두께(T절연층)-0.1) x I≒2 x 금속층의 두께(T금속층) x 절연층의 두께(T절연층)에 의해 결정하는 것이 바람직하다.
본 발명에 있어서, 상기 보호층을 형성하고 평탄화하는 단계는 금속층패턴 및 절연층위에 제1산화막을 증착하는 단계와 상기 제1산화막위에 SOG(spin on glass)를 증착하는 단계와 상기 SOG 및 제1산화막을 건식 에치 백(dry etch-back)으로 식각하는 단계 및 상기 결과물 전면에 제2산화막을 증착하는 단계를 구비하는 것이 바람직하다.
또한 본 발명에 있어서, 상기 보호층을 형성하고 평탄화하는 단계는 상기 금속층패턴 및 절연층위에 제1산화막을 증착하는 단계와 상기 제1산화막위에 평타화 레지스트(planarization resist)를 도포하는 단계와 상기 평탄화 레지스트층 및 제1산화막을 건식 에치 백 (dry etch-back)으로 식각하는 단계 및 상기 결과물 전면에 제2산화막을 형성하는 단계를 구비하는 것이 바람직하다.
본 발명에 의하면 패드로 사용될 금속층으로서 평탄한 면적이 넓은 금속층을 형성하기 전에 상기 금속층의 하부 절연층을 식각하여 단차를 형성한 후, 금속층을 형성함으로써 금속층 위에 형성되는 보호층의 두께를 균일하게 형성할 수 있게 되어 신뢰도 높은 박막트랜지스터 액정표시장치(TFT-LCD)를 제조할 수 있게 된다.
이하 제4도 내지 제8도를 참조하여 본 발명의 제1실시예를 상세하게 설명한다.
제4도는 박막트랜지스터의 몸체(42), 게이트 절연층(44), 게이트(46), 절연층(48)을 형성하는 단계를 나타내는 단면도이다.
글라스등과 같은 기판(40)상에 비정질(amorphous) 실리콘층 또는 다결정 실리콘층을 소정 두께로 형성한 후 사진 식각공정에 의해 식각하여 박막트랜지스터몸체(42)를 형성한다. 이어서 게이트 절연층(44)을 형성한 다음 도전층 예를 들어 다결정실리콘막을 소정 두께로 형성한 후 사진 식각공정에 의해 식각하여 게이트 전극(46)을 형성한 다음 절연층(48)을, 예를 들어 2000~6000Å 두께로 결과물 전면에 형성한다. 도면에는 도시되어 있지 않지만 이 때 상기 게이트 절연층(44)과 절연층(48) 사이에 하부 폴리실리콘층을 더 형성할 수도 있다.
제5도는 패드가 형성될 하나 이상의 제1콘택홀(50)과 소오스/드레인 전극과 박막트랜지스터의 소오스/드레인을 접촉시키기 위한 하나 이상의 제2콘택홀(52)을 형성하는 단계를 나타내는 단면도이다.
상기 절연층(48)의 전면에 포토레지스트를 도포한 후, 노광현상하여 제1포토레지스트패턴을 형성한 후, 이를 식각마스크로 사용하여 상기 절연층(48)을 식각하여 하나 이상의 제1콘택홀(50)을 형성한다. 이어서 상기 제1포토레지스트패턴을 제거한 다음 다시 제2포토레지스트패턴을 형성한 후 이를 식각마스크로 사용하여 상기 절연층(48)과 게이트 절연층(44)을 식각하여 제2콘택홀(52)을 형성한다. 제1콘택홀(50)과 제2콘택홀(52)은 하나의 포토레지스트패턴을 사용하여 동시에 형성될수도 있다.
이때, 둘 이상의 제1콘택홀(50) 형성시 제1콘택홀(50)의 폭(W)과 제1콘택홀과 제1콘택홀간의 간격(I)은 다음과 같은 유도식에 의해 결정된다.
보호층의 두께(T보호층) (W+I) ≒ 절연층의 두께(T절연층)(W-2 x 금속층의 두께(T금속층)) + 0.1(W+I) (제1-a식)
이므로 이 식을 정리하면,
(절연층의 두께(T절연층)+0.1-보호층의 두께(T금속층)) x W-(보호층의 두께(T보호층)-0.1) x I ≒ 2 x 금속층의 두께(T금속층) x 절연층의 두께(T절연층) (제1-b)
이 된다.
그러므로 절연층의 두께(T절연층)를 7000Å으로 형성하고, 보호층의 두께(T보호층: 이후 공정에서 형성할 것임)를 5000Å으로 형성하는 경우 이를 제 1-a식에 대입하여 정리하면 다음과 같은 관계식이 얻어진다.
3000 W - 4000 I ≒ 10000 (제1-c식)
따라서 표 1에 나타난 바와 같이 제1콘택홀의 폭(W)과 제1콘택홀과 제1콘택홀간의 간격(I)을 정할 수 있다.
제1콘택홀의 폭(W)과 제1콘택홀과 제1콘택홀 간격(I)간의 관계 (단I ≤100000)
따라서 절연층(48)의 두께를 7000Å으로 형성하고, 보호층의 두께(제7도의 56참고)를 5000Å으로 형성하는 경우, 제1콘택홀(50)의 폭(W)은 100000Å으로 제1콘택홀과 제1콘택홀간의 간격(I)은 50000Å으로 형성하면 된다.
이렇게 형성된 둘 이상의 제1 콘택홀들(50)에 의해 패드가 형성될 절연층(48)내에 단차가 형성되어 평탄한 면적이 감소하게 된다. 이러한 단차에 의해 이후 공정에서 형성되는 상기 제1콘택홀을 매립하는 금속층간의 선폭이 작아지게 되어 패드로 형성될 금속층 위에 형성되는 보호층의 두께가 소오스/드레인 금속층 위에 형성되는 보호층의 두께와 대비하여 균일하게 형성된다.
제6도는 금속층패턴(54,55)을 형성하는 단계를 나타내는 단면도이다.
상기 복수개의 제1콘택홀(50)과 제2콘택홀(52)을 매몰하는 금속층을 상기 결과물 전면에 스퍼터링방법으로 증착한 후 패터닝하여 소오스/드레인 전극 금속층패턴(54) 및 패드로 형성될 금속층패턴(55)을 형성한다. 상기 금속층은 크롬 또는 알루미늄등을 이용하여 형성하는 것이 바람직하다.
제7도는 보호층(56)을 형성하는 단계를 나타내는 단면도이다.
상기 금속층패턴(54,55)이 형성된 결과물 전면에 보호층(56)을 형성한 다음 평탄화 공정을 수행한다.
상기 보호층은 SOG 공정을 이용하여 형성하는데, 먼저 상기 금속층패턴(54)이 형성된 결과물 전면에 산화막을 3000~5000Å 정도 두께가 되도록 PECVD 방법으로 형성한 다음 SOG(spin on glass)를 약 2000~6000Å정도 두께로 증착한 다음 건식 에치 백(dry etch-back)을 실시하여 2000~6000Å정도를 식각한 다음 다시 산화막을 1000~5000Å정도 두께로 증착하여 보호층(56)을 완성한다.
제8도는 화소전극과 소오스/드레인 전극(54)을 접촉시키기 위한 비아홀(58) 및 패드 콘택홀(60)과 화소전극(62) 및 패드전극(64)를 형성하는 단계를 나타내는 단면도이다.
상기 보호층(56)위에 포토레지스트 패턴을 형성한 다음 이를 식각마스크로하여 상기 보호층(56)을 식각하여 소오스/드레인 전극(54)과 화소전극을 접촉시키기 위한 비아홀(56)과 패드를 노출시키는 패드 콘택홀(60)을 형성한다. 이어서 상기 비아홀(58) 및 패드 콘택홀(60)을 매몰하고 보호층(56)에 소정 두께로 투명도전막(ITO)을 증착한 다음 패터닝하여 화소전극(62) 및 패드전극(64)을 형성한다.
도면에는 도시되어 있지 않지만 본 발명의 제2실시예를 설명하면 다음과 같다.
본 발명의 제2실시예는 제1실시예와 대부분의 공정에 있어서 동일한 공정을 거치며 단지 보호층을 형성한 후 평탄화하는 공정에 포토레지스트 에치 백 공정을 사용한다는 점에 있어서 차이가 있다. 이를 좀 더 구체적으로 설명하면 제4도 내지 제6도와 동일한 공정을 거쳐 금속전극층패턴(54)까지 형성한 다음, 산화막을 PECVD 방법으로 증착한다. 이어서 단차가 넓게 형성된 상기 산화막위에 평탄화 레지스트(planarization resist)를 도포한 다음 상기 평탄화 레지스트층 및 산화막에 대해 반응성 이온 식각법(Reactive Ion Etching; RIE)에 의한 식각을 실시한 후, 산화막을 PECVD 방법으로 증착한다.
상기 본 발명에 의하면 패드로 사용될 금속층의 형성전에 절연층을 식각하여 단차를 형성한 후, 금속층을 형성함으로써 패드로 형성될 금속층의 선폭을 작게하여 금속층 위에 형성되는 보호층의 두께를 균일하게 형성할 수 있게 된다. 따라서 화소전극과 소오스/드레인 전극을 접촉시키기 위한 콘택홀 형성시 포토레지스트 잔류물과 과도식각에 의한 화소전극과 소오스/드레인 전극간의 접촉불량이 방지되어 신뢰도 높은 박막트랜지스터 액정표시장치(TFT-LCD)를 제조할 수 있게 된다.
본 발명이 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상내에서 당분야에서 통상의 지식을 가진 자에 의하여 가능함은 명백하다.

Claims (4)

  1. 박막트랜지스터 액정표시장치(TFT-LCD)의 제조방법에 있어서, 기판상에 박막트랜지스터의 몸체를 형성하는 단계; 상기 박막트랜지스터의 몸체상에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막의 상면중, 상기 박막트랜지스터의 몸체와 대향하는 부분에 게이트 전극을 형성하는 단계; 상기 게이트 전극이 형성된 기판의 전면에 절연층을 형성하는 단계; 상기 절연층을 부분적으로 식각하여 패드가 형성될 복수개의 제1콘택홀과 소오스/드레인 전극이 형성될 제2콘택홀을 형성하는 단계; 상기 제1, 제2 콘택홀들을 매몰하는 금속층패턴들을 형성하는 단계; 상기 결과물 전면에 보호층을 형성하고 평탄화하는 단계; 상기 평탄화된 보호층을 식각하여 상기 제1콘택홀을 매몰하는 상기 금속층 패턴들을 노출시키는 패드부 콘택홀과 상기 제2콘택홀을 매몰하는 금속층 패턴을 노출시키는 비아홀을 형성하는 단계; 상기 패드부 콘택홀 및 비아홀내에 각각 패드 전극 및 화소 전극을 형성하는 단계를 구비하는 것을 특징으로 하는 박막트랜지스터 액정표시장치(TFT-LCD)의 제조방법.
  2. 제1항에 있어서, 상기 복수개의 제1콘택홀의 콘택폭(W)과 제1콘택홀 제1콘택홀간의 간격(I)은 (절연층의두께(T절연층)+0.1-보호층의 두께(T보호층)) x W-(보호층의 두께(T보호층)-0.1) x I≒2 x 금속층의 두께(T금속층) x 절연층의 두께(T절연층)에 의해 결정하는 것을 특징으로 하는 박막트랜지스터 액정표시장치(TFT-LCD)를 제조방법.
  3. 제1항에 있어서, 상기 보호층을 형성하고 평탄화하는 단계는 금속층패턴 및 절연층위에 제1산화막을 증착하는 단계 ; 상기 제1산화막위에 SOG(spin on glass)를 증착하는 단계; 상기 SOG 및 제1산화막을 건식 에치 백(dry etch-back)으로 식각하는 단계; 및 상기 결과물 전면에 제2산화막을 증착하는 단계를 구비하는 것을 특징으로 하는 박막트랜지스터 액정표시장치(TFT-LCD)를 제조방법.
  4. 제1항에 있어서, 상기 보호층을 형성하고 평탄화하는 단계는 상기 금속층패턴 및 절연층위에 제1산화막을 증착하는 단계; 상기 제1산화막위에 평탄화 레지스트(planarization resist)를 도포하는 단계; 상기 평탄화 레지스트층 및 제1산화막을 건식 에치 백 dry etch-back)으로 식각하는 단계; 및 상기 결과물 전면에 제2산화막을 형성하는 단계를 구비하는 것을 특징으로 하는 박막트랜지스터 액정표시장치(TFT-LCD)의 제조방법.
KR1019950038236A 1995-10-30 1995-10-30 박막트랜지스터 액정표시장치의 제조방법 KR100195191B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950038236A KR100195191B1 (ko) 1995-10-30 1995-10-30 박막트랜지스터 액정표시장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950038236A KR100195191B1 (ko) 1995-10-30 1995-10-30 박막트랜지스터 액정표시장치의 제조방법

Publications (2)

Publication Number Publication Date
KR970024309A KR970024309A (ko) 1997-05-30
KR100195191B1 true KR100195191B1 (ko) 1999-07-01

Family

ID=19432007

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950038236A KR100195191B1 (ko) 1995-10-30 1995-10-30 박막트랜지스터 액정표시장치의 제조방법

Country Status (1)

Country Link
KR (1) KR100195191B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101016284B1 (ko) * 2004-04-28 2011-02-22 엘지디스플레이 주식회사 Ｃｏｇ 방식 액정표시소자 및 그 제조방법

Also Published As

Publication number Publication date
KR970024309A (ko) 1997-05-30

Similar Documents

Publication Publication Date Title
US6665036B2 (en) In-plane switching mode liquid crystal display device having particular common electrodes
KR100190023B1 (ko) 박막트랜지스터-액정표시장치 및 그 제조방법
US7972964B2 (en) Semiconductor device with contact structure and manufacturing method thereof
US7527989B2 (en) Method for fabricating liquid crystal display panel
US7480024B2 (en) Method for fabricating an array substrate for IPS mode liquid crystal display device
US8305510B2 (en) Liquid crystal display device with notched gate line and gate electrode
US7372513B2 (en) Liquid crystal display device and method for fabricating the same
US6597420B2 (en) Liquid crystal display device having color film on a first substrate and a method for manufacturing the same
KR20040095045A (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100968339B1 (ko) 액정 표시 장치 및 그 제조 방법
CN101304033A (zh) 显示装置和显示装置的制造方法
US7906782B2 (en) Liquid crystal display device
KR20040026003A (ko) 액정표시소자 및 그 제조방법
KR0161461B1 (ko) 폴리실리콘 박막트랜지스터 액정디스플레이 제조 방법
US6847413B2 (en) Liquid crystal display device and method for manufacturing the same
KR100195191B1 (ko) 박막트랜지스터 액정표시장치의 제조방법
KR20040012200A (ko) 프린지 필드 스위칭 모드 액정표시장치의 제조방법
KR100776514B1 (ko) 액정표시장치 및 그 제조방법
KR20030055938A (ko) 액정표시소자 및 그 제조방법
KR100603852B1 (ko) 회절 노광 기술을 이용한 액정 표시 장치 제조 방법
US7477335B2 (en) Liquid crystal display device and fabrication method thereof
KR100507283B1 (ko) 박막트랜지스터 액정표시장치의 제조방법
KR20020085236A (ko) 액티브 매트릭스형 액정표시소자의 제조방법
KR100569262B1 (ko) 액정표시소자의 제조방법
KR20040036987A (ko) 액정표시장치용 어레이 기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080128

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee