KR100776514B1 - 액정표시장치 및 그 제조방법 - Google Patents
액정표시장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR100776514B1 KR100776514B1 KR1020000087051A KR20000087051A KR100776514B1 KR 100776514 B1 KR100776514 B1 KR 100776514B1 KR 1020000087051 A KR1020000087051 A KR 1020000087051A KR 20000087051 A KR20000087051 A KR 20000087051A KR 100776514 B1 KR100776514 B1 KR 100776514B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- electrode
- channel
- source
- insulating film
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 34
- 238000000034 method Methods 0.000 title claims description 5
- 239000010410 layer Substances 0.000 claims abstract description 50
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 239000011241 protective layer Substances 0.000 claims abstract description 19
- 239000004065 semiconductor Substances 0.000 claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 claims abstract description 15
- 238000000059 patterning Methods 0.000 claims description 11
- 238000000151 deposition Methods 0.000 description 13
- 229920002120 photoresistant polymer Polymers 0.000 description 12
- 239000010408 film Substances 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 239000011810 insulating material Substances 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910004205 SiNX Inorganic materials 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- BCCOBQSFUDVTJQ-UHFFFAOYSA-N octafluorocyclobutane Chemical compound FC1(F)C(F)(F)C(F)(F)C1(F)F BCCOBQSFUDVTJQ-UHFFFAOYSA-N 0.000 description 4
- 235000019407 octafluorocyclobutane Nutrition 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 239000004809 Teflon Substances 0.000 description 3
- 229920006362 Teflon® Polymers 0.000 description 3
- -1 acrylic organic compound Chemical class 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 206010047571 Visual impairment Diseases 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000005262 ferroelectric liquid crystals (FLCs) Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000036632 reaction speed Effects 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명은 대면적 및 고화질에 적용될 수 있는 액정표시장치 및 그 제조방법에 관한 것이다.
본 발명의 액정표시장치는 기판 상에 형성된 게이트 라인 및 상기 게이트 라인에 연결된 게이트 전극과; 상기 게이트 라인 및 상기 게이트 전극을 덮도록 상기 기판 상에 형성된 게이트 절연막과; 상기 게이트 절연막 상에 형성된 반도체층과; 상기 게이트 라인과 교차되게 형성된 데이터 라인과; 상기 데이터 라인으로부터 돌출된 2개 이상의 돌출부를 갖는 소스 전극 및, 상기 소스 전극과 마주하고 소스 전극의 돌출부와 엇갈리도록 배치된 2개 이상의 돌출부를 갖는 드레인 전극과; 상기 소스 및 드레인 전극을 덮도록 상기 게이트 절연막 상에 형성된 보호층과; 상기 보호층 상에 형성된 화소 전극을 구비한다. 그리고 상기 반도체층은 상기 소스 및 드레인 전극의 마주하는 면과 면 사이를 따라 형성된‘ㄹ’자의 채널을 가지며, 상기‘ㄹ’자 전체는 상기 게이트 전극에 중첩되고, 상기 데이터 라인 방향을 따르는 상기 채널의 길이(L)는 4㎛ 내지 6㎛이고, 상기‘ㄹ’자 형태를 따르는 상기 채널의 폭(W)은 50㎛ 이상이다.
Description
도 1은 종래의 액정표시장치를 나타내는 평면도.
도 2는 도 1에 도시된 채널을 나타내는 평면도.
도 3a 내지 도 3e는 도 1에 도시된 a-a’선을 따라 절취하여 종래의 액정표시장치의 제조방법을 단계적으로 나타내는 평면도 및 단면도.
도 4는 본 발명의 실시 예에 따른 액정표시장치를 나타내는 평면도.
도 5는 도 4에 도시된 채널을 나타내는 평면도.
도 6a내지 도 6e는 도 4에 도시된 b-b’선을 따라 절취하여 본 발명의 액정표시장치의 제조방법을 단계적으로 나타내는 평면도 및 단면도.
<도면의 주요 부분에 대한 부호의 설명>
1, 31 : 기판 2, 32 : 게이트 라인
4, 34 : 데이터 라인 6, 36 : 게이트 전극
8, 38 : 소스 전극 10, 40 : 드레인 전극
12, 42 : 게이트 절연막 14, 44 : 반도체층
16, 46 : 오믹접촉층 18, 48 : 보호층
20, 50 : 접촉홀 22, 52 : 화소 전극
24, 54 : 채널
24, 54 : 채널
본 발명은 액정표시장치 및 그 제조방법에 관한 것으로 특히, 대면적 및 고화질에 적용될 수 있는 액정표시장치 및 그 제조방법에 관한 것이다.
액티브 매트릭스(Active Matrix) 구동방식의 액정표시장치는 스위칭 소자로 박막 트랜지스터(Thin Film Transistor : 이하, “TFT”라 함)를 이용하여 자연스러운 동화상을 표시하고 있다. 이러한 액정표시장치는 브라운관에 비하여 소형화가 가능하며, 퍼스널 컴퓨터와 노트북 컴퓨터는 물론 복사기 등의 사무 자동화 기기, 휴대 전화기 등의 휴대기기까지 광범위하게 이용되고 있다.
도 1을 참조하면, 액정표시장치는 하부기판(미도시) 상에 서로 교차하는 게이트 라인(2) 및 데이터 라인(4)과, 그들(2, 4)의 교차부에 위치하는 TFT와, TFT의 드레인 전극(10)에 접속되는 화소 전극(22)을 구비한다.
TFT는 게이트 라인(2)에 접속된 게이트 전극(6), 데이터 라인(4)에 접속된 소스 전극(8) 및 접촉홀(20)을 통해 화소 전극(22)에 접속된 드레인 전극(10)으로 이루어진다. 또한, TFT는 게이트 전극(6)에 공급되는 게이트 전압에 의해 소스 전극(8)과 드레인 전극(10) 간에 채널(24)을 형성하기 위한 반도체층(14, 16)을 구비한다. 채널(24)은 도 2에 도시된 바와 같이 일자형으로 데이터 라인(4)을 따라 길게 형성되어 전자 이동도가 높아진다. 여기서, 통상 채널(24)의 길이(L)는 5~6㎛ 정도이고, 채널(24)의 폭(W)은 25㎛이하 정도로 설정된다.
이러한 TFT는 게이트 라인(2)으로부터의 게이트 신호에 응답하여 데이터 라인(4)으로부터의 데이터 신호를 선택적으로 화소 전극(22)에 공급한다.
화소 전극(22)은 데이터 라인(4)과 게이트 라인(2)에 의해 분할된 셀 영역에 위치하며 광투과율이 높은 투명 전도성 물질로 이루어진다. 이 화소 전극(22)은 접촉홀(20)을 경유하여 공급되는 데이터 신호에 의해 상부기판(미도시)에 형성되는 공통 전극(미도시)과 전위차를 발생시킨다. 이 전위차에 의해 하부기판과 상부기판 사이에 위치하는 액정은 유전이방성에 의해 회전하게 되며 이에 따라, 액정은 광원으로부터 화소 전극(22)을 경유하여 공급되는 광이 상부기판 쪽으로 투과되게 함으로써 화상을 표시한다.
TFT는 게이트 라인(2)에 접속된 게이트 전극(6), 데이터 라인(4)에 접속된 소스 전극(8) 및 접촉홀(20)을 통해 화소 전극(22)에 접속된 드레인 전극(10)으로 이루어진다. 또한, TFT는 게이트 전극(6)에 공급되는 게이트 전압에 의해 소스 전극(8)과 드레인 전극(10) 간에 채널(24)을 형성하기 위한 반도체층(14, 16)을 구비한다. 채널(24)은 도 2에 도시된 바와 같이 일자형으로 데이터 라인(4)을 따라 길게 형성되어 전자 이동도가 높아진다. 여기서, 통상 채널(24)의 길이(L)는 5~6㎛ 정도이고, 채널(24)의 폭(W)은 25㎛이하 정도로 설정된다.
이러한 TFT는 게이트 라인(2)으로부터의 게이트 신호에 응답하여 데이터 라인(4)으로부터의 데이터 신호를 선택적으로 화소 전극(22)에 공급한다.
화소 전극(22)은 데이터 라인(4)과 게이트 라인(2)에 의해 분할된 셀 영역에 위치하며 광투과율이 높은 투명 전도성 물질로 이루어진다. 이 화소 전극(22)은 접촉홀(20)을 경유하여 공급되는 데이터 신호에 의해 상부기판(미도시)에 형성되는 공통 전극(미도시)과 전위차를 발생시킨다. 이 전위차에 의해 하부기판과 상부기판 사이에 위치하는 액정은 유전이방성에 의해 회전하게 되며 이에 따라, 액정은 광원으로부터 화소 전극(22)을 경유하여 공급되는 광이 상부기판 쪽으로 투과되게 함으로써 화상을 표시한다.
도 3a 내지 도 3e는 도 1에 도시된 액정표시장치의 제조방법을 단계적으로 나타내는 평면도 및 단면도이다.
도 3a를 참조하면, 기판(1) 상에 스퍼터링(sputtering) 등의 증착방법으로 알루미늄(Al) 또는 구리(Gu) 등의 게이트 금속을 증착한 후 패터닝함으로써 게이트 라인(2) 및 게이트 전극(6)이 형성된다.
도 3b를 참조하면, 게이트 라인(2) 및 게이트 전극(6)을 덮는 게이트 절연막(12)이 PECVD(Plasma Enhanced Chemical Vapor Deposition)으로 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx) 등의 절연물질을 기판(1) 상에 전면 증착함으로써 형성된다. 그리고, 게이트 절연막(12) 상에 불순물이 도핑되지 않은 비정질 실리콘과 N형 또는 P형 불순물이 고농도로 도핑된 비정질 실리콘을 순차로 화학 기상 증착방법(Chemical Vapor Deposition)으로 증착한 후 패터닝함으로써 활성층(14) 및 오믹접촉층(16)이 형성된다.
도 3c를 참조하면, 게이트 절연막(12) 상에 화학 기상 증착방법 또는 스퍼터링으로 크롬(Cr) 또는 몰리브덴(Mo) 등의 데이터 금속을 증착한 후 패터닝함으로써 데이터 라인(4), 소스 및 드레인 전극(8, 10)이 형성된다.
소스 및 드레인 전극(8, 10)의 패터닝시 게이트 전극(6)과 대응하는 부분의 오믹접촉층(16)도 함께 패터닝되어 활성층(14)을 노출시킴으로써 소스 및 드레인 전극(8, 10) 사이에 게이트 전극(6)과 대응하는 부분에 채널(24)이 형성된다.
도 3d를 참조하면, 데이터 라인(4), 소스 및 드레인 전극(8, 10)을 덮으며 드레인 전극(10)의 일부를 노출시키는 접촉홀(20)을 가지는 보호층(18)이 게이트 절연막(12) 상에 전면 증착한 후 패터닝함으로써 형성된다. 이때, 보호층(18)의 재료로는 질화 실리콘(SiNx) 및 산화 실리콘(SiOx) 등의 무기절연물질 또는 아크릴계 유기 화합물, 테프론, BCB, 사이토프(cytop) 또는 PFCB 등의 유기 절연물질이 사용된다.
도 3e를 참조하면, 보호층(18) 상에 투명 전도성 물질인 인듐-틴-옥사이드(Indium-Tin-Oxide : 이하, "ITO" 라 함), 인듐-징크-옥사이드(Indium-Zinc-Oxide : 이하, "IZO" 라 함) 또는 인듐-틴-징크-옥사이드(Indium-Tin-Zinc-Oxide : 이하, "ITZO" 라 함) 중 어느 하나를 증착한 후 패터닝함으로써 접촉홀(20)을 통하여 드레인 전극(10)과 접속된 화소 전극(22)이 형성된다.
삭제
삭제
이러한 종래의 액정표시장치는 도 1에 도시된 바와 같이 채널(24)의 폭(W)을 크게 형성시켜 주기 위해 게이트 전극(6)이 데이터 라인(4)을 따라 길게 형성된다. 따라서, 종래의 액정표시장치의 제조방법은 게이트 전극(6)을 형성하기 위한 포토레지스트 패턴을 형성할 때 길게 형성되는 게이트 전극(6)의 포토레지스트 패턴에 의하여 포토레지스트의 코팅에 균일성이 떨어져 포토레지스트가 벗겨지는 현상이 나타난다.
또한, 종래의 액정표시장치는 게이트 전극(6)과 데이터 라인(4)과의 중첩 면적(A)이 커짐에 따라서 그 중첩 면적(A)에 비례하는 기생 용량값(Cgs)이 커지며, 이 기생 용량값의 증가로 플리커 및 잔상이 생겨 화질이 떨어지게 된다. 아울러 기생 용량값의 증가로 구동전압에 대한 반응속도가 늦어져 대면적에 적용될 수 없는 문제점이 있다.
따라서, 본 발명의 목적은 대면적 고화질에 적용될 수 있는 액정표시장치 및 그 제조방법을 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명에 따른 액정표시장치는 기판 상에 형성된 게이트 라인 및 상기 게이트 라인에 연결된 게이트 전극과; 상기 게이트 라인 및 상기 게이트 전극을 덮도록 상기 기판 상에 형성된 게이트 절연막과; 상기 게이트 절연막 상에 형성된 반도체층과; 상기 게이트 라인과 교차되게 형성된 데이터 라인과; 상기 데이터 라인으로부터 돌출된 2개 이상의 돌출부를 갖는 소스 전극 및, 상기 소스 전극과 마주하고 소스 전극의 돌출부와 엇갈리도록 배치된 2개 이상의 돌출부를 갖는 드레인 전극과; 상기 소스 및 드레인 전극을 덮도록 상기 게이트 절연막 상에 형성된 보호층과; 상기 보호층 상에 형성된 화소 전극을 구비한다. 그리고 상기 반도체층은 상기 소스 및 드레인 전극의 마주하는 면과 면 사이를 따라 형성된‘ㄹ’자의 채널을 가지며, 상기‘ㄹ’자 전체는 상기 게이트 전극에 중첩되고, 상기 데이터 라인 방향을 따르는 상기 채널의 길이(L)는 4㎛ 내지 6㎛이고, 상기‘ㄹ’자 형태를 따르는 상기 채널의 폭(W)은 50㎛ 이상이다.
상기 반도체층은, 상기 게이트 절연막 상에 형성되는 활성층과; 상기 활성층 상에 형성되며 상기 채널과 대응하는 ‘ㄹ’자 형태의 홀이 형성되는 오믹접촉층을 구비한다.
상기 반도체층은, 상기 게이트 절연막 상에 형성되는 활성층과; 상기 활성층 상에 형성되며 상기 채널과 대응하는 ‘ㄹ’자 형태의 홀이 형성되는 오믹접촉층을 구비한다.
본 발명에 따른 액정표시장치의 제조방법은 기판 상에 게이트 라인 및 상기 게이트 라인에 연결된 게이트 전극을 형성하는 단계와; 상기 게이트 라인 및 상기 게이트 전극을 덮도록 상기 기판 상에 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 상에 반도체층을 형성하는 단계와; 상기 반도체층 상에 상기 게이트 라인과 교차되는 데이터 라인과, 상기 데이터 라인으로부터 돌출된 2개 이상의 돌출부를 갖는 소스 전극과, 상기 소스 전극에 마주하고 소스 전극의 돌출부와 엇갈리도록 배치된 2개 이상의 돌출부를 갖는 드레인 전극을 형성하는 단계와; 상기 소스 및 드레인 전극의 마주하는 면과 면 사이의 상기 반도체층을 패터닝하여‘ㄹ’자의 채널을 형성하는 단계와; 상기 소스 및 드레인 전극을 덮도록 상기 게이트 절연막 상에 보호층을 형성하는 단계와; 상기 보호층 상에 화소 전극을 형성하는 단계를 포함한다. 그리고 상기‘ㄹ’자 전체는 상기 게이트 전극에 중첩되고, 상기 데이터 라인 방향을 따르는 상기 채널의 길이(L)는 4㎛ 내지 6㎛이고, 상기‘ㄹ’자 형태를 따르는 상기 채널의 폭(W)은 50㎛ 이상이다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부한 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 4 내지 도 6e를 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.
도 4를 참조하면, 본 발명에 따른 액정표시장치는 하부기판(미도시) 상에 서로 교차하는 게이트 라인(32) 및 데이터 라인(34)과, 그들(32, 34)의 교차부에 위치하는 TFT와, TFT의 드레인 전극(40)에 접속되는 화소 전극(52)을 구비한다.
TFT는 게이트 라인(32)에 접속된 게이트 전극(36), 데이터 라인(34)에 접속된 소스 전극(38) 및 접촉홀(50)을 통해 화소 전극(52)에 접속된 드레인 전극(40)으로 이루어진다. 또한, TFT는 게이트 전극(36)에 공급되는 게이트 전압에 의해 소스 전극(38)과 드레인 전극(40) 간에 채널(54)을 형성하기 위한 반도체층(44, 46)을 구비한다. 채널(54)은 드레인 전극(40)과 소스 전극(38)이 마주하는 면 사이에 서로 엇갈리는 돌출부를 형성하여 도 5에 도시된 바와 같이 ‘ㄹ’자 형상으로 형성된다.
채널(54)의 폭(W)은 50~100㎛ 이상 정도이며, 채널(54)의 길이(L)는 4~6㎛ 정도로 설정된다. 즉, 본 발명의 액정표시장치의 채널(54)은 ‘ㄹ’자 형상을 가짐에 따라 종래의 채널 길이(L)와 같거나 작게 형성되고 종래의 채널(54) 폭(W)보다는 25~27㎛ 이상 크게 형성되어 채널(54)의 폭(W)/채널(54)의 길이(L)가 종래보다 증가된다. 또한, 채널(54)의 폭(W)에 대응되게 게이트 전극(36)의 폭도 넓게 형성되므로 소스 전극(38)과 게이트 라인(32) 및 게이트 전극(36)의 중첩면적이 줄어든다.
이러한 TFT는 게이트 라인(32)으로부터의 게이트 신호에 응답하여 데이터 라인(34)으로부터의 데이터 신호를 선택적으로 화소 전극(52)에 공급한다.
화소 전극(52)은 데이터 라인(34)과 게이트 라인(32)에 의해 분할된 셀 영역에 위치하며 광투과율이 높은 투명 전도성 물질로 이루어진다. 이 화소 전극(52)은 접촉홀(50)을 경유하여 공급되는 데이터 신호에 의해 상부기판(미도시)에 형성되는 공통 전극(미도시)과 전위차를 발생시킨다. 이 전위차에 의해 하부기판과 상부기판 사이에 위치하는 액정은 유전이방성에 의해 회전하게 되며 이에 따라, 액정은 광원으로부터 화소 전극(52)을 경유하여 공급되는 광이 상부기판 쪽으로 투과되게 함으로써 화상을 표시한다.
이와 같이, 본 발명에 따른 액정표시장치는 채널(54)을 ‘ㄹ’자 형상으로 형성함으로써 채널(54)의 폭을 크게 형성시켜 주기 위해 게이트 전극(36)의 폭이 넓게 형성된다. 따라서, 본 발명의 액정표시장치는 폭이 넓은 게이트 전극(36)을 형성하기 위한 포토레지스트 패턴을 넓게 형성할 수 있게 됨으로써 포토레지스트 패턴의 균일성이 향상된다. 이에 따라, 본 발명의 액정표시장치는 게이트 전극(36)의 단선을 방지할 수 있다.
채널(54)의 폭(W)은 50~100㎛ 이상 정도이며, 채널(54)의 길이(L)는 4~6㎛ 정도로 설정된다. 즉, 본 발명의 액정표시장치의 채널(54)은 ‘ㄹ’자 형상을 가짐에 따라 종래의 채널 길이(L)와 같거나 작게 형성되고 종래의 채널(54) 폭(W)보다는 25~27㎛ 이상 크게 형성되어 채널(54)의 폭(W)/채널(54)의 길이(L)가 종래보다 증가된다. 또한, 채널(54)의 폭(W)에 대응되게 게이트 전극(36)의 폭도 넓게 형성되므로 소스 전극(38)과 게이트 라인(32) 및 게이트 전극(36)의 중첩면적이 줄어든다.
이러한 TFT는 게이트 라인(32)으로부터의 게이트 신호에 응답하여 데이터 라인(34)으로부터의 데이터 신호를 선택적으로 화소 전극(52)에 공급한다.
화소 전극(52)은 데이터 라인(34)과 게이트 라인(32)에 의해 분할된 셀 영역에 위치하며 광투과율이 높은 투명 전도성 물질로 이루어진다. 이 화소 전극(52)은 접촉홀(50)을 경유하여 공급되는 데이터 신호에 의해 상부기판(미도시)에 형성되는 공통 전극(미도시)과 전위차를 발생시킨다. 이 전위차에 의해 하부기판과 상부기판 사이에 위치하는 액정은 유전이방성에 의해 회전하게 되며 이에 따라, 액정은 광원으로부터 화소 전극(52)을 경유하여 공급되는 광이 상부기판 쪽으로 투과되게 함으로써 화상을 표시한다.
이와 같이, 본 발명에 따른 액정표시장치는 채널(54)을 ‘ㄹ’자 형상으로 형성함으로써 채널(54)의 폭을 크게 형성시켜 주기 위해 게이트 전극(36)의 폭이 넓게 형성된다. 따라서, 본 발명의 액정표시장치는 폭이 넓은 게이트 전극(36)을 형성하기 위한 포토레지스트 패턴을 넓게 형성할 수 있게 됨으로써 포토레지스트 패턴의 균일성이 향상된다. 이에 따라, 본 발명의 액정표시장치는 게이트 전극(36)의 단선을 방지할 수 있다.
도 6a 내지 도 6e는 도 4에 도시된 본 발명의 액정표시장치의 제조방법을 단계적으로 나타내는 평면도 및 단면도이다
도 6a를 참조하면, 기판(31) 상에 스퍼터링(sputtering) 등의 증착방법으로 알루미늄(Al) 또는 구리(Gu) 등의 게이트 금속을 증착한 후 패터닝함으로써 게이트 라인(32) 및 게이트 전극(36)이 형성된다.
도 6b를 참조하면, 게이트 라인(32) 및 게이트 전극(36)을 덮는 게이트 절연막(42)이 PECVD(Plasma Enhanced Chemical Vapor Deposition)으로 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx) 등의 절연물질을 기판(31) 상에 전면 증착함으로써 형성된다. 그리고, 게이트 절연막(42) 상에 불순물이 도핑되지 않은 비정질 실리콘과 N형 또는 P형 불순물이 고농도로 도핑된 비정질 실리콘을 순차로 화학 기상 증착방법(Chemical Vapor Deposition)으로 증착한 후 패터닝함으로써 활성층(44) 및 오믹접촉층(46)이 형성된다.
삭제
삭제
도 6c를 참조하면, 게이트 절연막(42) 상에 화학 기상 증착방법 또는 스퍼터링으로 크롬(Cr) 또는 몰리브덴(Mo) 등의 데이터 금속을 증착한 후 패터닝함으로써 데이터 라인(34), 소스 및 드레인 전극(38, 40)이 형성된다. 소스 전극(38)과 드레인 전극(40)은 마주보는 면 사이에서 서로 엇갈리도록 돌출되는 돌출부를 가지도록 형성된다.
소스 및 드레인 전극(38, 40)의 패터닝시 게이트 전극(36)과 대응하는 부분의 오믹접촉층(46)도 함께 패터닝되어 활성층(44)을 노출시킴으로써 소스 및 드레인 전극(38, 40) 사이에 게이트 전극(36)과 대응하는 부분에 채널(54)이 형성된다. 채널(54)은 드레인 전극(40)과 소스 전극(38)의 형상에 의하여‘ㄹ’자 형상으로 형성된다.
소스 및 드레인 전극(38, 40)의 패터닝시 게이트 전극(36)과 대응하는 부분의 오믹접촉층(46)도 함께 패터닝되어 활성층(44)을 노출시킴으로써 소스 및 드레인 전극(38, 40) 사이에 게이트 전극(36)과 대응하는 부분에 채널(54)이 형성된다. 채널(54)은 드레인 전극(40)과 소스 전극(38)의 형상에 의하여‘ㄹ’자 형상으로 형성된다.
도 6d를 참조하면, 데이터 라인(34), 소스 및 드레인 전극(38, 40)을 덮으며 드레인 전극(40)의 일부를 노출시키는 접촉홀(50)을 가지는 보호층(48)이 게이트 절연막(42) 상에 전면 증착한 후 패터닝함으로써 형성된다. 이때, 보호층(48)의 재료로는 질화 실리콘(SiNx) 및 산화 실리콘(SiOx) 등의 무기절연물질 또는 아크릴계 유기 화합물, 테프론, BCB, 사이토프(cytop) 또는 PFCB 등의 유기 절연물질이 사용된다.
보다 상세히 설명하면, 'ㄹ'모양의 포토 레지스트 패턴을 마스크로 사용하여 금속 박막을 오믹접촉층(46)이 노출되도록 습식식각하여 소스 및 드레인전극(38)(40)을 형성한다. 그리고, 계속해서, 포토 레지스트 패턴을 마스크로 사용하여 오믹접촉층(46)의 노출된 부분을 활성층(44)이 노출되도록 건식 식각한다. 이 때, 오믹접촉층(46)은 포토 레지스트 패턴의 측면에 일치되게 식각되는데, 식각되지 않고 잔류하는 오믹접촉층(46)사이의 게이트전극(36)과 대응하는 부분의 활성층(44)은 채널(54)이 된다.
상기에서 채널(54)은 'ㄹ'자 모양으로 형성되므로 게이트전극(36)의 폭이 넓어지고 소스전극(38)은 두 개가 된다. 그래서 채널(54)의 폭이 넓어지고 게이트전극(36)과 데이터 라인(34)이 중첩되는 면적이 작아지게 될 뿐만 아니라 기생용량 Cgs값이 작아지게 되고 개구율은 높아진다.
이 후, 남은 포토 레지스트 패턴을 제거한다. 그리고, 게이트절연층(42)상에 소스 및 드레인전극(38)(40)을 덮도록 보호층(48)을 형성한다. 상기에서 보호층(48)은 질화실리콘 또는 산화실리콘등의 무기절연물질 또는 아크릴계(acryl)유기화합물, 테프론(Teflon), BCB(benzocyclobutene), 사이토프(cytop) 또는 PFCB(perfluorocyclobutane)등의 유전상수가 작은 유기절연물로 형성된다.
도 6e를 참조하면, 보호층(48) 상에 투명 전도성 물질인 ITO, IZO, ITZO 중 어느 하나를 증착한 후 패터닝함으로써 접촉홀(50)을 통하여 드레인 전극(40)과 접속된 화소 전극(52)이 형성된다.
상술한 바와 같이, 본 발명에 따른 액정표시장치 및 그 제조방법은 마주보는 면 사이에서 서로 엇갈리는 돌출부가 형성된 소스 전극과 드레인 전극을 구비함으로써 소스 전극과 드레인 전극 사이에 ‘ㄹ’형상의 채널이 형성된다. 따라서, 본 발명의 액정표시장치 및 그 제조방법은 채널을 ‘ㄹ’자로 형성함으로써 채널의 폭을 크게 형성시켜 주기 위해 게이트 전극의 폭이 넓게 형성된다. 이에 따라, 폭이 넓은 게이트 전극을 형성하기 위한 포토레지스트 패턴을 넓게 형성할 수 있게 됨으로써 포토레지스트 패턴의 균일성이 향상되며, 게이트 전극의 단선을 방지할 수 있다.
또한, 본 발명에 따른 액정표시장치 및 그 제조방법은 게이트 전극과 데이터 라인과의 중첩되는 면적이 작아짐에 따라 기생 용량값(Cgs)이 작아지게 된다. 이에 따라, 플리커 및 잔상 등의 현상을 방지할 수 있어 고화질을 구현할 수 있다.
뿐만 아니라, 본 발명에 따른 액정표시장치 및 그 제조방법은 채널 폭(W)/채널 길이(L)의 값이 증가되어 TFT의 온 전류가 증가되고 스위칭 타임이 줄어든다. 이로 인해, 구동 전압에 의한 반응속도가 빨라져 대면적화에 적용될 수 있다.
나아가, 높은 온 전류와 구동 전압에 의한 빠른 반응속도를 요구하는 강유전성 액정(FLC) 모드에도 적용될 수 있다.
또한, 본 발명에 따른 액정표시장치 및 그 제조방법은 게이트 전극과 데이터 라인과의 중첩되는 면적이 작아짐에 따라 기생 용량값(Cgs)이 작아지게 된다. 이에 따라, 플리커 및 잔상 등의 현상을 방지할 수 있어 고화질을 구현할 수 있다.
뿐만 아니라, 본 발명에 따른 액정표시장치 및 그 제조방법은 채널 폭(W)/채널 길이(L)의 값이 증가되어 TFT의 온 전류가 증가되고 스위칭 타임이 줄어든다. 이로 인해, 구동 전압에 의한 반응속도가 빨라져 대면적화에 적용될 수 있다.
나아가, 높은 온 전류와 구동 전압에 의한 빠른 반응속도를 요구하는 강유전성 액정(FLC) 모드에도 적용될 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
Claims (10)
- 기판 상에 형성된 게이트 라인 및 상기 게이트 라인에 연결된 게이트 전극과;상기 게이트 라인 및 상기 게이트 전극을 덮도록 상기 기판 상에 형성된 게이트 절연막과;상기 게이트 절연막 상에 형성된 반도체층과;상기 게이트 라인과 교차되게 형성된 데이터 라인과;상기 데이터 라인으로부터 돌출된 2개 이상의 돌출부를 갖는 소스 전극 및, 상기 소스 전극과 마주하고 소스 전극의 돌출부와 엇갈리도록 배치된 2개 이상의 돌출부를 갖는 드레인 전극과;상기 소스 및 드레인 전극을 덮도록 상기 게이트 절연막 상에 형성된 보호층과;상기 보호층 상에 형성된 화소 전극을 구비하고,상기 반도체층은 상기 소스 및 드레인 전극의 마주하는 면과 면 사이를 따라 형성된‘ㄹ’자의 채널을 가지며,상기‘ㄹ’자 전체는 상기 게이트 전극에 중첩되고,상기 데이터 라인 방향을 따르는 상기 채널의 길이(L)는 4㎛ 내지 6㎛이고,상기‘ㄹ’자 형태를 따르는 상기 채널의 폭(W)은 50㎛ 이상인 것을 특징으로 하는 액정표시장치.
- 삭제
- 제 1 항에 있어서,상기 반도체층은,상기 게이트 절연막 상에 형성되는 활성층과;상기 활성층 상에 형성되며 상기 채널과 대응하는 ‘ㄹ’자 형태의 홀이 형성되는 오믹접촉층을 구비하는 것을 특징으로 하는 액정표시장치.
- 삭제
- 삭제
- 기판 상에 게이트 라인 및 상기 게이트 라인에 연결된 게이트 전극을 형성하는 단계와;상기 게이트 라인 및 상기 게이트 전극을 덮도록 상기 기판 상에 게이트 절연막을 형성하는 단계와;상기 게이트 절연막 상에 반도체층을 형성하는 단계와;상기 반도체층 상에 상기 게이트 라인과 교차되는 데이터 라인과, 상기 데이터 라인으로부터 돌출된 2개 이상의 돌출부를 갖는 소스 전극과, 상기 소스 전극에 마주하고 소스 전극의 돌출부와 엇갈리도록 배치된 2개 이상의 돌출부를 갖는 드레인 전극을 형성하는 단계와;상기 소스 및 드레인 전극의 마주하는 면과 면 사이의 상기 반도체층을 패터닝하여‘ㄹ’자의 채널을 형성하는 단계와;상기 소스 및 드레인 전극을 덮도록 상기 게이트 절연막 상에 보호층을 형성하는 단계와;상기 보호층 상에 화소 전극을 형성하는 단계를 포함하고,상기‘ㄹ’자 전체는 상기 게이트 전극에 중첩되고,상기 데이터 라인 방향을 따르는 상기 채널의 길이(L)는 4㎛ 내지 6㎛이고,상기‘ㄹ’자 형태를 따르는 상기 채널의 폭(W)은 50㎛ 이상인 것을 특징으로 하는 액정표시장치의 제조방법.
- 삭제
- 제 6 항에 있어서,상기 반도체층은,상기 게이트 절연막 상에 활성층 및;상기 활성층 상에 상기 채널과 대응하는 ‘ㄹ’자 형태의 홀을 갖는 오믹접촉층을 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
- 삭제
- 삭제
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000087051A KR100776514B1 (ko) | 2000-12-30 | 2000-12-30 | 액정표시장치 및 그 제조방법 |
| US09/893,976 US7053408B2 (en) | 2000-12-30 | 2001-06-29 | Liquid crystal display device having enlarged channel region and fabricating method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000087051A KR100776514B1 (ko) | 2000-12-30 | 2000-12-30 | 액정표시장치 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020058917A KR20020058917A (ko) | 2002-07-12 |
| KR100776514B1 true KR100776514B1 (ko) | 2007-11-16 |
Family
ID=19704088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000087051A KR100776514B1 (ko) | 2000-12-30 | 2000-12-30 | 액정표시장치 및 그 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7053408B2 (ko) |
| KR (1) | KR100776514B1 (ko) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100475108B1 (ko) * | 2001-12-22 | 2005-03-10 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그 제조 방법 |
| US7858451B2 (en) * | 2005-02-03 | 2010-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device, semiconductor device and manufacturing method thereof |
| CN100461432C (zh) * | 2006-11-03 | 2009-02-11 | 北京京东方光电科技有限公司 | 一种薄膜晶体管沟道结构 |
| CN100592181C (zh) * | 2007-05-30 | 2010-02-24 | 北京京东方光电科技有限公司 | 一种可修复的像素结构 |
| KR102326555B1 (ko) * | 2015-04-29 | 2021-11-17 | 삼성디스플레이 주식회사 | 표시장치 |
| CN110098259A (zh) * | 2019-04-10 | 2019-08-06 | 深圳市华星光电技术有限公司 | 非晶硅薄膜晶体管及其制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6451663A (en) * | 1987-08-24 | 1989-02-27 | Seiko Epson Corp | Thin film transistor |
| JPH0224631A (ja) * | 1988-07-13 | 1990-01-26 | Seikosha Co Ltd | 薄膜トランジスタアレイ |
| JPH0258030A (ja) * | 1988-08-24 | 1990-02-27 | Hitachi Ltd | 液晶表示装置 |
| JPH09251171A (ja) * | 1996-03-15 | 1997-09-22 | Toshiba Electron Eng Corp | 液晶表示装置およびその製造方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2585167B1 (fr) * | 1985-07-19 | 1993-05-07 | Gen Electric | Structures conductrices redondantes pour affichages a cristaux liquides commandes par des transistors a effet de champ en couche mince |
| ATE135496T1 (de) * | 1990-03-27 | 1996-03-15 | Canon Kk | Dünnschicht-halbleiterbauelement |
| EP0449585B1 (en) * | 1990-03-27 | 1996-09-18 | Canon Kabushiki Kaisha | Thin film semiconductor device |
| JPH0864824A (ja) * | 1994-08-24 | 1996-03-08 | Toshiba Corp | 薄膜トランジスタおよびその製造方法 |
| US5777703A (en) * | 1994-09-30 | 1998-07-07 | Sanyo Electric Co., Ltd. | Active matrix type liquid crystal display apparatus with a projection part in the drain line |
| US5789791A (en) * | 1996-08-27 | 1998-08-04 | National Semiconductor Corporation | Multi-finger MOS transistor with reduced gate resistance |
| KR100439944B1 (ko) * | 1998-12-10 | 2004-11-03 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터형광감지센서,센서박막트랜지스터와그제조방법 |
| JP2001051294A (ja) * | 1999-08-05 | 2001-02-23 | Internatl Business Mach Corp <Ibm> | 高精細ｔｆｔ液晶表示装置 |
| WO2001017029A1 (en) * | 1999-08-31 | 2001-03-08 | E Ink Corporation | Transistor for an electronically driven display |
-
2000
- 2000-12-30 KR KR1020000087051A patent/KR100776514B1/ko active IP Right Grant
-
2001
- 2001-06-29 US US09/893,976 patent/US7053408B2/en not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6451663A (en) * | 1987-08-24 | 1989-02-27 | Seiko Epson Corp | Thin film transistor |
| JPH0224631A (ja) * | 1988-07-13 | 1990-01-26 | Seikosha Co Ltd | 薄膜トランジスタアレイ |
| JPH0258030A (ja) * | 1988-08-24 | 1990-02-27 | Hitachi Ltd | 液晶表示装置 |
| JPH09251171A (ja) * | 1996-03-15 | 1997-09-22 | Toshiba Electron Eng Corp | 液晶表示装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7053408B2 (en) | 2006-05-30 |
| KR20020058917A (ko) | 2002-07-12 |
| US20020085139A1 (en) | 2002-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100456151B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| US8497507B2 (en) | Array substrate for liquid crystal display device and method of fabricating the same | |
| US20060132693A1 (en) | Method for fabricating an array substrate for IPS mode liquid crystal display device | |
| US7125757B2 (en) | Method of manufacturing an array substrate for a liquid crystal display device | |
| US6970209B2 (en) | Thin film transistor array substrate for a liquid crystal display and method for fabricating the same | |
| KR20030004871A (ko) | 액정표시장치의 어레이 기판 및 그의 제조방법 | |
| KR20040095045A (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| US6853405B2 (en) | Method of fabricating liquid crystal display | |
| KR100870522B1 (ko) | 액정표시소자 및 그 제조방법 | |
| KR20040031370A (ko) | 액정표시패널 및 그 제조방법 | |
| KR20040016489A (ko) | 액정표시소자 및 그 제조방법 | |
| KR101157222B1 (ko) | 수평 전계 인가형 액정 표시 패널 및 그 제조 방법 | |
| KR101320651B1 (ko) | 수평 전계 인가형 액정표시패널의 제조방법 | |
| KR100776514B1 (ko) | 액정표시장치 및 그 제조방법 | |
| US7737446B2 (en) | Thin films transistor array substrate and fabricating method thereof | |
| KR101236511B1 (ko) | 수평 전계형 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100679100B1 (ko) | 수평 전계 인가형 액정 표시 패널 및 그 제조방법 | |
| KR20060131316A (ko) | 수평 전계 인가형 액정 표시 패널 및 그 제조방법 | |
| US20040070698A1 (en) | Liquid crystal display device and method of fabricating the same | |
| KR100443829B1 (ko) | 액정표시소자용 어레이기판 및 그 제조방법 | |
| KR101097675B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| KR100773239B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR20080055093A (ko) | 박막 트랜지스터 기판 및 그 제조방법 | |
| KR101001453B1 (ko) | 박막트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR100904268B1 (ko) | 액정표시소자 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| G170 | Publication of correction | ||
| FPAY | Annual fee payment |
Payment date: 20120928 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20130930 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20141021 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20151028 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20161012 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20171016 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20181015 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20191015 Year of fee payment: 13 |