KR0185918B1

KR0185918B1 - 동기신호 오류정정을 통한 데이타의 s/p변환방법 및 장치

Info

Publication number: KR0185918B1
Application number: KR1019950003884A
Authority: KR
Inventors: 김병수
Original assignee: 김광호; 삼성전자주식회사
Priority date: 1995-02-27
Filing date: 1995-02-27
Publication date: 1999-04-15
Also published as: CN1142111A; JP3021345B2; US5796794A; JPH08265169A; CN1079979C; KR960032412A

Abstract

본 발명은 SD-VCR에서의 기록 재생시 채널 복조(Channel Demodulation)를 위한 데이타의 S/P(Serial to Parallel) 변환 방법 및 장치에 관한 것으로서, 특히 S/P 변환시 변환의 기준이 되는 동기신호(Sync. Signal) 검출시 오류가 발생할 때 이를 정정할 수 있는 기능을 구비한 「동기신호 오류 정정을 통한 데이타의 S/P 변환 방법 및 그 장치」에 관한 것으로 동기신호 재생상의 오류를 정정하기 위해서 본 발명에서는 올바른 동기 신호를 확인하여 동기신호 인에이블 펄스를 출력하는 참-동기신호 확인부; 동기신호 인에이블 펄스에 의하여 잘못된 동기신호라고 확인된 동기신호를 제거하는 거짓-동기신호 제거부; 및 동기신호가 재생되지 않은 경우에 동기신호가 재생되어야 할 위치에 동기신호를 심어주는 의사-동기신호 삽입부를 포함하고 있다.

Description

동기신호 오류 정정을 통한 데이타의 S/P 변환 방법 및 장치.

제1도는 종래의 기술에 의한 데이타의 S/P 변환 장치의 블럭도.

제2도는 데이타의 S/P 변환시 발생할 수 있는 동기신호 오류의 유형을 설명하는 도면.

제3도는 본 발명인 동기신호 오류 정정을 통한 데이타의 S/P 변환 방법 및 장치의 제1실시예를 나타내는 블럭도.

제4도는 본 발명인 동기신호 오류 정정을 통한 데이타의 S/P 변환 방법 및 장치의 제2실시예를 나타내는 블럭도.

제5도는 제3도 및 제4도에서의 참-동기신호 확인부의 바람직한 실시예의 상세 블럭도.

제6도는 제5도의 참-동기신호 확인부에서 출력하는 동기신호 인에이블 펄스의 유형을 설명하는 도면.

* 도면의 주요부분에 대한 부호의 설명

10 : 동기신호 검출부 11 : 동기신호 확인부

12 : 동기신호 인에이블 펄스 발생부 20 : 병렬 클럭 발생부

30 : S/P 변환부 40 : 참-동기신호 확인부

50 : 거짓-동기신호 제거부 60 : 의사-동기신호 삽입부

70 : 병렬-동기신호 검출부

본 발명은 SD-VCR에서의 기록 재생시 채널 복조(Channel Demodulation)를 위한 데이타의 S/P(Serial to Parallel) 변환 방법 및 장치에 관한 것으로서, 특히 S/P 변환시 변환의 기준이 되는 동기신호(Sync. Signal) 검출시 오류가 발생할 때 이를 정정할 수 있는 기능을 구비한 「동기신호 오류 정정을 통한 데이타의 S/P 변환 방법 및 그 장치」에 관한 것이다.

반도체 기술의 발달과 더불어 음향신호 뿐만 아니라 대역폭이 넓은 영상신호에서도 디지탈 신호처리가 가능하게 되었으며, 기록매체와 기록기술이 향상됨에 따라 디지탈 신호처리에 의한 가정용 VCR의 출현이 가능하게 되었다.

따라서 여러 제조사에서는 각자의 포맷과 기술로 가정용 디지탈 VCR을 만들기에 이르렀고, 각 제조사들이 서로 호환이 가능한 통일된 포맷을 협의하게 되었으며 이를 표준 디지탈 VCR(이하에서 SD-VCR) 이라고 한다.

이러한 SD-VCR의 포맷에 의하면, 영상신호나 음향신호의 데이타를 테이프에 기록하기 전에, 오류의 발생을 줄이기 위한 오류 정정 코딩(Error Correction Coding)과 채널변조를 실시한다.

지금까지 개발된 채널변조의 방법은 여러가지가 있지만 SD-VCR에서는 24/25변조 방식을 사용한다. 24/25변조는 오류 정정 코딩되어 나오는 3바이트(24비트)의 데이타에 1비트를 삽입하여 25비트로 변환하는 방법인데, 삽입되는 1비트의 데이타는 조건에 따라 '0' 이나 '1'이 선택된다(미국특허 제5,142,421 참조).

변조된 데이타들은 SD-VCR의 포맷에 따라 직렬로 변환되어 비트스트림상태로 테입에 기록되는데, 재생시에는 이러한 직렬데이타(Serial Data)를 병렬데이타(Parallel Data)로 변환(이하에서 S/P 변환 이라함) 해주어야만 24/25변조의 역과정인 25/24복조의 과정을 행할 수 있다.

이러한 S/P 변환시 연속해서 나오는 비트스트림 가운데 병렬로 변환하게 하는 기준은 직렬데이타의 비트스트림중 '동기신호(Sync.)' 이며, 이러한 동기신호를 재생시킨후 재생된 동기신호와 직렬클럭으로부터, 직렬클럭이 25분주된 병렬클럭이 만들어지고, 이러한 병렬클럭에 의하여 직렬데이타가 S/P 변환되어 25비트 단위의 병렬데이타가 된 후, 이러한 병렬데이타가 25/24 복조과정을 거치는 것이다.

한편, 데이타는 테입에 기록될 때 수반되는 자기변환, 고속의 회전, 테입의 진행 등의 여러가지 원인에 의해 여러가지 오류가 생길 수 있고 이러한 오류에 의하여 동기신호가 잘못 재생될 수 있는데, 이러한 동기신호 오류는 SD-VCR 데이타의 재생에 치명적인 영향을 주게 된다.

SD-VCR의 데이타 기록 포맷과 SD-VCR 포맷에 따른 데이타의 S/P 변환을 살펴본다.

음향신호나 영상신호의 데이타는 24/25 변조후에 41.85 MHz의 직렬클럭에 의하여 각각 트랙상의 음향신호 섹터와 영상신호 섹터에 비트스트림의 상태로 기록된다.

각 섹터는 선동기신호(Pre-Sync.)로 시작되며, 그 뒤로 50비트 간격의 선동기신호(Pre-Sync.)가 2회 반복되며, 그 뒤로 50비트후에 최초의 동기신호가 오고 그 뒤로는 750비트 간격으로 동기신호가 이어진다.

즉, 동기신호에서 다음 동기신호까지의 데이타의 크기(동기신호의 크기 포함)를 말하는 데이타동기블럭(Data Sync. Block)은 750비트이다.

상기한 바와 같은 SD-VCR의 포맷에 따른 데이타의 S/P 변환을 살펴보면, 동기신호를 기준으로 병렬클럭(직렬클럭이 25분주된 것임 즉, 병렬클럭의 주파수는 41.85/25 MHz)으로 데이타를 병렬화하고, 그 결과 750비트의 데이타동기블럭은 25비트단위로 병렬화된 데이타 30세트가 되는 것이다.

먼저, 종래의 기술에 의한 데이타의 S/P 변환 장치를 설명하기로 한다. 제1도는 종래의 기술에 의한 데이타의 S/P 변환 장치의 블럭도이다.

제1도를 참조하여 종래의 기술을 설명하면, 동기신호검출부(10)에서는 비트스트림 상태로 재생된 직렬데이타로부터 동기신호를 검출하고, 병렬클럭발생부(20)에서는 검출된 각 동기신호를 기준으로 직렬클럭을 25분주하여 병렬클럭을 만들어내고, S/P 변환부(30)에서는 직렬클럭이 25분주된 병렬클럭에 의하어 직렬데이타를 25비트씩 병렬데이타로 변환시키고, 변화된 병렬데이타는 25/24 복조과정을 거치게 된다.

그러나, 상기와 같은 종래의 기술에 의한 데이타의 S/P 변환 방식에 의하면 동기신호의 재생시 발생할 수 있는 오류를 정정 할 수 없기 때문에 데이타의 S/P 변환의 기준이 되는 동기신호에 오류가 생길 경우에 데이타의 S/P 변환에 있어서 치명적인 영향을 미치는 단점이 있다.

제2도는 데이타의 S/P 변환시 발생할 수 있는 동기신호 오류의 유형을 설명하는 도면으로서, (a)도는 테입에 기록된 동기신호 자체에 오류가 생겨서 재생되어야 할 동기신호가 동기신호로서 재생되지 않는 경우이고, (b)도는 데이타상에 오류가 생기는등 여타 요인에 의해 동기신호가 아닌 신호가 동기신호로 잘못 재생되는 경우이다.

제 2-(a)도의 경우는, 트랙상에 규칙적으로 심어지는 동기신호(로 표시됨)중 도면상에 화살표로 표시된 두번째 동기신호 자체에 이상이 생겨서 이 부분에서 재생되어야할 동기신호가 재생되지 않는 경우이다.

제 2-(b)도의 경우는, 트랙상에 규칙적으로 심어지는 동기신호(로 표시됨) 사이의 데이타에 이상이 생겨서(도면상에 화살표로 표시됨) 잘못된 데이타가 동기신호로 오인되어 동기신호 사이에 거짓-동기신호(거짓-Sync.)가 검출되는 경우이다.

한편, 종래의 기술에 의한 데이타의 S/P 변환 방법에 의하면, 제2도에서 보이는 바와 같은 동기신호 오류에 대하여 이를 정정해주는 기능이 없기 때문에 데이타의 S/P 변환에 있어서 문제가 있었다.

본 발명은 이러한 단점을 개선하고자 하는 것으로, 본 발명의 목적은 재생되어야할 동기신호가 동기신호로서 재생되지 않는 경우(제 2-(a)도의 경우)와 동기신호가 아닌 신호가 동기신호로서 재생되는 경우(제 2-(b)도의 경우)에 동기신호 오류를 정정하여 데이타의 S/P 변환을 올바르게 할 수 있게 하는데 있다.

이러한 목적을 달성하기 위해서, 본 발명에 의한 데이타의 S/P 변환 방법 및 장치에서는, 올바른 동기신호를 확인하여 동기신호 인에이블 펄스를 출력하는 참-동기신호 확인부; 동기신호 인에이블 펄스에 의하여 잘못된 동기신호라고 확인된 동기신호를 제거하는 거짓-동기신호 제거부; 및 동기신호가 재생되지 않은 경우에 동기신호가 재생되어야 할 위치에 동기신호를 심어주는 의사-동기신호 삽입부를 포함하고 있다.

본 발명에 의하면, 참-동기신호 확인부에 의하여 잘못된 동기신호라고 판명된 동기신호를 거짓-동기신호 제거부에서 제거함으로써 상기 제 2도-(b)의 경우의 동기신호 오류를 정정하고, 의사-동기신호 삽입부에서 재생되어야할 동기신호를 심어줌으로써 상기 제 2-(a)의 경우의 오류를 정정하게 된다.

본 발명에서 의사-동기신호 삽입부에 의한 동기신호의 삽입은 첫째, 데이타의 S/P 변환전에 동기신호를 삽입하는 방법(제1실시예)와 둘째, 데이타의 S/P 변환 후에 병렬화된 데이타에서 동기신호를 검출하여(이하에서 병렬화된 데이타상의 동기신호를 병렬동기신호 라 함) 재생되지 않은 병렬동기신호를 심어주는 방법(제2실시예)이 있다.

제3도는 본 발명에 의한 동기신호 오류 정정을 통한 방법 및 장치의 제1실시예를 나타내는 블럭도로서, 본 발명의 제1실시예에서는 의사-동기신호 삽입부에 의한 동기신호의 삽입이 데이타의 S/P 변환 전에 수행되는 경우이다.

참-동기신호 확인부(40)에서 직렬데이타를 입력받아 직렬클럭에 의하여 동기신호를 검출하고, 동기신호중에서 참-동기신호를 확인할 수 있게 하는 동기신호 인에이블 펄스(Sync. Enable Pulse)를 출력한다.

거짓-동기신호 제거부(50)에서는 동기신호 인에이블 펄스에 의거하여 데이타의 오류에 의하여 동기신호로 오인된 거짓-동기신호를 제거한다.

의사-동기신호 삽입부(60)에서는 재생되어야 할 동기신호가 재생되지 않는 부분에 동기신호를 삽입하여 동기신호 오류 정정이 완료된 완전한 동기신호를 출력한다.

병렬클럭 발생부(20)에서는 동기신호 오류 정정이 완료된 완전한 동기신호를 기준으로 직렬클력이 25분주된 병렬클럭을 발생시킨다.

S/P 변환부(30)에서는 병렬클럭 발생부(20)로부터의 병렬클럭에 의하여 직렬데이타를 병렬화시킨다.

상기와 같은 작동에 의하면, 직렬데이타에서 각 동기신호당 750비트인 데이타동기신호블럭이 25비트단위로 병렬화되어 각 동기신호당 30세트(25×30=750)의 병렬데이타가 출력된다.

제4도는 본 발명에 의한 동기신호 오류 정정을 통한 방법 및 장치의 제2실시예를 나타내는 블럭도로서, 본 발명의 제2실시예에서는 의사-동기신호 삽입부에 의한 동기신호의 삽입이 데이타의 S/P 변환 후에 수행되는 경우이다.

본 발명의 제2실시예에서는 거짓-동기신호 제거부(50)로부터 츨력되는 동기신호가 의사-동기신호 삽입부(60)를 거치지 않고 바로 병렬클럭 발생부(60)로 입력된다.

거짓-동기신호 제거부(50)로부터 출력되는 동기신호는 동기신호 재생상의 오류가 완전히 정정되지는 아니한 동기신호로서, 이러한 동기신호에는 동기신호가 재생되어야 할 부분에서 동기신호가 재생되지 않는 오류가 있을 수 있다.

병렬클럭 발생부(20)에서는 거짓-동기신호 제거부(50)로부터 출력된 상기한 바와 같은 불완전한 동기신호를 기준으로 직렬클럭이 25분주된 병렬클럭을 발생시킨다.

본 발명의 제2실시예에서는 병렬클럭 발생부(20)로 입력된 동기신호에는 동기신호가 재생되어야 할 부분에서 동기신호가 재생되지 않는 오류가 있을 수 있는 불완전한 동기신호이기 때문에 S/P 변환부(30)의 출력 또한 완전한 것이 아니다.

예를 들어, 병렬클럭 발생부(20)에 입력된 동기신호에서 동기신호가 재생되어야 할 부분에서 재생되지 않고 생략된 동기신호가 하나 있을 경우에는 S/P 변환부(30)의 출력은 하나의 병렬동기신호에 25비트의 병렬데이타가 60세트인 경우가 발생하게 되는 것이다.

따라서, 본 발명의 제2실시예에서는 S/P 변환부(30)로부터 출력된 병렬데이타로부터 병렬동기신호를 검출하여 생략된 병렬동기신호를 삽입해준다. 그 과정은 다음과 같다.

병렬동기신호 검출기(70)에서 병렬클럭을 사용하여 S/P 변환부(30)로부터 출력된 병렬데이타로부터 병렬동기신호를 검출하고 의사-동기신호 삽입부(60)에서는 병렬클럭을 사용하여 병렬동기신호 검출부(70)로부터의 병렬데이타에 생략된 병렬동기신호를 삽입한다.

의사-동기신호 삽입부(60)에 의하여 생략된 병렬동기신호가 삽입된, 결과적인 병렬데이타는 각 병렬동기신호당 25비트의 병렬화된 데이타 30세트(25×30=750)를 가지게 되어 본 발명의 제1실시예에서의 결과와 동일하다.

한편, 이상에서 설명한 본 발명의 제1실시예와 제2실시예에서 참-동기신호를 확인하는 동기신호 인에이블 펄스(Sync. Enable Pulse)를 출력하는 참-동기신호 확인부(40)는 다양하게 구현될 수 있다. 본 명세서에서는 그중에서 바람직한 실시예를 설명한다.

제5도는 상기의 제3도 및 제4도의 참-동기신호 확인부(40)의 바람직한 실시예를 나타내는 도면이다.

제5도에 의하면, 참-동기신호 확인부(40)는 직렬클럭을 사용하여 직렬데이타로부터 동기신호를 검출하는 동기신호검출부(10); 검출된 동기신호를 판단하여 동기신호 인에이블 펄스 발생부(12)로부터 하여금 참-동기신호를 확인하는 동기신호 인에이블 펄스를 발생시키게 하는 동기신호확인부(11); 및 확인된 참-동기신호의 위치에 동기신호 인에이블 펄스를 발생시키는 동기신호 인에이블 펄스 발생부(12)로 구성되어 있다.

동기신호검출부(10)는 직렬클럭을 사용하여 비트스트림 형태의 직렬데이타로 부터 SD-VCR의 포맷에 따른 동기신호를 검출한다. 앞서 이미 설명한 바와 같이, SD-VCR 포맷에 따르면 검출되는 동기신호는 50비트 간격의 선동기신호와 750비트간격 의 동기신호들이다.

동기신호 확인부(11)에서는 검출된 동기신호들을 판단하여 동기신호 인에이블 펄스 발생부로 하여금 참-동기신호를 확인하는 동기신호 인에이블 펄스를 발생시키게 한다.

동기신호 확인부(11)에서 검출된 동기신호를 판단하는 기준은 다양하며 본 명세서에서는 여러가지 실시예중 가장 바람직한 실시예를 설명한다.

동기신호 확인부(11)에서는 먼저, 50비트 간격의 선동기신호를 확인한다. SD-VCR 포맷에서 설명한 바와 같이, 최초의 선동기신호로부터 50비트 간격으로 선동기신호가 한번 있고 그 뒤로 50비트 간격으로 동기신호가 오고 그 후로는 750비트 간격으로 동기신호가 반복되므로, 동기신호 확인부(11)에서는 최초의 선동기신호로부터 50비트 간격으로 두번의 동기신호(선동기신호와 동기신호)를 확인하고, 그 뒤로부터 750비트 간격으로 동기신호 인에이블 펄스를 발생하도록 한다.

만약 상기와 같이 50비트 간격의 선동기신호가 제대로 재생되지 않은 경우에는, 다음에 오는 동기신호중 750비트 간격으로 두개의 동기신호를 확인하여 그뒤로부터 750비트 간격으로 동기신호 인에이블 펄스를 발생하도록 한다.

동기신호 인에이블 펄스 발생부(12)에서는 동기신호 확인부(11)의 판단에 따라서 750비트 간격으로 동기신호 인에이블 펄스를 발생하는데, 동기신호 인에이블 펄스는 750비트 간격으로 오는 수비트의 윈도우의 형태로 만들어주게 된다.

제6도는 제5도의 참-동기신호 확인부에서 출력하는 동기신호 인에이블 펄스의 유형를 설명하는 도면이다.

제6도의 (a)의 경우는 동기신호 확인부(11)에서 최초의 선동기신호로부터 50비트 간격으로 두번의 동기신호(선동기신호와 동기신호)를 확인하는 경우로, 이 경우의 동기신호 인에이블 펄스(Sync. E.)는 선동기신호구간에서 High이고, 첫번째 동기신호에서 Low로 되고 그 뒤로부터 750비트 간격으로 High인 수비트의 윈도우가 반복된다.

제6도의 (b)의 경우는 50비트 간격의 선동기신호가 제대로 재생되지 않으므로 동기신호 확인부(11)가 다음에 오는 동기신호중 750비트 간격으로 두개의 동기신호를 확인하는 경우로 동기신호 인에이블 펄스(Sync. E.)는 최초의 선동기신호로부터 750비트 간격의 두번째 동기신호까지 High 이고 750비트 간격의 두번째 동기신호에서 Low로 떨어졌다가 그뒤로부터 750비트 간격으로 High인 수비트의 윈도우가 반복된다.

상기한 바와 같이 동기신호 인에이블 펄스를 발생시키면, 동기신호 인에이블 펄스가 High인 구간에 존재하는 동기신호가 「참-동기신호」이며 그외의 동기신호는 750비트 간격으로 존재하지 아니한 「거짓-동기신호」인 것이다.

상기한 바와 같은 방법에 의하여 참-동기신호 확인부(40)는 참-동기신호를 확인하는 동기신호 인에이블 펄스를 발생시키게 된다.

이상에서 설명한 본 발명에 의한 동기신호 오류 정정을 통한 데이타의 S/P 변환 방법 및 장치에 의하면, 재생되어야 할 동기신호가 동기신호로서 재생되지 않는 경우와 동기신호가 아닌 신호가 동기신호로서 재생되는 경우에 동기신호의 오류를 정정하여, 데이타의 S/P 변환의 기준이 되는 동기신호를 완전하게 재생하여 데이타를 S/P 변환함으로써 다음 단계인 25/24 복조과정이 올바르게 수행될 수 있게 한다.

Claims

(정정) 직렬데이타신호에 들어있는 동기신호들에 근거하여 SD-VCR 포맷에 따른 상기 직렬데이타신호를 직렬-병렬(S/P) 변환하는 방법에 있어서, 기설정된 포맷에 근거하여 상기 직렬데이타신호에 들어있는 동기신호를 검출하여 검출된 동기신호들 각각이 원래의 동기신호들 각각과 동일한 직렬데이타신호상의 위치를 갖는 참-동기신호인지를 개별적으로 확인하는 단계; 상기 참-동기신호 확인단계에 의하여 참-동기신호가 아닌 것으로 판명된 거짓-동기신호를 직렬데이타신호로부터 제거하는 단계; 및 상기 참-동기신호가 검출되지 않은 해당위치에 의사-동기신호를 삽입하는 단계를 포함하는 「동기신호 오류 정정을 통한 데이타의 S/P 변환 방법」.
(정정) 제1항에 있어서, 상기 참-동기신호 확인 단계는 상기 참-동기신호가 있어야 할 위치마다 일정폭을 갖는 동기신호 인에이블 펄스를 발생시키고, 이 동기신호 인에이블 펄스구간에 상기 검출된 동기신호들이 포함되는지의 여부에 따라 참-동기신호를 확인하는 것임을 특징으로 하는 「동기신호 오류 정정을 통한 데이타의 S/P 변환 방법」.
제2항에 있어서, 상기 동기신호 인에이블 펄스는 SD-VCR 포맷상의 선동기신호부(Pre-Sync.)를 확인하고 선동기신호부 이후로부터 750비트 간격으로 생기는 펄스인 것을 특징으로 하는 「동기신호 오류 정정을 통한 데이타의 S/P 변환 방법」.
제2항에 있어서, 상기 동기신호 인에이블 펄스는 SD-VCR 포맷상의 선동기신호부 이후에 있는 750비트 간격의 동기신호를 확인하고 확인된 동기신호 이후로부터 750비트 간격으로 생기는 펄스인 것을 특징으로 하는 「동기신호 오류 정정을 통한 데이타의 S/P 변환 방법」.
(정정) 제2항 내지 제4항중의 어느 한 항에 있어서, 상기 거짓-동기신호의 제거 단계는 상기 동기신호 인에이블 펄스에 의거하여 동기신호 인에이블 펄스구간 이외의 구간에서 발생하는 동기신호는 거짓-동기신호로 인식하여 제거하는 것임을 특징으로 하는 「동기신호 오류 정정을 통한 데이타의 S/P 변환 방법」.
(정정) 직렬데이타신호에 들어있는 동기신호들에 근거하여 SD-VCR 포맷에 따른 상기 직렬데이타신호를 직렬-병렬(S/P) 변환하는 장치에 있어서, 기설정된 포맷에 근거하여 상기 직렬데이타신호내에 들어있는 동기신호를 검출하여 검출된 동기신호들 각각이 원래의 동기신호들 각각과 동일한 직렬데이타신호상의 위치를 갖는 참-동기신호인지를 개별적으로 확인하는 참-동기신호 확인부; 상기 참-동기신호 확인부에서 참-동기신호가 아닌 것으로 판명된 거짓-동기신호를 직렬데이타신호로부터 제거하는 거짓-동기신호 제거부; 상기 거짓-동기신호가 제거된 동기신호 출력중에서 상기 참-동기신호가 재생되지 않은 해당위치에 의사-동기신호를 삽입하여 완전한 동기신호를 출력하는 의사-동기신호 삽입부; 상기 의사-동기신호 삽입부로부터 출력되는 직렬데이타신호내에 들어있는 동기신호들을 이용하여, 그 직렬데이타신호의 직렬-병렬전환을 위한 클럭신호를 발생하는 병렬클럭 발생부; 및 상기 클럭신호에 의하여 직렬데이타신호를 직렬-병렬전환하는 S/P 변환부를 포함하는 것임을 특징으로 하는 「동기신호 오류 정정을 통한 데이타의 S/P 변환 장치」.
(정정) 제6항에 있어서, 상기 참-동기신호 확인부는 기설정된 포맷에 근거하여 직렬데이타신호내에 들어있는 동기신호들을 검출하는 동기신호 검출부; 상기 동기신호검출부에 의해 검출된 동기신호들간의 간격과 기설정된 포맷에 따른 간격간의 비교결과에 근거하여, 상기 검출된 동기신호들이 참-동기신호인지를 확인하는 동기신호 확인부; 및 상기 확인된 참-동기신호의 위치에 근거하여, 일정폭을 갖는 동기신호 인에이블 펄스를 원래의 동기신호들이 놓인 위치마다 발생하는 동기신호 인에이블 펄스 발생부를 포함하고 있는 것임을 특징으로 하는 「동기신호 오류 정정을 통한 데이타의 S/P 변환 장치」
제7항에 있어서, 상기 동기신호 확인부에 의한 참-동기신호 확인은 검출된 동기신호중 SD-VCR 포맷상의 선동기신호부(Pre-Sync.)를 먼저 확인하고 선동기신호부 이후로 750비트 간격으로 생기는 동기신호를 참-동기신호로 확인하는 것임을 특징으로 하는 「동기신호 오류 정정을 통한 데이타의 S/P 변환 장치」.
제7항에 있어서, 상기 동기신호 확인부에 의한 참-동기신호 확인은 SD-VCR 포맷상의 선동기신호부 이후로 750비트 간격의 동기신호를 먼저 확인하고 확인된 동기신호 이후로부터 750비트 간격으로 생기는 동기신호를 참-동기신호로 확인하는 것임을 특징으로 하는 「동기신호 오류 정정을 통한 데이타의 S/P변환 장치」.
(정정) 제7항 내지 제9항중의 어느 한 항에 있어서, 상기 거짓-동기신호 제거부는 참-동기신호 확인부의 상기 동기신호 인에이블 펄스에 의거하여 동기신호 인에이블 펄스구간 이외의 구간에서 발생하는 동기신호는 거짓-동기신호로 인식하여 제거하는 것임을 특징으로 하는 「동기신호 오류 정정을 통한 데이타의 S/P 변환 장치」.
(정정) 직렬데이타신호에 들어있는 동기신호들에 근거하여 SD-VCR 포맷에 따른 상기 직렬데아타신호를 직렬-병렬(S/P) 변환하는 장치에 있어서, 기설정된 포맷에 근거하여 상기 직렬데이타신호내에 들어있는 동기신호를 검출하여 검출된 동기신호들 각각이 원래의 동기신호들 각각과 동일한 직렬데이타신호상의 위치를 갖는 참-동기신호인지를 개별적으로 확인하는 참-동기신호 확인부; 상기 참-동기신호 확인부에서 참-동기신호가 아닌 것으로 판명된 거짓-동기신호를 직렬데이타신호로부터 제거하는 거짓-동기신호 제거부; 상기 거짓-동기신호 제거부로부터 출력되는 직렬데이타신호내에 들어있는 동기신호들을 이용하여, 그 직렬데이타신호의 직렬-병렬변환을 위한 클럭신호를 발생하는 병렬클럭 발생부; 상기 클럭신호에 의하여 직렬데이타신호를 직렬-병렬변환하는 S/P 변환부; 상기 S/P 변환부의 출력인 병렬데이타에서 참-동기신호들을 검출하는 병렬동기신호 검출부; 및 상기 병렬동기신호 검출부의 출력인 병렬동기신호로부터 검출되지 않은 참-동기신호를 판단하여, 상기 참-동기신호가 검출되지 않은 병렬데이타신호내의 해당위치에 의사동기신호를 삽입하여 완전한 병렬데이타를 출력하는 의사-동기신호 삽입부를 포함하는 것임을 특징으로 하는 「동기신호 오류 정정을 통한 데이타의 S/P 변환 장치」.
(정정) 제10항에 있어서, 상기 참-동기신호 확인부는 기설정된 포맷에 근거하여 직렬데이타신호내에 들어있는 동기신호들을 검출하는 동기신호 검출부; 상기 동기신호 검출부에 의해 검출된 동기신호들간의 간격과 기설정된 포맷에 따른 간격간의 비교결과에 근거하여, 상기 검출된 동기신호들이 참-동기신호인지를 확인하는 동기신호 확인부; 및 상기 확인된 참-동기신호의 위치에 근거하여, 일정폭을 갖는 동기신호 인에이블 펄스를 원래의 동기신호들이 놓인 위치마다 발생하는 동기신호 인에이블 펄스 발생부를 포함하고 있는 것임을 특징으로 하는 「동기신호 오류 정정을 통한 데이타의 S/P 변환 장치」.
제12항에 있어서, 상기 동기신호 확인부에 의한 참-동기신호 확인은 검출된 동기신호중 SD-VCR 포맷상의 선동기신호부(Pre-Sync.)를 먼저 확인하고 선동기신호부 이후로 750비트 간격으로 생기는 동기신호를 참-동기신호로 확인하는 것임을 특징으로 하는 「동기신호 오류 정정을 통한 데이타의 S/P 변환 장치」.
제12항에 있어서, 상기 동기신호 확인부에 의한 참-동기신호 확인은 SD-VCR 포맷상의 선동기신호부 이후로 750비트 간격의 동기신호를 먼저 확인하고 확인된 동기신호 이후로부터 750비트 간격으로 생기는 동기신호를 참-동기신호로 확인하는 것임을 특징으로 하는 「동기신호 오류 정정을 통한 데이타의 S/P 변환 장치」.
(정정) 제12항 내지 제14항중의 어느 한 항에 있어서, 상기 거짓-동기신호 제거부는 참-동기신호 확인부의 상기 동기신호 인에이블 펄스에 의거하여 동기신호 인에이블 펄스 이외의 구간에서 발생하는 동기신호는 거짓-동기신호로 인식하여 제거하는 것임을 특징으로 하는 「동기신호 오류 정정을 통한 데이타의 S/P 변환 장치」.