JPS6229239A - サイクリツク情報伝送装置におけるフレ−ム同期方式 - Google Patents
サイクリツク情報伝送装置におけるフレ−ム同期方式Info
- Publication number
- JPS6229239A JPS6229239A JP60166794A JP16679485A JPS6229239A JP S6229239 A JPS6229239 A JP S6229239A JP 60166794 A JP60166794 A JP 60166794A JP 16679485 A JP16679485 A JP 16679485A JP S6229239 A JPS6229239 A JP S6229239A
- Authority
- JP
- Japan
- Prior art keywords
- bit
- bits
- field
- fixed
- synchronization signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
本発明はサイクリックディジタル情報伝送（ユおけるフ
レーム同期方式に関する。
レーム同期方式に関する。
［発明の技術的背景とその問題点コ
従来電力会社等で使用しているサイクリックディジタル
情報伝送Ｃユおけるフレーム同期方式は例えば特公昭５
６−３５０５９号公報に記載の発明「サイクリックディ
ジタル情報伝送ζ二おけるフレーム同期方式」のよう（
ユ、固定ビットを併用したユニークパターン方式を採用
している。その理由も同公報で述べられている通りであ
る。同公報の方式のフォーマットを第２３図面簡単な説
明する。第２３図は１フレームの長さが９０ビットで、
同期信号１０ビット、情報ビットと検定ビットが計７２
ビットで情報ビットま几は検定ビット８ビット毎ｃ １
ビットの固定ビット“１”が計８ビット挿入されている
ことを表わしている。同期信号は Ｏが９ビット連続し
た後”“１”が１ビット付加され計１０ビットよりなっ
ている。上述の様Ｃ：固定ビットが挿入されているので
、同期信号以外の箇所で“０”が９ビット連続すること
はあり得す、同期信号をいわゆるユニークパターンとし
て判別することができる。
情報伝送Ｃユおけるフレーム同期方式は例えば特公昭５
６−３５０５９号公報に記載の発明「サイクリックディ
ジタル情報伝送ζ二おけるフレーム同期方式」のよう（
ユ、固定ビットを併用したユニークパターン方式を採用
している。その理由も同公報で述べられている通りであ
る。同公報の方式のフォーマットを第２３図面簡単な説
明する。第２３図は１フレームの長さが９０ビットで、
同期信号１０ビット、情報ビットと検定ビットが計７２
ビットで情報ビットま几は検定ビット８ビット毎ｃ １
ビットの固定ビット“１”が計８ビット挿入されている
ことを表わしている。同期信号は Ｏが９ビット連続し
た後”“１”が１ビット付加され計１０ビットよりなっ
ている。上述の様Ｃ：固定ビットが挿入されているので
、同期信号以外の箇所で“０”が９ビット連続すること
はあり得す、同期信号をいわゆるユニークパターンとし
て判別することができる。
しかしこの方式は固定ビットの分だけ伝送効率が低下す
る欠点がある。特（＝限定された速度の制限内で可及的
多量の情報を伝送したい場合、例えば保護継電装置の場
合等、この固定ビットも可及的削減し九いところとなる
。
る欠点がある。特（＝限定された速度の制限内で可及的
多量の情報を伝送したい場合、例えば保護継電装置の場
合等、この固定ビットも可及的削減し九いところとなる
。
［発明の目的］
本発明は上記の事情（−鑑みなされたもので、可及的少
い固定ビットでユニークパターンを実現し、伝送効率を
向上させるサイクリック情報伝送装置ζ二おけるフレー
ム同期方式を提供することを目的とする。
い固定ビットでユニークパターンを実現し、伝送効率を
向上させるサイクリック情報伝送装置ζ二おけるフレー
ム同期方式を提供することを目的とする。
［発明の概要コ
本発明は情報ビットおよび検定ビットを２つのフィール
ド、即ち固定ビットの付加を必要としない第１フィール
ドと、固定ビットを必ず付加する第２フィールドとシー
分割し、第２フィールドと同期信号とで形成される固有
の性質が第１フィールドでは生起し得ないようにして同
期信号を判別するフレーム同期方式とすることにより固
定ビットを削減し伝送効率を向上させる方式である。
ド、即ち固定ビットの付加を必要としない第１フィール
ドと、固定ビットを必ず付加する第２フィールドとシー
分割し、第２フィールドと同期信号とで形成される固有
の性質が第１フィールドでは生起し得ないようにして同
期信号を判別するフレーム同期方式とすることにより固
定ビットを削減し伝送効率を向上させる方式である。
「発明の実施例」
第１図は本発明（ユよるサイクリック情報伝送袋［１ユ
おけるフレーム同期方式の一実施例を示すブロック図で
あＬ、第２図以降第１４図（ユ示すフォーマットを用い
るものである。２０はクロック発生器で各部へクロック
を供給する。２１は同期信号発生器で連続した９ビット
のｌＯ′を発生する。２２は情報ビット発生器で、送信
すべき情報ビットを発生する。２３はクロック発生器２
０の出力を力９ン卜するカウンタであＬ、同期信号が終
了してから後述する第１フィールドの長さＭ＋一対応す
る４４ビット後【ユ出力を発生する。なおりロック発生
器２０はカウンタ２３以外の各部へもクロックを供給す
るが、周知の技術でおるので信号の流れを示す矢印を省
略しておる。２４は固定ビット挿入器で、前記カウンタ
２３の出力が発生した直後および情報ビット８ビット毎
ｆ；ｌビットの固定ビット “１”を挿入する。
おけるフレーム同期方式の一実施例を示すブロック図で
あＬ、第２図以降第１４図（ユ示すフォーマットを用い
るものである。２０はクロック発生器で各部へクロック
を供給する。２１は同期信号発生器で連続した９ビット
のｌＯ′を発生する。２２は情報ビット発生器で、送信
すべき情報ビットを発生する。２３はクロック発生器２
０の出力を力９ン卜するカウンタであＬ、同期信号が終
了してから後述する第１フィールドの長さＭ＋一対応す
る４４ビット後【ユ出力を発生する。なおりロック発生
器２０はカウンタ２３以外の各部へもクロックを供給す
るが、周知の技術でおるので信号の流れを示す矢印を省
略しておる。２４は固定ビット挿入器で、前記カウンタ
２３の出力が発生した直後および情報ビット８ビット毎
ｆ；ｌビットの固定ビット “１”を挿入する。
２５は検定ビット発生器で、固定ピット神大器２４の出
力に対し例えば周知のＣＲＣ（Ｃｙｃｌｉｃ Ｒｅｄｕ
ｎｄａｎｃｙＣｈｅｃｋ ｃｏｒｄ）検定符号を発生す
る。２６は固定ビット挿入器でカウンタ２３の出力が発
生してから固定ビット挿入器２４の発生する固定ビット
の後をうけ、情報ビットの残りと検定ビット亀一対し８
ビット毎に１ビットの固定ビット “１”を挿入する。
力に対し例えば周知のＣＲＣ（Ｃｙｃｌｉｃ Ｒｅｄｕ
ｎｄａｎｃｙＣｈｅｃｋ ｃｏｒｄ）検定符号を発生す
る。２６は固定ビット挿入器でカウンタ２３の出力が発
生してから固定ビット挿入器２４の発生する固定ビット
の後をうけ、情報ビットの残りと検定ビット亀一対し８
ビット毎に１ビットの固定ビット “１”を挿入する。
固定ビット挿入器２４の出力と固定ビット挿入器２６の
出力とは直列ｆ二合成され、変調器２７により伝送（ユ
適した信号（；変換され送信される。
出力とは直列ｆ二合成され、変調器２７により伝送（ユ
適した信号（；変換され送信される。
路は復調器で、変調器υより送信されて来た信号をもと
の符号の形に復調する。２９はフレーム同期検出器で同
期信号を検出して、直列並列変換器３０１−出力を印加
する。直列並列変換器３０はフレーム同期検出器２９の
出力をフレームの基準タイミングとして受信した符号の
直列並列変換を行い、並列出力を受信データ処理装置３
１（ユ印加する。受信データ処理装置３１は例えばコン
ピュータであるがその構成環Ｃユ特徴がある訳ではない
ので説明を省略する。またｉＦ列並列変換器３０Ｃ：つ
いても周知の技術であるので説明を省略する。一方フレ
ーム同期検出器２９の内部構成および機能は本発明（−
深く関係するところであＬ、その−例を後述の第４図で
説明する。
の符号の形に復調する。２９はフレーム同期検出器で同
期信号を検出して、直列並列変換器３０１−出力を印加
する。直列並列変換器３０はフレーム同期検出器２９の
出力をフレームの基準タイミングとして受信した符号の
直列並列変換を行い、並列出力を受信データ処理装置３
１（ユ印加する。受信データ処理装置３１は例えばコン
ピュータであるがその構成環Ｃユ特徴がある訳ではない
ので説明を省略する。またｉＦ列並列変換器３０Ｃ：つ
いても周知の技術であるので説明を省略する。一方フレ
ーム同期検出器２９の内部構成および機能は本発明（−
深く関係するところであＬ、その−例を後述の第４図で
説明する。
第２図は本発明Ｃユ使用するフォーマットの一例を示す
図である。同図でＦＰは同期信号、ＡおよびＢは第１お
よび第２フィールドで、第１フィールドは情報ビットと
検定ビットの一方または双方。
図である。同図でＦＰは同期信号、ＡおよびＢは第１お
よび第２フィールドで、第１フィールドは情報ビットと
検定ビットの一方または双方。
第２フィールドは情報ビットと検定ビットの一方または
双方と固定ビットとよりなっておＬ、第１フイード人、
第２フイードＢとで情報ビット＋検定ビット＋固定ビッ
トの組み合わせＣ：なっている。
双方と固定ビットとよりなっておＬ、第１フイード人、
第２フイードＢとで情報ビット＋検定ビット＋固定ビッ
トの組み合わせＣ：なっている。
同期信号ＦＰの長さＬは９ビットで、全て Ｏ′よりな
っている。第２フィールドは両端が固定ビット′“１”
となっている他、情報ビットするいは検定ビット８ビッ
ト毎（二１ビットの固定ビット “１”が挿入されてお
Ｌ、固定ビットは合計５ビットとなっている。第１フィ
ールドＡの長さＭは４４ビット。
っている。第２フィールドは両端が固定ビット′“１”
となっている他、情報ビットするいは検定ビット８ビッ
ト毎（二１ビットの固定ビット “１”が挿入されてお
Ｌ、固定ビットは合計５ビットとなっている。第１フィ
ールドＡの長さＭは４４ビット。
第２フィールドの長さＮは３７ビットで１フレームの長
さは従来例の！＠２３図と等しく９０ビットである。
さは従来例の！＠２３図と等しく９０ビットである。
第３図は第２図の有効性を説明するための符号パターン
図である。同図は第２図の第１フィールド人の末尾（ユ
擬似同期信号ＰＰＰが現れ念場合を示す。この擬似同期
信号は同期信号ＦＰと同じパターン（以後同期パターン
と呼ぶ）即ち連続する９ビットの θ′よりなっている
が、次のようＣして同期信号ＦＰと区別することができ
る。即ち同期信号ＦＰはその直前（二第２フィールドＢ
があＬ、この第２フィールドでは固定ビットが挿入され
ており同期パターンは生起し得ない。このように同期パ
ターンが現れない長さと同期信号との長さの和はＮ ＋
Ｌ ＝ ４６ビットである。この様子を次のフレーム
の同期信号（ＰＰ）との関係で図示している。
図である。同図は第２図の第１フィールド人の末尾（ユ
擬似同期信号ＰＰＰが現れ念場合を示す。この擬似同期
信号は同期信号ＦＰと同じパターン（以後同期パターン
と呼ぶ）即ち連続する９ビットの θ′よりなっている
が、次のようＣして同期信号ＦＰと区別することができ
る。即ち同期信号ＦＰはその直前（二第２フィールドＢ
があＬ、この第２フィールドでは固定ビットが挿入され
ており同期パターンは生起し得ない。このように同期パ
ターンが現れない長さと同期信号との長さの和はＮ ＋
Ｌ ＝ ４６ビットである。この様子を次のフレーム
の同期信号（ＰＰ）との関係で図示している。
ところが第１フィールド中で同期パターンが現れない区
間の後（−同期パターンが現れる場合の長さの和は最大
でも第１フィールドの長さＭであＬ、この場合４４ビッ
トである。そしてこのＭは上記Ｎ＋ Ｌ ＝ ４６より
小さく、第１フィールドが第２フィールドの後Ｃ−同期
信号が続くのと同様なパターンになることはあり得ない
。擬似同期信号が第１フィールドＡの末尾以外に現れ友
としてもこの関係は変らない。従って同期信号ＦＰは擬
似同期信号ＰＰＰと明らかに区別することができる。
間の後（−同期パターンが現れる場合の長さの和は最大
でも第１フィールドの長さＭであＬ、この場合４４ビッ
トである。そしてこのＭは上記Ｎ＋ Ｌ ＝ ４６より
小さく、第１フィールドが第２フィールドの後Ｃ−同期
信号が続くのと同様なパターンになることはあり得ない
。擬似同期信号が第１フィールドＡの末尾以外に現れ友
としてもこの関係は変らない。従って同期信号ＦＰは擬
似同期信号ＰＰＰと明らかに区別することができる。
第４図は第３図の関係を判別する回路の一例を示すブロ
ック図である。受信符号はシフトレジスタｌＣ：印加さ
れ、このシフトレジスタ１の状態がデコーダ２でデフー
ドされ、同期パターンが現れ九とき出力ＡＦＰを生ずる
。このようなシフトレジスタとデコーダ（ユよる符号パ
ターンの検出は周知の手法であＬ、これ以上の詳述を省
略する。出力ＡＦＰはカウンタ３のクリア端子ＣＬに印
加されカウンタをクリアする。カウンタ３は受信符号と
同期したクロックを計数する。カウンタ３の計数内容を
比較要素４で定数にと比較し計数内容かに以上でおれば
遅延要素５を通じて１ビット遅延されアンド要素６に印
加される。こ＼で定数にはこの場合Ｎ ＋ Ｌ −１＝
４５でおる。アンド要素６のもう一方の入力には出力
ＡＦＰが印加される。出力ＡＦＰは真の同期信号の場合
と擬似同期信号の場合の双方で生ずるが、カウンタがク
リアされてから４５以上を計数してから生ずるのは真の
同期信号の場合に限られる。例えば第３図の場合擬似同
期信号が現れる１ビット前の計数内容は最大でも４４−
１ ＝ ４３である。この様（ニアンド要素６では真の
同期信号ＦＰを受信した時出力ｓｙを生ずる。
ック図である。受信符号はシフトレジスタｌＣ：印加さ
れ、このシフトレジスタ１の状態がデコーダ２でデフー
ドされ、同期パターンが現れ九とき出力ＡＦＰを生ずる
。このようなシフトレジスタとデコーダ（ユよる符号パ
ターンの検出は周知の手法であＬ、これ以上の詳述を省
略する。出力ＡＦＰはカウンタ３のクリア端子ＣＬに印
加されカウンタをクリアする。カウンタ３は受信符号と
同期したクロックを計数する。カウンタ３の計数内容を
比較要素４で定数にと比較し計数内容かに以上でおれば
遅延要素５を通じて１ビット遅延されアンド要素６に印
加される。こ＼で定数にはこの場合Ｎ ＋ Ｌ −１＝
４５でおる。アンド要素６のもう一方の入力には出力
ＡＦＰが印加される。出力ＡＦＰは真の同期信号の場合
と擬似同期信号の場合の双方で生ずるが、カウンタがク
リアされてから４５以上を計数してから生ずるのは真の
同期信号の場合に限られる。例えば第３図の場合擬似同
期信号が現れる１ビット前の計数内容は最大でも４４−
１ ＝ ４３である。この様（ニアンド要素６では真の
同期信号ＦＰを受信した時出力ｓｙを生ずる。
なお以上の説明では第１図のフォーマットから同期信号
ＦＰを抽出する方法を述べた。第１図のフォーマットを
生成することは周知の手法で容易Ｃ：実現できるので省
略する。
ＦＰを抽出する方法を述べた。第１図のフォーマットを
生成することは周知の手法で容易Ｃ：実現できるので省
略する。
以上述べ念第２図のフォーマットは、従来フォーマット
の第四図と比較してフレームの長さは同一で９０ビット
であるが、第１フィールドで固定ビットを必要としない
分計４ビットを情報ビットとして活かすことができ、所
期の目的を達することができる。高信頼度かつ高速度を
要する保護継電装置等の分野で、ユニークパターンの条
件を保ちかつ伝送効率を上げることの効果は著しく大で
ある。
の第四図と比較してフレームの長さは同一で９０ビット
であるが、第１フィールドで固定ビットを必要としない
分計４ビットを情報ビットとして活かすことができ、所
期の目的を達することができる。高信頼度かつ高速度を
要する保護継電装置等の分野で、ユニークパターンの条
件を保ちかつ伝送効率を上げることの効果は著しく大で
ある。
第５図はソフトウェアで第３図の関係を判別すル例の７
０−図である。受信１ビット毎にステップＳ１でカウン
タが１を加算する。ステップｓ２では過去９ビットの受
信符号を調べ全て”０′でなければ終了する。全て”０
′の場合ステップｓ３でカウンタの計数内容を調べＮ
＋ Ｌ ＝ ４６以上であればステップＳ４で出力８Ｙ
を生じステップｓ５でカウンタはクリアされる。ステッ
プｓ３でカウンタの計数内容が４５以下であればステッ
プｓ５へ移りカウンタがクリアされ出方８Ｙを生じない
。以上の作用は第４図と同様である。受信符号をプログ
ラムで処理する場合には第５図の例が便利である。
０−図である。受信１ビット毎にステップＳ１でカウン
タが１を加算する。ステップｓ２では過去９ビットの受
信符号を調べ全て”０′でなければ終了する。全て”０
′の場合ステップｓ３でカウンタの計数内容を調べＮ
＋ Ｌ ＝ ４６以上であればステップＳ４で出力８Ｙ
を生じステップｓ５でカウンタはクリアされる。ステッ
プｓ３でカウンタの計数内容が４５以下であればステッ
プｓ５へ移りカウンタがクリアされ出方８Ｙを生じない
。以上の作用は第４図と同様である。受信符号をプログ
ラムで処理する場合には第５図の例が便利である。
第６図は第２図の変形例を示すフォーマット図であＬ、
第２図１二比較し第１フィールド人と第２フィールドＢ
とが入替っている他は第２図と全く同様である。
第２図１二比較し第１フィールド人と第２フィールドＢ
とが入替っている他は第２図と全く同様である。
第７図は第６図の有効性を説明する符号パターン図であ
る。第１フィールド人の中に擬似同期信号ＰＰＰが現れ
ても同期信号ＦＰの次（−第２フィールドＢが続くパタ
ーンとは区別できることをこの図で説明する。擬似同期
信号ＰＰＰが視れてから次の同期信号（ｐｐ）が現れる
までＣユは最大で４４ビットである。同期信号ＦＰｃ対
して同様の期間は少なくとも第２フィールドの長さＮと
擬似同期信号の長さＬの和、即ちＮ ＋ Ｌ ＝ ４６
ビットはある。
る。第１フィールド人の中に擬似同期信号ＰＰＰが現れ
ても同期信号ＦＰの次（−第２フィールドＢが続くパタ
ーンとは区別できることをこの図で説明する。擬似同期
信号ＰＰＰが視れてから次の同期信号（ｐｐ）が現れる
までＣユは最大で４４ビットである。同期信号ＦＰｃ対
して同様の期間は少なくとも第２フィールドの長さＮと
擬似同期信号の長さＬの和、即ちＮ ＋ Ｌ ＝ ４６
ビットはある。
擬似同期信号が第１フィールド人の先頭でなければ更Ｃ
−その差は大きくなる。従って第６図のフォーマットを
用いた場合も第２図のフォーマットを用い九場合と同様
の効果を有する。
−その差は大きくなる。従って第６図のフォーマットを
用いた場合も第２図のフォーマットを用い九場合と同様
の効果を有する。
第８図は第７図の関係を判別する回路の一例を示すブロ
ック図である。ＷＪ４図と類似であるが、フリップ７０
ツブ１２が追加され、また第４図の比較器４の代りＣユ
比較器１３が置かれている。第４図の場合と同様シー、
同期パターンＣ−よりデコーダ２Ｃ−出力ＡＦＰが現わ
れるとカウンタ３がクリアされると共に、フリップフロ
ップ１２のＳ端子（ユ印加され７リツグ７０ツブ１２が
セットされて出力ＡＳＹを生ずる。出力ＡＳＹが現れて
からカウンタが４５（Ｎ ＋ Ｌ −１＝ ４５ ）を
計数すると比較器１３が出力を生じアンド要素６Ａより
出力ＳＹを生じる。出力ＳＹを生じると、遅延要素５Ａ
が１ビット後１；出力を生じ７リツプフロツプ１２のＲ
端子に印加されフリップフロップ１２をリセットし、次
の同様の動作シー備える。擬似同期信号ＰＰＰによって
も出力ＡＳＹが生じるが、第７図で説明したよう（二カ
ウンタは最大でも４４の時クリアされ４５まで達しない
。従って出力ＳＹを生じることはない。この様にして同
期信号ＦＰを判別することができる。第２図Ｃユ示すフ
ォーマットと第６図に示すフォーマットの相違は第１フ
ィールドと第２フィールドの前後の入替えのみであＬ、
他の都合例えば情報ビットと固定ビットの関係Ｃユよる
後の処理の便利さ等を考慮して選ぶことができる。
ック図である。ＷＪ４図と類似であるが、フリップ７０
ツブ１２が追加され、また第４図の比較器４の代りＣユ
比較器１３が置かれている。第４図の場合と同様シー、
同期パターンＣ−よりデコーダ２Ｃ−出力ＡＦＰが現わ
れるとカウンタ３がクリアされると共に、フリップフロ
ップ１２のＳ端子（ユ印加され７リツグ７０ツブ１２が
セットされて出力ＡＳＹを生ずる。出力ＡＳＹが現れて
からカウンタが４５（Ｎ ＋ Ｌ −１＝ ４５ ）を
計数すると比較器１３が出力を生じアンド要素６Ａより
出力ＳＹを生じる。出力ＳＹを生じると、遅延要素５Ａ
が１ビット後１；出力を生じ７リツプフロツプ１２のＲ
端子に印加されフリップフロップ１２をリセットし、次
の同様の動作シー備える。擬似同期信号ＰＰＰによって
も出力ＡＳＹが生じるが、第７図で説明したよう（二カ
ウンタは最大でも４４の時クリアされ４５まで達しない
。従って出力ＳＹを生じることはない。この様にして同
期信号ＦＰを判別することができる。第２図Ｃユ示すフ
ォーマットと第６図に示すフォーマットの相違は第１フ
ィールドと第２フィールドの前後の入替えのみであＬ、
他の都合例えば情報ビットと固定ビットの関係Ｃユよる
後の処理の便利さ等を考慮して選ぶことができる。
第９図は第２図の変形例を示すフォーマット図である。
同期信号ＦＰおよび第２フィールドの固定ビットが第２
図と反転している他は同様である。
図と反転している他は同様である。
即ち“１”と“０”とを入替えである。この様に反転し
てもこれまで説明し之関係が変らないことはいうまでも
ない。
てもこれまで説明し之関係が変らないことはいうまでも
ない。
第１０図は従来の方式の他の例を示すフォーマット図で
ある。１フレームは同期信号８ビット、他のビット６７
ビットで合計７５ビットよりできている。同期信号は７
ビット連続する０′と１ビットの “１”よりなＬ、情
報ビットあるいは検定ビット毎Ｃ１ビットの固定ビット
“１”が挿入されておＬ、情報ビットと検定ビットの和
は合計５８ビットである。
ある。１フレームは同期信号８ビット、他のビット６７
ビットで合計７５ビットよりできている。同期信号は７
ビット連続する０′と１ビットの “１”よりなＬ、情
報ビットあるいは検定ビット毎Ｃ１ビットの固定ビット
“１”が挿入されておＬ、情報ビットと検定ビットの和
は合計５８ビットである。
第１Ｉ図は本発明Ｃ：用いる別のフォーマットを示す図
で、第１Ｏ図と対比して顕著な特徴を有することができ
る。第１１図で同期信号は長さがＬ＝７ビットの Ｏ′
よりなＬ、第１フィールド人の長さはＭ＝３７ビット、
第２フィールドの長さはＮ＝３１ビットで、それらの長
さの関係はＬ＋Ｎ＞Ｍとなっている。ま次第２フィール
ドＢは両端Ｃ：固定ビット “１”があＬ、中間ζ二は
少くともＬ−１＝６ビット（一対して１ビットの固定ビ
ット “１”が挿入されておＬ、第２フィールドＣ″−
おいて見掛けの同期信号は生起し得ない。また１７レー
ム中の同期信号と固定ビット６ビットを除くビット数は
３７＋６８４ ＋ １ ＝ ６２ビットであＬ、第１０
図の場合の５８ビット（−比較し４ビット多い。従って
第１１図もやはり所期の目的を達することができる。
で、第１Ｏ図と対比して顕著な特徴を有することができ
る。第１１図で同期信号は長さがＬ＝７ビットの Ｏ′
よりなＬ、第１フィールド人の長さはＭ＝３７ビット、
第２フィールドの長さはＮ＝３１ビットで、それらの長
さの関係はＬ＋Ｎ＞Ｍとなっている。ま次第２フィール
ドＢは両端Ｃ：固定ビット “１”があＬ、中間ζ二は
少くともＬ−１＝６ビット（一対して１ビットの固定ビ
ット “１”が挿入されておＬ、第２フィールドＣ″−
おいて見掛けの同期信号は生起し得ない。また１７レー
ム中の同期信号と固定ビット６ビットを除くビット数は
３７＋６８４ ＋ １ ＝ ６２ビットであＬ、第１０
図の場合の５８ビット（−比較し４ビット多い。従って
第１１図もやはり所期の目的を達することができる。
第１２図は第１１図の変形例を示″ｊ７オーマツト図で
ある。この場合は第１１図（−比し第２フィールドでの
固定ビットの位置が若干異なる０、即ち、末尾付近が４
ビットおよび３ビットの情報あるいは検定ビット（二対
して固定ビット “１”が挿入されておＬ、第１１図で
は６ビットおよび１ビットであるのと僅かＣ−異ってい
る。しかし固定ビットの総数は等しく、また同期パター
ンが生起し得ない間隔である点は同様であＬ、全く同様
の効果を有する。
ある。この場合は第１１図（−比し第２フィールドでの
固定ビットの位置が若干異なる０、即ち、末尾付近が４
ビットおよび３ビットの情報あるいは検定ビット（二対
して固定ビット “１”が挿入されておＬ、第１１図で
は６ビットおよび１ビットであるのと僅かＣ−異ってい
る。しかし固定ビットの総数は等しく、また同期パター
ンが生起し得ない間隔である点は同様であＬ、全く同様
の効果を有する。
第１３図は第１２図の変形例を示すフォーマット図であ
る。この場合は第１２図１−比し境界のとり方を変えた
のみで実質は第１２図と１川じである。即ち同期信号Ｆ
ＰＩは１ビットの“１”の後に７ビットのＯ′が続き、
第２フィールドＢ１での末尾は固定ビットｌＩ′が挿入
されていない。これは単シ：第１２図の第２フィールド
の末尾の固定ビット”“１”を同期信号へ入れることｇ
−シたのみで、境界のとり方を１ビット移動して考えれ
ば第１２図と第１３図は全く同じである。
る。この場合は第１２図１−比し境界のとり方を変えた
のみで実質は第１２図と１川じである。即ち同期信号Ｆ
ＰＩは１ビットの“１”の後に７ビットのＯ′が続き、
第２フィールドＢ１での末尾は固定ビットｌＩ′が挿入
されていない。これは単シ：第１２図の第２フィールド
の末尾の固定ビット”“１”を同期信号へ入れることｇ
−シたのみで、境界のとり方を１ビット移動して考えれ
ば第１２図と第１３図は全く同じである。
第１２図あるいは第１２図の様な見掛の変形Ｃ；よって
本発明を免れることはできない。
本発明を免れることはできない。
第１４図は第１２図の別の変形例を示すフォーマット図
である。この場合は第１フィールドＡｌ二固定ピツト“
１”が挿入されている他第１２図と同様である。これま
で述べた様（ユ第１フィールドＡでは固定ビットの挿入
を必要とはしないが、別の理由、例えばデータの区切り
を示す等のため設ける場合等である。この場合、同期信
号の長さＬと無関係Ｃ−固定ビットが挿入されておＬ、
第１フィールドの性質は第１２図と同様であＬ、本発明
の範囲内であることは勿論である。更（−付言すればこ
れを拡大すること（−より第２３図の従来の方式を包含
するとの主張は正しくない。何故なら第ｎ図の場合フレ
ーム全体を通じて同期信号の長さとの関連で固定ビット
を挿入し、その条件のもとでフレーム同期をとる方式だ
からである。
である。この場合は第１フィールドＡｌ二固定ピツト“
１”が挿入されている他第１２図と同様である。これま
で述べた様（ユ第１フィールドＡでは固定ビットの挿入
を必要とはしないが、別の理由、例えばデータの区切り
を示す等のため設ける場合等である。この場合、同期信
号の長さＬと無関係Ｃ−固定ビットが挿入されておＬ、
第１フィールドの性質は第１２図と同様であＬ、本発明
の範囲内であることは勿論である。更（−付言すればこ
れを拡大すること（−より第２３図の従来の方式を包含
するとの主張は正しくない。何故なら第ｎ図の場合フレ
ーム全体を通じて同期信号の長さとの関連で固定ビット
を挿入し、その条件のもとでフレーム同期をとる方式だ
からである。
第１５図は第２の本発明の一実施例を示すブロッ図であ
Ｌ、第１６図以降第２２図に示すフォーマットを用いる
ものである。２１Ａ、 ２３Ａ、 ２４Ａおよび２６Ａ
が夫々第Ａｌｌの２１．２３．２４および２６と若干異
なる他、同一番号で示すブロックは第１図と同様である
。
Ｌ、第１６図以降第２２図に示すフォーマットを用いる
ものである。２１Ａ、 ２３Ａ、 ２４Ａおよび２６Ａ
が夫々第Ａｌｌの２１．２３．２４および２６と若干異
なる他、同一番号で示すブロックは第１図と同様である
。
２１Ａは同期信号発生器で７ビットの ０′の後Ｃユニ
ビットの “１”が続く計８ビットの同期信号を発生す
る。２３Ａはカウンタで同期信号が終了してから３６ビ
ット後ζユ出力を発生する。２４Ａは固定ビット挿入器
で、カウンタ２３Ａが出力を生じた直後および情報ビッ
ト６ビット毎に１ビットの固定ビット“１”を挿入する
。２６Ａは固定ビット挿入器で、情報ビットの残りと検
定ビットＣ一対し６ビット毎に１ビットの固定ビット“
１”を発生する。他は第１図と同様である。
ビットの “１”が続く計８ビットの同期信号を発生す
る。２３Ａはカウンタで同期信号が終了してから３６ビ
ット後ζユ出力を発生する。２４Ａは固定ビット挿入器
で、カウンタ２３Ａが出力を生じた直後および情報ビッ
ト６ビット毎に１ビットの固定ビット“１”を挿入する
。２６Ａは固定ビット挿入器で、情報ビットの残りと検
定ビットＣ一対し６ビット毎に１ビットの固定ビット“
１”を発生する。他は第１図と同様である。
第１６図は第２の発明に用いられるフォーマットの一例
を示す図である。１フレームは８ビットの同期信号ＦＰ
２．３６ビットの第１フィールド人および３１ビットの
第２のフィールドＢよりなり合計７５ビットである。同
期信号ＦＰ２は７ビットの θ′と１ビットの “１”
よりなＬ、“１”は第２フィールドとの境界ｆユある。
を示す図である。１フレームは８ビットの同期信号ＦＰ
２．３６ビットの第１フィールド人および３１ビットの
第２のフィールドＢよりなり合計７５ビットである。同
期信号ＦＰ２は７ビットの θ′と１ビットの “１”
よりなＬ、“１”は第２フィールドとの境界ｆユある。
第２フィールドは第１Ｉ図等の場合と類似であるが、末
尾の固定ビット“１”がなく、その位置は情報おるいは
検定ビット（；割当てられている。従って同期信号と固
定ビットの総和は１３ビットで第１１図等と同様である
。この場合も第２フィールドＢと同期信号ＦＰ２よりな
るパターンは第１フィールドの周辺１ユは現れ得す、こ
れまで１−述べた実施例と同様の方式で検出することが
できる。この理由を次（−説明する。
尾の固定ビット“１”がなく、その位置は情報おるいは
検定ビット（；割当てられている。従って同期信号と固
定ビットの総和は１３ビットで第１１図等と同様である
。この場合も第２フィールドＢと同期信号ＦＰ２よりな
るパターンは第１フィールドの周辺１ユは現れ得す、こ
れまで１−述べた実施例と同様の方式で検出することが
できる。この理由を次（−説明する。
＠１７図は第１６図で示すフォーマットの有効性を説明
する符号パターン図である。第１フィールドＡの末尾付
近と第２フィールドＢの先＠Ｃ：かけて擬似同期信号Ｐ
ＰＰが現れ念場合を示す。この場合、同期信号ＦＰ２が
終ってから同期パターンθ〜Ｏ１の終りまでの長さはＭ
＋ １ ＝ ３７ビットである。所が、この場合でも
第２フィールドの第２ビットから次の同期パターン（Ｆ
Ｐ２）の終りまでの長さはＮ ＋ Ｌ −１＝ ３７３
ビットであＬ、蒙似同期信号とは区別することができる
。
する符号パターン図である。第１フィールドＡの末尾付
近と第２フィールドＢの先＠Ｃ：かけて擬似同期信号Ｐ
ＰＰが現れ念場合を示す。この場合、同期信号ＦＰ２が
終ってから同期パターンθ〜Ｏ１の終りまでの長さはＭ
＋ １ ＝ ３７ビットである。所が、この場合でも
第２フィールドの第２ビットから次の同期パターン（Ｆ
Ｐ２）の終りまでの長さはＮ ＋ Ｌ −１＝ ３７３
ビットであＬ、蒙似同期信号とは区別することができる
。
第１８図は８１６図の変形例を示すフォーマット図であ
る。第１６図に対し第２フィールドＢの末尾付近が若干
異る他は同様である。即ち第１６図の末尾付近が６ビッ
トと１ビットの間（ユ固定ビット“１”が挿入されてい
るのＣユ比し、第１８図では１ビットと７ビットの間Ｃ
ユ１ 、 ｇが挿入されているのみで固定ビットの総数
等は変らない。この場合も第１６図と同等の効果を有す
る。その理由を次Ｃユ説明する。
る。第１６図に対し第２フィールドＢの末尾付近が若干
異る他は同様である。即ち第１６図の末尾付近が６ビッ
トと１ビットの間（ユ固定ビット“１”が挿入されてい
るのＣユ比し、第１８図では１ビットと７ビットの間Ｃ
ユ１ 、 ｇが挿入されているのみで固定ビットの総数
等は変らない。この場合も第１６図と同等の効果を有す
る。その理由を次Ｃユ説明する。
第１９図は第１８図（−示すフォーマットの有効性を説
明するための符号パターン図である。同図は第１７図と
ほぼ同様であるが、第２フィールドＢの末尾７ビットが
全て“０”となった場合を示す。この場合でも次のフレ
ームの同期信号（ＦＰ２）の先頭はｌｏｇであＬ、上記
末尾の７ビットのｅｏｌ、：よる同期パターンが現れる
ことはない。従って同期パターンの現れない区間と同期
信号の長さの和はやはりＮ＋Ｌ−１＝３８ビットであＬ
、第１７図と同様の関係となる。
明するための符号パターン図である。同図は第１７図と
ほぼ同様であるが、第２フィールドＢの末尾７ビットが
全て“０”となった場合を示す。この場合でも次のフレ
ームの同期信号（ＦＰ２）の先頭はｌｏｇであＬ、上記
末尾の７ビットのｅｏｌ、：よる同期パターンが現れる
ことはない。従って同期パターンの現れない区間と同期
信号の長さの和はやはりＮ＋Ｌ−１＝３８ビットであＬ
、第１７図と同様の関係となる。
第２０図は第１８図の変形例を示すフォーマット図であ
る。ｉ１８図Ｃ：対し １ と Ｏとが反転している他
は同様である。
る。ｉ１８図Ｃ：対し １ と Ｏとが反転している他
は同様である。
第１６図あるいは第１８図〜第２０図はそれまでのフォ
ーマット例と比較し同期信号が若干異る。即ちそれまで
のフォーマット例Ｃユおいては同期信号は全て′０′ま
光は“１”の同−論理値をとるもの、あるいは第１３図
の様（；見掛上は第２フィールドＢとの境界に異なる論
理値ｆ、Ｉま之は ０ を配しｔものであった。これシ
二対し第１６図以下のフォーマット例（ユおいては第１
フィールド人との境界に異なる論理値“１”ま九は“０
”を配している。これより長さＬ、ＭおよびＮの関係は
第１７図あるいは第１９図で説明し念ようにＬ＋ＮＮ−
１）＋１即ちＬ＋Ｎ〉Ｎ＋２の条件が必要である。しか
し第２フィールドＢの末尾に固定ビットを必要としない
こと等から総合して効果は同等である。
ーマット例と比較し同期信号が若干異る。即ちそれまで
のフォーマット例Ｃユおいては同期信号は全て′０′ま
光は“１”の同−論理値をとるもの、あるいは第１３図
の様（；見掛上は第２フィールドＢとの境界に異なる論
理値ｆ、Ｉま之は ０ を配しｔものであった。これシ
二対し第１６図以下のフォーマット例（ユおいては第１
フィールド人との境界に異なる論理値“１”ま九は“０
”を配している。これより長さＬ、ＭおよびＮの関係は
第１７図あるいは第１９図で説明し念ようにＬ＋ＮＮ−
１）＋１即ちＬ＋Ｎ〉Ｎ＋２の条件が必要である。しか
し第２フィールドＢの末尾に固定ビットを必要としない
こと等から総合して効果は同等である。
第２１図は第２０図の変形例を示すフォーマット図であ
る。第２０図に対して第１フィールドＡと第２フィール
ドＢを入替えた他同様である。これは第６図と第２図の
関係と同様であＬ、効果は同じである。
る。第２０図に対して第１フィールドＡと第２フィール
ドＢを入替えた他同様である。これは第６図と第２図の
関係と同様であＬ、効果は同じである。
第２２図は第２１図の変形例を示すフォーマット図であ
る。第２１図の第２フィールドＢの先頭が固定ビットＯ
′となっている他は第２１図と同様である。
る。第２１図の第２フィールドＢの先頭が固定ビットＯ
′となっている他は第２１図と同様である。
第１４図のフォーマット例で述べたのと類似であＬ、何
らかの都合で、必要以上ζユ固定ビットを設けたとして
も、フレーム全体シ：所定値以下の間隔で設けない限り
本発明の趣旨は変らない。更に同期信号をこの固定ビッ
トまで含めて ０１〜“０”であると称するとしても、
単に境界を変えた（−過ぎず、本質は変らない。
らかの都合で、必要以上ζユ固定ビットを設けたとして
も、フレーム全体シ：所定値以下の間隔で設けない限り
本発明の趣旨は変らない。更に同期信号をこの固定ビッ
トまで含めて ０１〜“０”であると称するとしても、
単に境界を変えた（−過ぎず、本質は変らない。
［発明の効果コ
以上述べたように本発明によるサイクリック情報伝送装
置Ｃユおけるフレーム同期方式は、７レームの約擁の部
分！−固定ビットを挿入することによＬ、この部分Ｃ：
は同期パターンが現れない様ｆ二し、同期パターンが現
れない区間と同期信号とで形成されるパターンが、残り
の約恥の部分Ｉ：は現れないことを利用するフレーム同
期方式であＬ、後者の約恥の部分では必ずしも固定ビッ
トの挿入を必要としないので伝送効率を向上させること
ができる。
置Ｃユおけるフレーム同期方式は、７レームの約擁の部
分！−固定ビットを挿入することによＬ、この部分Ｃ：
は同期パターンが現れない様ｆ二し、同期パターンが現
れない区間と同期信号とで形成されるパターンが、残り
の約恥の部分Ｉ：は現れないことを利用するフレーム同
期方式であＬ、後者の約恥の部分では必ずしも固定ビッ
トの挿入を必要としないので伝送効率を向上させること
ができる。
第１図は本発明の一実施例を示すブロック図、第２図は
本発明Ｃユ用いられるフォーマットの一例を示す図、第
３図は第２図のフォーマットの有効性を説明する符号パ
ターン図、第４図および第５図はそれぞれ第３図の関係
を判別する回路の例およびフローチャートの例を示す図
、第６図は第２図の変形例を示すフォーマット図、第７
図は第６図の有効性を説明する符号パターン図、第８図
および第９図はそれぞれ第７図の関係を判別する回路の
例およびフローチャートの例を示す図、第１Ｏ図は従来
の方式の他の例を示すフォーマット図、第１１図は本発
明Ｃ：用いられる他のフォーマットを示す図、第１２図
は第１１図の変形例を示すフォーマット図、第１３図お
よび第１４図は第１２図の変形例を示すフォーマット図
、第１５図は第２の発明の一実施例を示すブロック図、
第１６図は第２発明に用いられるフォーマットを示す図
、第１７図は第１６図の有効性を説明する符号パターン
図、第１８図は第１６図の変形例を示すフォーマット図
、第１９図は第１８図の有効性を説明する念めの符号パ
ターン図、第２０図は第１８図の変形例を示すフォーマ
ット図、第２１図は第１９図の変形例を示すフォーマッ
ト図、第２２図は第２１図の変形例を示すフォーマット
図、第２３図は従来例のフォーマットを示す図である。 ２１・・・同期信号発生器 ２２・・・情報ビット発生
器２３、２３Ａ・・・カウンタ ２４、２６．２４Ａ 、 ２６Ａ・・・固定ビット挿入
器２５・・・検定ビット発生器 ２７・・・変調器２
８・・・復調器 ２９・・・フレーム同期検出器
代理人 弁理士 則 近 憲 佑 同 三俣弘文 第 １ 図 第３図 第４図 第 ５ 図 第 ６ 図 第７図 第 ９ 図 第１０図 第１１図 第１２図 第１３図 第１４図 第１５図 第１６図 第１７図 第１８図 第１９図 第２０図 第２１図 第２２図 第２３図
本発明Ｃユ用いられるフォーマットの一例を示す図、第
３図は第２図のフォーマットの有効性を説明する符号パ
ターン図、第４図および第５図はそれぞれ第３図の関係
を判別する回路の例およびフローチャートの例を示す図
、第６図は第２図の変形例を示すフォーマット図、第７
図は第６図の有効性を説明する符号パターン図、第８図
および第９図はそれぞれ第７図の関係を判別する回路の
例およびフローチャートの例を示す図、第１Ｏ図は従来
の方式の他の例を示すフォーマット図、第１１図は本発
明Ｃ：用いられる他のフォーマットを示す図、第１２図
は第１１図の変形例を示すフォーマット図、第１３図お
よび第１４図は第１２図の変形例を示すフォーマット図
、第１５図は第２の発明の一実施例を示すブロック図、
第１６図は第２発明に用いられるフォーマットを示す図
、第１７図は第１６図の有効性を説明する符号パターン
図、第１８図は第１６図の変形例を示すフォーマット図
、第１９図は第１８図の有効性を説明する念めの符号パ
ターン図、第２０図は第１８図の変形例を示すフォーマ
ット図、第２１図は第１９図の変形例を示すフォーマッ
ト図、第２２図は第２１図の変形例を示すフォーマット
図、第２３図は従来例のフォーマットを示す図である。 ２１・・・同期信号発生器 ２２・・・情報ビット発生
器２３、２３Ａ・・・カウンタ ２４、２６．２４Ａ 、 ２６Ａ・・・固定ビット挿入
器２５・・・検定ビット発生器 ２７・・・変調器２
８・・・復調器 ２９・・・フレーム同期検出器
代理人 弁理士 則 近 憲 佑 同 三俣弘文 第 １ 図 第３図 第４図 第 ５ 図 第 ６ 図 第７図 第 ９ 図 第１０図 第１１図 第１２図 第１３図 第１４図 第１５図 第１６図 第１７図 第１８図 第１９図 第２０図 第２１図 第２２図 第２３図
Claims (2)
- （１）フレーム構成をとるサイクリック情報伝送装置に
おいて、１フレーム分のフォーマットをＬビットの同期
信号とＭビットの第１フィールドとＮビットの第２フィ
ールドとで構成し、前記Ｌ、ＭおよびＮの間にはＬ＋Ｎ
＞Ｍなる関係を持たせ、前記Ｌビットなる同期信号は連
続する“０”（または“１”）で構成し、上記Ｎビット
なる第２フィールドは両端および少くともＬ−１ビット
間隔に固定ビット“１”（または“０”）を挿入するよ
うに構成したことを特徴とするサイクリック情報伝送装
置のフレーム同期方式。 - （２）フレーム構成をとるサイクリック情報伝送装置に
おいて、１フレーム分のフォーマットをＬビットの同期
信号とＭビットの第１フィールドとＮビットの第２フィ
ールドとで構成し、前記同期信号は前記第１フィールド
との境界の１ビットを“１”（または“０”）にし、残
りＬ−１ビットは“０”（または“１”）にし、前記第
２フィールドは前記第１フィールドとの境界に１ビット
の固定ビット“１”または“０”を挿入し、前記同期信
号との境界から第Ｌビット以内の位置に固定ビット“１
”または“０”を挿入し、前記同期信号との境界以外で
は少くともＬ−２ビット間隔で固定ビット“１”または
“０”を挿入し、前記Ｌ、ＭおよびＮの間にはＬ＋Ｎ＞
Ｍ＋２なる関係を持たせることを特徴とするサイクリッ
ク情報伝送装置のフレーム同期方式。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60166794A JPS6229239A (ja) | 1985-07-30 | 1985-07-30 | サイクリツク情報伝送装置におけるフレ−ム同期方式 |
| US06/886,894 US4809305A (en) | 1985-07-30 | 1986-07-18 | Cyclic digital information transmission system |
| EP86110157A EP0216066A3 (en) | 1985-07-30 | 1986-07-23 | Synchronisation system for digital information transmission |
| KR1019860006091A KR910000695B1 (ko) | 1985-07-30 | 1986-07-25 | 순환디지탈정보 전송시스템의 프레임 동기방법 및 그 프레임 동기장치 |
| CN86105554.3A CN1004043B (zh) | 1985-07-30 | 1986-07-30 | 周期性数字信息传输*** |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60166794A JPS6229239A (ja) | 1985-07-30 | 1985-07-30 | サイクリツク情報伝送装置におけるフレ−ム同期方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6229239A true JPS6229239A (ja) | 1987-02-07 |
| JPH0457261B2 JPH0457261B2 (ja) | 1992-09-11 |
Family
ID=15837796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60166794A Granted JPS6229239A (ja) | 1985-07-30 | 1985-07-30 | サイクリツク情報伝送装置におけるフレ−ム同期方式 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4809305A (ja) |
| EP (1) | EP0216066A3 (ja) |
| JP (1) | JPS6229239A (ja) |
| KR (1) | KR910000695B1 (ja) |
| CN (1) | CN1004043B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6376623A (ja) * | 1986-09-19 | 1988-04-06 | Mitsubishi Electric Corp | Ｃｒｃ生成回路 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE68916049T2 (de) * | 1988-02-05 | 1994-09-22 | Fuji Photo Film Co Ltd | Verfahren und Vorrichtung zum Bildbetrachten photographischer Farbfilme. |
| US5511099A (en) * | 1994-03-30 | 1996-04-23 | Samsung Electronics Co., Ltd. | Passband sync block recovery |
| JP2944440B2 (ja) * | 1994-12-27 | 1999-09-06 | 日本電気株式会社 | 時分割多重伝送装置 |
| KR0185918B1 (ko) * | 1995-02-27 | 1999-04-15 | 김광호 | 동기신호 오류정정을 통한 데이타의 s/p변환방법 및 장치 |
| US6856660B1 (en) * | 1996-10-11 | 2005-02-15 | Hitachi, Ltd. | Signal processing method and apparatus and disk device using the method and apparatus |
| FR2757333B1 (fr) * | 1996-12-13 | 1999-01-29 | Alsthom Cge Alcatel | Trame de transmission de donnees, et procede et dispositif d'emission et de reception d'une telle trame |
| US6563879B1 (en) * | 1999-05-17 | 2003-05-13 | Lucent Technologies Inc. | Method and apparatus for enabling transmission of variable length encoded data in a low signal to noise ratio environment |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5635059A (en) * | 1979-08-31 | 1981-04-07 | Toshiba Corp | Measuring method of cr-mo-v system heat resistant steel |
| JPS5791051A (en) * | 1980-11-28 | 1982-06-07 | Hitachi Denshi Ltd | Transmission code system |
| US4503490A (en) * | 1981-06-10 | 1985-03-05 | At&T Bell Laboratories | Distributed timing system |
| US4484327A (en) * | 1983-05-02 | 1984-11-20 | The United States Of America As Represented By The Secretary Of The Army | Pulse code modulation rate converter |
| US4519073A (en) * | 1983-06-20 | 1985-05-21 | At&T Bell Laboratories | Bit compression multiplexer |
| CA1232693A (en) * | 1985-09-05 | 1988-02-09 | Alan F. Graves | Network multiplex structure |
-
1985
- 1985-07-30 JP JP60166794A patent/JPS6229239A/ja active Granted
-
1986
- 1986-07-18 US US06/886,894 patent/US4809305A/en not_active Expired - Lifetime
- 1986-07-23 EP EP86110157A patent/EP0216066A3/en not_active Withdrawn
- 1986-07-25 KR KR1019860006091A patent/KR910000695B1/ko not_active IP Right Cessation
- 1986-07-30 CN CN86105554.3A patent/CN1004043B/zh not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6376623A (ja) * | 1986-09-19 | 1988-04-06 | Mitsubishi Electric Corp | Ｃｒｃ生成回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1004043B (zh) | 1989-04-26 |
| CN86105554A (zh) | 1987-04-22 |
| KR910000695B1 (ko) | 1991-01-31 |
| US4809305A (en) | 1989-02-28 |
| EP0216066A3 (en) | 1989-01-18 |
| JPH0457261B2 (ja) | 1992-09-11 |
| EP0216066A2 (en) | 1987-04-01 |
| KR870001716A (ko) | 1987-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0683202B2 (ja) | デ−タ符号化／復号化装置 | |
| JPS6229239A (ja) | サイクリツク情報伝送装置におけるフレ−ム同期方式 | |
| JPH088561B2 (ja) | Ｃｍｉブロック同期方法 | |
| JPH06252874A (ja) | ワード同期検出回路 | |
| JP2752654B2 (ja) | スクランブル化符号のデータ伝送方式 | |
| JPH0210619B2 (ja) | ||
| JPS5977745A (ja) | 伝送制御方式 | |
| JPH1198200A (ja) | 調歩同期式シリアルデータ送受信方法と送信装置，受信装置および送受信装置 | |
| JPH01292927A (ja) | データ伝送方式 | |
| JP2566939B2 (ja) | 伝送装置 | |
| JPS61107817A (ja) | ２値符号変換法 | |
| JP3061975B2 (ja) | シリアル伝送方法 | |
| JPH08125696A (ja) | バイフェーズ符号復号回路 | |
| JP2611722B2 (ja) | エラーフラグ出力回路 | |
| JP2590935B2 (ja) | デジタル伝送データ再生回路 | |
| JPS6340384B2 (ja) | ||
| JP2536489B2 (ja) | 圧縮デ−タ復号化装置 | |
| JPH0531973B2 (ja) | ||
| JPH03187542A (ja) | 同期回路 | |
| JPS60172828A (ja) | Ｃｒｃジエネレ−タ | |
| JPS60240238A (ja) | 調歩同期信号のスリツプ回復方式 | |
| JPS60183837A (ja) | フレ−ム同期方式 | |
| JPH01265640A (ja) | Ｃｍｉ符号の符号則違反発生方法 | |
| JPH03183229A (ja) | 同期誤り発生回路 | |
| JPH0787379B2 (ja) | Ｃｍｉ符号変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |