KR20100103028A - 신호 처리 방법 및 신호 처리 장치 - Google Patents

신호 처리 방법 및 신호 처리 장치 Download PDF

Info

Publication number
KR20100103028A
KR20100103028A KR1020090021412A KR20090021412A KR20100103028A KR 20100103028 A KR20100103028 A KR 20100103028A KR 1020090021412 A KR1020090021412 A KR 1020090021412A KR 20090021412 A KR20090021412 A KR 20090021412A KR 20100103028 A KR20100103028 A KR 20100103028A
Authority
KR
South Korea
Prior art keywords
signal
data stream
clock signal
data
serial data
Prior art date
Application number
KR1020090021412A
Other languages
English (en)
Inventor
김진호
최윤경
권오경
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020090021412A priority Critical patent/KR20100103028A/ko
Priority to US12/722,184 priority patent/US20100231787A1/en
Publication of KR20100103028A publication Critical patent/KR20100103028A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/08—Separation of synchronising signals from picture signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

신호 처리 장치의 신호 처리 방법은 외부로부터 입력되는 직렬 데이터 스트림의 클락 스트림으로부터 클락 신호를 복원하는 단계와, 복원된 클락 신호에 기초하여 상기 직렬 데이터 스트림의 데이터 패턴으로부터 적어도 하나의 제어 신호를 복원하는 단계와, 및 상기 복원된 클락 신호에 기초하여 상기 직렬 데이터 스트림의 RGB 데이터 스트림으로부터 RGB 데이터를 복원하는 단계를 포함한다.
LVDS, 프로토콜

Description

신호 처리 방법 및 신호 처리 장치{Method for processing data and device of using the same}
본 발명의 개념에 따른 실시 예는 신호 처리 기술에 관한 것으로, 특히 한 쌍의 신호 라인들을 통하여 클락 신호와 데이터 신호들을 전송할 수 있는 신호 처리 방법 및 이를 이용한 신호 처리 장치에 관한 것이다.
대화면, 고해상도, 및 고계조 디스플레이 장치에 대한 요구와 더불어 상기 디스플레이 장치의 기능이 다양화됨에 따라 단위 시간당 상기 디스플레이 장치의 내부에서 처리해야하는 데이터의 양이 급격하게 증가하고 있다. 이에 따라 디스플레이 장치 내에서 신호의 무결성을 보장하면서도 고속으로 신호를 전송하기 위한 고속 인터페이스 기술에 대한 연구가 활발하게 진행되고 있다.
대화면, 고해상도, 고계조, 및 멀티미디어 컨텐츠의 증가에 의한 고속 인터페이스 기술에 대한 요구는 와이드(wide) TV나 PC용 모니터와 같은 디지털 가전 기기에 국한된 것이 아니라 휴대 단말기에서도 동일하게 요구되는 사항이다. 특히, PC 또는 개인 휴대 단말기의 디스플레이 장치의 경우 경량화, 단순화, 및 저전력화 기술이 요구되고 있으며 이러한 요구가 인터페이스 기술에 반영되어 새로운 인터페 이스 기술들이 제안되고 있다. 따라서 대화면, 고해상도, 및 고계조의 요구를 만족시키고 인터커넥트(interconnector) 수를 줄임으로써 디스플레이 장치를 단순화하여 제조 단가를 낮추기 위해서는 고속 데이터 송/수신 기술이 필수적이다. 그리고 개인 휴대 단말기에 적합하도록 저소비전력 특성을 가져야 한다.
따라서, 데이터를 전송하기 위한 신호선들의 개수는 줄일 수 있고, 고속으로 상기 데이터가 전송되는 과정에서 발생할 수 있는 전기적 잡음, 예컨대 스큐 (skew), 지터(jitter), 또는 반사 잡음(reflection noise) 등을 해결할 수 있는 새로운 신호 처리 방법과 상기 방법을 수행할 수 있는 신호 처리 장치가 요구되고 있다.
따라서, 본 발명이 이루고자 하는 기술적인 과제는 새로운 신호 처리 방법과 상기 방법을 사용할 수 있는 신호 처리 장치를 제공하는 것이다.
또한, 본 발명이 이루고자 하는 기술적인 과제는 클락 신호, 제어 신호, 및RGB 데이터를 포함하는 직렬 데이터 스트림을 한 쌍의 전송 라인들을 이용하여 전송할 수 있는 새로운 신호 처리 방법과 신호 처리 장치를 제공하는 것이다.
상기 기술적 과제를 달성하기 위한 신호 처리 장치의 신호 처리 방법은 외부로부터 입력되는 직렬 데이터 스트림의 클락 스트림으로부터 클락 신호를 복원하는 단계; 복원된 클락 신호에 기초하여 상기 직렬 데이터 스트림의 데이터 패턴으로부 터 적어도 하나의 제어 신호를 복원하는 단계; 및 상기 복원된 클락 신호에 기초하여 상기 직렬 데이터 스트림의 RGB 데이터 스트림으로부터 RGB 데이터를 복원하는 단계를 포함한다.
상기 수신부는 각 프레임의 첫 번째 라인 시간 동안 상기 클락 스트림을 수신한다. 상기 신호 처리 방법은 상기 복원된 클락 신호에 연관된 클락 신호에 따라 상기 RGB 데이터를 병렬화하는 단계를 더 포함한다.
상기 적어도 하나의 제어 신호는 수직 동기 신호, 수평 동기 신호, 및 데이터 동기 신호 중에서 적어도 하나를 포함한다. 상기 직렬 데이터 스트림은 차동 시그널링 방식으로 수신된다.
상기 기술적 과제를 달성하기 위한 신호 처리 장치의 신호 처리 방법은 클락 신호를 생성하는 단계; 다수의 제어 신호들 각각을 인코딩하여 데이터 패턴을 생성하는 단계; 상기 클락 신호, 상기 데이터 패턴, 및 RGB 데이터를 포함하는 직렬 데이터 스트림을 생성하는 단계; 및 생성된 직렬 데이터 스트림을 한 쌍의 차동 신호 라인들을 통하여 외부로 전송할 수 있도록 차동 신호 방식을 이용하여 변환하는 단계를 포함한다.
상기 기술적 과제를 달성하기 위한 신호 처리 장치는 차동 신호 방식에 따라 입력된 직렬 데이터 스트림으로부터 클락 신호를 복원하기 위한 클락 신호 생성기; 및 복원된 클락 신호에 따라 상기 직렬 데이터 스트림으로부터 적어도 하나의 제어 신호와 RGB 데이터를 복원하기 위한 복원 회로를 포함한다.
상기 복원 회로는 상기 복원된 클락 신호에 따라 상기 직렬 데이터 스트림을 샘플링하고 샘플된 데이터를 생성하기 위한 샘플러; 및 상기 샘플된 데이터로부터 상기 적어도 하나의 제어 신호와 상기 RGB 데이터를 복원하기 위한 제어 신호 발생기를 포함한다.
상기 신호 처리 장치는 상기 복원된 클락 신호에 연관된 클락 신호에 따라, 복원된 RGB 데이터를 디-시리얼라이즈하기 위한 디-시리얼라이저를 더 포함한다.
상기 기술적 과제를 달성하기 위한 차동 신호 라인들을 통하여 서로 접속된 송신부와 수신부의 신호 처리 방법은 상기 송신부가 클락 신호, 적어도 하나의 제어 신호가 인코드된 데이터 패턴, 및 RGB 데이터를 포함하는 직렬 데이터 스트림을 생성하는 단계; 상기 송신부가 상기 차동 신호 라인들을 통하여 상기 직렬 데이터 스트림을 차동 신호 방식으로 상기 수신부로 전송하는 단계; 상기 수신부가 수신된 직렬 데이터 스트림으로부터 클락 신호를 복원하는 단계; 및 상기 수신부가 복원된 클락 신호에 따라 상기 수신된 직렬 데이터 스트림으로부터 상기 적어도 하나의 제어 신호와 상기 RGB 데이터를 복원하는 단계를 포함한다.
상기 기술적 과제를 달성하기 위한 신호 처리 장치는 클락 신호, 적어도 하나의 제어 신호가 인코드된 데이터 패턴, 및 RGB 데이터를 포함하는 직렬 데이터 스트림을 생성하기 위한 송신부; 및 수신된 직렬 데이터 스트림으로부터 상기 클락 신호를 복원하고, 복원된 클락 신호에 따라 상기 수신된 직렬 데이터 스트림으로부터 상기 적어도 하나의 제어 신호와 상기 RGB 데이터를 복원하기 위한 수신부를 포함한다.
상기 신호 처리 장치는 상기 송신부에 의하여 생성된 상기 직렬 데이터 스트 림을 차동 신호 방식으로 상기 수신부로 전송하기 위한 한 쌍의 차동 신호 라인들을 더 포함한다.
본 발명의 실시 예에 따른 신호 처리 방법과 신호 처리 장치는 클락 신호, 제어 신호, 및 데이터를 포함하는 데이터 스트림을 한 쌍의 차동 신호선들을 통하여 전송할 수 있으므로 데이터 송수신단들 사이에 접속되는 신호선들의 개수를 줄일 수 있는 효과가 있다.
따라서 신호 처리 시스템의 구성이 단순화되고 EMI의 영향을 줄일 수 있으며스큐의 영향을 제거할 수 있는 효과가 있다.
본 명세서 또는 출원에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니된다.
본 발명의 개념에 따른 실시 예는 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있으므로 특정 실시 예들을 도면에 예시하고 본 명세서 또는 출원에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1 및/또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부 가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다.
도 1은 본 발명의 실시 예에 따른 신호 전송 방법을 설명하기 위한 디스플레이 장치의 개략적인 블록도를 나타낸다. 도 1을 참조하면, 디스플레이 시스템 또는 디스플레이 장치(100)는 디스플레이 구동회로와 디스플레이 패널(110)을 포함할 수 있다.
디스플레이 패널(110)은 상기 디스플레이 구동 회로로부터 출력되는 구동 신호들, 예컨대 클락 신호, 다수의 제어신호들, 및 데이터 신호들에 따라 이미지를 표시할 수 있다.
디스플레이 구동회로 또는 디스플레이 드라이버 IC(Display Driver IC; DDI)는 디스플레이 패널(110)에 이미지를 디스플레이하기 위한 데이터 신호들과 구동 신호들을 제공하기 위한 장치로서, 타이밍 컨트롤러(120), 적어도 하나의 소스 드라이버 IC(130), 및 적어도 하나의 게이트 드라이버 IC(140)를 포함할 수 있다. 이 때, 상기 디스플레이 구동 회로에 포함되는 칩들, 예컨대 소스 드라이버 IC(130)의 개수와 게이트 드라이버 IC(140)의 개수는 디스플레이 패널(110)의 크기나 표현하고자 하는 색상의 수에 따라 변할 수 있다. 소스 드라이버 IC(130)는 데이터 라인 구동 회로의 일 예이다.
타이밍 컨트롤러(120)는 외부로부터 입력되는 영상신호들(LVDS)을 데이터 신호들, 예컨대 N(N은 자연수, 예컨대 N=8)-비트 RGB 데이터 스트림으로 변환하고, 소스 드라이버 IC(130)와 게이트 드라이버 IC(140)의 동작을 제어하기 위한 다수의 제어 신호들(또는 다수의 구동 신호들)을 생성한다.
또한, 타이밍 컨트롤러(120)는 클락 신호, 다수의 제어 신호들 중에서 적어도 하나가 인코드된 데이터 패턴, 및 RGB 데이터를 포함하는 직렬 데이터 스트림을 생성하고 생성된 직렬 데이터 스트림을 차동 신호들로 변환하고 변환된 차동 신호들을 한 쌍의 신호 라인들을 통하여 각 소스 드라이버 IC(130)로 출력할 수 있다.
따라서 타이밍 컨트롤러(120)는 직렬 데이터 스트림을 전송하기 위한 송신부로서의 기능을 수행할 수 있고, 각 소스 드라이버 IC(130)는 상기 직렬 데이터 스트림을 수신하기 위한 수신부로서의 기능을 수행할 수 있다. 실시 예에 따라 상기 송신부와 상기 수신부는 하나의 회로 내에서 구현될 수 있고 별개의 회로로 구현될 수 있다.
도 1에 도시된 바와 같이 신호 라인들의 수를 줄이기 위하여 타이밍 컨트롤러(120)와 각 소스 드라이버 IC(130) 사이에는 한 쌍의 차동 신호 라인들이 접속된다.
이때, 한 쌍의 신호 라인들을 통하여 전송되는 직렬 데이터 스트림의 형태는 개발자가 정한 송/수신단 규격에 따라 정해질 수 있으며, 이하 도 3과 도 6을 참조하여 이에 대하여 상세히 설명한다.
신호 처리 회로, 즉 소스 드라이버 IC(130)는 타이밍 컨트롤러(120)에 의하여 차동 신호 방식으로 전송된 직렬 데이터 스트림을 수신하고 수신된 직렬 데이터 스트림으로부터 클락 신호, 다수의 제어신호들, 및 RGB 데이터를 복원할 수 있다.
게이트 드라이버 IC(140)는 타이밍 컨트롤러(120)로부터 출력된 적어도 하나의 제어 신호에 응답하여 디스플레이 패널(110)에 구현된 게이트 라인들을 순차적으로 구동할 수 있다. 예컨대, 디스플레이 패널(110)은 게이트 드라이버 IC(140)로부터 출력되는 구동 신호들과 각 소스 드라이버 IC(130)로부터 출력된 RGB 데이터에 응답하여 이미지를 디스플레이 할 수 있다. 예컨대, RGB 데이터는 18비트, 24비트, 30비트(또한, RGB 데이터 각각은 6비트 또는 8비트 또는 10비트) 등으로 구현될 수 있다.
도 2는 본 발명의 실시 예에 따른 타이밍 컨트롤러의 상세 블록도를 나타낸다. 도 2를 참조하면, 타이밍 컨트롤러(120)는 수신부(11), 버퍼 메모리(13), 타이밍 제어 회로(15), 및 송신부(17)를 포함할 수 있다.
수신부(11)는 외부로부터 입력되는 입력 신호 예컨대, 영상 신호들(LVDS) 및 제어 신호를 수신하여 내부 회로에 적합한 디지털 신호 예컨대, TTL 레벨 또는 CMOS 레벨의 신호로 변환할 수 있다. 이때, 외부로부터 입력되는 입력 신호는 낮은 전압 차분 신호(Low voltage differential signaling), 또는 DVI(Digital Visual Interface) 신호일 수 있으며, 상기 입력 신호는 어느 하나의 신호 형태에 한정되지 않는다.
버퍼 메모리(13)는 수신부(11)로부터 출력되는 출력 신호를 일시적으로 저장한 후 저장된 신호를 출력할 수 있다.
타이밍 제어 회로(15)는 제어 신호와 기준 클락에 기초하여 각 소스 드라이버 IC(130)와 각 게이트 드라이버 IC(140)를 구동하기 위한 구동 신호들 및 송신부 (17)에서 사용될 클락 신호를 생성할 수 있다. 도 2의 실시 예에서는 기준 클락이 외부로부터 입력되는 것으로 도시하였지만 다른 실시 예에서는 타이밍 제어 회로 (15)로 입력되는 입력 신호로부터 클락 신호를 복원하여 복원된 클락 신호를 기준 클락으로 사용할 수 있다.
송신부(17)는 역다중화기(19), 및 다수의 소스 구동 회로들(20)을 포함할 수 있다. 역다중화기(19)는 버퍼 메모리(13)로부터 출력되는 디지털 신호들 예컨대, 영상 신호들(LVDS)과 제어 신호를 각 소스 구동 회로(20)별로 분리하여 출력할 수 있다.
다수의 소스 구동 회로들(20) 각각은 인코더(21), 직렬 변환기(23), 및 출력 버퍼(25)를 포함할 수 있다.
인코더(21)는 영상 신호들(LVDS)을 데이터 신호들 예컨대, N-비트 RGB 데이터 스트림으로 변환하고 다수의 제어 신호들 중에서 적어도 하나가 인코드된 데이터 패턴으로 변환할 수 있다.
직렬 변환기(23)는 클락 신호, N-비트 RGB 데이터 스트림, 및 다수의 제어 신 호들 중 적어도 하나가 인코드된 데이터 패턴을 포함하는 하나의 직렬 데이터 스트림을 생성할 수 있다. 여기서 상기 클락 신호는 수신단 내부에서 복원된 클락 신호의 락킹(locking) 상태를 유지시키기 위하여 주기적인 데이터의 천이를 보장하는 신호를 말한다.
출력 버퍼(25)는 직렬 변환기(23)로부터 출력되는 직렬 데이터 스트림을 차동 신호들(SD1 내지 SDn)로 변환하고, 변환된 차동 신호들(SD1 내지 SDn)을 한 쌍의 신호 라인들을 통하여 각 소스 드라이버 IC(130)로 출력할 수 있다.
도 3은 도 2에 도시된 타이밍 컨트롤러에서 생성된 직렬 데이터 스트림의 일 예와 상기 직렬 데이터 스트림으로부터 복원된 신호들의 타이밍 도를 나타낸다.
본 실시 예에 따른 디스플레이 장치(100)가 적합한 동작을 수행하기 위해서는 적절한 송수신 프로토콜(protocol)을 정의할 필요가 있으며 도 3은 상기 송수신 프로토콜의 일 예를 도시한다.
타이밍 컨트롤러(120)는 프레임(frame) 단위로 디스플레이 패널(110)에 이미지를 디스플레이하기 위한 직렬 데이터 스트림을 생성하여 출력할 수 있다. 하나의 프레임을 출력하기 위한 프레임 시간(Frame time)은 디스플레이 패널(110)의 해상도에 따라 정해질 수 있다.
먼저, 타이밍 컨트롤러(120)는 첫 번째 라인 시간 동안 클락 스트림(Ref.CLK)을 생성하여 출력할 수 있다. 따라서 각 소스 드라이버 IC(130)의 클락 신호 생성기(도 4의 50)는 클락 스트림(Ref.CLK)로부터 클락 신호(R_CLK)를 복원할 수 있다.
타이밍 컨트롤러(120)가 매 프레임이 시작할 때마다 클락 스트림(Ref.CLK)을 출력할 때 각 소스 드라이버 IC(130)의 클락 신호 생성기(50)는 클락 신호(R_CLK)를 복원하기 위한 정보를 매 프레임마다 업-데이트할 수 있으므로, 각 소스 드라이버 IC(130)의 클락 신호 생성기(50)는 락킹 상태를 계속 유지할 수 있다.
그 후, 타이밍 컨트롤러(120)는 각 라인 시간마다 데이터 패턴과 RGB 데이터 스트림을 포함하는 직렬 데이터 스트림을 출력할 수 있다. 예컨대, 두 번째 라인 시간 동안 타이밍 컨트롤러(120)는 제1데이터 패턴과 제1RGB 데이터 스트림(1st line)을 포함하는 제1직렬 데이터 스트림을 생성하여 출력할 수 있고, 세 번째 라인 시간 동안 타이밍 컨트롤러(120)는 제2데이터 패턴과 제2RGB 데이터 스트림(2nd line)을 포함하는 제2직렬 데이터 스트림을 생성하여 출력할 수 있고, 65번째 라인 시간 동안 타이밍 컨트롤러(120)는 제64데이터 패턴과 제64 RGB 데이터 스트림(64th line)을 포함하는 제64직렬 데이터 스트림을 생성하여 출력할 수 있다.
실시 예에 따라, 각 직렬 데이터 스트림에 포함된 각 데이터 패턴은 서로 동일할 수 있고 또는 서로 다를 수 있다. 상기 각 데이터 패턴은 다수의 비트들을 포함할 수 있다. 각 데이터 패턴은 인코드된 적어도 하나의 제어 신호를 나타내기 위한 다수의 비트들을 포함할 수 있다.
각 소스 드라이버 IC(130)는 제1직렬 데이터 스트림의 제1데이터 패턴을 디코딩하여 다수의 제어 신호들, 예컨대 수평 동기 신호(Hsync), 수직 동기 신호(Vsync), 및 데이터 동기 신호(Dsync)를 복원할 수 있고 제1직렬 데이터 스트림 의 제1RGB 데이터 스트림(1st line)으로부터 제1이미지 데이터를 복원할 수 있다.
실시 예에 따라 각 소스 드라이버 IC(130), 좀더 구체적으로 제어 신호 발생기(도 4의 73)는 제1직렬 데이터 스트림을 제외한 각 직렬 데이터 스트림의 각 데이터 패턴을 디코딩하여 하나의 제어신호(예컨대, 데이터 동기 신호(Dsync))를 복원하거나 또는 두 개의 제어 신호들(예컨대, 수평 동기 신호(Hsync)와 데이터 동기 신호(Dsync))를 복원할 수도 있다.
예컨대, 제어 신호 발생기(73)가, 도 3에 도시된 바와 같이 락 신호(Lock)가 하이 레벨일 때, 첫 번째 직렬 데이터 스트림에 포함된 데이터 패턴으로부터 00111010을 검출하는 경우 각 소스 드라이버 IC(130)는 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 및 데이터 동기 신호(Dsync)를 순차적으로 생성 또는 복원할 수 있다.
도 4는 본 발명의 실시 예에 따른 소스 드라이버 IC(130)의 상세 블록도를 나타낸다. 도 3과 도 4를 참조하면, 소스 드라이버 IC(130)는 입력 버퍼(40), 클락-데이터 복원 회로, 및 직렬-병렬 데이터 변환기(75)를 포함할 수 있다. 설명의 편의를 위하여 도 4에는 소스 드라이버 IC(130) 내에 있는 인터페이스 수신단만을 도시한다.
입력 버퍼(40)는 타이밍 컨트롤러(120)로부터 출력된 직렬 데이터 스트림에 상응하는 차동 신호들을 싱글-레벨 신호로 변환하여 출력할 수 있다. 예컨대, 입력 버퍼(40)는 수신된 직렬 데이터 스트림을 소스 드라이버 IC(130)의 내부 회로에 적 합한 CMOS 레벨의 디지털 신호로 복원할 수 있다.
클락-데이터 복원 회로는 클락 신호 생성기(50), 샘플러(sampler, 60), 및 제어신호 발생기(73)를 포함할 수 있다. 실시 예에 따라 샘플러(60)와 제어신호 발생기(73)를 복원 회로라고 할 수도 있다.
클락 신호 생성기(50)는 락 검출기(51), 주파수-위상 검출기(52), 위상 검출기(53), 전하 펌프(charge pump; 54), 루프 필터(loop filter; 55), 및 전압 제어 발진기(voltage controlled oscillator; 57)를 포함하고, 입력 버퍼(40)로부터 출력된 싱글-레벨 신호로부터 클락 신호(R_CLK)를 복원할 수 있다. 예컨대, 클락 신호 생성기(50)는 클락 스트림(Ref.CLK)으로부터 클락 신호 (R_CLK)를 복원할 수 있다.
본 발명의 실시 예에 따른 클락 신호 생성기(50)는 지연 고정 루프(Delay Locked Loop; DLL) 또는 위상 고정 루프(Phase Locked Loop; PLL)로 구현될 수 있으며 이에 한정되는 것은 아니다.
락 검출기(51)는 입력 버퍼(40)로부터 출력된 싱글-레벨 신호의 위상과 전압 제어 발진기(57)로부터 출력되는 신호의 위상을 비교하여 비교 결과에 따라 락 신호(Lock)를 생성하고, 생성된 락 신호(Lock)에 따라 주파수-위상 검출기(52)와 위상 검출기(53) 각각의 동작을 제어할 수 있다.
주파수-위상 검출기(52)는 락 신호(Lock)에 응답하여 싱글-레벨 신호의 위상과 전압 제어 발진기(57)로부터 출력되는 신호, 또는 주파수 분주기(59)로부터 출력되는 신호의 위상을 비교하고 비교 결과에 따라 제1위상 제어 신호를 전하 펌프 (53)로 출력할 수 있다.
위상 검출기(53)는 락 신호(Lock)에 응답하여 싱글-레벨 신호의 위상과 전압 제어 발진기(57)로부터 출력되는 신호의 위상을 비교하고 비교 결과에 따라 제2위상 제어 신호를 전하 펌프(53)로 출력할 수 있다.
전하 펌프(54)는 제1전하 펌프와 제2전하 펌프를 포함하며, 상기 제1전하 펌프는 주파수 위상 검출기(52)로부터 출력되는 제1위상 제어 신호에 응답하여 제어 전압을 출력하고, 상기 제2전하 펌프는 위상 검출기(53)으로부터 출력되는 제2위상 제어 신호에 응답하여 제어 전압을 출력할 수 있다.
루프 필터(55)는 전하 펌프(54)로부터 출력된 제어 전압들을 필터링하고 필터된 전압을 전압 제어 발진기(57)로 출력할 수 있다. 예컨대, 루프 필터(55)는 저역 통과 필터(Low Pass Filter)로 구현될 수 있다.
전압 제어 발진기(57)는 루프 필터(55)로부터 출력된 필터된 전압에 비례하는 주파수를 갖는 신호를 생성하고 생성된 신호를 복원된 클락 신호(R_CLK)로써 출력할 수 있다.
소스 드라이버 IC(130)의 동작 시점에서 클락 신호 생성기(50)에 의하여 복원된 클락 신호(R_CLK)의 주파수 및/또는 위상은 디스플레이 장치(도 1의 100)의 주파수 및/또는 위상과 차이가 있기 때문에 상기 차이를 제거하기 위하여 타이밍 컨트롤러(120)는 첫 번째 라인 시간 동안 클락 스트림(Ref.CLK)을 소스 드라이버 IC(130)로 전송할 수 있다.
즉, 동작 초기에는 클락 신호를 복원하기 위하여 수신단 즉, 소스 드라이버 IC(130)의 입력으로 일정 주기로 토글링하는 신호가 인가되며, 이때 전압 제어 발진기(57)의 출력 신호 또는 주파수 분주기(590의 출력 신호는 주파수 위상 검출기 (52)로 피드백되어 입력 버퍼(40)로부터 출력되는 싱글-레벨 신호와 락킹되도록 동작하게 된다.
이후, 싱글-레벨 신호와 복원된 클락 신호(R_CLK)가 락킹 되면, 전압 제어 발진기(57)의 출력 신호 즉, 복원된 클락 신호(R_CLK)는 내부 회로의 동작 신호로서 사용될 수 있다. 또한, 복원된 클락 신호(R_CLK)는 위상 검출기(53)로 피드백되어 싱글-레벨 신호와 복원된 클락 신호(R_CLK) 사이의 위상 차이가 생기지 않도록 전압 제어 발진기(57)의 출력 신호의 위상을 제어할 수 있다.
클락 신호 생성기(50)는 분주기(59)를 더 포함할 수 있다. 분주기(59)는 전압 제어 발진기(57)로부터 출력되는 복원된 클락 신호(R_CLK)를 분주비로 분주하여 분주된 주파수를 갖는 신호를 생성할 수 있다.
이 경우 주파수 위상 검출기(52)는 입력 버퍼(40)로부터 출력되는 싱글-레벨 신호의 위상과 분주기(59)로부터 출력되는 분주된 주파수를 갖는 신호의 위상을 비교하고 비교 결과로서 제1위상 제어 신호를 전하 펌프(53)로 출력할 수 있다.
샘플러(60)는 복원된 클락 신호(R_CLK)에 따라 각 직렬 데이터 스트림을 샘플링하고 샘플된 데이터(R_DATA)를 제어 신호 발생기(73)로 전송할 수 있다.
제어 신호 발생기(73)는 샘플러(60)으로부터 출력되는 샘플된 데이터(R_DATA)와 클락 신호 생성기(50)으로부터 출력된 복원된 클락 신호(R_CLK)를 수신하고 샘플된 데이터(R_DATA)로부터 다수의 제어 신호들(Vsync, Hsync, 및 Dsync)과 RGB 데 이터(DATA)를 복원할 수 있다. 또한, 제어신호 발생기(73)는 데이터 동기 신호 (Dsync)에 응답하여 복원된 클락 신호(R_CLK)의 주파수를 분주비에 따라 분주하고 주파수 분주된 신호를 트리거 신호(T_CLK)로서 직렬-병렬 데이터 변환기(75)로 출력할 수 있다. 제어 신호 발생기(73)에 대한 상세한 설명은 도 5를 참조하여 상세히 설명될 것이다.
직렬-병렬 데이터 변환기(75)는 제어신호 발생기(73)으로부터 출력되는 RGB 데이터 스트림(DATA)을 트리거 신호(T_CLK)에 응답하여 RGB 병렬 데이터로서 출력할 수 있다. 직렬-병렬 데이터 변환기(75)는 디-시리얼라이저의 일예로서 병렬화 기능을 수행한다.
상술한 바와 같이 본 발명의 실시 예에 따른 신호 전송 방법은 직렬 데이터 스트림마다 삽입되는 데이터 패턴에 기초하여 복원된 클락 신호(R_CLK) 또는 디스플레이 장치의 시스템 클락 신호에 동기된 RGB 병렬 데이터를 고속으로 복원할 수 있는 효과가 있다.
또한, 본 실시 예에 따른 신호 전송 방법은 각 직렬 데이터 스트림마다 삽입되는 각 데이터 패턴을 이용하여 복원된 클락 신호(R_CLK)의 주파수와 위상을 주기적으로 조절하여 락킹 상태를 유지함으로써 복원된 RGB 병렬 데이터를 빠른 속도로 안정적으로 출력할 수 있으며, 또한 EMI의 영향을 줄이고 스큐(skew)의 영향을 없앨 수 있는 효과가 있다.
도 5는 도 4에 도시된 제어 신호 발생기의 상세 블록도를 나타낸다. 도 5를 참조하면, 제어 신호 발생기(73)는 리셋 신호 발생기(81), 카운터(83), 데이터 인 에이블 신호 발생기(84), 수직 동기 신호(Vsync) 발생기(85), 수평 동기 신호 (Hsync) 발생기(86), 및 데이터 동기 신호(Dsync) 발생기(87)를 포함할 수 있다. 도 5에 도시된 제어 신호 발생기(73)는 디스플레이 패널(110)의 동작을 제어하기 위해 사용되는 제어 신호의 개수에 따라 그 구성이 달라질 수 있다. 이하 도 2와 도 4를 참조하여 제어 신호 발생기(73)에 대하여 상세히 설명한다.
우선, 리셋 신호 발생기(81)는 샘플러(60)로부터 출력되는 샘플된 데이터 (R_DATA)와 클락 신호 생성기(50)로부터 출력되는 복원된 클락 신호(R_CLK)에 기초하여 리셋 신호(RESET)를 생성하고, 생성된 리셋 신호(RESET)에 따라 제어 신호 발생기(73)의 모든 내부 회로들의 동작을 초기화시킨다.
이후, 데이터 인에이블 신호 발생기(84)는, 복원된 클락 신호(R_CLK)가 락킹된 상태에서, 샘플된 데이터(R_DATA)가 토글링하지 않고 두 번 이상 하이 레벨 또는 로우 레벨이 처음으로 입력되면 클락 복원을 위한 트레이닝 구간이 끝났다고 판단하고, 판단 결과에 따라 데이터의 입력을 알리기 위한 하이 레벨을 갖는 데이터 인에이블 신호(DE)를 출력할 수 있다.
Vsync 발생기(85)는 데이터 인에이블 신호(DE)가 생성된 직후 입력되는 샘플된 데이터(R_DATA)와 복원된 클락 신호(R_CLK)에 기초하여 수직 동기 신호(Vsync)를 출력할 수 있다.
Hsync 발생기(86)는 수직 동기 신호(Vsync)가 생성된 직후 입력되는 샘플된 데이터(R_DATA)와 복원된 클락 신호(R_CLK)에 기초하여 수평 동기 신호(Hsync)를 출력할 수 있다.
Dsync 발생기(87)는 수평 동기 신호(Hsync)가 생성된 직후 입력되는 샘플된 데이터(R_DATA)와 복원된 클락 신호(R_CLK)에 기초하여 데이터 동기 신호(Dsync)를 출력할 수 있다.
제어 신호 발생기(73)는 데이터 동기 신호(Dsync)가 출력된 후 그 다음에 입력되는 데이터를 유효한 이미지 데이터의 첫 번째 데이터로 인식하게 된다.
도 3에 도시된 바와 같이, 제어 신호 발생기(73)는 락킹된 상태에서 데이터 0011를 처음으로 검출하게 되면 데이터 입력을 알리는 데이터 인에이블 신호(DE)를 생성하고, 데이터 인에이블 신호(DE)가 생성된 직후 데이터 1이 검출되면(예컨대, 입력 데이터가 0011 1 이면) 수직 동기 신호(Vsync)를 생성하고, 수직 동기 신호 (Vsync)가 검출된 직후 데이터 0이 검출되면(예컨대 입력 데이터가 00111 0 이면) 수평 동기 신호(Hsync)를 생성하고, 수평 동기 신호(Hsync)가 검출된 직후 이후의 1이 검출되면(예컨대 입력 데이터가 001110 1 이면) 데이터 동기 신호(Dsync)를 생성하고, 이어서 데이터 0이 검출되면(예컨대 입력 데이터가 0011101 0 이면) 그 다음에 입력되는 데이터를 유효한 RGB 데이터 스트림의 첫번째 데이터로 인식할 수 있다.
카운터(83)는 내부 회로로부터 출력되는 각 제어 신호의 개수를 각각 카운트하여 카운트 값(COUNT[0:3])을 출력할 수 있다.
제어 신호 발생기(73)는 카운트 값(COUTNT[0:3])에 기초하여 다음에 출력될 제어 신호를 생성할 수 있으며, 또한 제어 신호 발생기(73)에서 생성되는 각 제어신호가 제대로 생성되고 있는지 점검(check)할 수 있다.
예컨대, 제어 신호 발생기(73)는 제1카운트 값(COUNT[3]) 즉, 데이터 동기 신 호(Dsync)가 발생하는 횟수에 기초하여 다음 라인의 데이터를 알리는 수평 동기 신호(Hsync)를 생성하고, 제2카운트 값(COUNT[2]) 즉, 수평 동기 신호(Hsync)가 발생하는 횟수에 기초하여 다음 프레임의 시작을 알리는 수직 동기 신호(Vsync)를 생성할 수 있다.
또한, 데이터 인에이블 신호 발생기(84), Vsync 발생기(85), Hsync 발생기 (86), 및 Dsync 발생기(87) 각각은 각 제어 신호를 출력한 직후, 다음에 출력될 제어 신호를 알려주기 위한 인에이블 신호를 다음 출력단으로 전송할 수 있다.
도 6은 본 발명의 다른 실시 예에 따른 직렬 데이터 스트림으로부터 각 신호를 복원하는 방법을 설명하기 위한 타이밍도를 나타낸다. 도 4 내지 도 6을 참조하면, 소스 드라이버 IC(130)가 직렬 데이터 스트림으로부터 클락 신호를 복원하고 복원된 클락 신호(R_CLK)에 따라 RGB 데이터를 복원하는 과정은 도 3을 참조하여 설명한 과정과 실질적으로 동일하므로 이에 대한 구체적인 설명은 생략한다. 따라서 도 6에서는 직렬 데이터 스트림으로부터 제어 신호를 복원하는 과정에 대하여 설명하면 다음과 같다.
타이밍 컨트롤러(120)는 다수의 제어 신호들 각각을 나타내기 위한 제1비트들과 상기 제1비트들을 구분하기 위한 제2비트들을 포함하는 데이터 패턴을 생성할 수 있다. 상기 데이터 패턴은 각각의 RGB 데이터 스트림 사이에 삽입될 수 있다. 예컨대, 상기 제2비트들은 010일 수 있다.
예컨대, 타이밍 컨트롤러(120)는 수직 동기 신호(Vsync)를 001으로 인코딩하고, 수평 동기 신호(Hsync)를 110으로 인코딩하고, 데이터 동기 신호(Dsync)를 011 으로 인코딩하고, 더미 데이터를 000으로 인코딩할 수 있다. 예컨대, 타이밍 컨트롤러(120)는 제1비트들과 제2비트들을 포함하는 데이터 패턴, 예컨대 001010, 110010, 011010, 또는 000010을 생성할 수 있다.
따라서, 타이밍 컨트롤러(120)는 첫 번째 라인 시간에는 다수의 제어 신호들 즉, 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 및 데이터 동기 신호(Dsync)가 인코드된 001010 110010 011010을 포함하는 데이터 패턴, 및 RGB 데이터 스트림을 포함하는 제1직렬 데이터 스트림을 소스 드라이버 IC(130)로 출력할 수 있다.
소스 드라이버 IC(130)는 락킹된 상태에서 처음으로 입력되는 제1비트의 데이터를 검출하면 상기 제1비트에 해당하는 제어 신호를 생성하고, 이어서 제2비트의 데이터가 입력되는 동안 위상 검출기(53)가 싱글-레벨 신호와 복원된 클락 신호(R_CLK)의 위상을 비교하여 전압 제어 발진기(57)의 출력 신호의 위상 정보를 업데이트할 수 있다. 즉, 클락 신호 생성기(50)는 락킹된 후 임의의 데이터 입력 신호 예컨대, 데이터 패턴과 RGB 데이터 스트림이 입력되는 동안에도, 상기 데이터 패턴에 삽입된 제2비트의 데이터를 이용하여 주기적으로 위상을 조절함으로써 락킹 상태를 유지할 수 있다.
그리고, 두번째 라인 시간이후부터 타이밍 컨트롤러(120)는 데이터 동기 신호(Dsync)가 인코드된 011010을 포함하는 데이터 패턴, 및 RGB 데이터 스트림을 포함하는 각 직렬 데이터 스트림을 소스 드라이버 IC(130)로 출력할 수 있다. 또한, 타이밍 컨트롤러(120)는 마지막 직렬 데이터 스트림을 출력한 후 현재 프레임의 끝을 지시하기 위한 데이터 패턴, 예컨대 000010을 소스 드라이버 IC(130)로 출력할 수 있다.
따라서, 소스 드라이버 IC(130)는 도 4를 참조하여 설명한 바와 같이 각 데이터 패턴을 디코딩하여 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 및 데이터 동기 신호(Dsync) 중에서 적어도 하나를 복원할 수 있다. 또한, 소스 드라이버 IC(130)는 RGB 데이터 스트림으로부터 RGB 데이터를 복원하고 복원된 RGB 데이터를 디스플레이 패널(110)로 전송할 수 있다. 디스플레이 패널(110)은 소스 드라이버 IC(130)에 의하여 복원된 RGB 데이터에 따라 이미지를 표현할 수 있다.
소스 드라이버 IC(130)는 주기적으로 토글링하는 제2비트들을 이용하여 다수의 제어신호들 각각과 RGB 데이터 스트림을 분리할 수 있다.
상술한 바와 같이, 본 발명의 실시 예에 따른 신호 전송 방법은 각각의 RGB데이터 스트림 사이에 데이터 패턴을 규칙적으로 삽입하여 적어도 하나의 제어 신호와 RGB 데이터 스트림을 구분하고, 직렬 데이터 스트림의 길이(length)가 길어짐으로써 발생할 수 있는 언 락킹(unlocking) 상태를 막을 수 있다.
도 7은 타이밍 컨트롤러와 각각의 소스 드라이버를 포인트-투-포인트 차동 시그널링 인터페이스(point-to-point differential signaling)로 접속한 시스템의 블록도이다.
도 7을 참조하면 본 발명의 실시 예에 따른 시스템, 예컨대 디스플레이 장치(100)는 타이밍 컨트롤러(120)와 각 소스 드라이버 IC(130)가 한 쌍의 차동 신호 라인들로 접속된 구조를 갖는다. 이때 타이밍 컨트롤러(120)는 클락 신호, 적어도 어느 하나의 제어신호, 및 RGB 데이터를 직렬 데이터 스트림으로 변환하여 변환된 직렬 데이터 스트림을 한 쌍의 차동 신호 라인들만을 이용하여 각 소스 드라이버 IC(130)로 전송할 수 있다.
상술한 바와 같이 각 소스 드라이버 IC(130)는 직렬 데이터 스트림을 디코딩하여 클락 신호, 적어도 하나의 제어 신호, 및 RGB 데이터를 복원할 수 있다.
도 8은 본 발명의 실시 예에 따른 모바일 시스템의 일 실시 예를 나타낸다. 도 8을 참조하면 본 발명의 실시 예에 따른 모바일 시스템(200)는 송신부, 예컨대 어플리케이션 프로세서(Application Processor; AP, 220)를 포함하는 하부와 수신부, 예컨대 디스플레이 구동 IC(230)를 포함하는 상부를 포함한다.
어플리케이션 프로세서(220)는 한 쌍의 차동 신호 라인들만을 이용하여 클락 신호, 적어도 하나의 제어신호(예컨대, Vsync, Hsync, 및 Dsync), 및 RGB 데이터가 인코딩된 직렬 데이터 스트림을 디스플레이 구동 IC(230)로 전송할 수 있다.
디스플레이 구동 IC(230)의 구조와 동작은 도 1 내지 도 4를 참조하여 설명한 소스 드라이버 IC(130)의 구조와 동작과 실질적으로 동일하다.
디스플레이 구동 IC(230)는 도 4를 참조하여 설명한 바와 같이 직렬 데이터 스트림을 디코딩하여 클락 신호, 적어도 하나의 제어 신호, 및 RGB 데이터를 복원할 수 있다.
디스플레이 장치(100)와 모바일 시스템(200)은 디스플레이 장치(100)와 모바일 시스템(200)을 사용할 응용 프로그램의 종류, 디스플레이 패널(110)의 종류에 따라 다양한 방식의 인터페이스(또는 디스플레이 인터페이스)를 사용할 수 있다.
예컨대, 도 1에 도시된 디스플레이 장치(100)가 중/대형 디스플레이 장치인 경 우, 중/대형 디스플레이 장치(100)는 타이밍 컨트롤러(120)와 소스 드라이버 IC(130) 사이에 데이터를 송수신하기 위하여 RSDS(Reduced Swing Differential Signaling), mini-LVDS, PPDS(Point-to-Point Differential Signaling), AiPi(Advanced Intra-Panel Interface) 등의 인터페이스 방식을 사용할 수 있다.
또한, 도 6에 도시된 모바일 디스플레이 장치(200)는 AP(Application Processor)와 디스플레이 구동 IC(230) 사이에 MDDI(Mobile Display Digital Interface), MIPI(Mobile Industry Processor Interface) 등의 인터페이스 방식을 사용할 수 있다.
본 발명의 실시 예에 따른 신호 전송 방법을 이용하는 경우 송신부, 예컨대 타이밍 컨트롤러(120) 또는 애플리케이션 프로세서(220)는 한 쌍의 신호 라인들만을 이용하여 클락 신호, 적어도 하나의 제어신호, 및 RGB 데이터가 인코드된 또는 임베드된 직렬 데이터 스트림을 소스 드라이버 IC(130 또는 230)로 전송함으로써 서로 다른 인터페이스 방식을 사용하는 다양한 주변 기기를 하나의 인터페이스 방식으로 통합할 수 있다.
본 발명의 실시 예에 따른 신호 전송 방법을 이용하는 경우, 디스플레이 장치(100)는 데이터를 송수신하기 위한 신호 라인들의 수가 줄일 수 있으므로 디스플레이 장치(100)의 구성이 간결해지고 생산 단가가 줄일 수 있는 효과가 있다.
또한, 본 발명의 실시 예에 따른 신호 전송 방법을 사용하는 경우, 디스플레이 장치(100)는 전기적 잡음, 예컨대 스큐(skew), 지터(jitter), 반사 잡음 (reflection noise) 등을 줄일 수 있는 효과가 있다.
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 상세한 설명이 제공된다.
도 1은 본 발명의 실시 예에 따른 신호 전송 방법을 설명하기 위한 디스플레이 장치의 개략적인 블록도를 나타낸다.
도 2는 본 발명의 실시 예에 따른 타이밍 컨트롤러의 상세 블록도를 나타낸다.
도 3은 도 2에 도시된 타이밍 컨트롤러에서 생성된 직렬 데이터 스트림의 일 예와 상기 직렬 데이터 스트림으로부터 복원된 신호들의 타이밍 도를 나타낸다.
도 4는 본 발명의 실시 예에 따른 소스 드라이버 IC의 상세 블록도를 나타낸다.
도 5는 도 4에 도시된 제어 신호 발생기의 상세 블록도를 나타낸다.
도 6은 본 발명의 다른 실시 예에 따른 직렬 데이터 스트림으로부터 각 신호를 복원하는 방법을 설명하기 위한 타이밍도를 나타낸다.
도 7은 타이밍 컨트롤러와 각각의 소스 드라이버를 포인트-투-포인트 차동 시그널링 인터페이스로 접속한 시스템의 블록도이다.
도 8은 본 발명의 실시 예에 따른 모바일 시스템의 일 실시 예를 나타낸다.

Claims (12)

  1. 외부로부터 입력되는 직렬 데이터 스트림의 클락 스트림으로부터 클락 신호를 복원하는 단계;
    복원된 클락 신호에 기초하여 상기 직렬 데이터 스트림의 데이터 패턴으로부터 적어도 하나의 제어 신호를 복원하는 단계; 및
    상기 복원된 클락 신호에 기초하여 상기 직렬 데이터 스트림의 RGB 데이터 스트림으로부터 RGB 데이터를 복원하는 단계를 포함하는 신호 처리 장치의 신호 처리 방법.
  2. 제1항에 있어서, 상기 클락 스트림은 각 프레임의 첫 번째 라인 시간 동안 수신되는 신호 처리 장치의 신호 처리 방법.
  3. 제1항에 있어서, 상기 신호 처리 장치의 신호 처리 방법은,
    상기 복원된 클락 신호에 연관된 클락 신호에 따라 상기 RGB 데이터를 병렬화하는 단계를 더 포함하는 신호 처리 장치의 신호 처리 방법.
  4. 제1항에 있어서, 상기 적어도 하나의 제어 신호는 수직 동기 신호, 수평 동기 신호, 및 데이터 동기 신호 중에서 적어도 하나를 포함하는 신호 처리 장치의 신호 처리 방법.
  5. 클락 신호를 생성하는 단계;
    다수의 제어 신호들 각각을 인코딩하여 데이터 패턴을 생성하는 단계;
    상기 클락 신호, 상기 데이터 패턴, 및 RGB 데이터를 포함하는 직렬 데이터 스트림을 생성하는 단계; 및
    생성된 직렬 데이터 스트림을 한 쌍의 차동 신호 라인들을 통하여 외부로 전송할 수 있도록 차동 신호 방식을 이용하여 변환하는 단계를 포함하는 신호 처리 장치의 신호 처리 방법.
  6. 차동 신호 방식에 따라 입력된 직렬 데이터 스트림으로부터 클락 신호를 복원하기 위한 클락 신호 생성기; 및
    복원된 클락 신호에 따라 상기 직렬 데이터 스트림으로부터 적어도 하나의 제어 신호와 RGB 데이터를 복원하기 위한 복원 회로를 포함하는 신호 처리 장치.
  7. 제6항에 있어서, 상기 복원 회로는,
    상기 복원된 클락 신호에 따라 상기 직렬 데이터 스트림을 샘플링하고 샘플된 데이터를 생성하기 위한 샘플러; 및
    상기 샘플된 데이터로부터 상기 적어도 하나의 제어 신호와 상기 RGB 데이터를 복원하기 위한 제어 신호 발생기를 포함하는 신호 처리 장치.
  8. 제6항에 있어서, 상기 신호 처리 장치는,
    상기 복원된 클락 신호에 연관된 클락 신호에 따라, 복원된 RGB 데이터를 디-시리얼라이즈하기 위한 디-시리얼라이저를 더 포함하는 신호 처리 장치.
  9. 제6항에 있어서, 상기 적어도 하나의 제어 신호는 수직 동기 신호, 수평 동기 신호, 및 데이터 동기 신호 중에서 적어도 하나를 포함하는 신호 처리 장치.
  10. 차동 신호 라인들을 통하여 서로 접속된 송신부와 수신부의 신호 처리 방법에 있어서,
    상기 송신부가 클락 신호, 적어도 하나의 제어 신호가 인코드된 데이터 패턴, 및 RGB 데이터를 포함하는 직렬 데이터 스트림을 생성하는 단계;
    상기 송신부가 상기 차동 신호 라인들을 통하여 상기 직렬 데이터 스트림을 차동 신호 방식으로 상기 수신부로 전송하는 단계;
    상기 수신부가 수신된 직렬 데이터 스트림으로부터 클락 신호를 복원하는 단계; 및
    상기 수신부가 복원된 클락 신호에 따라 상기 수신된 직렬 데이터 스트림으로부터 상기 적어도 하나의 제어 신호와 상기 RGB 데이터를 복원하는 단계를 포함하는 신호 처리 방법.
  11. 클락 신호, 적어도 하나의 제어 신호가 인코드된 데이터 패턴, 및 RGB 데이 터를 포함하는 직렬 데이터 스트림을 생성하기 위한 송신부; 및
    수신된 직렬 데이터 스트림으로부터 상기 클락 신호를 복원하고, 복원된 클락 신호에 따라 상기 수신된 직렬 데이터 스트림으로부터 상기 적어도 하나의 제어 신호와 상기 RGB 데이터를 복원하기 위한 수신부를 포함하는 신호 처리 장치.
  12. 제11항에 있어서, 상기 신호 처리 장치는,
    상기 송신부에 의하여 생성된 상기 직렬 데이터 스트림을 차동 신호 방식으로 상기 수신부로 전송하기 위한 한 쌍의 차동 신호 라인들을 더 포함하는 신호 처리 장치.
KR1020090021412A 2009-03-13 2009-03-13 신호 처리 방법 및 신호 처리 장치 KR20100103028A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090021412A KR20100103028A (ko) 2009-03-13 2009-03-13 신호 처리 방법 및 신호 처리 장치
US12/722,184 US20100231787A1 (en) 2009-03-13 2010-03-11 Signal processing method and device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090021412A KR20100103028A (ko) 2009-03-13 2009-03-13 신호 처리 방법 및 신호 처리 장치

Publications (1)

Publication Number Publication Date
KR20100103028A true KR20100103028A (ko) 2010-09-27

Family

ID=42730394

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090021412A KR20100103028A (ko) 2009-03-13 2009-03-13 신호 처리 방법 및 신호 처리 장치

Country Status (2)

Country Link
US (1) US20100231787A1 (ko)
KR (1) KR20100103028A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150064420A (ko) * 2013-12-03 2015-06-11 엘지디스플레이 주식회사 표시장치용 타이밍 컨트롤러 및 이의 구동방법
KR20160080924A (ko) * 2014-12-30 2016-07-08 엘지디스플레이 주식회사 저전압 차등 시그널 시스템 및 이를 채용한 표시장치

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2490857A (en) 2010-11-05 2012-11-21 Kratos Analytical Ltd Timing device and method
US20130162608A1 (en) * 2011-12-27 2013-06-27 Samsung Electronics Co., Ltd. Display apparatus, upgrading apparatus and control method of the same and display system
KR102041530B1 (ko) * 2013-06-26 2019-11-07 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
CN103929610B (zh) * 2014-04-23 2017-08-08 利亚德光电股份有限公司 用于led电视的数据处理方法、装置及led电视
US9612609B2 (en) 2014-11-18 2017-04-04 Atmel Corporation Single wire system clock signal generation
TWI546790B (zh) * 2015-05-27 2016-08-21 友達光電股份有限公司 源極驅動裝置及顯示訊號接收方法
CN104992655B (zh) * 2015-07-17 2017-11-21 上海天马微电子有限公司 一种显示面板及其驱动方法
US9876581B2 (en) * 2016-02-10 2018-01-23 Inphi Corporation Circuit for multi-path interference mitigation in an optical communication system
US10643574B2 (en) * 2018-01-30 2020-05-05 Novatek Microelectronics Corp. Timing controller and operation method thereof
TWI733082B (zh) * 2018-01-30 2021-07-11 聯詠科技股份有限公司 驅動電路、時序控制器與其抗干擾方法
US11024209B2 (en) * 2018-05-03 2021-06-01 Novatek Microelectronics Corp. Integrated circuit and anti-interference method thereof
CN110930929B (zh) * 2019-12-18 2022-08-30 京东方科技集团股份有限公司 一种信号处理方法、时序控制器及显示装置
KR20210112074A (ko) * 2020-03-04 2021-09-14 주식회사 실리콘웍스 저전력모드에서 동작하는 데이터구동장치, 데이터처리장치 및 이를 포함하는 디스플레이장치
KR20220080843A (ko) * 2020-12-08 2022-06-15 엘지디스플레이 주식회사 디스플레이 장치 및 구동 회로
CN115831072B (zh) * 2022-12-07 2024-06-25 Tcl华星光电技术有限公司 源极驱动器以及显示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5506627A (en) * 1994-06-10 1996-04-09 Tektronix, Inc. Phase locked loop chain for locking audio sampling to serial digital component vide timing
KR0185918B1 (ko) * 1995-02-27 1999-04-15 김광호 동기신호 오류정정을 통한 데이타의 s/p변환방법 및 장치
US7088398B1 (en) * 2001-12-24 2006-08-08 Silicon Image, Inc. Method and apparatus for regenerating a clock for auxiliary data transmitted over a serial link with video data
KR100513274B1 (ko) * 2003-07-30 2005-09-09 이디텍 주식회사 압축기법을 이용한 고속의 디브이아이 제어 방법 및 이를이용한 디브이아이 송신기 및 수신기
WO2005101773A1 (ja) * 2004-04-16 2005-10-27 Thine Electronics, Inc. 送信回路、受信回路及びクロック抽出回路並びにデータ伝送方法及びデータ伝送システム
MX2009000040A (es) * 2006-07-07 2009-01-30 Lg Electronics Inc Sistema de difusion digital y metodo de proceso de datos.
US7953162B2 (en) * 2006-11-17 2011-05-31 Intersil Americas Inc. Use of differential pair as single-ended data paths to transport low speed data
JP2009037165A (ja) * 2007-08-03 2009-02-19 Sony Corp 表示装置および表示方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150064420A (ko) * 2013-12-03 2015-06-11 엘지디스플레이 주식회사 표시장치용 타이밍 컨트롤러 및 이의 구동방법
KR20160080924A (ko) * 2014-12-30 2016-07-08 엘지디스플레이 주식회사 저전압 차등 시그널 시스템 및 이를 채용한 표시장치

Also Published As

Publication number Publication date
US20100231787A1 (en) 2010-09-16

Similar Documents

Publication Publication Date Title
KR20100103028A (ko) 신호 처리 방법 및 신호 처리 장치
KR101743455B1 (ko) 데이터 수신 장치
KR100986041B1 (ko) 클럭 신호가 임베딩된 단일 레벨 신호 전송을 이용한 디스플레이 구동 시스템
CN104751811B (zh) 显示装置及其驱动方法
US7535957B2 (en) Transmitter circuit, receiver circuit, clock data recovery phase locked loop circuit, data transfer method and data transfer system
US9934712B2 (en) Display, timing controller and column driver integrated circuit using clock embedded multi-level signaling
US8884934B2 (en) Display driving system using single level data transmission with embedded clock signal
US8311126B2 (en) Method and system for transmitting or receiving N-bit video data over a serial link
KR101266067B1 (ko) 클럭 임베디드 신호를 이용한 직렬 통신 방법 및 장치
JP5179467B2 (ja) 直列化されたマルチレベルデータ信号を伝達するためのディスプレイ、タイミング制御部及びデータ駆動部
KR100928516B1 (ko) 디스플레이
KR101367279B1 (ko) 클록을 내장한 데이터 신호를 전송하는 디스플레이 장치
KR100875340B1 (ko) 데이터 비활성 기간에 부채널 데이터를 전송하는 방법 및시스템
KR100928515B1 (ko) 데이터 수신 장치
JP2012054924A (ja) 「ｌｖｄｓ」タイプのリンク用のビデオデジタル信号を送信および受信するためのシステム
KR100653159B1 (ko) 클록 신호가 임베딩된 멀티 레벨 시그널링을 사용하는디스플레이, 타이밍 제어부 및 컬럼 구동 집적회로
US20100166129A1 (en) Data transmitting device and data receiving device
KR20100078604A (ko) 데이터 송신 및 수신 장치들
CN109429029B (zh) 视频接口转换装置与其操作方法
JP2011061785A (ja) クロック情報及びデータ情報を含む信号を受信する受信器、並びにクロック埋め込みインターフェース方法
KR20150063796A (ko) 평판 표시 장치의 데이터 인터페이스 장치 및 방법
CN100524449C (zh) 数据恢复装置与方法
WO2007013718A1 (en) Clock signal embedded multi-level signaling method and apparatus for driving display panel using the same
CN109076259B (zh) 视频信号发送装置、视频信号接收装置以及视频信号传输***
KR100987669B1 (ko) 액정표시장치의 데이터 구동장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal