KR0183652B1 - 반도체 리드프레임 - Google Patents

반도체 리드프레임 Download PDF

Info

Publication number
KR0183652B1
KR0183652B1 KR1019960018750A KR19960018750A KR0183652B1 KR 0183652 B1 KR0183652 B1 KR 0183652B1 KR 1019960018750 A KR1019960018750 A KR 1019960018750A KR 19960018750 A KR19960018750 A KR 19960018750A KR 0183652 B1 KR0183652 B1 KR 0183652B1
Authority
KR
South Korea
Prior art keywords
plating layer
alloy
nickel
lead frame
frame
Prior art date
Application number
KR1019960018750A
Other languages
English (en)
Other versions
KR970077595A (ko
Inventor
박세철
이규한
Original Assignee
이대원
삼성항공산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이대원, 삼성항공산업주식회사 filed Critical 이대원
Priority to KR1019960018750A priority Critical patent/KR0183652B1/ko
Publication of KR970077595A publication Critical patent/KR970077595A/ko
Application granted granted Critical
Publication of KR0183652B1 publication Critical patent/KR0183652B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

본 발명은 금속 소재의 베어프레임상에 형성된 다층도금층을 구비하고 있는 반도체 리드프레임에 있어서, 상기 다층 도금층이 제1니켈 도금층; 상기 제1니켈 도금층 상부에 형성된 Cu 도금층; 상기 Cu 도금층 상부에 형성된 제2니켈 도금층; 상기 제2니켈 도그 위에 형성된 Pd 도금층을 포함하는 것을 특징으로 하는 반도체 리드프레임을 제공한다.
본 발명에 따르면, 알로이 42 소재의 베어프레임상에 팔라듐을 이용한 선도금공정시, 알로이 42 소재내의 철과 팔라듐의 유전계열상 차이가 큰 데서 기인되는 부식성 문제를 해결하여 내부식성 납땜성이 우수한 리드프레임을 얻을 수 있다.

Description

반도체 리드페링미
제1도는 통상적인 반도체 리드프레임의 개략적인 평면도이고,
제2도는 및 제3도는 종래 반도체 리드프레임에 적용된 도금층의 구조를 나타낸 단면도이고,
제4도는 및 제5도는 본 발명에 따른 리드프레임에 적용된 도금층의 구조를 나타낸 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
10 : 반도체 리드프레임 11 : 다이 패드부
12 : 내부리드 13 : 외부리드
21, 31, 41, 51 : 베이프레임(bare frame : 리드드레임의 원소재)
22, 32, 34 : Ni 도금층 23, 33, 45, 55 : Pd 도금층
42, 52 : 제1니켈 도금층 43, 53 : Cu 도금층
44, 54 : 제2니켈 도금층 56 : Pd-X 합금 도금층
본 발명은 반도체 리드프레임에 관한 것으로서, 상세하기로는 알로이(alloy) 42 소재의 베어 프레임상에 팔라듐(pd)을 이용하여 선도금(Pre-Plated Frame; PPF) 하는 경우, 알로이 42 소재내의 철과 팔라듐간의 유전계열상 차이가 큰 데서 기인되는 부식성 문제를 해결함으로써 내부식성과 납땜성을 향상시킨 반도체 리드프레임에 관한 것이다.
반도체 리드프레임은 반도체 칩과 함께 반도체 팩키지를 이루는 핵심구성요소의 하나로서, 반도체 팩키지의 내부와 외부를 연결해주는 도선의 역할과 반도체 칩을 지지해주는 지지체의 역할을 동시에 수행한다. 이러한 반도체 리드프레임은 반도체 칩의 고밀도화, 고집적화 및 기판 실장의 방법 등에 따라 다양한 형상으로 존재할 수 있다. 이러한 여러 가지 형상중 리드프레임의 기본적인 형상은 제1도에 도시된 바와 같다.
반도체 리드프레임은 반도체 기억소자인 칩을 탑재하여 정적인 상태를 유지하여 주는 패드(11)와 와이어 본딩에 의해 연결되는 내부 리드(12) 및 외부 회로와의 연결을 위한 외부리드(13)로 구성되어 있다.
이와 같은 구조를 갖는 반도체 리드프레임은 통상 스탬핑(stamping) 공정 또는 에칭 공정에 의하여 제조된다.
스탬핑 공정은 순차적으로 이송되는 프레스 금형장치를 이용하여 박판의 소재를 소정 형상으로 타발하여 성형하는 공정이다. 이 공정은 리드프레임을 대량생산하는 경우에 널리 사용되는 방법이다.
에칭 공정은 화학약품을 이용하여 소재의 국소 부위를 부식시킴으로써 제품을 형성하는 화학적 식각공정으로 소량 생산하는 경우에 주로 적용하는 방법이다.
통상, 상기 두가지 공정을 이용하여 제조되는 반도체 리드 프레임은 다른 부품, 예를 들어 기억소자인 칩 등과의 조립과정을 거쳐 반도체 팩키지를 이루게 된다. 이러한 반도체 팩키지 공정중, 반도체 칩과 리드프레임의 내부리드와의 와이어 본딩성과 다이패트의 다이 특성을 양호한 상태로 유지하기 위하여 다이 패드부와 리드 프레임의 내부리드에 은(Ag) 등의 금속 소재를 도금하는 것이 일반적이다. 또한 수지 보호막 몰딩후 기판 실장을 위한 납땝성 향상을 위하여 외부리드의 소정영역에 솔더(solder) 즉, 주석-납(Sn-Pb) 도금을 실시한다. 그런데 이러한 솔더 도금에서는 사용된 도금액의 일부가 내부리드까지 침투하는 현상이 빈번하게 일어난다. 그러므로 수지 보호막 몰딩후 내부리드까지 침투된 도금액에서 비롯된 이물질을 제거하기 위한 습식처리공정을 반드시 거쳐야 되며, 이러한 습식처리공정으로 인하여 완성된 제품의 신뢰성이 매우 저하된다.
상기 문제점을 해결하기 위하여 선도금방법(Pre-Plated Frame)이 제안되었다. 이 방법은 반도체 팩키지 공정이전에 납땜젖음성(solder wettability)이 우수한 소재인 팔라듐을 미리 도포하여 도금층을 형성하는 방법이다.
제2도 미 제3도는 상기 도금총의 구조를 예시적으로 나타낸 단면도이다.
제2도를 참조하면, Cu 또는 그 합금 소재의 베어프레임( 21)위에 중간도금층인 Ni 도금층(22)과 최외곽도금층인 Pd 도금층(23)이 순서적으로 적측되어 있다. 이 도금구조는 베어프레임(21) 하면으로도 상술한 바와 같이 대칭적으로 층이 형성되어 있는 구조이다.
제3도는 참조하면, Cu 또는 그 합금 소재의 베어프레임(31)위에 중간도금층인 Ni 도금층(32), Ni-Pd 도금층(33) 및 Ni 도금층(34)이 순차적으로 적층되어 있다. 그 상부에는 최외곽도금층인 Pd 도금층(35)이 형성되어 있다. 이 경우도 상기의 경우와 마찬가지로 베어프레임(31)의 하면에도 또같은 층이 형성되어 대칭된 구조를 가지고 있다.
여기에서 Ni 도금층은 베어프레임의 구리 원자가 최외곽 표면까지 확산됨으로써 구리 산화물 황화물 등이 생성되는 것을 방지하는 역할을 한다.
상기와 같이 Pd을 이용한 선도금방법은 Cu 또는 그 합금 소재의 리드프레임에는 적용이 가능하지만, NI-Fe의 합금인 알로이 42 소재의 리드프레임에는 실질적으로 적용이 불가능하였다. 이는 알로이 42 소재 베어프레임에 Ni 도금층 및 Pd 도금층을 순차적으로 도금하는 경우 Pd과 알로이 42내의 철의 유전계열상 차이가 커서 리드프레임이 부식되기 쉽고 납땜성이 크게 저하되기 때문이다.
이러한 문제점을 해결하기 위하여 알로이 42 소재 베어프레임에 Cu 또는 Cu 합금 도금층을 형성하고 그 상부에 Ni, Co 또는 이들의 합금 도금층과, Pd 도금층을 차례차례 도금하는 방법이 제안되었다. 이 방법에서는 Cu 또는 Cu 합금 도금층 형성시, 도금액으로서 시안(CN-)용액을 주로 사용하는데, 이러한 도금공정중 흡착된 시안이온은 이후 도금되는 Pd 도금층의 밀착성과 내부식성을 크게 저하시킨다.
도금액으로서 비시안용액을 사용하는 경우에도 Cu 도금층 자체의 밀착성과 연성이 현저히 낮아지는 문제점이 있다.
그러므로 본 발명의 목적은 상기 문제점을 해결하여 내부식성과 납땜성이 향상된 반도체 리드프레임을 제공하는 것이다.
상기 목적을 달성하기 위하여 본 발명에서는 금속 소재의 베어프레임상에 형성된 다층도금층을 구비하고 있는 반도체 리드프레임에 있어서,
상기 다층 도금층이 제1니켈 도금층;
상기 제1니켈 도금층 상부에 형성된 Cu 도금층;
상기 Cu 도금층 상부에 형성된 제2니켈 도금층;
상기 제2티켈 도금층 위에 형성된 Pd 도금층을 포함하는 것을 특징으로 하는 반도체 리드프레임을 제공한다.
본 발명에서는 상기 Pd 도금층 상부에 Pd-X 합금 도금층을 더 포함한다. 이 때 Pd-X 합금은 주성분인 Pd과 금, 코발트, 텅스텐, 은, 티타늄, 몰리브덴 및 주석으로 이루어진 군으로부터 선택된 적어도 하나의 금속으로 이루어져 있다.
이하, 제3도 및 제4도를 참조하여 본 발명에 따른 반도체 리드프레임을 자세히 설명하기로 한다.
제4도를 참조하면, 반도체 리드프레임을 이루고 있는 금속 소재의 베어프레임(41) 위에 제1니켈 도금층(42), Cu 도금층(43) 및 제2니켈 도금층(44)이 순차적으로 형성되어 중간 도금층을 이루고 있다. 상기 제2니켈 도금층 상부에는 최외곽 도금층으로서 Pd-X 합금 도금층(45)이 형성되어 있다. 여기에서 상기 제1니켈 도금층(42)과 구리 도금층(44)으로서 니켈 스트라이크 도금층과 구리 스트라이크 도금층을 각각 사용할 수 있다.
상기 구조에서 베어프레임(41)은 Cu, Ni, 철 및 이들의 합금중에서 선택된 적어도 하나의 금속으로 이루어져 있다.
상기 제1니켈 도금층(42)은 베어프레임의 합금 구성 원소인 철의 표면 확산을 제어하는 장벽층으로서의 역할을 하며, 0.01 내지 2㎛ 정도의 두께로 형성시키는 것이 적당하다. 이 도금층 상부에 형성된 Cu 도금층(43)은 베어프레임(41)의 연성을 향상시키는 데 기여하면서 상기 니켈 도금층(42)와 마찬가지로 철의 표면확산을 제어한다. 이 Cu 도금층(43)의 적당한 두께는 0.02 내지 3㎛이다. 제2니켈 도금층(44)은 철의 표면확산을 제어하는 장벽층으로서의 역할과 하층 Cu의 표면확산을 방지하는 역할을 동시에 수행한다. 이 때 이 도금층의 바람직한 두께는 0.02 내지 3㎛ 이다. 상기 Pd 도금층(45)은 0.01 내지 1㎛의 두께로 형성되어 하부 도금층을 외부환경으로부터 보호한다.
제5도는 제4도에 도시된 다층 도금층의 최상부에 Pd-X 합금 도금층이 더 형성된 것이다. 이러한 Pd-X 합금 도금층(56)은 Pd 도금층(55)의 Pd이 제특성을 발휘할 수 있도록 도와주면서 합금 구성 원소의 장점을 활용하여 우수한 납땜성을 확보할 수 있게 해준다. 이 Pd-X 합금 도금층은 상술한 바와 같이, Pd과 금, 코발트, 텅스텐, 은, 티타늄, 몰리브덴 및 주석으로 이루어진 군으로부터 된 적어도 하나의 금속으로 이루어져 있으며, 이 층의 두께는 10 내지 50Å인 것이 바람직하다. 이 때 Pd에 첨가하는 합금 조성 원소의 양에 따라 적정 두께의 범위는 약간씩 달라진다.
상기 Pd-X 합금 도금층으로서 Pd-Au 도금층을 형성하는 경우, 와이어 본딩성과 내부식성이 매우 우수한다. 여기에서 Au-Pd 도금층이 내부식성이 우수한 것은 다음과 같이 설명될 수 있다. 즉, 내식성이 보다 강한 Au를 Pd에 합금화하여 Pd의 내부식성을 향상시키는 것이다.
이하, 본 발명을 실시예를 들어 상세히 설명하기로 하되, 본 발명이 반드시 이에 한정되는 것은 아니다.
[실시예]
철 58%와 Ni 42%로 구성된 알로이 42소재의 베어프레임 표면을 탈지하고 활성화시켰다. 이어서 그 베어프레임 표면 상부에 0.5㎛ 두께의 Ni 스트라이크 도금층, 1㎛ 두께의 Cu 스트라이크 도금층, 1㎛ 두께의 Ni 도금층, 0.1㎛ 두께의 Pd 도금층 및 50Å 두께의 Pd-Au 합금 도금층을 순차적으로 형성시켰다. 이 때 2스트립당 1.0A의 전류를 가해 각각의 도금층을 형성하였으며, Pd-Au합금의 도금액으로는 Pd 25wt%, Au 75wt% 조성의 도금액을 사용하였다.
[비교예]
철 58%와 Ni 42%로 구성된 알로이 42 소재의 베어프레임 표면을 탈지하고 활성화시켰다. 이어서 그 베어프레임 표면 상부에 1㎛ 에의 Ni 도금층, 0.1㎛ 두께의 Ni-Pd 도금층, 1㎛ 두께의 Ni 도금층 및 0.1㎛ Pd 도금층을 연속적으로 형성하였다.
상기 실시예 및 비교예에 따른 다층 도금층을 갖는 리드프레임의 내부식성과 납땜성을 측정하기 위하여, 염수분무시험과 납땜성 측정 실험을 각각 실시한 결과, 실시예에 따른 리드프레임의 내부식성과 납땜성이 비교예의 경우보다 우수함을 알 수 있었다.
본 발명에 따르면, 알로이 42 소재의 베어프레임상에 팔라듐을 이용한 선도금공정시, 알로이 42 소재내의 철과 팔라듐의 유전계열상 차이가 큰 데서 기인되는 부식성 문제를 해결하여 내부식성과 납땝성이 우수한 리드프레임을 얻을 수 있다.

Claims (7)

  1. 금속 소재의 베어프레임상에 형성된 다층 도금층을 구비하고 있는 반도체 리드프레임에 있어서, 상기 다층 도금층이 제1니켈 도금층, 상기 제1니켈 도금층 상부에 형성된 Cu 도금층; 상기 Cu 도금층 상부에 형성된 제2니켈 도금층; 상기 제2니켈 도금층 위에 형성된 Pd 도금층을 포함하는 것을 특징으로 하는 반도체 리드프레임.
  2. 제1항에 있어서, 상기 Pd 도금층 상부에 Pd-X 합금 도금층이 더 형성되어 있는 것을 특징으로 하는 반도체 리드프레임.
  3. 제2항에 있어서, 상기 Pd-X 합금 도금층이 주성분인 Pd과, 금(Au), 코발트(Co), 텅스텐(W), 은(Ag), 티타늄(Ti), 몰리브덴(Mo) 및 주석(Sn)으로 이루어진 군으로부터 선택된 적어도 하나의 금속으로 이루어져 있는 것을 특징으로 하는 반도체 리드프레임.
  4. 제1항에 있어서, 상기 제1니켈 도금층이 니켈 스트라이크 도금층인 것을 특징으로 하는 반도체 리드프레임.
  5. 제1항에 있어서, 상기 Cu 도금층이 Cu 스트라이크 도금층인 것을 특징으로 하는 반도체 리드프레임.
  6. 제1항에 있어서, 상기 베어프레임이 구리(Cu), 니켈(Ni), 철(Fe) 및 이들의 합금중에서 선택된 금속으로 형성된 것을 특징으로 하는 반도체 리드프레임.
  7. 제1항에 있어서, 상기 베어프레임이 니켈과 철의 합금으로 형성된 것을 특징으로 하는 반도체 리드프레임.
KR1019960018750A 1996-05-30 1996-05-30 반도체 리드프레임 KR0183652B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960018750A KR0183652B1 (ko) 1996-05-30 1996-05-30 반도체 리드프레임

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960018750A KR0183652B1 (ko) 1996-05-30 1996-05-30 반도체 리드프레임

Publications (2)

Publication Number Publication Date
KR970077595A KR970077595A (ko) 1997-12-12
KR0183652B1 true KR0183652B1 (ko) 1999-03-20

Family

ID=19460179

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960018750A KR0183652B1 (ko) 1996-05-30 1996-05-30 반도체 리드프레임

Country Status (1)

Country Link
KR (1) KR0183652B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100450090B1 (ko) * 1999-10-01 2004-09-30 삼성테크윈 주식회사 반도체 팩키지의 리드프레임과 이 리드 프레임의 도금방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100450090B1 (ko) * 1999-10-01 2004-09-30 삼성테크윈 주식회사 반도체 팩키지의 리드프레임과 이 리드 프레임의 도금방법

Also Published As

Publication number Publication date
KR970077595A (ko) 1997-12-12

Similar Documents

Publication Publication Date Title
CN1125491C (zh) 多层镀层引线架
KR100381302B1 (ko) 반도체 장치 및 그 제조방법
KR100286151B1 (ko) 집적 회로 패키지, 리드 프레임, 및 그 제조물
US5675177A (en) Ultra-thin noble metal coatings for electronic packaging
US5767574A (en) Semiconductor lead frame
US5436082A (en) Protective coating combination for lead frames
JP2576830B2 (ja) リードフレーム
US5684329A (en) Lead frame for semiconductor device
US6452258B1 (en) Ultra-thin composite surface finish for electronic packaging
US6469386B1 (en) Lead frame and method for plating the same
US5650661A (en) Protective coating combination for lead frames
US5728285A (en) Protective coating combination for lead frames
WO1996034412A9 (en) Protective coating combination for lead frames
US5958607A (en) Lead frame for semiconductor device
KR0183652B1 (ko) 반도체 리드프레임
KR100378489B1 (ko) 은 또는 은 합금도금을 이용한 반도체 패키지용 리드프레임 및 그 제조방법
KR100833934B1 (ko) 다층도금 리드프레임 및 이 리드프레임의 제조방법
KR100189819B1 (ko) 팔라듐이 도금된 반도체 리드프레임
KR100203334B1 (ko) 다층도금 리드프레임
KR100231832B1 (ko) 다중 도금층을 가진 반도체 리드프레임
KR100189818B1 (ko) 반도체 리드 프레임
KR100209264B1 (ko) 반도체 리드 프레임
KR100203333B1 (ko) 다층 도금 리드프레임
KR100225778B1 (ko) 리드 프레임을 이용한 반도체 팩키지
KR100205331B1 (ko) 리드 프레임 및 그 도금 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101129

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee