KR100189819B1 - 팔라듐이 도금된 반도체 리드프레임 - Google Patents

Abstract

본 발명은 패드, 내부리드 및 외부리드가 형성된 기판으로 이루어진 반도체 리드 프레임에 있어서, 상기 패드와 내부리드 상부면에는 구리(Cu)로 이루어진 제1도금층, 니켈(Ni), 코발트(Co), 텅스텐(W) 및 은(Ag)중에서 선택된 적어도 하나의 금속으로 이루어진 제2도금층, 팔라듐(Pd), 백금(Pt) 및 금(Au)중에서 선택된 적어도 하나의 금속으로 이루어진 제3도금층 및 팔라듐(Pd) 또는 Pd 합금으로 이루어진 제4도금층을 포함하는 다층 도금층이 형성되어 있고, 상기 외부리드 상부면에는 팔라듐(Pd) 또는 Pd 합금으로 이루어진 단층 도금층이 형성되어 있는 것을 특징으로 하는 반도체 리드프레임을 제공한다. 본 발명에 따르면, 내부식성, 젖음성 등의 제반특성이 우수한 리드프레임을 저렴한 제조비용으로 제조할 수 있다.

Description

팔라듐이 도금된 반도체 리드프레임

본 발명은 반도체 리드프레임에 관한 것으로서, 상세하기로는 팔라듐을 이용한 선도금공정에서 리드프레임의 소정영역에 따라 팔라듐을 포함하고 있는 단층 도금층과 팔라듐을 포함하고 있는 다층 도금층을 선택적으로 형성함으로써 제조비용이 감소될 뿐만 아니라 내부식성과 납땜성이 우수한 반도체 리드프레임에 관한 것이다.

반도체 리드프레임은 반도체 칩과 함께 반도체 팩키지를 이루는 핵심 구성 요소의 하나로서, 반도체 팩키지의 내부와 외부를 연결해주는 도선의 역할과 반도체 칩을 지지해주는 지지체의 역할을 동시에 수행한다. 이러한 반도체 리드프레임은 반도체 칩의 고밀도화, 고집적화 및 기판 실장의 방법 등에 따라 다양한 형상으로 존재할 수 있다. 이러한 여러 가지 형상중 리드프레임의 기본적인 형상은 제1도에 도시된 바와 같다.

반도체 리드프레임은 반도체 기억소자인 칩을 탑재하여 정적인 상태로 유지시켜 주는 패드 (11)와 와이어 본딩에 의해 연결되는 내부 리드 (12)및 외부 회로와의 연결을 위한 외부리드 (13)로 구성되어 있다. 이와 같은 구조를 갖는 반도체 리드프레임은 통상 스탬핑(stamping) 공정 또는 에칭 공정에 의하여 제조된다.

스탬핑 공정은 순차적으로 이송되는 프레스 금형장치를 이용하여 박판의 소재를 소정 형상으로 타발하여 성형하는 공정이다. 이 공정은 리드프레임을 대량생산하는 경우에 널리 사용되는 방법이다.

에칭 공정은 화학약품을 이용하여 소재의 국소 부위를 부식시킴으로써 제품을 형성하는 화학적 식각공정으로 소량 생산하는 경우에 주로 적용하는 방법이다.

통상, 상기 두가지 공정을 이용하여 제조되는 반도체 리드 프레임은 다른 부품, 예를 들어 기억소자인 칩 등과의 조립과정을 거쳐 반도체 팩키지를 이루게 된다. 이러한 반도체 팩키지 공정중, 반도체 칩과 리드 프레임의 내부리드와의 와이어 본딩성과 다이 패드의 다이 특성을 양호한 상태로 유지하기 위하여 다이 패드부와 리드 프레임의 내부리드에 은(Ag) 등의 금속 소재를 도금하는 것이 일반적이다. 또한 수지 보호막 몰딩후 기판 실장을 위한 납땜성 향상을 위하여 외부리드의 소정영역에 솔더(solder) 즉, 주석-납(Sn-Pb) 도금을 실시한다. 그런데 이러한 솔더 도금에서는 사용된 도금액의 일부가 내부리드까지 침투하는 현상이 빈번하게 일어난다. 그러므로 수지 보호막 몰딩후, 내부리드까지 침투된 도금액에서 비롯된 이물질을 제거하기 위한 습식처리공정을 반드시 거쳐야 하며, 이러한 습식처리공정으로 인하여 완성된 제품의 신뢰성이 매우 저하된다.

상기 문제점을 해결하기 위하여 선도금방법이 제안되었다. 이 방법은 반도체 팩키지 공정이전에 납땜젖음성(solder wettability)이 우수한 소재인 팔라듐을 미리 도포하여 도금층을 형성하는 방법이다.

이러한 선도금 방법중 리드프레임의 소정영역에 Pd 도금층 또는 Pd 합금 도금층을 선택적으로 형성하는 방법이 있다. 이 방법은 패드, 내부리드 및 외부리드의 상부면에 Pd 또는 그 합금을 부분 도금하는 방법으로서, 이 방법을 이용하면 내부식성과 젖음성이 우수하고 고온의 팩키지 공정에서도 충분히 견딜 수 있는 리드프레임을 저렴한 제조비용으로 얻을 수 있다.

그러나, 상기 방법에서는 금속 소재의 기판 상부에 중간층없이 Pd 또는 Pd 합금 도금층을 직접적으로 도금하는데, 실질적으로 여러 가지 문제점이 발생된다. 즉, 도금공정에서 시간이 경과됨에 따라 기판 소재 물질이 도금액으로 일부 용출되어 고가의 Pd 도금액이 오염되기가 쉽다. 또한 적절한 부식성, 와이어 본딩성, 납땜성 등의 제반특성을 확보하기 위해서는 충분한 두께의 Pd 또는 Pd 합금 도금층을 형성시켜야 하기 때문에 리드프레임의 제조비용이 실질상 상승되는 단점이 있다.

본 발명이 이루고자 하는 기술적 과제는 상기 문제점을 해결하여 리드프레임의 소정영역에 Pd을 포함하고 있는 단층 도금층 또는 Pd을 포함하고 있는 다층 도금층을 선택적으로 형성함으로써 제조비용이 감소된 반도체 리드프레임을 제공하는 것이다.

도 1은 통상적인 리드프레임의 개략적인 단면도이고,

도 2는 본 발명에 따른 리드프레임의 도금층 구조를 나타낸 개략적인 단면도이다.

도면의 주요 부분에 대한 부호의 설명

10. 코인드 부위 11, 21. 다이 패드

12, 22. 내부리드 13, 23. 외부리드

24. 다층 도금층 25. 단층 도금층

상기 과제는 패드, 내부리드 및 외부리드가 형성된 기판으로 이루어진 반도체 리드 프레임에 있어서, 상기 패드와 내부리드 상부면에는 구리(Cu)로 이루어진 제1도금층, 니켈(Ni), 코발트(Co), 텅스텐(W) 및 은(Ag)중에서 선택된 적어도 하나의 금속으로 이루어진 제2도금층, 팔라듐(Pd), 백금(Pt) 및 금(Au)중에서 선택된 적어도 하나의 금속으로 이루어진 제3도금층 및 팔라듐(Pd) 또는 Pd 합금으로 이루어진 제4도금층을 포함하는 다층 도금층이 형성되어 있고, 상기 외부리드 상부면에는 팔라듐(Pd) 또는 Pd 합금중에서 선택된 금속으로 이루어진 단층 도금층이 형성되어 있는 것을 특징으로 하는 반도체 리드프레임을 제공함으로써 이루어진다.

바람직하기로는, 상기 제1도금층은 Cu 스트라이크 도금층이고, 상기 제3도금층은 Pd, Pt 또는 Au 스트라이크 도금층이다.

상기 외부리드 상부면에 형성되어 있는 단층 도금층의 두께는 0.1 내지 2.0μm이 적당하다. 그리고 상부 패드와 내부리드 상부면에 형성되어 있는 제1도금층, 제2도금층 및 제3도금층의 두께는 각각 0.1 내지 5μm, 제4도금층의 두께는 0.1 내지 1μm인 것이 바람직하다.

이하, 본 발명을 도 2를 참조하여 상세히 설명하기로 한다.

도 2는 본 발명에 따른 반도체 리드프레임의 도금층 구조를 나타내 보인 개략적인 단면도이다. 이를 참조하면, 외부리드 상부면 (23)에는 Pd 또는 Pd 합금으로 이루어진 단층 도금층 (25)이 형성되어 있고, 패드 (21)와 내부리드 (22) 상부면에는 다층 도금층 (24)가 형성되어 있다. 이 다층 도금층 (24)은 구리로 이루어진 제1도금층 (26), 중간도금층으로서 Ni, Co, W 및 Ag중에서 선택된 적어도 하나의 금속으로 이루어진 제2도금층 (27)과, Pd, Pt 및 Au중에서 선택된 적어도 하나의 금속으로 이루어진 제3도금층 (28), 그 상부에 최외곽 도금층으로서 Pd 및 Pd 합금중에서 선택된 금속으로 이루어진 제4도금층 (29)으로 되어 있다. 여기에서 제1도금층, 제2도금층 및 제3도금층의 두께는 각각 0.1 내지 5μm인 것이 적절하며, 제4도금층의 두께는 0.1 내지 1μm인 것이 적절하다.

상기 제4도금층은 Pd 또는 Pd 합금중에서 선택된 물질을 이용하여 형성하는데, 내부식성면에서 Pd 합금이 보다 바람직하다. 여기에서 사용가능한 Pd 합금으로는 팔라듐을 주성분으로 하고 여기에 금, 코발트, 텅스텐, 은, 티타늄, 몰리브덴 및 주석중에서 선택된 금속을 혼합한 것이다. 이 때 팔라듐에 첨가하는 합금 구성 금속의 함량에 따라 적정 두께의 범위는 달라질 수 있다.

상기 외부리드, 내부리드 및 패드가 형성된 기판은 Cu, Ni, Fe 및 이들의 합금중에서 선택된 금속으로 이루어져 있으며, 그 두께는 0.1 내지 3.0mm가 바람직하다.

전술한 바와 같이, 상기 외부리드 상부면에는 Pd 도금층 또는 Pd-X 합금 도금층을 형성시킨다. 이렇게 중간층을 생략함으로써 전체 도금층 두께의 감소로 인한 내부식성의 감소는 Pd-X 합금 도금층을 도포함으로써 억제시킬 수 있다. Pd 도금층 또는 Pd-X 합금 도금층의 두께는 0.1 내지 2.0μm가 적당하며, 바람직하기로는 0.5 내지 1μm이다.

상기와 같은 도금구조에 있어서, 상기 제1도금층은 연성이 우수하고 고밀도인 구리를 도금함으로써 기판을 형성하는 금속 소재의 결함부를 제거하고 그 기판 표면의 활성화 상태를 균질화시키는 역할을 하는 동시에, 후속으로 도금되는 제2도금층의 기판에 대한 밀착성을 향상시키는 역할을 한다. 상기 제2도금층은 하부층의 구리 원자가 도금층의 표면으로 확산되는 것을 방지하는 장벽층으로서의 역할을 수행한다.

본 발명에 따르면, 반도체 팩키지 공정이전에 패드 및 내부리드 영역에는 Pd 도금층을 포함하는 다층 도금층을 형성하고, 외부리드 영역에는 Pd 도금층 또는 Pd-X 합금 도금층을 형성함으로써 리드프레임의 제조비용이 전체적으로 감소된다. 이 때 얻어진 리드프레임은 내부식성, 젖음성 등의 제반특성이 우수하다.

Claims (7)

1. 패드, 내부리드 및 외부리드가 형성된 기판으로 이루어진 반도체 리드 프레임에 있어서,

   상기 패드와 내부리드 상부면에는 구리(Cu)로 이루어진 제1도금층, 니켈(Ni), 코발트(Co), 텅스텐(W) 및 은(Ag)중에서 선택된 적어도 하나의 금속으로 이루어진 제2도금층, 팔라듐(Pd), 백금(Pt) 및 금(Au)중에서 선택된 적어도 하나의 금속으로 이루어진 제3도금층 및 팔라듐(Pd) 또는 Pd 합금으로 이루어진 제4도금층을 포함하는 다층 도금층이 형성되어 있고, 상기 외부리드 상부면에는 팔라듐(Pd) 또는 Pd 합금으로 이루어진 단층 도금층이 형성되어 있는 것을 특징으로 하는 반도체 리드프레임.
2. 제1항에 있어서, 상기 제1도금층이 Cu 스트라이크 도금층인 것을 특징으로 하는 반도체 리드프레임.
3. 제1항에 있어서, 상기 제3도금층이 Pd, Pt 및 Au중에서 선택된 적어도 하나의 금속으로 이루어진 스트라이크 도금층인 것을 특징으로 하는 반도체 리드프레임.
4. 제1항에 있어서, 상기 Pd 합금이 주성분인 Pd과, 금(Au), 코발트(Co), 텅스텐(W), 은(Ag), 티타늄(Ti), 몰리브덴(Mo) 및 주석(Sn)으로 이루어진 군으로부터 선택된 적어도 하나의 금속으로 이루어져 있는 것을 특징으로 하는 반도체 리드프레임.
5. 제1항에 있어서, 상기 외부리드 상부면에 형성되어 있는 단층 도금층의 두께가 0.1 내지 2.0μm인 것을 특징으로 하는 반도체 리드프레임.
6. 제1항에 있어서, 상기 제1도금층, 제2도금층 및 제3도금층의 두께가 각각 0.1 내지 5μm인 것을 특징으로 하는 반도체 리드프레임.
7. 제1항에 있어서, 상기 제4도금층의 두께가 0.1 내지 1μm인 것을 특징으로 하는 반도체 리드프레임.