KR0175322B1 - 반도체 밀봉용 수지 조성물 및 이 조성물을 사용하는 반도체 장치 - Google Patents

반도체 밀봉용 수지 조성물 및 이 조성물을 사용하는 반도체 장치 Download PDF

Info

Publication number
KR0175322B1
KR0175322B1 KR1019910003589A KR910003589A KR0175322B1 KR 0175322 B1 KR0175322 B1 KR 0175322B1 KR 1019910003589 A KR1019910003589 A KR 1019910003589A KR 910003589 A KR910003589 A KR 910003589A KR 0175322 B1 KR0175322 B1 KR 0175322B1
Authority
KR
South Korea
Prior art keywords
group
same
hydrogen
different
resin
Prior art date
Application number
KR1019910003589A
Other languages
English (en)
Other versions
KR910016863A (ko
Inventor
히로요시 고가꾸
마사쓰구 오가다
마사노리 세가와
히로시 호오조오지
아끼오 니시가와
후미오 사또
Original Assignee
미다 가쓰시게
가부시끼가이샤 히다찌 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미다 가쓰시게, 가부시끼가이샤 히다찌 세이사꾸쇼 filed Critical 미다 가쓰시게
Publication of KR910016863A publication Critical patent/KR910016863A/ko
Application granted granted Critical
Publication of KR0175322B1 publication Critical patent/KR0175322B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L79/00—Compositions of macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing nitrogen with or without oxygen or carbon only, not provided for in groups C08L61/00 - C08L77/00
    • C08L79/04—Polycondensates having nitrogen-containing heterocyclic rings in the main chain; Polyhydrazides; Polyamide acids or similar polyimide precursors
    • C08L79/08—Polyimides; Polyester-imides; Polyamide-imides; Polyamide acids or similar polyimide precursors
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G59/00—Polycondensates containing more than one epoxy group per molecule; Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups
    • C08G59/18—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing
    • C08G59/40—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing characterised by the curing agents used
    • C08G59/4007—Curing agents not provided for by the groups C08G59/42 - C08G59/66
    • C08G59/4014—Nitrogen containing compounds
    • C08G59/4042—Imines; Imides
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L63/00—Compositions of epoxy resins; Compositions of derivatives of epoxy resins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B3/00—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties
    • H01B3/18—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances
    • H01B3/30—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances plastics; resins; waxes
    • H01B3/40—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances plastics; resins; waxes epoxy resins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Compositions Of Macromolecular Compounds (AREA)
  • Epoxy Resins (AREA)

Abstract

(a) 일반식(Ⅰ)로 표시되는 에트르이미드계 화합물
Figure kpo00001
(상기 식에서, R1~ R4, R7및 R8각각은 수소, 저급 알킬기, 저급 알콕시기, 저급 플루오로알킬기, 염소 또는 브롬에서 선택된 하나이고, 상호 같거나 상이하여도 되고, R5및 R6는 수소, 메틸기, 에틸기, 트리플루오로메틸기, 또는 트리클로로메틸기에서 선택된 하나이고, 상호 같아도 상이하여도 되고, D는 에틸렌성 불포화 이중결합을 가지는 디카르본산 탄화수소 잔기이고)을 그 10배량의 물로 120℃에서 100시간 이상 추출한 추출액의 전기 전도도가 300㎲/㎝이하, pH가 1.5~7인 에테르이미드 화합물, 및 (b) 에폭시수지로 되는 것을 특징으로 하는 내열성, 내습성, 우수한 성형성 및 접착력을 가지는 반도체 봉지용 수지 조성물 및 이 수지로 봉지된 반도체 장치.

Description

반도체 밀봉용 수지조성물 및 이 조성물을 사용하는 반도체장치
제1도는 본 발명의 플라나형 트랜지스터의 구조를 나타내는 단면도이고,
제2도는 집적회로를 가지는 반도체 장치의 구조를 나타내는 단면도이고,
제3도는 반도체 메모리 소자의 단면 사시도이다.
* 도면의 주요부분에 대한 부호의 설명
1, 11, 71 : 실리콘의 반도체 소자기관 2 : 이산화규소막
3 : 베이스전극 4 : 에미터 전극
5, 13, 74 : 와이어 6, 9 : 언더코트
7 : 탭 리드 8 : 수지
12 : 외부 접속리드 14, 77 : 본딩패드
15 : 세라믹 패키지
본 발명은 고순도 폴리에스테르이미드 화합물을 포함하여 이루어지는 반도체 밀봉용 수지 조성물 및 이 조성물로 피복 또는 밀봉한 반도체 장치에 관한 것이다.
전자장치나 전기 기기 등의 절연, 접착, 패키지 등의 구조 재로로서는 목적에 따라, 다음과 같이 페놀수지, 불포화 폴리에스테르수지, 에폭시수지, 실리콘수지, 폴리이미드수지 등의 열경화성 수지, 그리고 나일론, 폴리아세틸, 폴리카보네이트, 폴리에스테르, 폴리술폰, 폴리에테르술폰, 폴리아미도이미드, 플루오르수지 등의 열가소성 수지가 사용되고 있다.
그러나, 수지 밀봉형 반도체 장치나 다층 프린트 회로판을 예로 들면, 사용되고 있는 거의 모든 수지는 에폭시수지, 실리콘수지, 폴리이미드수지이다.
특히, 프린지스터, IC, LSI, VLSI 등의 반도체 제품 80%이상이 에폭시수지를 주류로 하는 열경화성 수지를 사용하여 트랜스퍼 성형한 수지밀봉형이다.
상기 반도체제품의 반도체 칩은 해마다 그 집적도가 향상하고, 그에 수반하여 칩의 크기가 대형화되고, 배선의 미세화 및 다층화가 진행되고 있다.
따라서, 반도체 칩의 표면은 섬세하게 되고, 패키지의 수지층은 점차로 얇아지고 있다. 패키지가 핀 삽입 형에서 표면 패키지 형으로 트랜스퍼됨에 따라, 패키징시 고온(200℃이상)에 노출되게 된다.
그 때문에, 반도체 장치를 구성하는 수지층, 반도체 칩, 프레임 등의 열팽창 계수의 차에 의해 발생하는 열응력이 더욱 커지게 되고, 밀봉용수지, 반도체 칩 및 페시베이션막의 균열이 발생되고, 또한 반도체 칩 표면의 배선의 단락, 절단, 위치 변동 등이 생기기 쉬워, 문제가 되고 있다.
이러한 사정하에서, 내열성이 우수하고, 열팽창 계수가 적은 수지로서 폴리이미드가 주목되어, 각종 이미드 수지가 제안되어 있다(일본국 특허 제1404584호, 일본국 특개 평1-126321호). 그러나 종래의 이미드계 수지 조성물은 성형시에 있어서 성형 금형과의 이형성이 나쁘기 때문에 상기 수지를 실용화하는 데 있어 문제점으로 되어 있다.
본 발명의 목적은 반도체장치에 사용되는 수지의 성형성, 접착성, 전기특성, 내습성, 내열성 등이 양호하고, 그러면서 금형 이형성이 우수한 반도체소자 밀봉용 수지 조성물 및 그 수지조성물로 밀봉된 반도체 장치를 제공하는 데에 있다.
본 발명자 등은 폴리이미드계 화합물을 포함하여 이루어지는 수지 조성물의 성형성, 이형성, 경화특성을 검토하여, 본 발명을 완성하였다.
본 발명의 요지는,
(a) 일반식(Ⅰ) :
Figure kpo00003
(단, 상기식에서, R1~R4, R7및 R8각각은 수소, 저급알킬기, 저급 알콕시기, 저급 플루오로알킬기, 염소 또는 브롬중에서 선택되는 기이고, 이들은 서로 같거나 상이할 수 있으며, R5및 R6각각은 수소, 메틸기, 에틸기, 트리플루오로메틸기 또는 트리클로로메틸기 중에서 선택되는 기이고, 이들은 서로 같거나 상이하여도 되고, D는 에틸렌성 불포화 이중결합을 가지는 디카르복실산 탄화수소 잔기이다.)
로 표시되는 에테르이미드계 화합물을, 중량비로 그 10배량의 물로 120℃에서 100시간이상 추출한 추출액의 전기 전도도가 300μc/㎝이하이고, pH가 1.5~7인 에테르이미드계 화합물 및 (b) 에폭시수지를 포함하여 이루어지는 반도체 밀봉용 수지 조성물 및 그 수지 조성물을 사용하는 반도체 장치에 있다.
상기 일반식 (Ⅰ)로 표시되는 에테르 이미드계 화합물로서는, 예를 들면
Figure kpo00004
등이 있다.
상기한 일반식(Ⅰ)로 표시되는 에테르 이미드계 화합물, 예를 들면, 2,2-비스[4-(4-말레이미도페녹시)페닐]프로판은 2,2-비스[4-(4-아미노페녹시)페닐]프로판과 무수말레산을 반응시켜 얻는다. 그러나 단순히 반응시킨 것만으로는 본 발명이 목적으로 하는 금형으로부터의 이형성이 우수한 수지를 얻을 수 없다.
금형의 이형성이 뛰어난 에테르 이미드 화합물을 얻기 위해서는, 얻어지는 반응 생성물의 순도가 중요하다. 고순도화의 일례로서, 이하의 실시예에서 설명하는 것같이, 반응 생성물을 아세톤 등의 용매에 용해하고, 여기에 헥산을 가하여 재침전 및 분리하는 조작을 반복하여 정제함으로써 얻을 수 있다.
요구되는 정제도로서는 합성된 에테르 이미드계 화합물을, 그 10배량(중량비)의 물로 120℃에서 100시간 이상 추출했을 때 추출액의 전기 전도도가 300㎲/cm이하이고, pH가 1.5~7이 되는 것이다.
다음에, 상기한 에폭시 수지로서는 1분자내에 2개 이상의 에폭시기를 함유하는 것으로, 예를 들면, 비스페놀 A의 디글리시딜 에테르, 부타디엔디에폭시드, 3,4-에폭시시클로헥실메틸-(3,4-에폭시)시클로헥산카르복실레이트, 비닐시클로헥산디옥시드, 4,4'-디(1,2-에폭시에틸)디페닐에테르, 4-4'-디(1,2-에폭시에틸)디페닐, 2,2-비스(3,4-에폭시시클로헥실)프로판, 레솔신의 디글리시딜에테르, 플루오로글루신의 디글리시딜에테르, 메틸플루오로글루신의 디글리시딜에테르, 비스(2,3-에폭시시클로펜틸)에테르, 2-(3,4-에폭시)시클로헥산-5,5-스피로(3,4-에폭시)-시클로헥산-m-디옥산, 비스(3,4-에폭시-6-메틸시클로헥실)아디페이트, N,N'-m-페닐렌비스(4,5-에폭시-1,2-시클로헥산)디카르복시이미드 등의 이관능기를 갖는 에폭시 화합물, 파라-아마노페닐의 트리글리시딜 에테르, 폴리아릴글리시딜 에테르, 1,3,5-트리(1,2-에폭시에틸)벤젠, 2,2', 4,4'-테트라글리시딜옥시벤조페논, 페놀-포름알데히드 노볼락의 폴리글리시딜 에테르, 글리세린의 트리글리시딜 에테르, 트리메틸올프로판의 트리글리시딜에테르 등의 삼관능기 이상을 갖는 에폭시 화합물이 있다.
본 발명에 있어서, 에테르 이미드계 화합물과 에폭시수지의 배합비로서는 전자를 20 내지 80중량%로 하는 것이 바람직하다.
또한, 페놀수지를 첨가하면 금형 이형성 이외에, 경화성을 개선할 수 있다. 그 페놀수지로서는 레솔형, 노볼락형중 어느 것이나 사용할 수 있으나, 레솔형 페놀수지가 바람직하다.
레솔형 페놀 수지는 페놀, 크레솔, 비스페놀 A 등의 페놀류와 알데히드류를 아민, 알칼리촉매 및 유기 금속염 등의 존재하에서 축합반응시켜 합성할 수 있다. 예를 들면, 상기 일반식(Ⅱ) 또는 (Ⅲ)으로 표시되는 화학구조식을 갖는 레솔형 페놀 수지가 바람직하다.
Figure kpo00005
Figure kpo00006
(단, 상기 식에서, R9은 각기 수소 또는 -CH2OH이고, R10은 각기 -CH2- 또는 -CH2-O-CH2-이고, R11은 각기 - CH2-C(CH3)2-, 또는 -SO2-이고, 이들은 서로 같거나 상이할 수 있으며, n은 1이상의 정수이다.)
또한, 수지의 경화성, 유동성의 관점에서 분자량은 수평균 분자량으로 400-3000이 바람직하다.
또, 노볼락형 페놀수지는 페놀, 크레솔, 크실렌올 등의 페놀류와 포름알데히드를 파라-톨루엔술폰산, 염산, 과염소산, 옥살산 등의 산성 촉매 존재하에 반응시켜 얻을 수 있다. 상기 노볼락형 페놀수지는 기본적으로는 다음 일반식(Ⅳ)으로 표시되는 화학구조를 갖는 것이다.
Figure kpo00007
(단, 상기 식에서 R12는 - H-, -CH3- 이고, n은 1이상의 정수를 나타낸다.)
또한 수지의 경화성, 유동성의 관점에서 수평균 분자량 400-3000이 바람직하다.
반응 후, 미반응의 원료나 이온성의 불순물을 함유하지 않은 고순도 페놀수지가 바람직하다. 이것은 얻어진 축합물을 일단 유기 용매에 용해하고, 다시 이 용액에 다량의 물을 가하여 격렬하게 교반하고, 정치 후, 상등액을 경사분리에 의해 제거하는 단계로 이루어지는 세정처리를 반복하여 고순도 페놀수지를 얻을 수 있다.
순도의 표준은 그 수지를 10배량(중량비로)의 물로 120℃에서 100시간이상 가열 추출한 추출액의 전기 전도도가 100㎲/㎝이하이고, pH가 1.5~7이며, 할로겐 이온, 암모늄 이온 또는 금속 이온량이 각기 10ppm이하인 것이 특히 바람직하다.
상기 페놀수지의 배합량은 20중량% 이하가 바람직하다.
본 발명의 수지 조성물은 단시간의 가열에 의해 경화시키기 위해, 경화 촉매를 첨가하는 것이 바람직하다.
상기 경화촉매 및 경화 촉진제로서는, 파라-클로로벤조일 퍼옥시드, 메틸 에틸 케톤 퍼옥시드, 시클로헥사논 퍼옥시드, 비스(1-히드록시시클로헥실 퍼옥시드), 히드록시헵틸 퍼옥시드, 쿠멘히드로 퍼옥시드, 디쿠밀 퍼옥시드, 2,5-디메틸-2,5-디(t-부틸퍼옥시드), 1,1-비스(t-부틸 퍼옥시드)-3,3-트리메틸시클로헥사논, t-부틸 퍼벤조에이트 등의 유기 과산화물이 유효하다. 또, 2-페닐-4-벤질-5-히드록시메틸이미다졸, 2-페닐-4,5-디히드록시메틸이미다졸 및 2-메틸이미다졸 등의 이미다졸계 경화촉매, 그리고 트리페닐포스핀, 디페닐포스핀 등의 포스핀계 경화촉매 및 1,8-디아자비시클로(5,4,0)운데센, 테트라페닐포스포늄, 테트라페닐보레이트 등의 경화촉진제가 사용될 수 있다.
또한, 상기 조성물에는 필요에 따라, 경화물의 인성을 향상시키고, 저탄성율화를 위한 유연제, 커플링제, 염료 및 안료, 금형으로부터의 이형성을 개선하기 위한 이형제 등의 각종 첨가제를 본 발명의 목적을 손상하지 않는 범위내에서 병용할 수 있다.
또한, 무기질 충전재를 첨가할 수 있다. 무기질 충전제는 경화물의 열팽창 계수, 열전도율 및 탄성율 등을 개선하기 위한 목적으로 첨가하는 것으로, 조성물 전체에 대해 55~80용량%의 범위로 사용하는 것이 바람직하다. 55용량% 미만으로 첨가되면 상기한 특성을 충분히 개선할 수 없고, 또 80용량%를 초과하여 첨가되는 경우, 수지 조성물의 점도가 현저하게 높아지기 때문에, 목적 및 용도에 따라 배합하는 것이 바람직하다.
무기질 충전재로서는 여러가지의 것을 들 수 있으나, 전자부품용으로서는 특히 열적, 화학적으로 안정한 충전재를 사용하는 것이 바람직하다. 구체적으로는 융용 실리카, 결정성 실리카, 알루미나 등이 바람직하다. 최근 공업적으로 대량생산되고 있는 구형의 용융 실리카는 상기 실리카 그 자체의 열팽창 계수가 적고 수지와 혼합한 경우, 그 조성물의 점도 상승이나 유동성의 저하가 적기 때문에 유용하다.
또한, 상기 충전재의 평균 입자크기는 1~30㎛가 바람직하다. 이것은 입자크기가 1㎛미만이면, 수지 조성물의 점도를 상승시켜 유동성이 현저히 저하되게 된다. 이와 반대로 입자크기가 30㎛을 넘으면, 성형시에 수지와 충전재가 분리되기 쉽고, 경화물내에 불균일층이 형성되기 때문에, 경화물의 특성이 불안정하게 되고, 또한 좁은 간격내로의 충전성을 나쁘게 하는 것 등의 문제가 있으므로 바람직하지 않다.
본 발명의 수지 조성물이 금형과의 이형성이 개선되는 이유는 명확하지 않으나, 에테르 이미드계 화합물의 합성시 미반응 물질 등의 불순물이 제거된 것에 의한 것이라고 생각된다.
다음에 본 발명의 수지 조성물을 전자장치에 사용되는 실시예에 대해, 도면을 참조하여 구체적으로 설명한다.
제1도는 본 발명의 플레너형 트랜지스터의 구조를 나타내는 개략 단면도이다.
실리콘의 반도체기관(1)의 표면층에 pnp형의 트랜지스터가 형성되어 있다. 그 기판(1)의 표면에 형성한 에미터, 베이스 콜레터간의 절연을 위해 이산화규소막(2)이 형성되어 있고, 또한 베이스전극(3), 에미터전극(4)이 알루미늄 증착막에 의해 형성되어 있다. 그 기판(1)을 탭 리드(7)의 선단에 고정하고, 금(또는 알루미늄)제품의 와이어(5)에 의해 접합시키고, 언더코터(6)용 수지로 피복 보호한 소자를 탭 리드(7)의 선단부도 포함해서 본 발명의 수지(8)에 의해 트랜스퍼 성형하였다.
제2도는 집적회로를 갖는 반도체 장치의 구조를 나타내는 단면도이다.
반도체 집적회로(11)은 세라믹물질로 이루어진 패키지(15)상에 고정되고, 집적회로(11)의 주위에 설치된 접합패드(14)가 외부 접속 리드 단자(12)와 본딩 와이어(13)으로 접촉되어 있다. 상기 집적회로(11), 본딩와이어(13), 외부접속 리드 단자(12) 및 본딩 패드(14)를 모두 내습성 폴리이미드로 먼저 언더 코트(9)하고,다시 그 위를 본 발명의 수지(8)로 밀봉하였다.
제3도는 반도체 메모리 소자의 구조를 나타내는 단면 사시도이다.
실리콘 칩으로 이루어진 메모리 소자(71)가 칩 지지체(72)에 고착되고, 외부 리드(73)와 메모리 소자(71)의 전극 패드(77)가 본딩 와이어(74)로 접속되어 있다. 상기 메모리 소자의 표면은 우라늄, 토륨의 함유량이 1ppb 이하인 수지 조성물로 구성된 α선 차폐층(76)이 설치되어 있다. 상기한 메모리 소자는 본 발명의 수지(8)로 트랜스퍼 성형하였다.
본 발명의 수지 조성물을 사용하는 반도체 장치는 어느 것이나 바람직한 금형 이형성을 갖고 있어, 제조 공정에 있어서 불량품의 발생률을 매우 줄일 수 있으며, 아울러 우수한 내열성, 내습성도 나타낸다.
하기 실시예에 의해 본 발명을 구체적으로 설명한다. 그러나, 본 발명이 이들 실시예로 한정되는 것은 아니다.
[에테르이미드 화합물의 합성]
2,2-비스[4-(4-아미노페녹시)페닐]프로판 200g을 아세톤 2ℓ에 용해하고, 여기에 무수말레산 100g을 가하여 2~5℃에서 2시간 교반한 후, 무수아세트산 100g 및 아세트산칼륨 0.5g을 가하고, 다시 2시간 교반을 계속하여 반응시켰다.
반응 완결후, 물을 가하여 반응물을 석출시켜, 여과, 수세를 3회 행한 후, 반응물을 건조하여 미정제의 에테르이미드계 화합물을 얻었다.
상기한 미정제의 에테르이미드계 화합물 100g을 아세톤 100㎖에 용해하고, 여기에 헥산 1ℓ을 가하여 에테르이미드계 화합물을 재침전시켜 여과시켜 침전물을 분리하고, 얻어진 침전물을 재차 아세톤 100㎖에 용해하고 헥산 1ℓ을 가하여 재침전시켰다.
상기 조작을 2회 및 5회 각기 행하여 순도(정제도)가 다른 2종의 에테르이미드 화합물을 얻었다.
이렇게 하여 얻은 에테르이미드계 화합물의 순도를 고속 액체 크로마토그래피로 성분 분석을 행한 결과, 에테르이미드계 화합물의 함유량은 미정제품은 88%, 2회 정제품은 93%, 5회 정제품은 97%이었다.
[실시예 1 내지 3] 및[ 비교예 1 및 2]
표 1에 표시한 배합비의 조성물을 표면온도가 80℃인 2축 롤로 니딩하여 성형재로를 제조하였다.
다음에, 그 성형재료의 성형성을 조사하기 위해서, 트랜스퍼 성형기를 사용하여, 금형 온도 180℃, 성형 압력 70㎏/㎤ 및 성형시간 90초로 하여 스피랄 플로우, 가열 경화성, 금형 이형성에 대한 평가를 하였다.
또한, 노볼락형 에폭시수지로서 에폭시 당량 225(시바사 제품), 노볼락형 페놀수지로서 페놀 당량 106g/eq(연화온도 85℃, 일본화약사 제품) 및 용융 실리카 평균 입자 크기 6㎛(류모리사 제품)을 각기 사용하였다.
스피랄 플로우시험은 EMMI-1-66에 준해서 행하고, 그 결과를 유동성에 대한 기준으로 정하였다. 가열 경화성 시험은 직경 50mm×두께 2mm의 원판상 시료를 성형하고, 금형에서 빼낸 직후의 성형품의 경도를 바콜경도계(No.935)로 측정하였다.
또, 본 발명의 목적들중의 하나인 이형성은 금형과 동일 재질 및 동일 표면상태의 두께 2㎜의 금속판상에, 직경 50mm×두께 2mm의 원판상에 상기 조성물을 성형하고, 성형직후의 상기 금속판과 성형품의 전단 접착력을 측정하여 비교하였다. 그 결과를 표 1에 나타내었다. 표 1에서 명백한 바와 같이, 상기 정제된 에테르 이미드계 화합물을 사용한 조성물은 금형과의 이형성이 매우 우수한 것을 알 수 있다.
[실시예 4~8]
표 2에 나타낸 조성물을 제조하였다.
비스페놀 A형 에폭시수지로서 에피코트 1001, 에폭시 당량 475(쉘사 제품), 그리고 레졸형 페놀수지로서 연화온도 73℃ 및 수평균 분자량 710인 디메틸렌 에테르형 레졸수지를 사용하였다.
니딩조건 및 성형조건은 실시예 1에서와 같다. 또한 유리 전이온도 및 선팽창계수의 측정은 열물리 시험기 TMA-1500(신꾸리꼬사 제품)로 측정하고, 곡강도는 오토그라프 DSS-500(시마쥬 세이사꾸쇼 제품)을 사용하여 스판길이 80㎜인 시료상에서 측정하였다. 체적 저항률은 TP-2100형 재료 특성 자동계측시스템(안도 일렉트릭사 제품)을 사용하여 측정하였다. 그 결과를 하기 표 2에 나타내었다.
[비교예 3~5]
에테르이미드계 화합물로서, 비교예 3, 4에서는 정제(재침 2회)한 것을, 또, 비교예 5에서는 미정제의 것을 사용하여 실시예 2에서와 같은 방법으로 성형품의 여러 특성을 측정하였다. 그 결과를 하기 표 2에 나타내었다.
또 상기 실시예 및 비교예의 조성물을 사용하여, 크기가 6mm× 8mm각의 시험용 수지-캅셀형 반도체 소자를 트랜스퍼 성형하고, 상기 반도체 소자의 내열성, 내습성 및 내리플로우성의 신뢰성을 평가하였다. 그 결과를 표 3에 나타내었다.
또, 상기 시험용 반도체 장치는 표면에 알루미늄 배선을 톱니꼴로 형성한 실리콘 칩을 구리계 금속제의 리드 프레임에 탑재하고, 다시 칩 표면상의 알루미늄 전극과 리드 프레임간을 금선(직경 30㎛)로 접속하고, 상기 수지 조성물로 밀봉한 것이다.
표 3에서 알 수 있는 바와 같이, 본 발명의 수지 조성물을 사용한 반도체는 내습 신뢰성, 내열 신뢰성, 실장(리프로우)시의 패키지의 내 크랙성이 매우 우수하다.
[실시예 9~13]
하기 표 4에 나타낸 조성물을 사용하여 상기 시험용 반도체 소자를 밀봉하고 신뢰성에 대한 평가시험을 하였다. 또한, 에테르이미드계 화합물은 어느 것이나 상기와 같이 5회 반복하여 정제처리한 것을 사용하였다. 결과를 하기 표 5 및 표 6에 나타내었다.
Figure kpo00008
Figure kpo00009
Figure kpo00010
Figure kpo00011
Figure kpo00012
Figure kpo00013

Claims (7)

  1. (a) 일반식(Ⅰ) :
    Figure kpo00014
    (단, 상기 식에서, R1~ R4, R7및 R8각각은 수소, 저급 알킬기, 저급 알콕시기, 저급 플루오로알킬기, 염소 또는 브롬중에서 선택되는 기이고, 이들은 서로 같거나 상이할 수 있으며, R5및 R6각각은 수소, 메틸기, 에틸기, 트리플루오로메틸기 또는 트리클로로메틸기중에서 선택되는 기이고, 이들은 서로 같거나 상이하여도 되고, D는 에틸렌성 불포화 이중결합을 갖는 디카르복실산의 탄화수소 잔기이다.)로 표시되는 에테르 이미드계 화합물을, 중량비로 그 10배량의 물로 120℃에서 100시간이상 추출한 추출액의 전기 전도도가 300㎲/㎝이하이고, pH 1.5~7인 에테르 이미드계 화합물 및 (b) 에폭시수지를 포함하여 이루어지는 것을 특징으로 하는 반도체 밀봉용 수지 조성물.
  2. (a) 제1항의 일반식(Ⅰ)로 표시되는 에테르 이미드계 화합물(식중에서, R1~ R4, R7및 R8각각은 수소, 저급 알킬기, 저급 알콕시기, 저급 플루오로알킬기, 염소 또는 브롬중에서 선택되는 기이고, 이들은 서로 같거나 상이할 수 있으며, R5및 R6각각은 수소, 메틸기, 에틸기, 트리플루오로메틸기 또는 트리클로로메틸기중에서 선택되는 기이고, 서로 같거나 상이할 수 있으며, D는 에틸렌성 불포화 이중결합을 갖는 디카르복실산 탄화수소 잔기이다.)을 중량비로, 그 10배량의 물로 120℃에서 100시간 이상 추출한 추출액의 전기 전도도가 300㎲/㎝이하이고, pH가 1.5~7인 에테르이미드계 화합물, (b) 에폭시수지 및 (c) 페놀수지를 포함하여 이루어지는 것을 특징으로 하는 반도체 밀봉용 수지 조성물.
  3. 제2항에서 있어서, 상기한 페놀수지가 다음 일반식(Ⅱ) 또는 일반식(Ⅲ)으로 표시되는 구조를 갖는 것을 특징으로 하는 수지 조성물.
    Figure kpo00015
    (단, 상기 식에서 R9은 수소 또는 -CH2OH이고, R10은 -CH2- 또는 - CH2-O-CH2-이며, R11는 각기 -CH2, - C(CH3)2-, 또는 - SO2-이고, 이들은 서로 같거나 또는 상이할 수 있으며, n은 1이상의 정수이다.)
  4. (a) 제1항의 일반식(Ⅰ)로 표시되며, 순도 95%이상의 에테르이미드계 화합물(단, 상기 식에서, R1~ R4, R7및 R8각각은 수소, 저급 알킬기, 저급 알콕시기, 저급 플루오로알킬기, 염소 또는 브롬 중에서 선택되는 기이고, 이들은 서로 같거나 상이할 수 있으며, R5및 R6각각은 수소, 메틸기, 에틸기, 트리플루오로메틸기 또는 트리클로로메틸기중에서 선택되는 기이고, 이들은 서로 같거나 상이할 수 있으며, D는 에틸렌성 불포화 이중결합을 갖는 디카르복실산 탄화수소 잔기이다) 및 (b) 에폭시수지를 포함하여 이루어지는 것을 특징으로 하는 반도체 밀봉용 수지조성물.
  5. (a) 제1항의 일반식(Ⅰ)로 표시되는 에테르이미드계 화합물(단, 식중에서 R1~ R4, R7및 R8각각은 수소, 저급 알킬기, 저급 알콕시기, 저급 플루오로알킬기, 염소 또는 브롬 중에서 선택되는 기이고, 이들은 서로 같거나 상이할 수 있으며, R5및 R8는 수소, 메틸기, 에틸기, 트리플루오로메틸기 또는 트리클로로메틸기중에서 선택되는 기이고, 이들은 서로 같거나 상이할 수 있으며, D는 에틸렌성 불포화 이중결합을 갖는 디카르복실산 탄화수소 잔기이다)을, 중량비로, 그 10배량의 물로 120℃에서 100시간 이상 추출한 추출액의 전기 전도도가 300㎲/㎝이하이고, pH가 1.5~7인 에테르이미드계 화합물 및 (b) 에폭시수지를 포함하여 이루어지는 수지 조성물로 반도체 소자의 적어도 일부가 피복 및 /또는 밀봉되어 있는 것을 특징으로 하는 반도체 장치.
  6. (a) 제1항의 일반식(Ⅰ)로 표시되는 에테르 이미드계 화합물(식중에서 R1~ R4, R7및 R8각각은 수소, 저급 알킬기, 저급 알콕시기, 저급 플루오로알킬기, 염소 또는 브롬중에서 선택되는 기이고, 이들은 서로 같거나 상이할 수 있으며, R5및 R6각각은 수소, 메틸기, 에틸기, 트리플루오로메틸기 또는 트리클로로메틸기중에서 선택되는 기이고, 이들은 서로 같거나 상이할 수 있으며, D는 에틸렌성 불포화 이중결합을 갖는 디카르복실산 탄화수소 잔기이다.)을 중량비로, 그 10배량의 물로 120℃에서 100시간 이상 추출한 추출액의 전기 전도도가 300㎲/㎝이하이고, pH가 1.5~7인 에테르이미드계 화합물, (b) 에폭시수지, 및 (c) 페놀수지를 포함하여 이루어지는 수지조성물로 반도체 소자의 적어도 일부가 피복 및 /또는 밀봉되어 있는 것을 특징으로 하는 반도체 장치.
  7. 제6항에 있어서, 상기한 페놀수지가 상기 일반식(Ⅱ) 또는 (Ⅲ) (단, 식중에서, R9은 수소 또는 -CH2OH이고, R10은 -CH2- 또는 -CH2-O-CH2-이며, R11는 각기 -CH2, -C(CH3)2- 또는 -SO2-이고, 이들은 서로 같거나 또는 상이할 수 있으며, n은 1이상의 정수이다.)으로 표시되는 것을 특징으로 하는 반도체 장치.
KR1019910003589A 1990-03-09 1991-03-06 반도체 밀봉용 수지 조성물 및 이 조성물을 사용하는 반도체 장치 KR0175322B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP90-59705 1990-03-09
JP2059705A JPH03259914A (ja) 1990-03-09 1990-03-09 半導体封止用樹脂組成物および該組成物を用いた半導体装置

Publications (2)

Publication Number Publication Date
KR910016863A KR910016863A (ko) 1991-11-05
KR0175322B1 true KR0175322B1 (ko) 1999-04-01

Family

ID=13120898

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910003589A KR0175322B1 (ko) 1990-03-09 1991-03-06 반도체 밀봉용 수지 조성물 및 이 조성물을 사용하는 반도체 장치

Country Status (3)

Country Link
US (1) US5225499A (ko)
JP (1) JPH03259914A (ko)
KR (1) KR0175322B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5457154A (en) * 1991-01-21 1995-10-10 Mitsui Toatsu Chemicals, Inc. Bisimide compounds, polyimide resin composition prepared therefrom, and carbon fiber-reinforced polyimide resin composition
JP2927081B2 (ja) * 1991-10-30 1999-07-28 株式会社デンソー 樹脂封止型半導体装置
JP3424835B2 (ja) * 1991-12-27 2003-07-07 松下電器産業株式会社 カラー固体撮像装置およびカラーフィルタ
US5379187A (en) * 1993-03-25 1995-01-03 Vlsi Technology, Inc. Design for encapsulation of thermally enhanced integrated circuits
JP3362530B2 (ja) * 1993-12-16 2003-01-07 セイコーエプソン株式会社 樹脂封止型半導体装置およびその製造方法
WO1996013055A2 (en) * 1994-10-13 1996-05-02 National Semiconductor Corporation Plastic encapsulation of ic device by two level epoxy encapsulation
US5659203A (en) * 1995-06-07 1997-08-19 International Business Machines Corporation Reworkable polymer chip encapsulant
US20060084741A1 (en) * 2004-10-19 2006-04-20 Sapna Blackburn Polyetherimide composition, film, process, and article

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3568012A (en) * 1968-11-05 1971-03-02 Westinghouse Electric Corp A microminiature circuit device employing a low thermal expansion binder
JPS56109219A (en) * 1980-02-01 1981-08-29 Hitachi Ltd Epoxy resin composition
JPS6018145B2 (ja) * 1980-09-22 1985-05-09 株式会社日立製作所 樹脂封止型半導体装置
JPS58166747A (ja) * 1982-03-29 1983-10-01 Toshiba Corp 樹脂封止型半導体装置
JPS601846A (ja) * 1983-06-18 1985-01-08 Toshiba Corp 多層配線構造の半導体装置とその製造方法
JPS63205319A (ja) * 1987-02-20 1988-08-24 Hitachi Ltd シツフ結合を有する化合物，該重合体及びその製造方法
KR880014671A (ko) * 1987-05-27 1988-12-24 미다 가쓰시게 수지로 충진된 반도체 장치
JP2519266B2 (ja) * 1987-11-12 1996-07-31 株式会社東芝 マレイミド樹脂組成物
JPH07113078B2 (ja) * 1988-06-10 1995-12-06 株式会社日立製作所 成形用フエノール樹脂組成物及びその製法並びに該組成物で封止した半導体装置
US5082880A (en) * 1988-09-12 1992-01-21 Mitsui Toatsu Chemicals, Inc. Semiconductor sealing composition containing epoxy resin and polymaleimide
US5134204A (en) * 1989-05-12 1992-07-28 Mitsui Toatsu Chemicals, Inc. Resin composition for sealing semiconductors

Also Published As

Publication number Publication date
JPH03259914A (ja) 1991-11-20
KR910016863A (ko) 1991-11-05
US5225499A (en) 1993-07-06

Similar Documents

Publication Publication Date Title
US5298548A (en) Epoxy resin composition and semiconductor devices encapsulated therewith
KR20070100339A (ko) 성형 조성물 및 방법, 및 성형품
KR20120040183A (ko) 반도체 밀봉용 수지 조성물, 및 반도체 장치
US5162400A (en) Epoxy resin compositions and semiconductor devices encapsulated therewith
JP2001131393A (ja) 封止用エポキシ樹脂成形材料及び電子部品装置
KR100454380B1 (ko) 캡슐화재료조성물 및 전자장치
KR0175322B1 (ko) 반도체 밀봉용 수지 조성물 및 이 조성물을 사용하는 반도체 장치
KR970004948B1 (ko) 수지 봉지형 반도체 장치
KR19980064257A (ko) 에폭시 수지 조성물 및 반도체 장치
JP6277611B2 (ja) 素子封止用エポキシ樹脂成形材料及び電子部品装置
JP3240861B2 (ja) エポキシ樹脂組成物及び半導体装置
EP0397396A2 (en) Resin composition for sealing semiconductors
JP2870903B2 (ja) 半導体封止用樹脂組成物
KR0136373B1 (ko) 성형용 페놀수지 조성물, 이의 제조방법 및 이 조성물로 밀봉된 반도체 장치
JP3852540B2 (ja) ホスホニウムボレート化合物、その製造方法、エポキシ樹脂組成物用硬化触媒及びエポキシ樹脂組成物
JP2860960B2 (ja) エポキシ樹脂組成物並びにその組成物で封止した半導体装置
KR100471632B1 (ko) 신규한다관능성페놀수지의제조방법및이를함유하는반도체봉지재용에폭시수지조성물
EP0578446A2 (en) Epoxy resin compositions, preparations and uses thereof, semiconductor devices encapsulated therewith
JP6528801B2 (ja) 素子封止用エポキシ樹脂成形材料及び電子部品装置
JP4352852B2 (ja) エポキシ樹脂組成物及び半導体装置
KR100480945B1 (ko) 반도체 소자 밀봉용 에폭시 수지 조성물
JPH06145307A (ja) 電子機器用エポキシ樹脂組成物
JPH053270A (ja) 半導体封止用エポキシ樹脂組成物
JP4258343B2 (ja) エポキシ樹脂組成物及び半導体装置
JP6244684B2 (ja) 素子封止用エポキシ樹脂成形材料及び電子部品装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee