JP2927081B2 - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JP2927081B2
JP2927081B2 JP3285197A JP28519791A JP2927081B2 JP 2927081 B2 JP2927081 B2 JP 2927081B2 JP 3285197 A JP3285197 A JP 3285197A JP 28519791 A JP28519791 A JP 28519791A JP 2927081 B2 JP2927081 B2 JP 2927081B2
Authority
JP
Japan
Prior art keywords
sealing resin
resin material
semiconductor element
semiconductor device
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3285197A
Other languages
English (en)
Other versions
JPH05129474A (ja
Inventor
量一 成田
豊 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP3285197A priority Critical patent/JP2927081B2/ja
Priority to US07/965,919 priority patent/US5349240A/en
Publication of JPH05129474A publication Critical patent/JPH05129474A/ja
Application granted granted Critical
Publication of JP2927081B2 publication Critical patent/JP2927081B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Compositions Of Macromolecular Compounds (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、樹脂封止型半導体装
置に係り、詳しくは、主にハイブリッド基板上にフリッ
プチップ素子をマウントし、その素子を樹脂にて封止し
た樹脂封止型半導体装置に関するものである。
【０００２】
【従来の技術】従来、半導体チップは水等の外的環境か
ら保護する目的でシリコーンゲル等の封止用樹脂材で封
止するようにしている。そして、例えば、フリップチッ
プＩＣを持つハイブリッドＩＣにおいては、この素子の
一主面に形成された半田バンプを介して厚膜回路基板上
の導体パターン部に電気的・機械的に接合され、素子及
び基板はシリコーンゲルで封止されている。
【０００３】
【発明が解決しようとする課題】ところが、フリップチ
ップＩＣと基板の間の空間に入り込んだシリコーンゲル
の熱膨張によるフリップチップＩＣを押し上げる力を低
減して半田バンプの破壊を防止するために特開昭６２−
１４９１５７号公報に示されるようにシリコーンゲルの
硬さが柔らかい必要があり、架橋密度の低いシリコーン
ゲルを用いざるを得なかった。一方、素子の発熱を低減
するためには熱伝導率の良い充填材を充填した封止用樹
脂材が必要であるが、この場合ゲルの硬さが増してしま
うため半田バンプを破壊してしまう問題点があった。
【０００４】そこで、この発明の目的は、半導体素子に
対する低応力特性と高放熱特性を両立させることができ
る樹脂封止型半導体装置を提供することにある。
【０００５】
【課題を解決するための手段】請求項１の発明は、表面
に導体部が形成された基板と、前記基板と対向する状態
で、前記導体部と接する所定高さのバンプを介して基板
上にボンディングされた半導体素子と、前記半導体素子
を封止する封止用樹脂材とを備え、前記封止用樹脂材と
して、シリコーンゲルに対して粒径が前記半導体素子と
基板の間隙以下の球状熱伝導性フィラーを充填させたも
のを使用するとともに、その充填量として、封止用樹脂
材の複素弾性率をＧ*（dyn/cm2，at 1 Hz，３０℃）と
し、線膨張係数をαとしたとき、 α≦０．０３３（Ｇ*−４５１）-0.56 を満足させるように充填した樹脂封止型半導体装置をそ
の要旨とするものである。なお、前記球状熱伝導性フィ
ラーは、長短径比１．１以下にすることが好ましい。
又、前記球状熱伝導性フィラーは、バンプ高さ以下にす
ることが好ましい。
【０００６】
【作用】シリコーンゲールに球状の熱伝導性フィラーを
充填することにより封止用樹脂材の熱伝導性が向上して
熱が速やかに放出されるとともに、α≦０．０３３（Ｇ
* −４５１）-0.56 を満足するようにフィラーを充填す
ることにより基板に対する半導体素子の押し上げ力が低
減される。
【０００７】
【実施例】以下、この発明を具体化した一実施例を図面
に従って説明する。図１には車載用ハイブリッドＩＣの
全体構造を示す。放熱板１の上にはアルミナよりなる厚
膜回路基板２が載置されている。厚膜回路基板２の上面
には所定の導体パターン３が形成され、この導体パター
ン３にはシリコンよりなるフリップチップＩＣ４が半田
接続されている。つまり、プリップチップＩＣ４の一主
面に所定高さの半田バンプ（バンプ電極）５が複数形成
され、その半田バンプ５を介してプリップチップＩＣ４
が対向配置されている。
【０００８】又、厚膜回路基板２の上面にはパワートラ
ンジスタ６が配置され、ワイヤ７にて導体パターン３と
電気的に接続されている。又、放熱板１の上面における
周縁部には筒状の枠体８が全周にわたり密着され、さら
に、枠体８の上面開口部は蓋材９にて塞がれている。枠
体８内には封止用樹脂材１０が充填され、前記厚膜回路
基板２、プリップチップＩＣ４、パワートランジスタ６
を封止している。
【０００９】尚、枠体８及び蓋材９は金属あるいは樹脂
が用いられるとともに、放熱板１は金属が用いられる。
ここで、この構造のハイブリットＩＣは、一般に使用温
度環境及び自己発熱に伴う温度サイクルを繰り返し、そ
の繰り返し熱応力による歪がフリップチップＩＣ４に悪
影響を与える。この熱応力の影響を図２，３，４の模式
図を用いて説明する。この熱応力にて、図３の剪断歪δ
S と図４の引張歪δE とが発生する。剪断歪δS は、図
２に示すように、フリップチップＩＣ４（シリコン；熱
膨張係数４ｐｐｍ／℃）と厚膜回路基板２（アルミナ；
熱膨張係数７ｐｐｍ／℃）との間の熱膨張の差で発生す
る。又、図４の引張歪δE は、フリップチップＩＣ４と
厚膜回路基板２との間に半田バンプ５の高さ分の隙間Ｈ
を介して入り込んだ封止用樹脂材１０の熱膨張によって
フリップチップＩＣ４を上方に押し上げようとするもの
である。この剪断歪δS も引張歪δE も、チップサイズ
が大きくなるに従って増加するが、半田バンプ５の強度
に影響を与えるのは引張歪δE であることが分かってい
る。従って、半田バンプ５の最初の破壊モードとして
は、フリップチップＩＣ４の直下の熱膨張した封止用樹
脂材１０によってフリップチップＩＣ４が押し上げられ
るために発生する。
【００１０】そこで、封止用樹脂材１０によるチップ押
し上げ力を極力抑えればよく、さらに、どの程度低くす
るかといえば、剪断歪δS に起因する破壊モードが引張
歪δ E に起因する素子破壊モードより先に発生し始める
まで押し上げ力を小さくできればよい。このようにする
ことにより、チップの大型化、繰り返し温度サイクルに
よる半田バンプ５の熱疲労寿命の向上を図り、シングル
チップで高機能化、多機能化を実現でき、又全体として
の信頼性向上が可能になる。
【００１１】図４のチップ押し上げ力Ｆは、封止用樹脂
材１０の弾性、粘性の諸物質の流動、変形等について解
析する粘弾性理論解析より導かれた次式をもって検討し
た。 Ｆg ＝ｆ（Ｇ* 、Ｓ、ΔＴ、α、Ｈ） ＝ａ（Ｇ* −ｂ）c ・Ｓd ・ΔＴ・α・Ｈe ただし、Ｇ* は複素弾性率、ＳはフリップチップＩＣ４
の面積、ΔＴはフリップチップＩＣ４に加わる温度変化
幅、αは封止用樹脂材１０の線熱膨張係数、Ｈはフリッ
プチップＩＣ４と厚膜回路基板２との間の距離、ａ，
ｂ，ｃ，ｄ，ｅは定数である。
【００１２】この式は、封止用樹脂材１０の硬さに関す
る複素弾性率Ｇ*と線熱膨張係数αが求まれば押上力Ｆ
g が計算できることを示している。又、フリップチップ
ＩＣ４が許容できる押し上げ力ＦIcに対してＦg は、Ｆ
Ic≧Ｆg の関係が必要であるから ＦIc≧Ｆg ＝ａ（Ｇ* −ｂ）c ・Ｓd ・ΔＴ・α・Ｈe
となる。そこで、封止用樹脂材１０の物性値Ｇ* とαの
関係に着目すると上式は次のように変形でき、このよう
な関係を満たす材料が必要であることが分かる。
【００１３】 α≦ＦIc・（ａ（Ｇ* −ｂ）c ・Ｓd ・ΔＴ・Ｈe ）-1 ここで、封止用樹脂材１０が介在しない場合、つまりフ
リップチップＩＣ４と厚膜回路基板２との間に空気が介
在している場合に、フリップチップＩＣ４と厚膜回路基
板２との引張歪δE に伴うフリップチップＩＣ４のチッ
プサイズの使用限界は普通７〜９ｍｍ□とされている。
従って、ワーストデザインとしてＳは７ｍｍ□とし一定
のパラメータと考えることができる。
【００１４】又、ＦIcは半田バンプ５（バンプ電極）の
個数、形状、材質、配置で決定されるが、実際はある限
られた範囲に設計せざるを得ないため、一定のパラメー
タと考えることができる。ΔＴは、自動車搭載用のＩＣ
の場合、最大で２００℃にもなる。これらを基にして境
界条件などの仮説的要因については実験により補正係数
として上式を修正していくと α≦０．０３３（Ｇ* −４５１）-0.5 6・・・（１） （ただし、複素弾性率Ｇ* の単位は、dyn/cm2,at１Ｈz,
３０℃）の関係が満たす材料が必要なことが分かった。
これを図で示すと、図５のようになる。
【００１５】一方、封止用樹脂材１０（従来のシリコー
ンゲル）の熱伝導率を改良するためには、熱伝導性の良
い充填材（フィラー）を用いることが知られている。熱
伝導性充填材としては、シリカ、アルミナ、炭化珪素、
窒化珪素、窒化アルミニウム、酸化マグネシウム、ダイ
ヤモンドがある。本実施例では、封止用樹脂材１０は、
付加反応タイプのゲル状シリコーン樹脂に球状のアルミ
ナを充填したものを使用している。つまり、前述した各
種のフィラーの内、加水分解性がなく長期の信頼性に耐
えることができ、又コスト的にも使用可能な材料として
アルミナを選定し、シリコーンゲルに充填している。さ
らに、その球状のアルミナの最大粒径は、フリップチッ
プＩＣ４と厚膜回路基板２の隙間以下となっている。
【００１６】図６，７，８は、最大粒径２０μｍ、平均
粒径５μｍの破砕アルミナと、最大粒径５０μｍ、平均
粒径１０μｍの球状アルミナ（長短径比１．１）を付加
反応タイプで、かつ複素弾性率１２００dyn/cm2 のシリ
コーンゲルにそれぞれ充填していったときの複素弾性率
と線膨張係数と熱伝導率の変化挙動を示す。さらに、図
９には、同じデータを用いて横軸に複素弾性率をとり、
縦軸に線膨張係数をとった場合を示す。
【００１７】破砕アルミナを用いた場合、十分な熱伝導
性を得ようとすると、図６に示すように複素弾性率の上
昇が大きく、図９に示したように約０．９×１０-3cal
／cm・sec ・℃以上の熱伝導率では式（１）の範囲を満
たさない領域になってしまう。これに対し、図９に示す
ように、球状アルミナを用いた場合は目的とする線膨張
係数及び複素弾性率の関係を満たす領域が十分高い熱伝
導率（約２．５×１０ -3cal ／cm・sec ・℃）の領域ま
で得られることが判明した。これは、図７，８に示すよ
うに、フィラーの形状に関係なく熱伝導率・線熱膨張率
がほぼフィラーの体積分率のみに影響されるのに対し、
図６に示すように複素弾性率が体積分率と形状の影響を
大きく受けるためである。
【００１８】又、この時のフィラーの最大粒径は、半田
バンプ５の高さ分の隙間Ｈよりも小さくなくては熱伝導
の目的は十分達成できない。図１０は、熱伝導率が約
２．５×１０-3cal ／cm・sec ・℃の封止用樹脂材１０
を図１の構造のハイブリッドＩＣに充填したときのパワ
ー素子の熱抵抗を測定した結果であり、満足する放熱特
性が得られた。
【００１９】このように本実施例では、表面に導電パタ
ーン３（導体部）が形成された厚膜回路基板２と、厚膜
回路基板２と対向する状態で、導電パターン３と接する
所定高さの半田バンプ５を介して厚膜回路基板２上にボ
ンディングされたフリップチップＩＣ４（半導体素子）
と、フリップチップＩＣ４を封止する封止用樹脂材１０
とを備え、封止用樹脂材１０としてシリコーンゲルに球
状で、かつ粒径がフリップチップＩＣ４と厚膜回路基板
２の間隙以下のアルミナ（熱伝導性フィラー）を充填さ
せたものを使用するとともに、その充填量として、封止
用樹脂材１０の複素弾性率をＧ* （dyn/cm2,at１Ｈz,３
０℃）とし、線膨張係数をαとしたとき、 α≦０．０３３（Ｇ* −４５１）-0.56 を満足させるように充填した。よって、シリコーンゲー
ルに球状アルミナを充填することにより封止用樹脂材１
０の熱伝導性が向上してパワートランジスタ６から発生
する熱が速やかに放出されるとともに、α≦０．０３３
（Ｇ* −４５１） -0.56 を満足するようにアルミナフィ
ラーを充填することにより厚膜回路基板２に対するフリ
ップチップＩＣ４の押し上げ力（引張歪δE ）が低減さ
れる。その結果、フリップチップＩＣ４に対する低応力
特性と高放熱特性を両立させることができることとな
る。
【００２０】尚、この発明は上記実施例に限定されるも
のではなく、例えば、球状アルミナの代わりに窒化アル
ミニウム、結晶性シリカ等の球状熱伝導性フィラーでも
同様の効果を期待できる。
【００２１】
【発明の効果】以上詳述したようにこの発明によれば、
一般にフィラーとして使用される破砕タイプではなく、
球状熱伝導性フィラーを使用することにより、所望の熱
伝導率を得ると同時に弾性率の上昇を適正範囲に抑える
ことができる。この結果、半導体素子に対する低応力特
性と高放熱特性を両立させることができる。
【図面の簡単な説明】
【図１】実施例のハイブリッドＩＣの全体構造を示す図
である。
【図２】熱応力の影響を説明するための図である。
【図３】熱応力の影響を説明するための図である。
【図４】熱応力の影響を説明するための図である。
【図５】複素弾性率と線熱膨張係数との関係を示す図で
ある。
【図６】アルミナの充填量と複素弾性率との関係を示す
図である。
【図７】アルミナの充填量と線熱膨張係数との関係を示
す図である。
【図８】アルミナの充填量と熱伝導率との関係を示す図
である。
【図９】複素弾性率と線熱膨張係数との関係を示す図で
ある。
【図１０】定常熱抵抗の測定結果を示す図である。
【符号の説明】
２ 厚膜回路基板 ３ 導体部としての導電パターン ４ 半導体素子としてのフリップチップＩＣ ５ 半田バンプ １０ 封止用樹脂材

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】 表面に導体部が形成された基板と、 前記基板と対向する状態で、前記導体部と接する所定高
    さのバンプを介して基板上にボンディングされた半導体
    素子と、 前記半導体素子を封止する封止用樹脂材と、 を備え、 前記封止用樹脂材として、シリコーンゲルに対して粒径
    が前記半導体素子と基板の間隙以下の球状熱伝導性フィ
    ラーを充填させたものを使用するとともに、その充填量
    として、封止用樹脂材の複素弾性率をＧ*（dyn/cm2，at
    1 Hz，３０℃）とし、線膨張係数をαとしたとき、 α≦０．０３３（Ｇ*−４５１）-0.56 を満足させるように充填したことを特徴とする樹脂封止
    型半導体装置。
  2. 【請求項２】 前記球状熱伝導性フィラーは、長短径比
    １．１以下である請求項１に記載の樹脂封止型半導体装
    置。
  3. 【請求項３】 前記球状熱伝導性フィラーは、バンプ高
    さ以下である請求項１又は請求項２に記載の樹脂封止型
    半導体装置。
JP3285197A 1991-10-30 1991-10-30 樹脂封止型半導体装置 Expired - Fee Related JP2927081B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP3285197A JP2927081B2 (ja) 1991-10-30 1991-10-30 樹脂封止型半導体装置
US07/965,919 US5349240A (en) 1991-10-30 1992-10-26 Semiconductor device package having a sealing silicone gel with spherical fillers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3285197A JP2927081B2 (ja) 1991-10-30 1991-10-30 樹脂封止型半導体装置

Publications (2)

Publication Number Publication Date
JPH05129474A JPH05129474A (ja) 1993-05-25
JP2927081B2 true JP2927081B2 (ja) 1999-07-28

Family

ID=17688365

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3285197A Expired - Fee Related JP2927081B2 (ja) 1991-10-30 1991-10-30 樹脂封止型半導体装置

Country Status (2)

Country Link
US (1) US5349240A (ja)
JP (1) JP2927081B2 (ja)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5589714A (en) * 1992-06-08 1996-12-31 The Dow Chemical Company Epoxy polymer filled with aluminum nitride-containing polymer and semiconductor devices encapsulated with a thermosetting resin containing aluminum nitride particles
WO1996005602A1 (en) * 1994-08-16 1996-02-22 Raychem Cororation Thermally conductive gel materials
US5659952A (en) * 1994-09-20 1997-08-26 Tessera, Inc. Method of fabricating compliant interface for semiconductor chip
US6870272B2 (en) 1994-09-20 2005-03-22 Tessera, Inc. Methods of making microelectronic assemblies including compliant interfaces
US5601874A (en) * 1994-12-08 1997-02-11 The Dow Chemical Company Method of making moisture resistant aluminum nitride powder and powder produced thereby
US5572070A (en) * 1995-02-06 1996-11-05 Rjr Polymers, Inc. Integrated circuit packages with heat dissipation for high current load
JP3353526B2 (ja) * 1995-03-23 2002-12-03 株式会社デンソー 半導体パッケージ及びその製造方法
US6284563B1 (en) * 1995-10-31 2001-09-04 Tessera, Inc. Method of making compliant microelectronic assemblies
US6211572B1 (en) * 1995-10-31 2001-04-03 Tessera, Inc. Semiconductor chip package with fan-in leads
KR100473015B1 (ko) * 1995-12-05 2005-05-16 루센트 테크놀러지스 인크 전자장치패키지
JP3685585B2 (ja) * 1996-08-20 2005-08-17 三星電子株式会社 半導体のパッケージ構造
US6252302B1 (en) 1996-09-19 2001-06-26 Warren M. Farnworth Heat transfer material for an improved die edge contacting socket
US5956605A (en) * 1996-09-20 1999-09-21 Micron Technology, Inc. Use of nitrides for flip-chip encapsulation
JP2001510944A (ja) * 1997-07-21 2001-08-07 アギラ テクノロジーズ インコーポレイテッド 半導体フリップチップ・パッケージおよびその製造方法
US6335571B1 (en) 1997-07-21 2002-01-01 Miguel Albert Capote Semiconductor flip-chip package and method for the fabrication thereof
JP3223246B2 (ja) * 1997-07-25 2001-10-29 東レ・ダウコーニング・シリコーン株式会社 半導体装置
US6168859B1 (en) 1998-01-29 2001-01-02 The Dow Chemical Company Filler powder comprising a partially coated alumina powder and process to make the filler powder
US6399426B1 (en) 1998-07-21 2002-06-04 Miguel Albert Capote Semiconductor flip-chip package and method for the fabrication thereof
US6621173B1 (en) 1998-07-23 2003-09-16 Dow Corning Toray Silicone Co., Ltd. Semiconductor device having an adhesive and a sealant
JP2000150729A (ja) * 1998-11-10 2000-05-30 Hitachi Ltd 樹脂封止半導体装置
US6614108B1 (en) * 2000-10-23 2003-09-02 Delphi Technologies, Inc. Electronic package and method therefor
US6573328B2 (en) * 2001-01-03 2003-06-03 Loctite Corporation Low temperature, fast curing silicone compositions
US6429510B1 (en) * 2001-05-30 2002-08-06 Ericsson Inc. Liquid damping of high frequency bond wire vibration
JP2004179313A (ja) 2002-11-26 2004-06-24 Fujitsu Ten Ltd 回路配線基板
US20040222518A1 (en) * 2003-02-25 2004-11-11 Tessera, Inc. Ball grid array with bumps
US7999379B2 (en) * 2005-02-25 2011-08-16 Tessera, Inc. Microelectronic assemblies having compliancy
JP4632303B2 (ja) * 2005-05-02 2011-02-16 日本板硝子株式会社 ロッドレンズアレイ及びその製造方法
JP4992908B2 (ja) 2006-11-13 2012-08-08 株式会社村田製作所 弾性境界波素子、弾性境界波装置及び弾性境界波装置の製造方法
US20080115772A1 (en) * 2006-11-21 2008-05-22 Ti Group Automotive Systems, L.L.C. Fluid encapsulant for protecting electronics
US7749886B2 (en) 2006-12-20 2010-07-06 Tessera, Inc. Microelectronic assemblies having compliancy and methods therefor
US20120085170A1 (en) * 2010-10-07 2012-04-12 Letterneau James C Shock Resistant Mounting for High G Shock Accelerometer
JP5807348B2 (ja) * 2011-03-10 2015-11-10 富士電機株式会社 半導体装置およびその製造方法
CN104620373A (zh) 2012-12-18 2015-05-13 富士电机株式会社 半导体装置
US9478473B2 (en) * 2013-05-21 2016-10-25 Globalfoundries Inc. Fabricating a microelectronics lid using sol-gel processing
EP3511977B1 (en) * 2018-01-16 2021-11-03 Infineon Technologies AG Semiconductor module and method for producing the same

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3492157A (en) * 1966-06-20 1970-01-27 Tokyo Shibaura Electric Co Resin-sealed semiconductor device and manufacturing method for the same
US3751724A (en) * 1972-04-28 1973-08-07 C Mcgrath Encapsulated electrical component
US4282136A (en) * 1979-04-09 1981-08-04 Hunt Earl R Flame retardant epoxy molding compound method and encapsulated device
US4337182A (en) * 1981-03-26 1982-06-29 Phillips Petroleum Company Poly (arylene sulfide) composition suitable for use in semi-conductor encapsulation
JPS57212225A (en) * 1981-06-24 1982-12-27 Nitto Electric Ind Co Ltd Epoxy resin composition for encapsulation of semiconductor
JPS59149037A (ja) * 1983-02-15 1984-08-25 Sumitomo Alum Smelt Co Ltd Ｉｃパツケ−ジ
JPS6066843A (ja) * 1983-09-22 1985-04-17 Hitachi Ltd 集積回路パツケ−ジ
JPS6176587A (ja) * 1984-07-27 1986-04-19 Aica Kogyo Co Ltd 樹脂グラウト材の注入方法
JPH07120733B2 (ja) * 1985-09-27 1995-12-20 日本電装株式会社 車両用半導体素子パッケージ構造とその製造方法
JPS6296538A (ja) * 1985-10-24 1987-05-06 Denki Kagaku Kogyo Kk 無機充填材及び樹脂組成物
JPS62240313A (ja) * 1986-04-09 1987-10-21 Mitsubishi Electric Corp 半導体封止用樹脂
JP2622110B2 (ja) * 1986-07-07 1997-06-18 日東電工株式会社 半導体装置
JPS63183915A (ja) * 1987-01-26 1988-07-29 Matsushita Electric Works Ltd 高熱放散性エポキシ樹脂組成物
US5015675A (en) * 1989-07-31 1991-05-14 General Electric Company Encapsulation method, microelectronic devices made therefrom, and heat curable compositions based on epoxy resins, diaryliodonium hexafluroantimonate salts and free radical generators
JPH03259914A (ja) * 1990-03-09 1991-11-20 Hitachi Ltd 半導体封止用樹脂組成物および該組成物を用いた半導体装置

Also Published As

Publication number Publication date
JPH05129474A (ja) 1993-05-25
US5349240A (en) 1994-09-20

Similar Documents

Publication Publication Date Title
JP2927081B2 (ja) 樹脂封止型半導体装置
JP3241639B2 (ja) マルチチップモジュールの冷却構造およびその製造方法
US5891753A (en) Method and apparatus for packaging flip chip bare die on printed circuit boards
US6081037A (en) Semiconductor component having a semiconductor chip mounted to a chip mount
US7449774B1 (en) Semiconductor power module having an electrically insulating heat sink and method of manufacturing the same
US7190585B2 (en) Thermal heat spreaders designed for lower cost manufacturability, lower mass and increased thermal performance
JP4432319B2 (ja) 半導体装置
JPH07254668A (ja) 高熱放出用の半導体パッケージ
JPS62149157A (ja) 半導体素子の封止構造
US6351032B1 (en) Method and structure for heatspreader attachment in high thermal performance IC packages
EP0603928A1 (en) Hybrid circuit
JP2004228286A (ja) 電力用半導体装置
JP6055698B2 (ja) 電子制御装置及びその放熱構造、並びにその電子制御装置を搭載した電子機器
JPS6221249A (ja) 半導体装置
JP4375299B2 (ja) パワー半導体装置
JPS63293965A (ja) 半導体装置およびその製造方法
JPH11340380A (ja) 半導体装置
JPH05206320A (ja) マルチチップモジュール
JPH11111897A (ja) マルチチップ型半導体装置
JPH0439783B2 (ja)
JP2625236B2 (ja) 半導体パッケージの放熱構造
JPS62249462A (ja) 半導体装置
TWI755281B (zh) 散熱結構、半導體封裝裝置及半導體封裝裝置之製造方法
CN116072628B (zh) 用于增强芯片封装可靠性的散热盖板、封装结构及方法
JPS634652A (ja) 半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080514

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110514

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees