KR0173075B1 - 레벨 변환 회로 - Google Patents
레벨 변환 회로 Download PDFInfo
- Publication number
- KR0173075B1 KR0173075B1 KR1019960038340A KR19960038340A KR0173075B1 KR 0173075 B1 KR0173075 B1 KR 0173075B1 KR 1019960038340 A KR1019960038340 A KR 1019960038340A KR 19960038340 A KR19960038340 A KR 19960038340A KR 0173075 B1 KR0173075 B1 KR 0173075B1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- level
- output
- signal
- voltage level
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
레벨 변환 회로(31)는 입력 신호의 기준이 되는 전압 레벨을 공급하는 전원 전압에 따라서, 예를 들면 정(+)·부(-) 어느쪽으로도 변환한다. 레벨 변환 회로(31)에서의 트랜지스터 P1 소스에 전압 V1이 공급되고, 드레인에는 부하 회로(33)를 통하여 전압 V2가 공급된다. 트랜지스터P1은 신호 입력 단자 T1을 통하여 공급되는 입력 신호 IN의 신호 레벨에 근거하여 도통/차단이 결정된다. 드레인 전압이 신호 OUT1으로서 출력 회로(34)에 공급된다. 출력 회로(34)에는 한쪽 전원 단자(37)를 통하여 전압 V3이 공급되고, 다른쪽 전원 단자(38)를 통하여 전압 V4가 공급된다. 신호 OUT1의 신호 레벨에 따라서 트랜지스터N2의 도통/차단이 정해지고 전압 V3,V4가 선택적으로 출력 신호OUT로서 출력된다.
Description
본 발명은 입력된 신호의 레벨을 상이한 레벨로 변환하는 레벨 변환 회로에 관한 것이다.
표시소자, 예를 들면 액정 등으로 구성되는 표시 패널을 구동할 때에는 표시 소자에 대하여 고전압을 인가함으로써 원하는 표시를 행하고 있다. 표시 패널이 예를 들면 액티브 매트릭스형 표시 패널인 경우에는 표시 패널을 구동하기 위하여 게이트 드라이버 및 소스 드라이버를 설치할 수 있다. 각 드라이버의 구성을 모두 고내압의 구성으로 하면, 회로 내의 각 트랜지스터의 구조를 예를 들면 2중 확산 구조로 해야만 하고, 드라이버의 구성이 커진다. 드라이버의 구성이 커지는 것을 방지하기 위하여 신호의 처리를 행하는 단계에서는 비교적 낮은 전압으로 처리를 행하고, 표시 소자에 전압을 인가하기 직전에 전압 레벨을 변환시켜 구동하고 있다.
제33도는 전형적인 종래예인 게이트 드라이버(11)의 구성을 나타내고, 제34도는 게이트 드라이버(11)에 포함하는 레벨 시프터(13)이며, 제35도는 게이트 드라이버(11)에서의 입력과 출력과의 관계를 나타낸다.
제33도에 도시한 바와 같이, 게이트 드라이버(11)는 시프트 레지스터(12)와, 레벨 시프터(13)와, 출력버퍼(14)를 포함하여 구성되어 있다. 게이트 드라이버(11)는 예를 들면 n개의 전극에 접속되어 있다.
게이트 드라이버(11)에는 도시하지 않은 전원 회로로 부터 복수의 전압이 공급되고 있다. 게이트 드라이버(11)는 부(-)전압, 혹은 그라운드 전압을 기준으로 하여 정전압을 출력하는 게이트 드라이버이기 때문에 각 구성 요소에는 부전압축의 전압 VSS이 공통으로 공급되고 있다. 출력버퍼(14)에는 전압 VDD, VSS가 공급되고 있고, 시프트 레지스터(12)에는 전압 VSS, VCC가 공급되고 있다. 예를 들면, 전압 VDD는 30V이고 전압 VCC는 5V이고 전압 VSS는 OV 즉 그라운드 전압이다.
시프트 레지스터(12)에는 클럭 신호 CK와 제35도에 신호 레벨을 도시한 스타트 펄스 SP가 입력되고, 클럭 신호CK가 입력될 때마다 신호 S1이 레벨 시프트(13)로 출력된다. 상기 클럭 신호 CK와 스타트 펄스 SP는 하이레벨이 전압 VCC로 정해지고, 로우 레벨이 전압 VSS 즉 OV로 정해진다. 레벨 시프터(13)는 입력된 신호의 레벨을 시프트시켜 출력하는 회로이다. 제34도는 레벨 시프터(13)의 구성의 일예로서 특개소 62-69719호 공보에 개시되어 있는 레벨 변환 회로를 나타낸다.
이하의 설명에서는 레벨 시프터(13)로서 설명을 행한다.
레벨시프터(13)는 인버터 회로(16)와, P채널 MOS(Metal Oxide Semiconductor)트랜지스터 Q1,Q2와 N채널 MOS 트랜지스터 Q3,Q4를 포함한다. 또한, 인버터 회로(16)는 P채널 MOS 트랜지스터 Q5와, N채널 MOS 트랜지스터 Q6로 구성된다. 인버터 회로(16)에서 트랜지스터 Q6의 소스에는 전압 VSS가 공급되고, 트랜지스터 Q5의 소스에는 전압 VCC가 공급된다.
레벨시프터에 입력되는 신호는 인버터 회로(16)의 P채널 MOS 트랜지스터 Q5 및 N채널 MOS 트랜지스터 Q6의 게이트와, N채널 MOS 트랜지스터 Q4의 게이트에 공급된다.
인버터 회로(16)의 출력 즉, 트랜지스터 Q5,Q6의 드레인 전압을 나타내고, 임계치가 약 1V로 설정되는 N채널 MOS 트랜지스터 Q3의 게이트에 공급된다. N채널 MOS 트랜지스터 Q3의 드레인은 P채널 MOS 트랜지스터 Q1의 드레인과 게이트 및 P채널 MOS 트랜지스터 Q2와 게이트에 접속되어 있다.
P채널 MOS 트랜지스터 Q1, Q2의 소스에는 입력단에 공급되고 있는 전압 VCC보다 높은 레벨로 정해지는 전압 VDD가 공급된다. N채널 MOS 트랜지스터 Q3,Q4에는 전압 VSS가 공급되고 있다. N채널 MOS 트랜지스터 Q4의 드레인과, P채널 MOS 트랜지스터 Q2의 드레인과의 접속점의 전압이 레벨 시프터(13)의 출력으로서 출력 버퍼(14)에 공급되고 있다. 레벨 시프터(13)의 출력을 제35도에 신호 S2로서 도시하였다.
레벨 시프터(13)에는 시프트 레지스터(12)로 부터 전압 VCC-VSS간에 변화하는 신호 5V의 진폭을 갖는 신호가 입력된다. 해당 신호의 레벨이 5V에서 0V로 변화하면, N채널 MOS 트랜지스터 Q6는 차단되고, P채널 MOS 트랜지스터 Q5는 도통한다. 이에 따라 인버터 회로(16)의 출력은 VCC즉 5V로 되고, 1V의 임계치로 정해지는 N채널 MOS 트랜지스터 Q3는 도통 상태가 되고, P채널 MOS 트랜지스터 Q1, Q2의 게이트 전위가 하강하여 도통 상태가 된다. 한편, 입력이 5V에서 OV로 변화함으로써 임계치가 1V로 정해지는 N채널 MOS 트랜지스터 Q4는 차단되어 저항값이 높은 저항으로 되고 있다. 따라서, 레벨 시프터(13)의 출력 레벨은 전압 VDD가 된다.
마찬가지로, 입력 신호의 레벨이 OV에서 5V로 변화하면, P채널 MOS 트랜지스터 Q5는 차단 상태가 되고, N채널 MOS 트랜지스터 Q6는 도통 상태가 된다.
인버터 회로(16)의 출력은 전압 VSS 즉 0V가 되고, N채널 MOS 트랜지스터 Q3는 차단되어 저항값이 높은 저항이 된다. N채널 MOS 트랜지스터 Q3가 차단됨으로써, P채널 MOS 트랜지스터 Q1, Q2는 차단되어 저항값이 높은 저항이 된다. 레벨 시프터(13)에 입력되는 신호의 레벨이 5V이면, N채널 MOS 트랜지스터 Q4는 도통 상태가 된다. 따라서, 레벨 시프터(13)의 출력 전압 레벨은 전압 VSS가 된다.
출력 버퍼(14)는 레벨 시프터(13)의 출력을 소정의 타이밍으로 각 전극에 출력한다. 출력 버퍼(14)의 출력은 신호 S3으로서 제35도에 도시하였다.
제33도에 도시한 게이트 드라이버(11)에서는 부전원측의 전압 VSS를 기준 전압으로 하였기 때문에, 제34도의 레벨 시프터(13)를 이용할 수 있었다 해도, 정전원측의 전압을 기준 전압으로 한 경우에는 레벨 시프터(13)를 이용할 수는 없다.
제36도는 정전원측의 전압 VDD가 공통으로 공급되는 게이트 드라이버(11a)의 구성을 나타내고, 제37도은 게이트 드라이버(11a)에서의 레벨 시프터(17)이며, 제38도은 게이트 드라이버(11a)에서의 입력과 출력과의 관계를 나타낸다.
게이트 드라이버(11a)에서는 게이트 드라이버(11)의 레벨 시프터(13)가 레벨 시프터(17)로 치환되고 있다. 또한, 그 외의 각 구성 요소에 대해서는 입력되는 전압이 게이트 드라이버(11)와는 상이할 뿐이므로 참조 부호 a를 붙여 구별하고 구성에 대한 설명을 생략한다.
게이트 드라이버(11a)는 정전압을 기준으로 하여 부전압의 출력을 행하는 게이트 트라이버이므로, 출력 버퍼(14a)에는 전압 VDD 및 전압 VSS가 공급되고 있고, 레벨 시프터(17)에는 전압 VDD 및 전압 VSS가 공급되고 있고, 시프트 레지스터(12a)에는 전압 VDD 및 전압 VCC가 공급되고 있다. 예를 들면, 전압 VDD는 5V, VSS는 -25V, 전압 VCC는 0V로 정해진다.
레벨 시프터(17)는 인버터 회로(16)와, P채널 MOS 트랜지스터 Q11, Q12와, N채널 MOS 트랜지스터 Q13, Q14를 포함하여 구성되어 있다. 레벨 시프터(17)는 레벨 시프터(13)에서의 MOS 트랜지스터 Q1~Q4를 각각 도전 형식이 상이한 MOS 트랜지스터 Q11~Q14로 치환한 구성으로 되어 있고, 각 MOS 트랜지스터에 입력되는 전압의 레벨이 상이하므로 출력되는 전압이 상이하다. 인버터 회로(16)에서 트랜지스터 Q6의 소스에는 전압 VCC가 공급되고, 트랜지스터 Q5의 소스에는 전압 VDD가 공급된다. 또한, P채널 MOS 트랜지스터 Q11, Q12의 소스에는 전압 VDD가 공급되고, N채널 MOS 트랜지스터 Q13,Q14의 소스에는 전압 VSS가 공급된다.
시프트 레지스터(12a)에 공급되는 제38도에 도시한 스타트 펄스 SP는 하이 레벨이 5V이고, 로우 레벨이 0V인 신호이다. 시프트 레지스터(12a)에는 5V인 전압 VDD와, 0V인 전압 VCC가 공급되고 있기 때문에, 스타트 펄스 SP가 입력되면 스타트 펄스 SP의 신호 레벨에 기초하여 신호 S6를 출력한다. 레벨 시프터(17)는 시프트 레지스터(12a)로부터의 출력에 기초하여 신호 S7를 출력한다. 출력 버퍼(14a)는 신호 S7의 신호 레벨에 기초하여 신호 S8를 소정의 타이밍으로 각 전극에 출력 한다.
여기에서, 게이트 드라이버(11)에 전압을 공급하는 표시 장치의 전원이 부전원측의 미리 정해진 레벨의 전압을 기준 전압으로 한 구성이라면, 제34도에 도시한 레벨 시프터(13)를 그대로 사용할 수 있다 해도 상기 표시 장치가 정전원측의 미리 정해진 레벨의 전압을 기준 전압으로 한 구성인 경우는 극성을 반전시킨 제37도에 도시한 바와 같은 레벨 시프터(17)가 필요해 진다.
종래 구성의 게이트 드라이버(11,11a)에는 어는 한쪽 전압으로 동작하는 레벨 시프터(13, 17) 중, 어느 하나가 설치되어 있기 때문에, 표시 장치의 전원이 정(+)인 전압을 기준으로 하거나 부(-)인 전압을 기준으로 하는가에 따라 게이트드라이버(11,11a)를 선택적으로 설치해야만 한다. 표시장치의 전원의 구성에 따라 게이트 드라이버(11, 11a)를 선택적으로 제조하기 때문에, 양산에 따른 제조 코스트의 저하를 꾀할 수 없다. 또한 레벨 시프터(13,17)를 공통으로 설치하여 전원의 구성에 따라서 전환하는 게이트 드라이버로 하면, 표시 장치의 전원이 정(+)인 전압을 기준으로 하는 경우라도 부(-)의 전압을 기준으로 하는 경우라도 사용할 수 있다 해도 게이트 드라이버의 구성이 커진다.
본 발명의 목적은 입력 신호의 기준이 되는 전압 레벨을 공급하는 전원 전압에 따라서, 예를 들면 정(+)부(-) 어느쪽이든 변환히 가능한 레벨 변환 회로를 제공 하는 것이다.
제1도는 본 발명 실시의 제1형태인 레벨 변환 회로(31)의 구성을 도시한 회로도.
제2도는 게이트 드라이버(41)의 구성을 도시한 블록도.
제3도는 표시 장치(51)의 구성을 도시한 블록도.
제4a도는 정(+)전압 출력인 경우의 게이트 드라이버(41)에서의 입력과 출력과의 관계를 도시한 도면.
제4b도는 부(-)전압 출력인 경우의 게이트 드라이버(41)에서의 입력과 출력과의 관계를 도시한 도면.
제5도는 게이트 드라이버(41)에서의 각 신호의 타이밍 차트.
제6a도는 레벨 변환 회로(31)의 입력단의 구성을 도시한 도면.
제6b도는 정(+)전원 사양인 경우의 레벨 변환 회로(31)의 입력단의 등가 회로도.
제7도는 레벨 변환 회로(31)에서의 전압 VLS의 전압값과 신호 OUT1의 신호 레벨과의 관계를 도시한 그래프.
제8도는 게이트 드라이버(41a)의 구성을 도시한 블록도.
제9a도는 정(+)전압 출력인 경우의 게이트 드라이버(41a)에서의 입력과 출력과의 관계를 도시한 도면.
제9b도는 부(-)전압 출력인 경우의 게이트 드라이버(41a)에서의 입력과 출력과의 관계를 도시한 도면.
제10도는 실시의 제1형태의 다른 구성예인 레벨 변환 회로(81)의 회로도.
제11도는 실시의 제1형태의 또 다른 구성예인 레벨 변환 회로(91)의 회로도.
제12a도는 정(+)전원 사양일 때의 레벨 변환 회로(31,81,91)의 등가 회로.
제12b도는 부(-)전원 사양일 때의 레벨 변환 회로(31,81,91)의 등가 회로도.
제13도는 레벨 변환 회로(101)의 회로도.
제14도는 레벨 변환 회로(111)의 회로도.
제15도는 레벨 변환 회로(121)의 회로도.
제16도는 본 발명 실시의 제2형태인 레벨 변환 회로(131)의 구성을 도시한 회로도.
제17a도는 부(-)전원 사양인 경우의 레벨 변환 회로(131)에서의 입력 신호와 출력신호와의 관계를 도시한 도면.
제17b도는 정(+)전원 사양인 경우의 레벨 변환 회로(131)에서의 입력 신호와 출력신호와의 관계를 도시한 도면.
제18도는 레벨 변환 회로(131)에서의 전압 VLS전압값과 신호 OUT21의 신호 레벨과의 관계를 도시한 도면.
제19도는 실시의 제2형태의 다른 구성예인 레벨 변환 회로(141)의 회로도.
제20도는 실시의 제2형태의 또 다른 구성예인 레벨 변환 회로(151)의 회로도.
제21도는 레벨 변환 회로(151)와 유사한 레벨 변환 회로(151a)의 회로도.
제22도는 본 발명 실시의 제3형태인 레벨 변환 회로(161)의 구성을 도시한 회로도.
제23도는 실시의 제3형태인 다른 구성예인 레벨 변환 회로(171)의 회로도.
제24도는 실시의 제3형태인 또 다른 구성예인 레벨 변환 회로(181)의 회로도.
제25도는 레벨 변환 회로(181)와 유사한 레벨 변환 회로(181a)의 회로도.
제26도는 본 발명 실시의 제4형태인 레벨 변환 회로(191)의 구성을 도시한 회로도.
제27도는 실시의 제4형태의 다른 구성예인 레벨 변환 회로(201)의 회로도.
제28도는 실시의 제4형태의 또 다른 구성예인 레벨 변환 회로(211)의회로도.
제29도는 레벨 변환 회로(211)와 유사한 레벨 변환 회로(211a)의 회로도.
제30도는 본 발명 실시의 제5형태인 레벨 변환 회로(221)의 구성을 도시한 회로도.
제31도는 실시의 제5형태의 다른 구성예인 레벨 변환 회로(231)의 회로도.
제32도는 실시의 제5형태의 또 다른 구성예인 레벨 변환 회로(241)의 회로도.
제33도는 종래 일반적으로 이용되고 있는 게이트 드라이버(11)의 구성을 도시한 블록도.
제34도는 게이트 드라이버(11)에 포함되는 레벨 시프터(13)의 회로도.
제35도는 게이트 드라이버(11)에서의 입력과 출력과의 관계를 도시한 도면.
제36도는 종래의 다른 기술인 게이트 드라이버(11a)의 구성을 도시한 블록도.
제37도는 게이트 드라이버(11a)에 포함되는 레벨 시프터(17)의 회로도.
제38도는 게이트 드라이버(11a)에서의 입력과 출력과의 관계를 도시한 도면.
* 도면의 주요부분에 대한 부호의 설명
31 : 레벨 변환 회로 41 : 게이트 드라이버
42 : 시프트 레지스터 43 : 레벨 시스터
44 : 출력 버퍼 51 : 표시 장치
52 : 소스 드라이버 53 : 액정 표시 패널
54 : 제어 회로 55 : 전원 회로
P1,P2 : P채널 MOS 트랜지스터 N1,N2 : N채널 MOS 트랜지스터
본 발명은 신호 입력 단자에 공급되고, 제1전압 레벨과 제2전압 레벨과의 사이를 기준 전압 레벨로 하여, 소정 진폭 내에서 변화하는 입력 신호를 상이한 전압 레벨을 기준으로 하도록 변환하는 레벨 변환 회로에 있어서, 한쪽 출력 전극, 다른쪽 출력 전극 및 제어 전극을 구비하고, 한쪽 출력 전극은 제1전압 레벨의 전원 전압에 접속되고, 다른쪽 출력 전극에는 제2전압 레벨의 전원 전압이 공급되고, 제어 전극은 신호 입력단자에 접속되고, 입력 신호의 소정 진폭 내의 전압 레벨을 임계치로 하여, 입력 신호가 제1전압 레벨측이 되는지 제2 전압 레벨측이 되는지에 따라서 한쪽 출력 전극 및 다른 쪽 출력 전극 사이가 차단 또는 도통하도록 각각 변화하는 입력측 스위칭 소자와, 입력측 스위칭 소자의 다른쪽 출력 전극과 제2전압 레벨의 전원 전압과의 사이에 접속되는 입력측 부하 수단과, 한쪽 전원 단자, 다른쪽 전원 단자, 신호 출력 단자 및 제어 단자를 구비하고, 한쪽 전원 단자에는 제3전압 레벨의 전원 전압이 공급되고, 다른쪽 전원 단자에는 제2전압 레벨이 제1전압 레벨로 부터 다른 방향으로, 제3전압 레벨과는 상이한 제4전압 레벨의 전원 전압이 공급되고, 제어 단자는 입력측 스위칭 소자의 다른쪽 출력 전극에 접속되고, 제1전압 레벨과 제2전압 레벨 사이의 전압 레벨의 임계치를 갖고, 다른쪽 출력 전극의 전압 레벨이 임계치보다도 제1전압 레벨측이 되는지 제2전압 레벨측이 되는지에 따라서 신호 출력 단자로부터 제3 전압 레벨로 부터 또는 제4레벨로부터의 전압을 각각 도출하는 출력측 스위칭 수단을 포함하는 것을 특징으로 하는 레벨 변환 회로이다.
본 발명에 따르면, 레벨 변환 회로는 입력측 스위칭 소자와, 입력측 부하 수단과, 출력측 스위칭 수단을 포함하여 구성되어 있다. 입력측 스위칭 소자의 한쪽 출력 전극은 제1 전압 레벨의 전원 전압에 접속되고, 다른쪽 출력 전극은 입력측 부하 수단을 통하여 제2전압 레벨의 전원 전압이 접속된다. 또한, 입력측 스위칭소자의 다른 쪽 출력 전극은 출력측 스위칭 수단의 제어 단자에 접속된다. 입력측 스위칭 소자의 한쪽 출력 전극 및 다른쪽 출력 전극 사이를 도통시킬 것인지 차단시킬 것인지는 신호 입력 단자를 통하여 제어 전극에 공급되는 입력 신호의 신호 레벨에 근거하여 결정된다. 입력 신호의 신호 레벨이 임계치보다도 제1 전압 레벨측일 때에는 다른쪽 출력 전극의 전압 레벨은 제1 전압 레벨이 되고, 임계치보다도 제2전압 레벨측일 때에는 다른쪽 출력 전극의 전압 레벨은 제2 전압 레벨이 된다.
출력측 스위칭 수단의 한쪽 전원 단자에는 제3 전압 레벨의 전원 전압이 공급되고, 다른쪽 전원 단자에는 제2전압 레벨이 제1전압 레벨로부터 다른 방향으로 제3 레벨과는 다른 제4전압 레벨의 전원 전압이 공급된다. 출력측 스위칭 수단은 입력측 스위칭 소자의 다른쪽 전극의 전압 레벨이 기준 전압 레벨에 대하여 제1전압 레벨측이든지 제2전압 레벨 측인지에 따라서 제3전압 레벨이나 제4전압 레벨을 신호 출력 단자로부터 출력한다. 따라서, 제3전압 레벨을 기준 전압 레벨에 대하여 제1전압측으로 하든지 제2전압 레벨측으로 하든지에 따라 출력측 스위칭 수단으로부터 출력되는 전압의 기준 전압 레벨에 대한 소위 극성을 정할 수 있고, 입력 신호의 기준 전압 레벨을 정전압측으로도 부전압측으로도 변환할 수 있다.
본 발명의 상기 입력측 부하 수단은 상기 제3전압 레벨이 상기 입력 신호의 기준 전압 레벨보다도 상기 제1전압 레벨측일 때에 동작하는 제1부하 수단과, 상기 제2전압 레벨측일 때에 동작하는 제2부하 수단을 포함하는 것을 특징으로 한다.
본 발명에 따르면, 입력측 스위칭 소자의 다른쪽 출력 전극에는 제1부하 수단과 제2 부하 수단이 접속된다. 제1부하 수단은 제3전압 레벨이 입력 신호의 기준 전압 레벨보다도 제1전압 레벨측으로 정해질 때에 동작한다. 제2부하 수단은 제3전압 레벨이 입력신호의 기준 전압 레벨보다도 제2전압 레벨측으로 결정될 때에 동작한다. 따라서, 제3전압 레벨이 기준 전압 레벨에 대하여 제1전압 레벨측이나 제2전압 레벨측에서 어느 한쪽의 부하 수단이 동작하게 되어, 제1부하수단의 특성과 제2부하 수단의 특성을 각각 다른 특성으로 함으로써, 제3전압 레벨로서 공급되는 전압 레벨에 따라서 레벨 변환 회로를 동작시킬 수 있다.
본 발명에서의 상기 제1부하수단 및 상기 제2부하 수단은 병렬로 접속되고, 상기 제3전압 레벨이 상기 입력 신호의 기준 전압 레벨보다도 상기 제1전압 레벨측일 때에는 제2부하 수단의 저항값은 제1부하 수단의 저항값보다도 커지고, 상기 제2전압 레벨측일 때에는 제1부하 수단의 저항값은 제1부하 수단의 저항값보다도 커지는 것을 특징으로 한다.
본 발명에 따르면, 입력측 스위칭 소자의 다른쪽 출력 전극에는 제1부하 수단과 제2부하 수단이 병렬로 접속된다. 제1 및 제2부하 수단의 저항값은 제3전압 레벨이 입력 신호의 기준 전압 레벨보다도 제1전압 레벨측일 때에는 제2부하 수단의 저항값이 제1 부하 수단의 저항값보다도 커진다. 또한, 제3전압 레벨이 입력 신호의 기준 전압 레벨보다도 제2전압 레벨측일 때에는 제1부하 수단의 저항값이 제2부하 수단의 저항값보다도 커진다. 따라서, 제3전압 레벨이 기준 전압 레벨에 대하여 제1전압 레벨측이거나 제2전압 레벨측이거나에 따라서 제1 및 제2부하 수단의 저항값이 각각 정해지고, 어느 한쪽 부하 수단이 부하로서 동작한다. 제1부하 수단의 특성과 제2부하 수단의 특성을 각각 다른 특성으로 함으로써, 제3전압 레벨로서 공급되는 전압 레벨에 따라서 레벨 변환 회로를 동작시킬 수 있다.
본 발명의 상기 제1부하 수단은 한쪽 출력 전극, 다른쪽 출력 전극 및 제어 전극을 구비하고, 한쪽 출력 전극은 상기 제2전압 레벨의 전원 전압에 접속되고, 제어전극은 상기 제3전압 레벨의 전원 전압에 접속되고, 다른쪽 출력 전극은 상기 입력측 스위칭 소자의 다른쪽 출력 전극에 접속되어 항상 도통 상태가 되고, 도통 상태의 저항값이 입력측 스위칭 소자의 도통 상태의 저항값보다도 크고, 차단 상태의 저항값보다도 작은 부하 소자를 갖는 것을 특징으로 한다.
본 발명에 따르면, 제1부하 수단에서의 부하 소자의 한쪽 출력 전극은 상기 제2전압 레벨의 전원 전압에 접속되고, 다른쪽 출력 전극은 상기 입력측 스위칭 소자의 다른쪽 출력 전극에 접속된다. 제1부하 수단의 제어 전극은 상기 제3전압 레벨의 전원 전압에 접속되어 있고, 제1부하수단은 항상 도통 상태로 되어 있다.
제1부하수단에서의 부하 소자가 도통 상태일 때의 저항값은 입력측 스위칭 소자가 도통 상태일 때의 저항값보다도 크고, 차단 상태일 때의 저항값보다도 작다.
따라서, 입력측 스위칭 소자가 도통 상태일 때에는 입력측 스위칭 소자의 한쪽 출력 전극에 공급되고 있는 제1전압 레벨인 전원 전압이 출력측 스위칭 수단의 제어 단자에 공급되는 전압이 된다. 하단 상태일 때에는 제1부하수단에 있어서의 부하 소자의 다른쪽 출력 전극에 공급되고 있는 제2전압 레벨인 전원 전압이 출력측 스위칭 수단의 제어 단자에 공급되는 전압이 된다.
본 발명의 상기 제2부하 수단은 한쪽 출력 전극, 다른쪽 출력 전극 및 제어 전극을 구비하고, 한쪽 출력 전극은 상기 제2전압 레벨의 전원 전압에 접속되고, 제어 전극은 상기 제1전압 레벨의 전원 전압에 접속되고, 다른쪽 출력 전극은 상기 입력측 스위칭 소자의 다른쪽 출력 전극에 접속되어 항상 도통 상태로 되고, 도통 상태의 저항값이 입력측 스위칭 소자의 도통 상태의 저항값보다도 크고, 차단 상태의 저항값보다도 작은 부하 소자를 갖는 것을 특징으로 한다.
본 발명에 따르면, 제2부하 수단에서의 부하 소자의 한쪽 출력 전극은 상기 제2전압 레벨의 전원 전압에 접속되고, 다른쪽 출력 전극은 상기 입력측 스위칭 소자의 다른쪽 출력 전극에 접속된다. 제2부하 수단의 제어 전극은 상기 제1전압 레벨의 전원 전압에 접속되어 있고, 제2부하 수단은 항상 도통 상태로 되어 있다.
제2부하 수단에서의 부하 소자가 도통 상태일 때의 저항값은 입력측 스위칭 소자가 도통 상태일 때의 저항값보다도 크고, 차단 상태일 때의 저항값보다도 작다.
따라서, 입력측 스위칭 소자가 도통 상태일 때에는 입력측 스위칭 소자의 한쪽 출력 전극에 공급되고 있는 제1전압 레벨인 전원 전압이 출력측 스위칭 수단의 제어 단자에 공급되는 전압이 된다. 차단 상태일 때에는 제2부하 수단에서의 부하 단자의 다른쪽 출력 전극에 공급되고 있는 제2전압 레벨인 전원 전압이 출력측 스위칭 수단의 제어 단자에 공급되는 전압이 된다.
본 발명의 상기 출력측 스위칭 수단은, 한쪽 출력 전극, 다른쪽 출력 전극 및 제어 전극을 구비하고, 한쪽 출력 전극은 상기 다른쪽 전원 단자에 접속되고, 다른쪽 출력 전극에는 상기 신호 출력 단자가 접속되고, 제어 전극은 상기 제어 단자에 접속되고, 상기 제1전압 레벨과 상기 제2전압 레벨 사이의 전압 레벨의 임계치를 갖는 스위칭 소자와, 스위칭 소자의 다른쪽 출력 전극과 상기 한쪽 전원 단자 사이를 접속하는 출력측 부하 수단을 포함하는 것을 특징으로 한다.
본 발명에 따르면, 출력측 스위칭 수단은 스위칭 소자와 출력측 부하 수단을 포함하여 구성된다. 스위칭 소자는 제1전압 레벨과 제2전압 레벨 사이의 전압 레벨의 임계치를 갖는다. 스위칭 소자의 한쪽 출력 전극은 다른쪽 출력 단자에 접속되고, 다른쪽 출력 전극은 신호 출력 단자에 접속되고, 제어 전극은 제어 단자에 접속된다. 스위칭 소자의 다른쪽 출력 전극은 또한 출력측 부하 수단을 통하여 한쪽 전원 단자에 접속된다. 입력 신호의 전압 레벨의 기준 전압에 대하여 제1전압 레벨측이 되는지 제2전압 레벨측이 되는지에 따라서 제3 및 제4 전압 레벨의 전원 전압을 선택적으로 출력할 수 있다.
본 발명의 상기 출력측 스위칭 수단은 한쪽 출력 전극, 다른쪽 출력 전극 및 제어 전극을 구비하여, 상기 입력측 스위칭 소자와 동일한 도전 형식을 갖고, 한쪽 출력 전극은 상기 한쪽 전원 단자에 접속되고, 다른쪽 출력 전극에는 상기 신호 출력 단자가 접속되고, 제어 전극은 상기 제어 단자에 접속되는 한쪽 스위칭 소자와, 한쪽 출력 전극, 다른쪽 출력 전극 및 제어 전극을 구비하여 상기 입력측 스위칭 소자와는 상보적인 도전 형식을 갖고, 한쪽 출력 전극은 상기 다른쪽 전원 단자에 접속되고, 다른쪽 출력 전극에는 상기 신호 출력 단자가 접속되고, 제어 전극은 상기 제어 단자에 접속되는 다른쪽 스위칭 소자를 포함하는 것을 특징으로 한다.
본 발명에 따르면, 출력측 스위칭 수단은 입력측 스위칭 소자와 동일한 도전 형식인 한쪽 스위칭 소자와, 입력측 스위칭 소자와 상보적인 도전 형식의 다른쪽 스위칭 소자를 포함하여 구성된다. 한쪽 스위칭 소자의 한쪽 출력 전극은 한쪽 전원 단자에 접속되고, 다른쪽 출력 전극은 신호 출력 단자에 접속된다. 다른 쪽 스위칭 소자의 한쪽 출력전극은 다른쪽 전원 단자에 접속되고, 다른쪽 출력 전극은 신호 출력 단자에 접속된다. 한쪽 및 다른 쪽 스위칭 소자의 제어 전극은 모두 제어 단자에 접속된다. 따라서, 제어 단자를 통하여 각 제어 전극에 공급되는 입력측 스위칭 소자의 다른쪽 출력 전극의 전압 레벨에 따라서 한쪽 및 다른쪽 스위칭 소자의 어느 한쪽막이 도통하여 신호 출력 단자에 전압을 출력하게 되고, 각각 상이한 전압 레벨의 전원 전압이 공급되는 한쪽 및 다른쪽 전원 단자 사이가 도통하는 일없이 출력측 스위칭 수단을 흐르는 전류를 적게할 수 있다.
본 발명의 상기 출력측 스위칭 수단은 한 쪽 출력 전극, 다른쪽 출력 전극 및 제어 전극을 구비하여 상기 입력측 스위칭 소자와 동일한 도전 형식을 갖고, 한쪽 출력 전극은 상기 제1전압 레벨의 전원 전압에 접속되고, 제어 전극에 상기 입력 신호의 기준 전압 레벨이 공급되고, 항상 도통 상태로 되어 있는 제1스위칭 소자와, 한쪽 출력 전극, 다른쪽 출력 전극 및 제어 전극을 구비하여 상기 입력측 스위칭 소자와는 상보적인 도전 형식을 갖고, 한쪽 출력 전극은 상기 제2전압 레벨의 전원 전압에 접속되고, 다른쪽 출력 전극은 제1 스위칭 소자의 다른쪽 출력 전극에 접속되고, 제어 전극은 상기 제어 단자에 접속되고, 제1전압 레벨과 제2전압 레벨과의 사이의 임계치를 갖는 제2스위칭 소자와, 제1스위칭 소자와 동일한 도전 형식을 갖는 제3 및 제4 스위칭 소자, 및 제2 스위칭 소자와 동일한 도전 형식을 갖는 제5 및 제6 스위칭 소자에 의해 형성되는 브리지 회로에 있어서, 제5 및 제6 스위칭 소자의 한쪽 출력 전극은 상기 다른쪽 전원 단자에 접속되고, 제3 및 제4 스위칭 소자의 한쪽 출력 전극은 상기 한쪽 전원 단자에 접속되고, 제3 및 제5 스위칭 소자의 다른쪽 출력 전극 및 제4 스위칭 소자의 제어 전극이 공통 접속되고, 제4 및 제6 스위칭 소자의 다른쪽 출력 전극 및 제3 스위칭 소자의 제어 전극이 공통 접속되어 상기 신호 출력 단자에 접속되고, 제6 스위칭 소자의 제어 전극은 한쪽 스위칭 소자의 다른쪽 출력 전극에 접속되는 브리지 회로를 포함하는 것을 특징으로 한다.
본 발명에 따르면, 출력측 스위칭 수단은 입력측 스위칭 소자와 동일한 도전 형식을 갖는 제1 스위칭 소자와, 입력측 스위칭 소자와는 상보적인 도전 형식을 갖는 제2 스위칭 소자와, 브리지 회로를 포함하여 구성된다. 제 1 및 제2 스위칭 소자의 각 다른쪽 출력 전극은 공통으로 접속되어 제6 스위칭 소자의 제어 전극에 접속된다. 제1 스위칭 소자의 한쪽 출력 전극은 제1 전압 레벨의 전원 전압에 저속된다. 제어 전극에는 입력 신호의 기준 전압 레벨이 공급되고, 항상 도통 상태로 되어 있다. 제2 스위칭 소자는 제1 전압 레벨과 제2 전압 레벨 사이의 임계치를 갖는다. 제2 스위칭 소자의 한쪽 출력 전극은 제2전압 레벨의 전원 전압에 접속되고, 제어 전극은 제어 단자에 접속된다. 브리지 회로는 제1 스위칭 소자와 동일한 도전 형식을 갖는 제3 및 제4 스위칭 소자, 및 제2 스위칭 소자와 동일한 도전 형식을 갖는 제5 및 제6 스위칭 소자에 의해 형성된다. 제5 및 제6 스위칭 소자의 한쪽 출력전극은 다른쪽 전원 단자에 접속되고, 제3 및 제4 스위칭 소자의 다른쪽 출력 전극 및 제4 스위칭 소자의 제어 전극은 공통으로 접속된다. 또한, 제4 및 제6 스위칭 소자의 다른쪽 출력 전극 및 제3 스위칭 소자의 제어 전극은 공통으로 접속되고 신호 출력 단자에 접속된다.
따라서, 제1 및 제2 스위칭 소자에서 입력측 스위칭 소자의 다른쪽 출력 전극의 전압 레벨을 반전시켜 입력측 스위칭 소자의 다른쪽 출력 전극의 전압 레벨과 반전된 전압 레벨에 의해 브리지 회로에서 출려되는 전압 레벨을 정하고 있기 때문에, 각각 상이한 전압 레벨의 전원 전압이 공급되는 한쪽 및 다른쪽 전원 단자 사이가 도통하지 않고, 출력측 스위칭 수단을 흐르는 전류를 적게할 수 있다.
이상과 같이 본 발명에 따르면, 제3전압 레벨을 기준 전압 레벨에서 제1전압 레벨측으로 할 것인지 제2전압 레벨로 할 것인지에 따라, 입력 신호의 신호 레벨에 따라서 출력되는 신호의 레벨을 기준 전압 레벨에 대하여, 예를 들면 정(+)의 전압이나 부(-)의 전압으로 할 수 있고, 출력측 스위칭 수단에 공급되는 전압에 따라서 입력 신호의 레벨을 정(+)·부(-) 어느 것으로도 변환할 수 있다.
또한 본 발명에 따르면, 제3전압 레벨이 기준 전압 레벨에 대하여 제1전압 레벨측인지 제2전압 레벨측인지에 따라, 제3전압 레벨이 입력 신호의 기준 전압레벨보다도 제1전압 레벨측으로 결정될 때 동작하는 제1 부하 수단, 및 제3 전압 레벨이 입력 신호의 기준 전압 레벨보다도 제2전압 레벨측으로 정해질 때 동작하는 제2부하 수단 중 어느 한쪽 부하 수단이 동작하게 되므로, 제1부하 수단의 특성과 제2 부하 수단의 특성을 각각 다른 특성으로 함으로써, 제3 전압 레벨로서 공급되는 전압 레벨이 따라서 입력 신호의 레벨을 기준 전압 레벨에 대하여 예를 들면 정(+)·부(-) 어디로 변환하는 경우라도 적합한 특성의 부하 수단을 동작시킬 수 있다.
또한 본 발명에 따르면, 제3 전압 레벨이 기준 전압 레벨에 대하여 제1 전압 레벨측인지 제2전압 레벨측인지에 따라서 제1 및 제2부하 수단의 저항값이 각각 정해지고, 어느 한쪽 부하 수단이 부하로서 동작하기 때문에, 제1부하 수단의 특성과 제2부하 수단의 특성을 각각 상이한 특성으로 함으로써, 제3전압 레벨로서 공급되는 전압 레벨에 따라 입력 신호의 레벨을 기준 전압 레벨에 대하여 예를 들면 정(+)·부(-)어느쪽으로 변환하는 경우라도 적합한 특성의 부하 수단을 동작시킬 수 있다.
또한 본 발명에 따르면, 항상 도통 상태가 되도록 제어 전극에 제1전압 레벨의 전원 전압이 공급되고 있는 제1부하 수단의 저항값은 입력측 스위칭 소자가 도통 상태일 때의 저항값보다도 크고, 차단 상태일 때의 저항값보다도 작게 정해지고 있기 때문에, 출력측 스위칭 수단의 제어 단자에는 입력측 스위칭 소자가 도통 상태일 때에는 입력측 스위칭 소자의 한쪽 출력 전극에 공급되고 있는 제1전압 레벨인 전원 전압을 공급하고, 차단 상태일 때에는 제1부하 수단에서의 부하 소자의 다른쪽 출력 전그에 공급되고 있는 제2 전압 레벨인 전원 전압을 공급할 수 있다.
또한, 본 발명에 따르면, 항상 도통 상태가 되도록 제어 전극에 제1 전압 레벨의 전원 전압이 공급되고 있는 제2 부하수단의 저항값은 입력측 스위칭 소자가 도통 상태일 때의 저항값보다도 크고, 차단 상태일 때의 저항값보다도 작게 결정되고 있기 때문에, 출력측 스위칭 수단의 제어 단자에는 입력측 스위칭 소자가 도통 상태일 때에는 입력측 스위칭 소자의 한쪽 출력 전류에 공급되고 있는 제1 전압 레벨인 전원 전압을 공급하고, 차단 상태일 때에는 제1부하 수단에서의 부하 소자의 다른쪽 출력 전극에 공급되고 있는 제2 전압 레벨인 전원 전압을 공급할 수 있다.
또한 본 발명에 따르면, 입력 신호의 전압 레벨이 기준 전압에 대하여 제1 전압 레벨측이든지 제2 전압 레벨측이 되든지에 따라서, 제3 및 제4 전압 레벨의 전원 전압을 선택적으로 출력할 수 있다.
또한 본 발명에 따르면, 제어 단자를 통하여 각 제어 전극에 공급되는 입력측 스위칭 소자의 다른쪽 출력 전극의 전압 레벨에 따라서 한쪽 및 다른쪽 스위칭 소자의 어느 한쪽만을 도통시켜 신호 출력 단자에 전압을 출력하고 있기 때문에, 각각 상이한 전압 레벨의 전원 전압이 제어 전극에 공급되는 한쪽 또는 다른쪽 전원 단자 사이가 도통하는 일없이 출력측 스위칭 수단을 흐르는 전류를 적게할 수 있다.
또한, 본 발명에 따르면, 출력측 스위칭 수단은 제1스위칭 소자와 제2스위칭 소자와 브리지 회로를 포함하여 구성되어 있고, 제1 및 제2스위칭 소자의 각 다른쪽 출력 전극의 전압 레벨이 브리지 회로에 공급된다. 브리지 회로는 각 스위칭 소자와 동일한 도전 형식을 갖는 제3 및 제4 스위칭 소자 및 제2 스위칭 소자와 동일한 도전 형식을 갖는 제5 및 제6 스위칭 소자에 의해 형성된다. 제5 및 제6 스위칭 소자의 한쪽 출력 전극은 다른쪽 전원 단자에 접속되고, 제3 및 제4 스위칭 소자의 한쪽 출력 전극은 한쪽 전원 단자에 접속된다. 제3 및 제5 스위칭 소자의 다른쪽 출력 전압 및 제4 스위칭 소자의 제어 전극은 공통으로 접속된다. 또한, 제4 및 제6 스위칭 소자의 다른쪽 출력 전극 및 제3스위칭 소자의 제어 전극은 공통으로 접속되어, 신호 출력 단자에 접속된다. 입력측 스위칭 소자의 다른쪽 출력 전극의 전압 레벨과 반전된 전압 레벨에 의해 브리지 회로로부터 출력되는 전압 레벨을 정하고 있기 때문에, 각각 상이한 전압 레벨의 전원 전압이 공급되는 한 쪽 또는 다른쪽 전원 단자 사이가 도통하지 않고 출력측 스위칭 수단을 흐르는 전류를 적게 할 수 있다.
이하 도면을 참조하여 본 발명의 적합한 실시예를 상세히 설명한다.
제1도는, 본 발명의 제1실시 형태인 레벨 변환 회로(31)의 회로도이다. 레벨 변환 회로(31)는, 스위칭 소자(32)와, 부하 회로(33), 출력 회로(34)를 포함하여 구성된다. 레벨 변환 회로(31)에서는, 스위칭 소자(32)로서 P채널 MOS 트랜지스터 P1를 설치하고, 부하 회로(33)로서 N채널 MOS 트랜지스터 N1을 설치하고 있다. 출력 회로(34)는, 스위칭 소자임으로 N채널 MOS 트랜지스터 N2와, 출력측 부하 수단인 P채널 MOS 트랜지스터 P2를 포함한다.
레벨 변환 회로(31)에 있어서, 입력 단자 T1을 통해 입력된 신호는 P채널 MOS 트랜지스터 P1의 제어 전극인 게이트로 공급된다. P채널 MOS 트랜지스터 P1의 다른 쪽 출력 전극인 드레인에는 트랜지스터 N1의 드레인이 접속된다. P채널 MOS 트랜지스터 P1의 한쪽 출력 전극인 소오스에는 제1 전압 레벨인 전압 V1이 공급된다.
P채널 MOS 트랜지스터 P1의 임계치 전압과 입력 신호의 진폭은, 상기 임계치 전압이 입력 신호의 진폭에 내포되도록 정해짐으로써, 입력 신호가 로우 레벨일때에는 트랜지스터 P1는 도통하고, 하이 레벨일 때에는 트랜지스터 P1는 차단한다.
부하 회로(33)로서 동작하는 N채널 MOS 트랜지스터 N1의 게이트에는 전압(V5)이 공급되고 있고, 항상 도통 상태로 되어 있다. N채널 MOS트랜지스터 N1의 소오스에는 제2전압 레벨인 전압(V2)이 공급된다. 트랜지스터(P1, N1)의 각 드레인 전압은 신호 OUT1로서, 후술하는 신호 입력 단자(36)를 통해 N채널 MOS 트랜지스터 N2의 게이트로 제공된다. 전압 V1과 전압 V2는, 전압 V1쪽이 고전압으로 되도록 정해지고, 또 양 전압간에 N채널 MOS 트랜지스터 N2의 임계치 전압이 포함된다.
따라서, 전압 V1, 전압 V2 및 N채널 MOS 트랜지스터 N2의 임계치 전압의 관계를 식으로 나타내면,
이 된다.
출력 회로(34)에서는, 트랜지스터 P2의 소오스에는 제3 전압 레벨인 전압(V3)이 공급되고, 트랜지스터 N2의 소오스에는 제4전압 레벨인 전압 V4이 공급되어 있다. 트랜지스터 P2의 드레인과 트랜지스터 N2의 드레인이 접속되어 있고, 접속점의 전압이 출력 신호 OUT로서 출력된다.
트랜지스터 P2의 게이트에는 전압 V6이 공급되고 있고, 항상 도통 상태로 되어 있다. 트랜지스터 P2의 저항치는, 트랜지스터 N2의 온 저항보다도 충분히 크게 정해져 있고, 트랜지스터 N2는 부하 트랜지스터로서 동작한다. 트랜지스터 N2의 게이트에는, 트랜지스터 P1, N1의 접속점의 전압인 신호 OUT1이 공급되고, 신호 OUT1의 신호 레벨에 따라 트랜지스터 N2의 도통/차단이 제어된다. 신호 OUT1가 하이 레벨, 즉 전압 V1으로 되면 트랜지스터 N2는 도통하고, 출력 신호 OUT는 전압 V4로 된다. 또한, 신호 OUT1이 로우 레벨, 즉 전압 V2로 되면 트랜지스터 N2는 차단하고, 출력 신호 OUT는 전압 V3로 된다. 전압 V3과 전압 V4는 전압 V3쪽이 고전압으로 되도록 정해진다. 전압 V3, V4에 의해 레벨 변환 회로(31)로 부터 출력되는 신호의 진폭이 정해진다.
전압 V3 및 전압 V4의 관계를 식으로 표시하면,
로 된다.
트랜지스터 N2, P2의 각 드레인은, 공통으로 접속되고 후술하는 시프트 레지스터(42)로 입력된다. 출력 단자 T2를 통해 레벨 변환 회로(31)로 부터 출력되는 신호 OUT는, 본 실시 형태에 있어서는, 예를 들어 신호의 진폭이 5V로 되도록 정해져 있기 때문에, 시프트 레지스터(42)는 저전압으로 동작하는 구성으로 할 수 있다.
N채널 MOS 트랜지스터 N1의 게이트에는, 그 트랜지스터 N1의 임계치 이상으로 정해지는 전압 V5이 공급되고 있기 때문에, 그 트랜지스터 N1는 항상 도통 상태로 되어 있다. 따라서, 전압 V5과 N채널 MOS 트랜지스터 N1의 임계치 전압의 관계를 식으로 표시하면,
으로 된다.
트랜지스터 N1의 저항치는, P채널 MOS 트랜지스터 P1의 온 저항보다도 충분히 커지도록 설계되어 있고, 부하 트랜지스터로서 구성되어 있다.
한편, P채널 MOS 트랜지스터 P2의 게이트에는, 그 트랜지스터P2의 임계치 이하로 정해지는 전압 V6이 공급되고 있기 때문에, 그 트랜지스터 P2는 항상 도통 상태로 되어 있다. 따라서, 전압 V6과 P채널 MOS 트랜지스터 P2의 임계치 전압의 관계를 식으로 나타내면,
이 된다.
트랜지스터 P2의 저항치는 트랜지스터 N2의 온저항보다도 충분히 커지도록 설정되어 있고, 상기 트랜지스터 N1과 마찬가지의 부하 트랜지스터로서 구성되어 있다.
상술의 전압 V1~V6은, 각각 다른 전압값이어도 된다. 또한, 상술의 각 전압에 대해서의 조건으로서 정해진 식(1)~(4)를 만족하고 있다면, 복수의 전압이 동일 전압값이어도 된다.
임시로 입력 단자에 전폭 5V의 신호가 입력되고, 신호가 5V로 부터 0V로 변화한 경우, P채널 MOS 트랜지스터 P1은 도통하고, 다음 단계의 N채널 MOS 트랜지스터 N2의 게이트에는 전압 V1이 공급되어 트랜지스터 N2를 도통시킨다. 트랜지스터 N2가 도통함으로써, 레벨 변환 회로(31)에서는 전압 V4가 출력된다. 또한, 5V의 신호가 입력된 경우, P채널 MOS 트랜지스터 P1이 차단되므로, 게이트에 전압 V5가 공급됨으로써 항상 도통하고 있는 트랜지스터 N1을 통해서, 전압 V2가 다음 단계의 트랜지스터 N2에 공급된다. 상기 전압 V2가 공급되면, 트랜지스터 N2는 차단되고, 전압 V4는 출력되지 않게 된다. 그러나, 전압 V6이 주어짐으로써, 항상 도통하고 있는 트랜지스터 P2에 의해, 레벨 변환 회로(31)에서는 전압 V3이 출력된다. 따라서, 레벨 변환 회로(31)로부터 출력되는 신호는 전압 V3과 전압 V4사이를 진폭한다.
제2도는 상기 레벨 변환 회로(31)가 설치된 게이트 구동부(41)의 구성을 도시하고, 제3도는 표시장치(51)의 구성을 도시하며, 제4도는 게이트 구동부(41)에서의 입력과 출력과의 관계를 도시한다.
표시 장치(51)는, 게이트 구동부(41)와, 소오스 구동부(52), 액정 표시 패널(53), 제어 회로(54), 전원 회로(55)를 포함하여 구성된다. 액정 표시 패널(53)은, TFT(박막 트랜지스터)형의 액정 표시 패널이고, 서로 직행하도록 소오스 라인(s1,s2,s3, ---, sm; 총칭할 때는 참조 부호 s를 이용한다)과, 게이트선(g1,g2,g3,---,gm;총칭할 때는 참조 부호 g를 이용한다)이 설치되어 있다. 소오스 라인(s)과 드레인 라인(g)의 교차하는 지점의 근처에 TFT(k11,k12,---,knm;총칭할 때는 참조 부호 k를 이용한다)가 설치되어 있고, TFT(k)의 드레인에 화소 전극(z11,z12,---,znm;총칭할때는 참조 부호 z를 이용한다)이 설치되어 있다. 회소 전극(z)과 액정층을 사이에 두고 대향하도록 대향 전극이 설치된다.
소오스 라인 s 및 드레인 라인 g에 신호를 인가하는 소오스 구동부(52) 및 게이트 구동부(41)는, 제어 회로(54)로 부터 공급되는 신호를 기초로 동작이 제어된다. 예를 들어, 게이트 구동부(41)에는 적어도 클럭 신호 CK와 시작 신호 SP가 입력된다. 상기 각 구동부(41,52)에는 전원 회로(55)로부터 복수개 종류의 전압이 공급된다.
제2도에 도시하는 바와 같이, 게이트 구동부(41)는, 입력 레벨 변환 회로(31)와, 트랜지스터(42), 레벨 시프터(43), 출력 버퍼(44)를 포함하여 구성되어 있다. 게이트 구동부(41)에 있어서, 상술의 게이트 구동부(11)와 동일한 구성 요소에 대해서는 설명을 생략하고, 입력 레벨 변환 회로(31)를 포함해 다른 점에 대해서 설명한다.
입력 레벨 변환 회로(31)에는, 클럭 신호 CK 및 시작 신호 SP가 입력된다. 클럭 신호 CK는, 그대로 시프트 레지스터(42)에 공급된다.
게이트 구동부(41)에는, 전원 회로(55)로부터 복수의 전압이 공급되고 있다. 게이트 구동부(41)는, 정전압을 기준 레벨로 하는 표시 장치에 있어서 설치되는 게이트 구동부이기 때문에, 출력 버퍼(44)에는 전압 VDD, VSS 가 공급되고 있고, 레벨 시프터(43)에는 전압 VDD, VSS가 이 공급되고 있으며, 시프트 레지스터(42)에는 전압 VDD, VCC가 공급되고 있다. 입력 레벨 변환 회로(31)에는, 제1도를 참조하면 전압 V3으로서 전압 VDD가 공급되고, 전압 V4로서 전압 VCC가 공급된다. 또한, 전압 V2, V6으로서는, 접지 전압이 공급되고, 전압 V1, V5으로서 전압 VLS가공급된다. 게이트 전압(41)이 정전압을 출력할 경우, 예를 들어 전압 VDD는 30V이고, 전압 VCC는 25V이며, 전압 VLS는 5V이고, 전압 VSS는 0V, 즉 접지 전압이다.
제4A도에 도시하는 스타트 펄스 SP는, 하이 레벨이 전압 VLS이고, 로우 레벨이 전압 VSS이다. 스타트 펄스 SP 는, 레벨 변환 회로(31)에 의해, 레벨이 변환되어 신호 S11로 된다. 신호 S11은, 하이 레벨이 전압 VDD로 로우 레벨이 전압 VCC이다. 신호 S11은, 레벨 시프터(43)로 입력시켜 레벨이 시프트되어 신호 S12로 된다. 신호 S12는, 하이 레벨이 전압 VDD로 로우 레벨이 전압 VSS이다. 레벨 시프터(43)로부터 출력되는 신호 S12는, 신호 S13으로서, 소정의 타이밍에서 출력 버퍼(44)로부터 게이트선 g1, g2,---gn으로 출력된다. 신호 S13은, 하이 레벨이 전압 VDD이고 로우 레벨이 전압 VSS이다.
또한, 게이트 구동부(41)가 부전압을 출력할 경우, 전압 VDD,VLS는 5V이고, 전압 VCC는 0V이며, 전압 VSS는 -25V이다. 게이트 구동부(41)가 부전압을 출력할 경우, 제4B도에 도시하는 스타트 펄스 SP는, 하이 레벨이 전압 VLS이고, 로우 레벨이 전압 VCC로 된다. 스타트 펄스 SP는, 레벨 변환 회로(31)에 의해 신호 S16으로 변환된다. 신호 S16은, 하이 레벨이 전압 VLS이고, 로우 레벨이 전압 VCC이다. 신호 S16은, 레벨 시프터(43)로 입력되어 레벨 시프트되어 신호 S17로 된다. 신호 S17은, 하이 레벨이 전압 VDD로, 로우 레벨이 전압 VSS이다. 레벨 시프터(43)로부터 출려되는 신호 S17은, 신호 S18로서 소정의 타이밍으로 출력 버퍼(44)로 부터 게이트선 g1,g2,---,gn으로 출력된다. 신호 S18은, 하이 레벨이 전압 VDD로, 로우 레벨이 전압 VSS이다.
제5도는, 게이트 구동부(41)에서의 각 신호의 타이밍챠트이다. 본 타이밍에 있어서, 상술의 게이트선 g로 각각 주어지는 신호 S18에 대해서 게이트선 g와 동일한 참조 부호를 붙여 도시했다. 클럭 신호 CK는 미리 정한 주기마다 입력되는 신호이다. 신호 g1,g2,gn은, 각각 클럭 신호 CK의 하강 타이밍으로 출력된다. 스타트 펄스 SP는, 클럭 신호 CK가 적어도 n회 하강마다 상승한다.
제6A도는, 레벨 변환 회로(31)의 입력단의 구성을 도시하고, 제6B도는 정전원 사양일 경우의 레벨 변환 회로(31)의 입력단의 등가 회로를 도시한다.
레벨 변환 회로(31)가 정전원 사양, 즉 전압 VLS와 VCC가 같게 설정되면, 입력단을 구성하는 트랜지스터 N1,P1은 저항 동작 영역에서 동작하게 된다. 트랜지스터P1은, 입력신호 IN이 로우 레벨일 때에는 게이트로 접지 전압 GND이 주어지는 것으로 되고, 등가적으로는 저항 RP으로 된다. 또한, 트랜지스터 N1은, 전압 VLS와 VCC가 같게 정해짐으로써, 신호 OUT1 의 신호 레벨로 공급되어 있는 전압 VCC이상으로 되지 않기 때문에, 등가적으로는 저항 RN이 된다.
입력 신호 IN이 로우 레벨일 때의 신호 OUT1의 레벨은, 이상적으로는 전압(VSL)이라도, 실제로는 전압 VLS을 저항 RP, RN을 기초로 분할한 레벨로 된다.
제7도는, 레벨 변환 회로(31)에서의 전압 V5의 전압값와 신호 OUT1의 신호레벨과의 관계를 도시한다. 횡축은 전압 V5의 전압값 V를 나타내고, 종축은 신호 OUT1의 신호 레벨 V을 나타낸다. 트랜지스터 N1의 게이트로 주어지는 전압 V5의 전압값을 나타내는 특성선(46)이, 전압 VCC으로부터 전압 VSL까지 상승할 때, 신호 OUT1의 신호 레벨을 나타내는 특성선(47)도 마찬가지로 상승한다. 전압 V5이 전압 VCC으로 정해질 때는 정전원 사양이고, 전압 VLS으로 정해질 때에는 부전원 사양이다. 전압 VLS의 전압값과 신호 OUT1의 신호 레벨의 관계는, 등가적인 저항 RP,RN의 저항치를 기초로 정해진다.
제8도는 게이트 구동부(41a)의 구성을 도시하고, 제9A도는 정전압 출력일 경우의 게이트 구동부(41a)에서의 입력과 출력의 관계를 도시하며, 제9B도는 부전압 출력일 경우의 게이트 구동부(41a)에서의 입력과 출력의 관계를 도시한다.
게이트 구동부(41a)는, 상술의 게이트 구동부(41)가 미리 정하는 정전압을 기준 전압으로 한 게이트 구동부로 있던 것에 대해서, 미리 정한 부전압을 기준 전압으로 한 게이트 구동부이다. 따라서, 게이트 구동부(41)로는 각 구성 요소로 입력 되어 있는 전압의 종류가 다를 뿐이기 때문에, 참조 부호(a)를 붙여 구별해 구성 및 동작에 대해서의 설명은 생략한다.
게이트 구동부(41a)에 있어서, 출력버퍼(44a)에는 전압 VDD, VSS가 공급되고 있고, 레벨 시프터(43a)에는 전압 VSS, VCC이 공급되고 있으며, 시프트 레지스터(42a)에는 전압 VSS, VCC가 공급되어 있다. 입력 레벨 변환 회로(31a)에는, 제1도를 참조하면 전압 V3으로서 전압 VCC가 공급되고, 전압 V4,V6으로서 전압 VSS가 공급된다. 또한, 전압 V1, V5로서는 전압 VSL이 공급되고, 전압 V2로서는 접지 전압이 공급된다. 게이트 구동부(41a)가 정전압을 출력할 경우, 전압 VDD는 30V이고, 전압 VCC, VLS은 5V이며, 전압 VSS은 0V, 즉 접지 전압이다.
제9a도에 도시하는 스타트 펄스 SP는, 하이 레벨이 전압 VSL로 로우 레벨이 전압 VSS이다. 스타트 펄스 SP는, 레벨 변환 회로(31a)에 의해 변화되어 신호 S21로 된다. 신호 S21은, 하이 레벨이 전압 VSL이고 로우 레벨이 전압 VSS이다.
신호 S21은, 레벨 시프터(43a)로 입력되어 레벨이 시프트되고, 신호 S22로 된다. 신호 S22는, 하이 레벨이 전압 VDD이고 로우 레벨이 전압 VSS이다. 레벨 시프터(43a)로부터 출력되는 신호 S22는, 신호 S23으로서 소정의 타이밍으로 출력 버퍼(44)로부터 게이트선 g1,g2,---,gn으로 출력된다. 신호(23)는, 하이 레벨이 전압 VDD이고 로우 레벨이 전압 VSS이다.
또한, 게이트 구동부(41a)가 부전압을 출력할 경우, 전압 VDD, VLS은 5V이고, 전압 VCC은 -20V이며, 전압 VSS은 -25V이다. 변환하는 전단의 진폭을 5V; 하이레벨이 전압 VDD, VLS이고 로우 레벨이 0V, 변환 후의 진폭을 30V; 로우 레벨이 전압 VSS로 하이 레벨이 전압 VDD로 했을 경우의 레벨 변환 회로(31a)의 동작을 이하에 설명한다. 레벨 변환 회로(31)의 N채널 MOS트랜지스터 N1의 게이트에는, 전압 VLS 또는 전압 VDD가 공급되고 있고, 트랜지스터 N1은 도통 상태로 되어 있다.
입력단자로 진폭 5V의 신호가 입력되고, 신호가 5V로부터 0V로 변화하면, P채널 MOS 트랜지스터 P1가 도통하고, 다음 단의 트랜지스터 N2을 도통시킨다. 이로써, 레벨 변환 회로(31a)로부터는, 전압 VSS으로부터 트랜지스터 N2의 임계치 전압량 만큼 전압 레벨이 상승한 또 그 -25V의 전압이 출력된다. 입력단자로 5V의 전압이 공급되면, P채널 MOS 트랜지스터 P1 은 차단되게 되고, 트랜지스터 N2에는 트랜지스터 N1로부터의 전압 V2가 주어지며, 트랜지스터 N2는 차단된다. 트랜지스터 P2는 게이트로 전압 VSS이 공급되고 있기 때문에 항상 도통하고 있다. 따라서, 레벨 변환 회로(31a)로부터의 출력은 전압 VCC으로 된다. 레벨 변화 회로(31a)는, 입력 신호 IN의 신로 레벨에 따라 전압 VSS;-25V와 전압 VCC; -20V을 선택적으로 출력한다.
제9B도에 도시하는 스타트 펄스 SP는, 하이 레벨이 전압 VLS으로 로우 레벨이 0V의 신호이다. 스타트 펄스 SP는, 레벨 변환 회로(31a) 에 의해 레벨이 변환되고, 신호 S 26로 된다. 신호 S26은, 하이 레벨이 전압 VCC이고 로우 레벨이 전압 VSS이다. 신호 S26은, 레벨 시프터(43a)로 입력되어 레벨이 시프트되고, 신호 S27로 된다. 신호 S27은, 하이 레벨이 전압 VDD이고 로우 레벨이 전압 VSS이다. 레벨 시프터(43a)로부터 출력되는 신호 S27은, 신호 S28로서, 소정의 타이밍으로 출력 버퍼(44)로부터 게이트선 g1,g2,---,gn으로 출력된다. 신호(28)는, 하이 레벨이 전압 VDD이고 로우 레벨이 전압 VSS이다.
제10도는, 제1실시 형태 이외의 구성예인 레벨 변환회로(81)를 도시한다.
레벨 변환회로(81)에 있어서, 레벨 변환 회로(31)와 동일한 구성 요소에는 동일한 참조 부호를 붙여 설명을 생략한다. 레벨 변환회로(81)는, P채널 MOS트랜지스터 P1과, N채널 MOS 트랜지스터N1 및 출력회로(84)를 포함하여 구성된다. 레벨 변환회로(81)의 특징은, 레벨 변환 회로(31)에서의 출력 회로로 치환되어 출력회로(84)가 설치되어 있는 것이다.
출력 회로(84)는, P채널 MOS 트랜지스터 P3과 N채널 MOS트랜지스터 N3을 포함하여 구성되어 있다. 트랜지스터 P3의 소오스에는 전압 V3이 공급되고 있고, 드레인은 트랜지스터N3의 드레인에 접속되어 있다. 트랜지스터 N3의 소오스에는 전압 V4가 공급되어 있다. 트랜지스터 N3,P3의 각 게이트에는 신호 OUT1가 공급되고 있고, 신호 OUT1의 신호레벨에 따라 트랜지스터 N3, P3의 어느 하나가 도통한다. 트랜지스터 N3, P3의 드레인의 전압이 출력신호 OUT로서 출력된다.
신호 OUT1 이 하이레벨, 즉 전압 V1으로 되면, 트랜지스터 N3가 도통하고, 트랜지스터P3은 차단되기 때문에, 출력 신호 OUT의 신호 레벨은 전압 V4로 된다. 또한, 신호 OUT1이 로우 레벨, 즉 전압 V2로 되면, 트랜지스터 P3 도통하고, 트랜지스터 N3 은 차단되기 때문에, 출력 신호 OUT의 신호 레벨은 전압 V3으로 된다. 출력 신호 OUT의 신호 레벨은, 기준으로 하는 접지 전압 GND대해서 입력 신호 IN 의 신호 레벨을 반전시킨 측의 전압으로 된다.
출력 회로(84)는, 신호 OUT1의 신호 레벨에 따라서 트랜지스터 P3, N3의 어느 한쪽이 도통하고, 다른 쪽이 차단됨으로써 출력 신호 OUT의 신호 레벨이 정해지기 때문에, 트랜지스터 P3, N3가 동시에 도통 상태로 되는 일 없이 전압 V3~V4사이에 흐르는 관통 전류를 적게 할 수 있다. 관통 전류가 적게 됨으로서, 레벨 변환 회로(81)에서의 소비 전류를 낮게 억제할 수 있다.
제11도는,제1 실시 형태의 또 다른 구성예인 레벨 변환 회로(91)를 도시한다. 레벨 변환회로(91)에 있어서, 레벨 변환회로(31)와 동일한 구성 요소에는 동일한 참조 부호를 붙여 설명을 생략한다. 레벨 변환 회로(91)는 ,P채널 MOS트랜지스터 P1과, N채널 MOS 트랜지스터 N1, 출력 회로(94)를 포함하여 구성된다. 레벨 변환회로(91)의 특징은, 레벨 변환 회로(31)에서의 출력 회로(34)로 치환하여 출력회로(94)가 설치되어 있는 것이다.
출력 회로(94)는, P채널 MOS 트랜지스터 P4,5,6과, N채널 MOS 트랜지스터 N4,5,6을 포함하여 구성되어 잇다. 트랜지스터 P4 의 소오스에는 전압 V1이 공급되고, 드레인은 트랜지스터 N4의 드레인에 접속된다. 또한 트랜지스터 P4의 게이트에는 접지 전압 GND가 공급되고 있고, 항상 도통 상태로 되어 잇다. 트랜지스터 N4의 소오스에는 전압 V2가 공급되고 있고, 트랜지스터 N4의 게이트에는 신호 OUT1이 공급되어 있다. 트랜지스터 N4,P4의 접속점의 전압이 신호 OUT2로서 트랜지스터 N6의 게이트로 공급된다. 신호 OUT1과 신호 OUT2는 신호 레벨이 교대로 반전하고 있다.
트랜지스터 P5,P6의 소오스에는 전압 V3가 공급되고 있고, 드레인은 트랜지스터N5,N6의 드레인에 각각 접속된다. 트랜지스터 P5,P6의 게이트는, 트랜지스터 N6,N5의 드레인에 각각 접속된다. 따라서, 트랜지스터 N5의 드레인에는 트랜지스터 P5의 드레인과 트랜지스터 P6의 게이트가 접속되고, 트랜지스터 N6의 드레인에는 트랜지스터 P6의 드레인과 트랜지스터 P5의 게이트가 접속되게 된다. 트랜지스터 P6,N6의 접속점의 전압이 출력 신호 OUT로서 출력된다. 트랜지스터 N5, N6의 소오스에는 전압 V4가 공급되어 있다.
신호 OUT1가 하이 레벨일 때에는, 트랜지스터 N5는 도통하고, 트랜지스터(N6)는 차단된다. 트랜지스터 N5가 도통하면 전압 V4가 트랜지스터 P6의 게이트로 공급되어 트랜지스터 P6이 도통한다. 이 때, 트랜지스터 N6은 차단되어 있기 때문에, 전압 V3이 출력 신호 OUT로서 출력된다. 신호 OUT1이 로우 레벨이 대에는, 트랜지스터 N6은 도통하고, 트랜지스터 N5는 차단된다. 트랜지스터 N6이 도통하면 전압 V4가 트랜지스터 P5의 게이트로 공급되어 트랜지스터 P5가 도통한다. 이 때, 트랜지스터 N5는 차단되어 있기 때문에, 전압 V3이 트랜지스터 P6의 게이트로 공급되어 트랜지스터 P6은 차단된다. 따라서, 전압 V4가 출력 신호 OUT로서 출력된다.
이상과 같이 본 실시 형태에 따르면, 레벨 변화 회로(31,31a, 81,91)는 전압 V3,V4로서 공급되어 있는 전압을 입력 신호의 레벨에 따라서 출력하기 때문에, 레벨 변환 회로(31) 등이 설치되는, 예를 들어 게이트 구동부(41, 41a)가 포함되는 표시장치(51)가 정 또는 부 어느 하나의 전압 레벨을 기준 전압으로서 동작하는 구성이어도 게이트 구동부(41, 41a)의 구성을 변경하는 일 없이 이용할 수 있다. 또한, 기준으로 하는 전압이 다른 표시장치에 개별적으로 게이트 구동부를 작성할 필요가 없고, 게이트 구동부의 제조 비용을 저감할 수 있다.
또, 본 실시 형태에서의 각 트랜지스터는, 각각 상보적인 도전 형식의 트랜지스터로 치환할 수 있다. 레벨 변환회로(31)에서의 각 MOS 트랜지스터 P1, P2, N1,N2의 극성을 역으로 한 구성으로서도 레벨 변환 회로(31)와 동일한 효과를 얻을 수 있다 N채널 MOS트랜지스터 N1, N2를 각각 이 순번으로 P채널 MOS트랜지스터 P1,P2와 치환했으면 각 전압 V1~V6은 이하로 나타내는 식(5)~(8)을 만족하도록 정해진다.
또한, 입력측 부하로서 트랜지스터 N1이 설치되는 구성을 도시했어도, 복수의 트랜지스터가 직렬로 설치되는 구성이어도 된다.
제12a도는, 레벨변환 회로(31)를 정전원 사양으로 이용한 경우의 등가 회로(401)를 도시한다. 트랜지스터 N1은, 등가적으로 저항 RN으로서 나타낸다. 제12B도는, 레벨 변환회로(31)를 부전원 사양으로 이용한 경우의 등가 회로(402)를 도시한다. 부전원 사양인 경우에는, 트랜지스터 N1은 포화 영역에서 동작을 행하게 되고, 등가적으로는 정전류원 CS으로서 나타낸다. 액정 표시 패널(53)은, 등가적으로 콘덴서 C로서 나타낸다.
입력 신호 IN이 로우 L레벨인 동안은 콘덴서 C로 전하가 충전되고, 입력 신호가 하이 H레벨로 되면 충전된 전하의 방전이 개시된다. 등가 회로(401)에서는, 콘덴서 C에 대해서 직렬로 접속되어 있는 저항 RN을 통해 전하가 방전된다. 등가 회로(402)에서는, 입력 신호 IN이 하이 레벨로 되면, 콘덴서 C에 대해서 직렬로 접속되어 있는 정전류원 CS을 통해 전하가 방전된다. 정전류원 CS을 통해 전하를 방전할 경우는, 저항 RN을 통해 전하를 방전하는 경우에 비해 방전에 요하는 시간이 길게 된다.
또한, 전원 전압의 범위 사양에 의해서는, 전원 전압이 예를 들어 30V로부터 42V로 인상되어, 콘덴서 C에 충전되는 전하가 많아지고, 방전에 요하는 시간이 길어진다.
제13도~제15도는, 본 발명의 제2 실시 형태 ~제5 실시 형태의 개요를 설명하기 위한 도면이다. 제2 실시 형태 ~ 제5 실시 형태에 나타나는 레벨 변환 회로의 특징은, 입력측 부하 수단으로서 부하가 병렬로 설치되는 것이다.
제13도는, 레벨 변환 회로(101)의 회로도이다. 레벨 변환 회로(101)에 있어서, 상술의 레벨 변환 회로(31)와 동일한 구성 요소에는 동일한 참조 부호를 붙여 설명을 생략한다. 레벨 변환회로(101)는, P채널 MOS 트랜지스터 P1 과, 정전원용 부하(102), 부전원용 부하(103), 출력 회로(34)를 포함하여 구성된다.
입력측 스위칭 소자인 트랜지스터 P1는, 게이트로 입력 신호 IN이 공급되고, 소오스에 제1전압 레벨인 전압 V1이 공급되어 있고, 드레인에는 입력측 부하 수단인 정전원용 부하(102) 및 부전원용 부하(103)를 통해서 제2전압인 전압 V2가 공급된다. 정전원용 부하(102) 및 부전원용 부하(103)를 통해서 제2전압인 전압 V2가 공급된다. 정전원용 부하(102) 및 부전원용 부하(103)는 트랜지스터 P1의 드레인에 병렬로 접속된다. 트랜지스터 P1의 드레인 전압이, 신호 OUT1로서 출력 회로(34)에서의 트랜지스터 N2의 게이트로 공급된다.
정전원용 부하(102)와 부전원용 부하(103)는, 전압 V1,V3의 어느 전압이 높은가에 따라 어느 것이 부하로서 동작한다. 레벨 변환 회로(101)를 정전원 사양으로 할 경우에는, 전압 V1과 전압 V3이 같게 정해지고, 정전원용 부하(102)가 부하로서 동작한다. 또한, 레벨 변환 회로(101)를 부전원 사양으로 할 경우에는, 전압 V3보다도 전압 V1쪽이 크게 정해지고, 부전원용 부하(103)가 부하로서 동작한다.
제14도는, 레벨 변환 회로(111)의 회로도이다. 레벨 변환 회로(111)에 있어서, 상술의 레벨 변환 회로(81,101)와 동일한 구성 요소에는 동일한 참조 부호를 붙여 설명을 생략한다. 레벨 변환 회로(111)는, P채널 MOS 트랜지스터 P1과, 정전원용 부하(102), 부전원용 부하(103), 출력회로(84)를 포함하여 구성된다. 레벨 변환 회로(111)의 입력단의 구성은, 레벨 변환 회로(101)와 동일하고, 신호 OUT11은 출력 회로(84)의 트랜지스터 P3,N3의 각 게이트로 공급된다.
제15도는 레벨 변환 회로(121)의 회로도이다. 레벨 변환 회로(121)에 있어서, 상술의 레벨 변환 회로(91,101)와 동일한 구성 요소에는 동일한 참조 부호를 붙여 설명을 생략한다. 레벨 변환 회로(121)는, P채널 MOS 트랜지스터 P1과, 정전원용 부하(102), 부전원용 부하(103), 출력회로(94)를 포함해 구성된다. 레벨 변환 회로(121)의 입력단의 구성은, 레벨 변환 회로(101)와 마찬가지이고, 신호 OUT11은 출력 회로(94)의 트랜지스터 P3,N3의 각 게이트로 공급된다. 신호 OUT11의 신호레벨을 반전시킨 신호를 신호 OUT12로 한다. 신호 OUT12는 트랜지스터 N6의 게이트로 공급된다.
제16도는 본 발명의 제2 실시 형태인 레벨 변화 회로(131)를 도시하고, 제17A도는 부전원 사양일 경우의 레벨 변환 회로(131)에서의 입력신호와 출력 신호의 관계를 도시하며, 제17B도는 정전원 사양일 경우의 레벨 변환 회로(131)에서의 입력 신호를 출력 신호의 관계를 도시한다.
레벨 변환 회로(131)에 있어서, 상술의 레벨 변환 회로(31)와 동일한 구성 요소에는 동일한 참조 부호를 붙여 설명을 생략한다. 레벨 변환 회로(131)는, P채널 MOS 트랜지스터 P1과, N채널 MOS 트랜지스터 N11, N12, 출력회로(34)를 포함하여 구성된다. 레벨 변환 회로(131)의 특징은, 정전원용 부하(102) 및 부전원용 부하(103)로서, 트랜지스터 N11,N12가 설치되어 있는 것이다. 또, 레벨 변환 회로(131)에서는 전압 V2,V4,V6으로서 전압 VSS를 주고 , 전압 V1으로서 전압 VLS를 주며, 전압 V3로서 전압 VCC을 공급하고 있다.
트랜지스터 N11은, 드레인이 트랜지스터 P1의 드레인에 접속되고, 소오스에는 전압 VSS이 주어지며, 게이트에는 전압 VCC이 공급되어 있다. 트랜지스터 N12는, 트랜지스터 N11와 병렬로 접속되어 있고, 게이트에는 전압 VLS이 공급되어 있다. 트랜지스터 N11, N12의 저항치는, 트랜지스터 P1의 온 저항에 대해서 충분히 크게 설정되어 있고, 트랜지스터 N11,N12는 부하 트랜지스터로서 동작한다.
상기 전압이, 전압 VLSVCC로 되도록 정해지면, 레벨 변환 회로(131)는 출력 신호 OUT의 로우 레벨이 부의 전압으로 되는, 소위 부전원 사양으로 정해진다. 이 때, 예를 들어 전압 VLS은 5V이고, 전압 VCC은 -20V이며, 전압 VSS은 -25이다. 또, 입력 신호 IN은 하이 레벨이 전압 VLS으로, 로우 레벨이 접지 전압 GND인 5V의 진폭을 갖는 신호인 것으로 한다.
입력 신호 IN의 레벨이, 하이 레벨로부터 로우 레벨로 전환되면, 트랜지스터 P1가 도통하여 신호 OUT21로서 전압 VLS 이 출력 회로(34)로 공급된다. 출력 회로(34)는, 신호 OUT21의 신호 레벨이 전압 VLS이기 때문에, 전압 VSS이 출력 신호 OUT로서 출력된다. 입력 신호 IN의 레벨이, 로우 레벨로부터 하이 레벨로 전환하면, 트랜지스터 P1는 차단된다. 전압 VLSVCC이기 때문에, 트랜지스터 N12의 온저항이 트랜지스터 N11의 온저항보다도 낮게 되며, 트랜지스터 N12는 도통한다. 도통하는 트랜지스터 N12를 통해 전압 VSS이 신호 OUT 1로서 출력 회로(34)로 공급된다.
부전원 사양인 경우, 제17A도에 도시하는 바와 같이, 예를 들어 전압 VLS-VSS 간은 5~40V로 정해지고, 전압 VLS~GND간은 3~5V로 정해지며, 전압 VCC-VSS간은 3~5V로 정해진다. 입력신호 IN의 하이레벨은 전압 VLS이고, 로우 레벨은 전압 GND이다. 레벨 변환 회로(131)의 출력이 있는 출력 신호 OUT의 하이 레벨은 전압 VCC이고, 로우 레벨은 전압 VSS이다.
상기 전압이, 전압 VLS=VCC으로 정해지면, 레벨 변환 회로(131)는 출력 신호 OUT의 로우 레벨이 접지 전압 GND로 되는, 소위 정전원 사양으로 정해진다. 이 때, 예를 들어 전압 VLS, VCC는 5V이고, 전압 VSS는 0V이다.
정전압 사양으로 동작할 경우, 트랜지스터 N11의 온 저항이 트랜지스터 N12의 온 저항보다도 충분히 작게 설정됨으로써, 주로 트랜지스터 N11이 부하 트랜지스터로서 동작한다. 신호 OUT1의 신호 레벨은, 부전원 사양과 마찬가지이기 때문에 설명을 생략한다. 정전원 사양일 경우, 제17B도에 도시하는 바와 같이, 예를 들어 전압 VLS-GND간, 전압 VLS-VSS간, 전압 VCC-VSS 간은 3~5V로 정해진다. 입력 신호 IN 및 출력 신호 OUT에 대해서는 부전원 사양일 경우와 마찬가지이기 때문에 설명을 생략한다.
제18도는, 레벨 변환 회로(131)에서의 전압 VLS의 전압값과 신호OUT21의 신호 레벨의 관계를 도시한다. 전압 VLS의 전압값가 특성선(135)에 도시하는 바와 같이 전압값 VCC로부터 전압값 VLS까지 변화하는 것으로 한다. 전압 VLS의 전압값과 전압값 VCC일 때에는 레벨 변환 회로(131)는 정전원 사양으로 되고, 전압값 VLS일 때에는 부전원 사양으로 된다.
레벨 변환 회로(131)에 있어서, 정전원용 부하인 트랜지스터 N11 만이 설치되어 있는 것으로 했을 때의 신호 OUT21의 신호 레벨의 변화를 특성선(136)으로 나타낸다. 특성선(136)은, 상술의 특성선(47)과 동일하다. 또한, 부전원용 부하인 트랜지스터 N12만이 설치되어 있었을 때의 신호 OUT 21의 신호 레벨의 변화를 특성선(137)으로 나타낸다. 트랜지스터(12)만이 설치되어 있는 경우, 전압 VLS의 전압값과 전압값 VCC로 부터 전압값 VLS까지 변화함에 따라 신호 OUT1의 신호 레벨이 저하한다. 전압 VLS이, 전압값 VCC와 전압값 VSS사이의 전압값 VA로 될 때 특성선(136, 137)은, 동일한 신호 레벨로 된다. 특성선(136,137)이 교차하는 전압값VA는, 트랜지스터 N11, N12의 도통시의 저항치에 의해 정해진다.
트랜지스터 N11, N12가 설치되어 있을 경우의 신호 OUT21의 신호 레벨의 변화를 특성선(137)으로 나타낸다. 레벨 변환 회로(131)에서는, 트랜지스터 N11, N12가 모두 설치되어 있기 때문에, 신호 OUT 21의 신호 레벨은 특성선(136,137)중의 레벨의 낮은 쪽을 기초로 정해진다. 따라서, 특성선 (138)은 전압 VLS 이 전압값 VA로부터 전압값 VLS까지 변화할 때에는 특성선(137)을 따라 변환한다. 전압 VLS이 전압값 VA 이상의 전압값을 갖을 때에는, 트랜지스터 N12를 흐르는 전류를 기초로 신호 OUT21의 신호 레벨이 정해지고, 신호 레벨의 상승을 막을 수 있다.
제19도는 , 제2 실시 형태의 다른 구성예인 레벨 변환 회로(141)를 도시한다.
레벨변환회로(141)에 있어서, 레벨 변환 회로(131)와 동일한 구성 요소에는 동일한 참조 부호를 붙여 설명을 생략한다. 레벨 변환 회로(141)는, P채널 MOS 트랜지스터 P1, N채널 MOS 트랜지스터 N11,N12, 출력회로(84)를 포함하여 구성된다. 레벨 변환 회로(141)의 입력단의 구성은, 레벨 변환 회로(131)와 입력단과 동일한 구성이고, 신호 OUT21은 출력 회로(84)의 트랜지스터 P3,N3의 각 게이트로 공급된다.
제20도는, 제2 실시 형태의 다른 구성예인 레벨 변환 회로(151)를 도시한다.
레벨변환회로(151)에 있어서, 레벨 변환 회로(131)와 동일한 구성 요소에는 동일한 참조 부호를 붙여 설명을 생략한다. 레벨 변환 회로(151)는, P채널 MOS 트랜지스터 P1, N채널 MOS 트랜지스터 N11,N12, 출력회로(94)를 포함하여 구성된다. 레벨 변환 회로(151)의 입력단의 구성은, 레벨 변환 회로(131)와 입력단과 동일 구성이고, 신호 OUT21은 출력 회로(94)의 트랜지스터 N4,N5의 각 게이트로 공급되었다.
출력 신호(94)에서의 트랜지스터 P4,N4는, 출력 회로(34)의 트랜지스터 P2,N2와 유사한 구성이라도, 트랜지스터 P4의 게이트로 접지 전압 GND가 공급되고, 소오스에는 전압 VLS이 공급된다. 트랜지스터 P4,N4의 접속점의 전압인 신호 OUT22의 신호 레벨은, 전압 VLS, VSS 의 어느 하나로 된다. 신호 OUT21와 신호 OUT22는 신호 레벨이 반전된 관계로 되어 있다.
신호 OUT21은 트랜지스터 N5의 게이트로 공급되고, 신호 OUT22는 트랜지스터 N6의 게이트로 공급되어 있기 때문에, 트랜지스터 N5,N6의 어느 한쪽이 한쪽이 도통하고, 다른 쪽이 차단된다. 트랜지스터 N5,N6에 의해, 소오스에는 전압 VCC이 공급되어 있는 트랜지스터 P5,P6의 도통/차단이 제어되고, 출력 신호 OUT 의 신호 레벨이 정해진다.
제21도는, 레벨 변환 회로(151a)를 도시한다. 레벨 변환 회로(151a)는, 레벨 변환회로(151)에서의 트랜지스터 N12로 치환하여, 게이트에 접지 전압 GND가 공급되어 있는 트랜지스터 N13이 설치되어 있다. 동작에 대해서는 레벨 변환 회로(151)와 동일하다.
이상과 같이 본 실시 형태에 따르면, 제1 실시형태와 마찬가지의 효과를 얻을 수 있음과 동시에, 레벨 변환 회로(131,141,151,151a)가 부전원 사양으로 동작할 때에, 부하로서 동작하는 트랜지스터 N12를 트랜지스터 N11에 대해서 병렬로 설치하고 있기 때문에, 등가적으로 나타나는 콘덴서 C로 축적된 전하를 빠르게 방전할 수 있고, 입력 신호 IN이 상승할 때의 신호의 지연 시간을 짧게 할 수 있다. 또한, 트랜지스터 N12가 설치되는 것으로, 신호 OUT1의 신호 레벨이 인하되기 때문에, 콘덴서 C로 축적되는 전하가 적게 되고, 전하의 방전에 요하는 시간이 짧게 되며, 입력 신호 IN가 상승할 때의 신호의 지연 시간을 짧게 할 수 있다.
제22도는, 본발명의 제3실시 형태인 레벨 변환 회로(161)를 도시한다. 레벨변환회로(161)에 있어서, 레벨변환회로(31)와 동일한 구성 요소에는 동일한 참조 부호를 붙여 설명을 생략한다. 레벨 변환 회로(161)는, P채널 MOS트랜지스터 P1과, N채널 MOS트랜지스터 N11,N12,N14, 출력회로(34)를 포함하여 구성된다.
레벨 변환회로(161)의 특징은, 트랜지스터 N12의 드레인과 트랜지스터 P1의 드레인 상이에서 트랜지스터 N12에 직렬로, 저항으로서 동작하는 트랜지스터 N14가 설치되어 있는 것이다. 트랜지스터 N14의 소오스는 트랜지스터 N12의 드레인에 접속되어 있고, 또한 드레인과 게이트가 접속되어 있다.
레벨 변환 회로(161)에서의 트랜지스터 N11,N12의 동작에 대해서는, 레벨 변환 회로(131)와 동일하기 때문에 설명을 생략한다. 레벨 변환 회로(161)에서는, 트랜지스터 N12에 직렬로 트랜지스터 N14가 접속되어 있고, 부전원용 부하로서의 저항치가 상승하고 있다. 트랜지스터 P1의 드레인 전압이 신호 OUT31로서 레벨 변환 회로(34)의 트랜지스터 N2의 게이트로 공급된다.
제23도는, 제3 실시 형태의 다른 구성예인 레벨 변환 회로(171)의 회로도이다.
레벨 변환 회로(171)에 있어서, 레벨 변환 회로(161)와 동일한 구성 요소에는 동일한 참조 부호를 붙여 설명을 생략한다. 레벨 변환 회로(17)는, P채널 MOS트랜지스터P1과, N채널 MOS 트랜지스터 N11,N12,N14, 출력 회로(84)를 포함하여 구성된다. 레벨 변환 회로(171)의 입력단은, 레벨 변환 회로(161)의 입력단의 구성과 동일하고, 신호 OUT 31이 출력 회로(84)의 트랜지스터 P3,N3의 각 게이트에 공급된다.
제24도는, 제3 실시 형태와 또 다른 구성예인 레벨 변환 회로(181)의 회로도이다. 레벨 변환 회로(181)에 있어서, 레벨 변환 회로(161)와 동일한 구성 요소에는 동일한 참조 부호를 붙여 설명을 생략한다. 레벨 변환 회로(181)는, P채널 MOS트랜지스터 P1과, N채널 MOS 트랜지스터 N11,N12,N14, 출력회로(94)를 포함하여 구성된다. 레벨 변환 회로(181)의 입력단은, 레벨 변환 회로(161)의 입력단의 구성과 동일하고, 신호 OUT31 이 출력회로(94)의 트랜지스터 P4,N5 의 각 게이트로 공급된다. 신호 OUT 31의 신호 레벨을 반전시킨 신호 OUT32는 트랜지스터 N6의 게이트로 공급된다.
제25도는 레벨 변환 회로(181a)를 도시한다. 레벨 변환 회로(181a)는, 레벨 변환 회로(181)에서의 트랜지스터 N12로 치환하여 게이트로 접지 전압 GND가 공급되어 있는 트랜지스터 N13이 설치되어 있다. 동작에 대해서는 레벨 변환 회로(181)와 동일하다.
이상과 같이 본 발명에 따르면, 제1실시 형태와 동일한 효과를 얻을 수 있음과 동시에, 레벨 변환 회로(161,171,181,181a)가 정전원 사양인가 부전원 사양인가에 의해, 도통시의 저항치가 변화하는 트랜지스터 N12에 직렬로, 저항으로서 동작하는 트랜지스터 N14가 설치되어 있기 때문에, 부전원 사양으로 동작할 때의 합성 저항의 값을 트랜지스터 N14의 저항치로 제어할 수 있다. 또한, 트랜지스터 N14는 정전원 사양일 경우에는 신호 OUT1 의 신호레벨을 인하할 수 있고, 입력 반전 레벨의 마진을 증가할 수 있다. 트랜지스터를 저항으로서 동작시킴으로써, 동일한 저항치의 저항을 형성할 경우에 비해서 레벨 변환 회로를 작게 형성할 수 있다.
제26도는, 본 발명의 제4 실시 형태인 레벨 변환 회로(191)를 도시한다. 레벨 변환회로(191)에 있어서, 레벨 변환 회로(31)와 동일한 구성 요소에는 동일한 참조 부호를 붙여 설명을 생략한다. 레벨 변환 회로(191)는, P채널 MOS 트랜지스터 P1, N채널 MOS 트랜지스터 N11,N12, 저항 R1 및 출력회로(34)를 포함하여 구성된다.
레벨 변환회로(191)의 특징은, 트랜지스터 N12의 드레인과 트랜지스터 P1의 드레인 사이에서 트랜지스터 N12에 직렬로, 저항 R1이 설치되어 있는 것이다. 레벨 변환 회로(191)에서의 트랜지스터 N11,N12의 동작에 대해서는, 레벨 변환 회로(131)와 동일하기 때문에 설명을 생략한다. 레벨 변환 회로(191)에서는, 트랜지스터 N12에 직렬로 저항 R1이 접속되어 있고 부전원용 부하로서의 저항치가 상승하고 있다. 트랜지스터 P1의 드레인 전압이 신호 OUT41로서 출력 회로(34)의 트랜지스터 N2의 게이트로 공급된다.
제27도는, 제4 실시 형태의 다른 구성예인 레벨 변환 회로(201)를 도시한다. 레벨변환회로(201)에 있어서, 레벨 변환 회로(191)와 동일한 구성 요소에는 동일한 참조 부호를 붙여 설명을 생략한다. 레벨 변환 회로(201)는, P채널 MOS 트랜지스터 P1, N채널 MOS 트랜지스터 N11,N12, 저항 R1,출력회로(84)를 포함하여 구성된다. 레벨 변환 회로(201)의 입력단의 구성은, 레벨 변환 회로(191)와 입력단의 구성과 동일하고 신호 OUT41이 출력 회로(84)의 트랜지스터 N3,P3의 각 게이트로 공급된다.
제28도는, 제4 실시 형태의 또 다른 구성예인 레벨 변환 회로(211)의 회로도이다. 레벨변환회로(211)에 있어서, 레벨 변환 회로(191)와 동일한 구성 요소에는 동일한 참조 부호를 붙여 설명을 생략한다. 레벨 변환 회로(211)는, P채널 MOS 트랜지스터 P1, N채널 MOS 트랜지스터 N11,N12, 저항 R1,출력회로(94)를 포함하여 구성된다. 레벨 변환 회로(211)의 입력단의 구성은, 레벨 변환 회로(191)와 입력단의 구성과 동일하고 신호 OUT41이 출력 회로(94)의 트랜지스터 N4,N5의 게이트로 공급된다. 신호 OUT41의 신호 레벨을 반전시킨 신호 OUT42는, 트랜지스터 N6의 게이트로 공급된다.
제29도는 레벨 변환 회로(211a)를 도시한다. 레벨 변환 회로(211a)는, 레벨 변환 회로(211)에서의 트랜지스터 N12로 치환하여 게이트로 접지 전압 GND가 공급되어 있는 트랜지스터 N13이 설치되어 있다. 동작에 대해서는 레벨 변환 회로(211)와 동일하다.
이상과 같이 본 실시 형태에 따르면, 제1실시 형태와 동일한 효과를 얻을 수 있음과 동시에, 레벨 변환 회로(191,201,211,211a)가 정전원 사양인가 부전원 사양인가에 의해, 도통시의 저항치가 변화하는 트랜지스터 N12에 직렬로, 저항R1이 설치되어 있기 때문에, 부전원 사양으로 동작할 때의 합성 저항의 값을 저항 R1의 저항치로 제어함으로써 정할 수 있다. 또한, 트랜지스터 N14는 정전원 사양의 경우에는 신호 OUT1 의 신호레벨을 인하시킬 수 있고, 입력 반전 레벨의 마진을 증가할 수 있다.
제30도는, 본발명의 제5실시 형태인 레벨 변환 회로(221)를 도시한다. 레벨 변환 회로(221)에 있어서, 레벨 변환 회로(101)와 동일한 구성요소에는 동일한 참조 부호를 붙여 설명을 생략한다.
레벨변환 회로(221)는, P채널 MOS 트랜지스터 P1과 N채널 MOS 트랜지스터 N11, 저항 회로(222), 출력 회로(34)를 포함하여 구성된다. 레벨 변환 회로(221)의 특징은, 트랜지스터 N11에 대해서 병렬로 저항 회로(222)가 설치되어 있는 것이다.
저항 회로(222)는, 저항 접속된 n개의 N채널 MOS 트랜지스터(NT1~NTn;n은 2이상이 정수; 통칭할 때에는 참조 부호 NT를 이용한다)를 직렬로 접속함으로써 구성되어 있다. 직렬로 접속되는 트랜지스터 NT기수 n은, 이하에 나타내는식(9)를 기초로 정해진다. 또한, 각 트랜지스터 NT의 임계치 전압을 전압 Vth으로 한다.
질력로 접속된 트랜지스터 NT은, 신호 OUT51의 신호 레벨이 전압 VCC 보다도 높게 되면 저항으로서 동작한다. 따라서, 트랜지스터 NT레벨 변환 회로(221)가 부전원 사양으로 동작할 경우만 저항으로서 동작한다.
제31도는, 제5실시 형태의 다른 구성예인 레벨 변환 회로(231)를 도시한다. 레벨변환회로(231)에 있어서, 레벨 변환 회로(111)와 동일한 구성 요소에는 동일한 참조 부호를 붙여 설명을 생략한다. 레벨 변환 회로(231)는, P채널 MOS 트랜지스터 P1, N채널 MOS 트랜지스터 N11, 저항회로(222),출력회로(84)를 포함하여 구성된다. 레벨 변환 회로(231)의 입력단의 구성은, 레벨 변환 회로(221)와 입력단의 구성과 동일하고 신호 OUT51이 출력 회로(84)의 트랜지스터 P3,N3의 게이트로 공급된다.
제32도는, 제5 실시 형태의 또 다른 구성예인 레벨 변환 회로(241)의 회로도이다. 레벨변환회로(241)에 있어서, 레벨 변환 회로(121)와 동일한 구성 요소에는 동일한 참조 부호를 붙여 설명을 생략한다. 레벨 변환 회로(241)는, P채널 MOS 트랜지스터 P1, N채널 MOS 트랜지스터 N11, 저항회로(222),출력회로(94)를 포함하여 구성된다. 레벨 변환 회로(241)의 입력단의 구성은, 레벨 변환 회로(221)와 입력단의 구성과 동일하고 신호 OUT51이 출력 회로(94)의 트랜지스터 N4,N5의 게이트로 공급된다. 신호 OUT51의 신호 레벨을 반전시킨 신호 OUT52는, 트랜지스터 N6의 게이트로 공급된다.
이상 서술한 바와 같이 본 실실 형태에 따르면, 제1 실시형태와 동일한 효과를 얻을 수 있음과 동시에, 부전원 사양으로 동작 할 때에, 전압 VCC와 전압 VSS의 차가 크고, 트랜지스터 N11과 병렬로 설치하는 저항의 저항치를 크게 정할 필요가 있는 경우에서도, 저항으로서 동작하는 복수개의 트랜지스터를 직렬로 접속하여 원하는 저항치의 저항을 형성하고 있음으로써, 집적 회로화 했을 때에 기판의 면적을 적게 할 수 있다.
또, 상술의 각 실시 형태에 있어서, 입력단을 구성하는 트랜지스터 P1,N1등은, 고전압이 인가되지 않기 때문에 내압이 낮은 구성으로 할 수 있고, 20~40V의 전압이 입가되는 출력단의 구성보다도 회로 부분이 작게 되며, 레벨 변환 회로의 면적을 작게할 수 있다. 또한, 레벨 변환 회로를 구성하는 입력단 및 출력단의 트랜지스터를 20~40V의 전압이 인가되어도 동작 가능한, 소위 중내압인 구성으로 함으로써, 입력단과 출력단을 다른 내압의 구성으로 할 경우에 비해서 특성의 오차를 막을 수 있다.
본 발명은, 그 정신 또는 주요한 특징에서 일탈하는 일 없이, 다른 여러 가지 형태로 실시할 수 있다. 따라서, 상술의 실시예는, 모든 점에서 간단한 예시에 지나지 않고, 본 발명의 범위는, 특허 청구의 범위에 나타내는 것에 있어, 명세서 본분에는 전혀 구속되지 않는다.
또한, 특허 청구의 범위의 균등 범위에 속하는 변형이나 변경은, 모두 본 발명의 범위내의 것이다.
Claims (8)
- 신호 입력단자에 공급되고, 제1전압 레벨과 제2전압 레벨 사이를 기준 전압 레벨로 하여, 소정 진폭 내에서 변화하는 입력 신호를 상이한 전압 레벨을 기준으로 하도록 변환하는 레벨 변환 회로에 있어서, 한쪽 출력 전극, 다른쪽 출력 전극 및 제어 전극을 구비하고, 한쪽 출력 전극은 제1전압 레벨의 전원 전압에 접속되고, 다른쪽 출력 전극에는 제2전압 레벨의 전원 전압이 공급되고, 제어 전극은 신호 입력단자에 접속되고, 입력 신호의 소정 진폭 내의 전압 레벨을 임계치로 하여, 입력 신호가 제1 전압 레벨측이 되는지 제2전압 레벨측이 되는지에 따라서 한쪽 출력 전극 및 다른쪽 출력 전극 사이가 차단 또는 도통하도록 각각 변화하는 입력측 스위칭 소자와, 입력측 스위칭 소자의 다른쪽 출력 전극과 제2 전압 레벨의 전원 전압과의 사이에 접속되는 입력측 부하 수단과, 한쪽 전원 단자, 다른쪽 전원 단자, 신호 출력 단자 및 제어 단자를 구비하고, 한쪽 전원 단자에는 제3 전압 레벨의 전원 전압이 공급되고, 다른쪽 전원 단자에는 제2 전압 레벨이 제1전압 레벨로부터 다른 방향으로, 제3 전압 레벨과는 상이한 제4전압 레벨의 전원 전압이 공급되고, 제어 단자는 입력측 스위칭 소자의 다른쪽 출력 전극에 접속되고, 제1 전압 레벨과 제2 전압 레벨 사이의 전압 레벨의 임계치를 갖고, 다른쪽 출력 전극의 전압 레벨이 임계치보다도 제1전압 레벨측이 되는지 제2 전압 레벨측이 되는지에 따라서 신호 출력단자로부터 제3전압 레벨로부터 또는 제4 레벨로 부터의 전압을 각각 도출하는 출력측 스위칭 수단을 포함하는 것을 특징으로 하는 레벨 변환 회로
- 제1항에 있어서, 상기 입력측 부하 수단은 상기 제3전압 레벨이 상기 입력신호의 기준 전압 레벨보다도 상기 제1전압 레벨측일 때에 동작하는 제1부하 수단과, 상기 제2전압 레벨측일 때에 동작하는 제2 부하 수단을 포함하는 것을 특징으로 하는 레벨 변환 회로.
- 제2항에 있어서, 상기 제1부하 수단 및 상기 제2 부하 수단은 병렬로 접속되고, 상기 제3 전압 레벨이 상기 입력신호의 기준 전압 레벨보다도 상기 제1 전압 레벨측일 때에는 제2부하 수단의 저항값은 제1 부하 수단의 저항값보다도 커지고, 상기 제2 전압 레벨측일 때에는 제1 부하 수단의 저항값은 제2부하수단의 저항값보다도 커지는 것을 특징으로 하는 레벨 변환 수단.
- 제3항에 있어서, 상기 제1부하수단은 한쪽 출력 전극, 다른쪽 출력 전극 및 제어 전극을 구비 하고, 한쪽 출력 전극은 상기 제2 전압 레벨의 전원 전압에 접속되고, 제어 전극은 상기 제3전압 레벨의 전원 전압에 접속되고, 다른쪽 출력 전극은 상기 입력측 스위칭 소자의 다른쪽 출력 전극에 접속되어 항상 도통 상태가 되고, 도통 상태의 저항값이 입력측 스위칭 소자의 도통 상태의 저항값보다도 크고, 차단 상태의 저항값보다도 작은 부하 소자를 갖는 것을 특징으로 하는 레벨 변환 회로.
- 제3항에 있어서, 상기 제2부하수단은 한쪽 출력 전극, 다른쪽 출력 전극 및 제어 전극을 구비 하고, 한쪽 출력 전극은 상기 제2 전압 레벨의 전원 전압에 접속되고, 제어 전극은 상기 제1전압 레벨의 전원 전압에 접속되고, 다른쪽 출력 전극은 상기 입력측 스위칭 소자의 다른쪽 출력 전극에 접속되어 항상 도통 상태로 되고, 도통 상태의 저항값이 입력측 스위칭 소자의 도통 상태의 저항값보다도 크고, 차단 상태의 저항값보다도 작은 부하 소자를 갖는 것을 특징으로 하는 레벨 변환 회로.
- 제1항에 있어서, 상기 출력측 스위칭 수단은, 한쪽 출력 전극, 다른쪽 출력 전극 및 제어 전극을 구비하고, 한쪽 출력 전극은 상기 다른 쪽 전원 단자에 접속되고, 다른쪽 출력 전극에는 상기 신호 출력 단자가 접속되고, 제어 전극은 상기 제어 단자에 접속되고, 상기 제1 전압 레벨과 상기 제2전압 레벨 사이의 전압 레벨의 임계치를 갖는 스위칭 소자와, 스위칭 소자의 다른쪽 출력 전극과 상기 한쪽 전원 단자 사이를 접속하는 출력측 부하 수단을 포함하는 것을 특징으로 하는 레벨 변환 회로.
- 제1항에 있어서, 상기 출력측 스위칭 수단은, 한쪽 출력 전극, 다른쪽 출력 전극 및 제어 전극을 구비하고, 한쪽 출력 전극은 상기 다른 쪽 전원 단자에 접속되고, 다른쪽 출력 전극에는 상기 신호 출력 단자가 접속되고, 제어 전극은 상기 제어 단자에 접속되는 한쪽 스위칭 소자와, 한쪽 출력 전극, 다른쪽 출력 전극 및 제어 전극을 구비하여 상기 입력측 스위칭 소자와는 상보적인 도전 형식을 갖고, 한쪽 출력 전극은 상기 다른쪽 전원 단자에 접속되고, 다른쪽 출력 전극에는 상기 신호 출력단자가 접속되고, 제어전극은 상기 제어 단자에 접속되는 다른쪽 스위칭 소자을 포함하는 것을 특징으로 하는 레벨 변환 수단.
- 제1항에 있어서, 상기 출력측 스위칭 수단은, 한쪽 출력 전극, 다른쪽 출력 전극 및 제어 전극을 구비하여 상기 입력측 스위칭 소자와 동일한 도전 형식을 갖고, 한쪽 출력 전극은 상기 제1 전압 레벨의 전원 전압에 접속되고, 제어 전극에 상기 입력 신호의 기준 전압 레벨이 공급되어, 항상 도통 상태로 되어 있는 제1 스위칭 소자와, 한쪽 출력 전극, 다른쪽 출력 전극 및 제어 전극을 구비하여 상기 입력측 스위칭 소자와는 상보적인 도전 형식을 갖고, 한쪽 출력 전극은 상기 제2 전압 레벨의 전원 전압에 접속되고, 다른쪽 출력 전극은 제1 스위칭 소자의 다른쪽 출력 전극에 접속되고, 제어 전극은 상기 제어 단자에 접속되고, 제1 전압 레벨과 제2 전압 레벨과의 사이의 임계치를 갖는 제2 스위칭 소자와, 제1스위칭 소자와 동일한 도전 형식을 갖는 제3 및 제4 스위칭 소자, 및 제2 스위칭 소자와 동일한 도전 형식을 갖는 제5 및 제6 스위칭 소자에 의해 형성되는 브리지 회로에 있어서, 제5 및 제6 스위칭 소자의 한쪽 출력 전극은 상기 다른쪽 전원 단자에 접속되고, 제3 및 제4 스위칭 소자의 한쪽 출력 전극은 상기 한쪽 전원 단자에 접속되고, 제3 및 제5 스위칭 소자의 다른쪽 출력 전극 및 제4 스위칭 소자의 제어 전극이 공통 접속되고, 제4 및 제6 스위칭 소자의 다른 쪽 출력 전극 및 제3 스위칭 소자의 제어 전극이 공통 접속되어 상기 신호 출력 단자에 접속되고, 제6 스위칭 소자의 제어 전극은 한쪽 스위칭 소자의 다른쪽 출력 전극에 접속되는 브리지 회로를 포함하는 것을 특징으로 하는 레벨 변환 회로.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP95-228417 | 1995-09-05 | ||
JP22841795 | 1995-09-05 | ||
JP96-210324 | 1996-08-08 | ||
JP21032496A JP3233580B2 (ja) | 1995-09-05 | 1996-08-08 | レベル変換回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970019071A KR970019071A (ko) | 1997-04-30 |
KR0173075B1 true KR0173075B1 (ko) | 1999-03-30 |
Family
ID=26517985
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960038340A KR0173075B1 (ko) | 1995-09-05 | 1996-09-05 | 레벨 변환 회로 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6107857A (ko) |
JP (1) | JP3233580B2 (ko) |
KR (1) | KR0173075B1 (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100563169B1 (ko) * | 1998-06-23 | 2006-03-27 | 가부시키가이샤 히타치세이사쿠쇼 | 레벨 변환 회로를 갖는 액정 표시 장치 |
US8970454B2 (en) | 2010-11-12 | 2015-03-03 | Samsung Electronics Co., Ltd. | Level shifter, system-on-chip including the same, and multimedia device including the same |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3609977B2 (ja) * | 1999-07-15 | 2005-01-12 | シャープ株式会社 | レベルシフト回路および画像表示装置 |
US6191636B1 (en) * | 1999-09-22 | 2001-02-20 | Cypress Semiconductor Corp. | Input buffer/level shifter |
JP3734664B2 (ja) * | 2000-02-24 | 2006-01-11 | 株式会社日立製作所 | 表示デバイス |
US6906557B1 (en) * | 2000-06-30 | 2005-06-14 | Intel Corporation | Fuse sense circuit |
JP4194247B2 (ja) * | 2001-03-02 | 2008-12-10 | 三洋電機株式会社 | マイクロコンピュータ |
US6545521B2 (en) | 2001-06-29 | 2003-04-08 | International Business Machines Corporation | Low skew, power sequence independent CMOS receiver device |
TWI309831B (en) | 2002-09-25 | 2009-05-11 | Semiconductor Energy Lab | Clocked inverter, nand, nor and shift register |
JP4326215B2 (ja) * | 2002-12-26 | 2009-09-02 | 株式会社 日立ディスプレイズ | 表示装置 |
US7301370B1 (en) * | 2003-05-22 | 2007-11-27 | Cypress Semiconductor Corporation | High-speed differential logic to CMOS translator architecture with low data-dependent jitter and duty cycle distortion |
KR100728776B1 (ko) * | 2003-11-27 | 2007-06-19 | 삼성에스디아이 주식회사 | 레벨 시프터 |
US6982571B2 (en) * | 2003-12-04 | 2006-01-03 | Hewlett-Packard Development Company, L.P. | Systems and methods for translating voltage levels of digital signals |
US8223137B2 (en) * | 2006-12-14 | 2012-07-17 | Lg Display Co., Ltd. | Liquid crystal display device and method for driving the same |
JP4165901B1 (ja) * | 2007-04-27 | 2008-10-15 | キヤノン株式会社 | 現像ローラ、電子写真プロセスカートリッジ及び電子写真画像形成装置 |
US7635854B1 (en) | 2008-07-09 | 2009-12-22 | Institut National D'optique | Method and apparatus for optical level sensing of agitated fluid surfaces |
JP5506301B2 (ja) * | 2009-09-09 | 2014-05-28 | ローム株式会社 | ミュート回路およびそれを用いたオーディオ処理回路 |
US8004339B2 (en) * | 2009-11-19 | 2011-08-23 | Integrated Device Technology, Inc. | Apparatuses and methods for a level shifter with reduced shoot-through current |
US8319540B2 (en) | 2010-07-01 | 2012-11-27 | Integrated Device Technology, Inc. | Apparatuses and methods for a voltage level shifting |
US8384431B2 (en) | 2010-12-09 | 2013-02-26 | Integrated Device Technology, Inc. | Voltage level shifting apparatuses and methods |
US11283444B2 (en) * | 2018-03-28 | 2022-03-22 | Intel Corporation | Techniques for multiple signal fan-out |
CN109639138A (zh) * | 2018-12-26 | 2019-04-16 | 河北新华北集成电路有限公司 | 一种正负电平转换电路 |
CN111833792B (zh) * | 2019-04-15 | 2023-08-08 | 矽创电子股份有限公司 | 准位转换器 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5313852A (en) * | 1976-07-23 | 1978-02-07 | Toshiba Corp | Level conversion circuit |
JPS6229315A (ja) * | 1985-07-31 | 1987-02-07 | Nec Corp | スイツチ回路 |
FR2648643B1 (fr) * | 1989-06-20 | 1991-08-30 | Thomson Composants Microondes | Circuit d'interface entre deux circuits numeriques de natures differentes |
JPH0332217A (ja) * | 1989-06-29 | 1991-02-12 | Fujitsu Ltd | 半導体装置用レベルシフト回路 |
JP2567172B2 (ja) * | 1992-01-09 | 1996-12-25 | 株式会社東芝 | 半導体回路の出力段に配置される出力回路 |
JPH06269719A (ja) * | 1993-03-16 | 1994-09-27 | Citizen Watch Co Ltd | 粘性材料塗布装置 |
-
1996
- 1996-08-08 JP JP21032496A patent/JP3233580B2/ja not_active Expired - Fee Related
- 1996-09-05 KR KR1019960038340A patent/KR0173075B1/ko not_active IP Right Cessation
-
1998
- 1998-01-23 US US09/012,456 patent/US6107857A/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100563169B1 (ko) * | 1998-06-23 | 2006-03-27 | 가부시키가이샤 히타치세이사쿠쇼 | 레벨 변환 회로를 갖는 액정 표시 장치 |
US8970454B2 (en) | 2010-11-12 | 2015-03-03 | Samsung Electronics Co., Ltd. | Level shifter, system-on-chip including the same, and multimedia device including the same |
Also Published As
Publication number | Publication date |
---|---|
JP3233580B2 (ja) | 2001-11-26 |
US6107857A (en) | 2000-08-22 |
KR970019071A (ko) | 1997-04-30 |
JPH09135161A (ja) | 1997-05-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0173075B1 (ko) | 레벨 변환 회로 | |
KR0147249B1 (ko) | 액정구동용 전원회로 | |
JP3092506B2 (ja) | 半導体装置およびこれを用いた表示駆動装置 | |
US8102357B2 (en) | Display device | |
US7098882B2 (en) | Bidirectional shift register shifting pulse in both forward and backward directions | |
KR100297140B1 (ko) | 저전력소비와 정밀한 전압출력을 갖는 액정 표시용 구동 회로 | |
US7477271B2 (en) | Data driver, display device, and method for controlling data driver | |
KR0183487B1 (ko) | 액정 표시 장치용 구동 회로 | |
KR20070078782A (ko) | 출력 회로 및 이것을 사용한 표시장치 | |
KR20040012133A (ko) | 레벨 시프터 및 평판 표시 장치 | |
KR19990006574A (ko) | 디지털-아날로그 변환기와 회로기판과 전자기기 및 액정표시장치 | |
US8068102B2 (en) | Drive voltage supply circuit | |
KR100639741B1 (ko) | 레벨 변환 회로 | |
EP0731442A2 (en) | Signal disturbance reduction arrangement for a liquid crystal display | |
US20070164805A1 (en) | Level shift circuit | |
KR100896404B1 (ko) | 레벨 쉬프터를 갖는 쉬프트 레지스터 | |
EP0810732A2 (en) | Differential signal generating circuit having current spike suppressing circuit | |
US20030117207A1 (en) | Level shifter having plurality of outputs | |
EP1150423B1 (en) | Differential amplifier, semiconductor device, power supply circuit and electronic equipment using the same | |
JPH07235844A (ja) | アナログドライバicの出力バッファ回路 | |
US6628274B1 (en) | Display drive device, display device, hand-carry electronic device, and display driving method | |
KR19980024952A (ko) | 디스플레이 드라이버 | |
JPH09230829A (ja) | ソースドライバの出力回路 | |
JPH05167364A (ja) | 半導体回路 | |
US6876254B2 (en) | Dual amplifier circuit and TFT display driving circuit using the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20101027 Year of fee payment: 13 |
|
LAPS | Lapse due to unpaid annual fee |