KR19990006574A - 디지털-아날로그 변환기와 회로기판과 전자기기 및 액정표시장치 - Google Patents

디지털-아날로그 변환기와 회로기판과 전자기기 및 액정표시장치 Download PDF

Info

Publication number
KR19990006574A
KR19990006574A KR1019980020335A KR19980020335A KR19990006574A KR 19990006574 A KR19990006574 A KR 19990006574A KR 1019980020335 A KR1019980020335 A KR 1019980020335A KR 19980020335 A KR19980020335 A KR 19980020335A KR 19990006574 A KR19990006574 A KR 19990006574A
Authority
KR
South Korea
Prior art keywords
potential
digital
wiring
resistance
digital signal
Prior art date
Application number
KR1019980020335A
Other languages
English (en)
Other versions
KR100579537B1 (ko
Inventor
무츠미 키무라
Original Assignee
야스카와 히데아키
세코 에푸손 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야스카와 히데아키, 세코 에푸손 가부시기가이샤 filed Critical 야스카와 히데아키
Publication of KR19990006574A publication Critical patent/KR19990006574A/ko
Application granted granted Critical
Publication of KR100579537B1 publication Critical patent/KR100579537B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0619—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by dividing out the errors, i.e. using a ratiometric arrangement
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/80—Simultaneous conversion using weighted impedances
    • H03M1/808—Simultaneous conversion using weighted impedances using resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Analogue/Digital Conversion (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

저항 및 스위치의 수를 줄이고, 소비전력을 저감하는 디지털-아날로그 변환기, 회로기판, 전자기기 및 액정 표시 장치를 제공하는 것을 과제로 한다.
복수 비트의 디지털 신호를 아날로그 출력으로 변환하는 디지털-아날로그 변환기에 있어서, 고전위(VH)가 공급되는 고전위 배선(102)과, 저전위(VL)가 공급되는 저전위 배선(102)과, 아날로그 출력(Vs)을 얻는 출력 배선(106)과, 고전위 배선(102)과 출력 배선(106)과의 사이에 설치되어 저항값이 변화 가능한 제 1 가변 저항부(R1)와, 출력 배선(106)과 저전위 배선(102)과의 사이에 설치되어 저항값이 변화 가능한 제 2 가변 저항부(102)를 가지며, 제 1 및 제 2 가변 저항부(R1, R2)의 저항값의 비는, 합계가 일정한 자연수로, 디지털 신호(D0 내지 D2)의 값이 최소 단위씩 증감하는 데 따라서 1씩 변화하는 비부정수의 비로 나타낼 수 있다.

Description

디지털-아날로그 변환기와 회로기판과 전자기기 및 액정표시 장치`
본 발명은, 디지털-아날로그 변환기, 회로기판, 전자기기 및 액정 표시 장치 에 관한 것이다.
(발명의 배경)
디지털-아날로그 변환기로서, 저항을 직렬로 접속하여 분압회로를 형성하고, 디지털 신호에 따라 아날로그 출력을 얻는 것이 알려져 있다. 예를 들면, 일본특허 정보 기구의 PATOLIS에 의해, 검색식
((D／A + 디지털-아날로그 + (디지털*아날로그)) * (C + 컨버터))
+ (구동*회로) * 저항 * (직렬 + 병렬) * (전위 + 전압) * 액정
으로 조사를 한 바 98건이 대응하며, 특히, 저항이 직렬로 접속된 것으로서, 특개평 5-181436호 공보가 발견되었다.
이러한 종래의 디지털-아날로그 변환기에 의하면, 직렬접속된 저항으로부터 분압회로가 구성되기 때문에, 예를 들면, 도 11에 나타내는 바와 같이, 저항을 많이 설치할 필요가 있을 뿐만 아니라, 각각의 저항에 대한 스위치를 많이 설치하여야 한다. 또한, 직렬접속된 저항에는 항상 관통전류가 흐르고 있고, 소비전력이 크다고 하는 문제가 있다.
그러므로, 본 발명의 목적은 저항 및 스위치의 수를 줄이고, 소비전력을 저감하는 디지털-아날로그 변환기, 회로기판, 전자기기 및 액정 표시 장치를 얻는 것을 목적으로 한다.
(1) 상기 목적을 달성하기 위해, 본 발명에 관한 디지털-아날로그 변환기는, 복수 비트의 디지털 신호를 아날로그 출력으로 변환하는 디지털-아날로그 변환기에 있어서,
고전위가 공급되는 고전위 배선과,
저전위가 공급되는 저전위 배선과,
상기 아날로그 출력의 전위를 얻는 출력 배선과,
상기 고전위 배선과 상기 출력 배선과의 사이에 설치되어 저항값이 변화 가능한 제 1 가변 저항 수단과,
상기 출력 배선과 상기 저전위 배선과의 사이에 설치되어 저항값이 변화 가능한 제 2 가변 저항 수단을 갖는다.
본 발명에 의하면, 고전위 배선과 출력 배선의 사이에 제 1 가변 저항 수단이 설치되고, 출력 배선과 저전위 배선과의 사이에 제 2 가변 저항 수단이 설치되어 있다. 따라서, 제 1 및 제 2 가변 저항 수단에 의해서 분압회로가 구성되고, 출력 배선에는 고전위 배선 및 저전위 배선의 전위와, 제 1 및 제 2 가변 저항 수단의 저항값에 따라서, 고전위 배선의 전위로부터 전위강하가 발생한 전위가 얻어진다. 이렇게 해서 얻어진 전위가 아날로그 출력이 된다.
(2) 상기 제 1 및 제 2 가변 저항 수단의 저항값의 비는, 합계가 일정한 자연수이고, 상기 디지털 신호의 값이 최소 단위씩 증감하는데 따라서 1씩 변화하는 비부정수(非負整數)의 비로 나타낼 수 있는 것이 바람직하다.
여기서, 제 1 및 제 2 가변 저항 수단의 각 저항값는, 변화에 관계되지 않고 합계가 일정하게 유지되는 자연수의 비로 나타낼 수 있다. 즉,
R1 : R2 = N1 : N2
N1 + N2 = C
R1 : 제 1 가변 저항 수단의 저항값
R2 : 제 2 가변 저항 수단의 저항값
N1 : 변수(비부정수)
N2 : 변수(비부정수)
C : 정수(자연수)
로 나타낼 수 있다.
또한, 디지털 신호의 값이 최소 단위씩 증감함에 따라서, 각각의 비부정수는, 1씩 역방향으로 증감하도록 변화하게 기록한다. 예컨대, N1이, 1, 2, 3으로 변화하면, N2가, 3, 2, 1로 변화한다.
이상과 같이, 제 1 및 제 2 가변 저항 수단의 각 저항값이 변화하면, 한쪽의 저항값이, 양저항값의 합계의 1／자연수씩 증가하고, 다른쪽의 저항값은 양저항값의 합계의 1／자연수씩 감소하게 된다. 이렇게 해서, 똑같이 분할된 전압강하가 제 1 가변 저항 수단에 발생한다. 그 결과, 고전위로부터의 전압강하가 등분할로 변화하기 때문에, 등간격으로 변화하는 아날로그 출력을 얻을 수 있다.
(3) 상기 제 1 및 제 2 가변 저항 수단의 각각은, 상기 디지털 신호의 각 비트에 대응하여 병렬접속된 복수의 저항부를 포함하며,
상기 각 저항부의 저항값는, 2진 하중된 비로, 최상위 비트에서 최하위 비트를 향하여 커지도록 하여도 된다.
즉, 제 1 및 제 2 가변 저항 수단의 각 저항값는, 저항부가 병렬접속되어 있기 때문에, 예컨대 3개의 저항부가 설치되어 있는 예를 들면,
1／R = (1／r1)+(1／r2)+(1／r3)
R:가변 저항 수단의 저항값
r1, r2, r3 :저항부의 저항값
이 된다.
또한, 각 저항부는 2진 하중된 비로, 최상위 비트에서 최하위 비트를 향해서 커지기 때문에, 예를 들면, R1이 최상위 비트에 대응하면,
r1 : r2 :r3 = 20:21:22
가 된다.
상기의 것에서, 가변 저항 수단은, 디지털 신호의 각 비트에 대응하여 하중된 저항부를 갖기 때문에, 디지털 신호의 변화에 따라서 증감하는 저항값을 얻을 수 있다.
또한, 본 발명에 의하면, 저항의 수 및 저항을 제어하는 스위치의 수를 줄일 수 있다. 또한, 소비전력을 저감할 수 있다. 상세하게는, 실시예에 관련하여 후술한다.
(4) 본 발명에 관한 디지털-아날로그 변환기는, 상기 제 1 및 제 2 가변 저항 수단의 각각은, 상기 디지털 신호의 각 비트에 대응한 스위치를 포함하며,
이 스위치는 상기 각 저항부의 전기적인 접속 및 절단을, 상기 제 1 및 제 2 의 가변 저항 수단에 있어서 동일 비트에 대응하여 온과 오프를 전환하도록 되어 있어도 좋다.
이렇게 하는 것으로, 제 1 및 제 2 가변 저항 수단 한쪽의 저항값이 증가하면, 다른쪽의 저항값이 감소된다. 즉, 제 1 및 제 2 가변 저항 수단의 각 저항값은 디지털 신호의 값이 증감함에 따라서, 역방향으로 증감하도록 변화한다.
더욱이, 저항부의 저항값이 디지털 신호의 비트에 대응하여 2진 하중되어 있기 때문에, 제 1 및 제 2 가변 저항 수단의 저항값의 비는, 합계가 일정한 자연수이고, 디지털 신호의 값이 최소 단위씩 증감함에 따라서 1씩 변화하는 비부정수의 비로 나타낼 수 있다. 상세하게는, 실시예에 관련하여 설명한다.
(5) 상기 각 저항부는 기생저항을 포함하는 스위칭 소자로 구성되어도 좋다.
이렇게 함으로써, 스위칭 소자 자체의 저항을 이용하기 때문에, 별개의 부재로서 저항부를 설치할 필요가 없다.
(6) 상기 스위칭 소자는, 전계효과 트랜지스터이고, 상기 디지털 신호의 각 비트에 대응한 상기 제 1 및 제 2 가변 저항 수단에 있어서, N 채널형 및 P 채널형을 교체하여 설치하여도 좋다.
이와 같이, N 채널형 및 P 채널형을 교체함으로써, 저항부의 전기적인 접속 및 절단을, 인버터 등의 부가회로가 없이, 제 1 및 제 2 가변 저항 수단에 있어서 온과 오프를 반전시켜 전환할 수 있다.
(7) 상기 전계효과 트랜지스터의 채널 폭 및 채널 길이는, 상기 디지털 신호의 각 비트에 대응하는 저항값을 얻을 수 있도록 형성되어도 좋다.
즉, 채널 폭 및 채널 길이를 조정하는 것으로, 전계효과 트랜지스터의 저항값을 변경할 수 있고, 2진 하중된 저항값을 얻을 수도 있다. 또한, 채널 폭이 커지면 저항값이 작게 되고, 채널 길이가 커지면 저항값이 커진다.
(8) 상기 제 1 및 제 2 가변 저항 수단의 한쪽은, 항상 전기적으로 도통하는 부가저항부를 가지며, 이 부가저항부의 저항값은 최하위 비트에 대응하는 상기 저항부의 저항값과 같게 하여도 좋다.
이렇게 함으로써, 제 1 및 제 2 가변 저항 수단의 한쪽에는, 항상 부가저항부의 저항값이 얻어지고, 저항값이 무한대가 되는, 즉 출력 배선이 플로팅으로 되는 것은 아니다. 그리고, 아날로그 출력에, 고전위 배선 또는 저전위 배선의 전위 를 얻는 것이 가능하게 된다. 상세하게는, 실시예에 관련하여 설명한다.
(9) 본 발명에 관한 디지털-아날로그 변환기는, 상기 출력 배선을 일시적으로 상기 고전위 배선 또는 상기 저전위 배선의 어느 한쪽에 접속하고, 이 출력 배선의 전위를 일시적으로 상기 고전위 또는 상기 저전위로 설정하는 사전 충전 스위치를 가지고 있어도 좋다.
여기서, 아날로그 출력은 고전위 배선의 전위와 저전위 배선의 전위와의 사이에서 얻을 수 있다. 따라서, 사전 충전 스위치에 의해서 한순간에 아날로그 출력을, 가장 높은 전위 또는 가장 낮은 전위로 설정할 수 있다. 이에 따라, 출력 배선을 아날로그 출력으로 변화시키는 시간을 단축하는 것이 가능해진다.
(10) 본 발명에 관한 디지털-아날로그 변환기는, 상기 고전위 및 상기 저전위 중 적어도 어느 한쪽을 변화시키는 전위 조정 수단을 가져도 좋다.
이렇게 함으로써, 아날로그 출력의 전위 범위를 전환할 수 있다. 또한, 아날로그 출력의 전위 범위가 변하여도, 본 발명에서는 등분할의 전위 조정이 가능하다.
(11) 본 발명에 관한 회로기판은 상기 디지털-아날로그 변환기와, 원하는 배 선 패턴이 형성된 기판을 갖는다.
(12) 본 발명에 관한 전자기기는 상기 디지털-아날로그 변환기를 갖는다.
(13) 본 발명에 관한 액정 표시 장치는, 복수 비트의 디지털 신호를 아날로그 출력으로 변환하는 디지털-아날로그 변환기로부터의 아날로그 출력에 따라서, 액정의 광투과율이 변할 수 있는 액정 표시 장치에 있어서,
상기 디지털-아날로그 변환기는,
고전위가 공급되는 고전위 배선과,
저전위가 공급되는 저전위 배선과,
상기 아날로그 출력의 전위를 얻는 출력 배선과,
상기 고전위 배선과 상기 출력 배선과의 사이에 설치되어 저항값이 변화 가능한 제 1 가변 저항 수단과,
상기 출력 배선과 상기 저전위 배선과의 사이에 설치되어 저항값이 변화 가능한 제 2 가변 저항 수단과,
상기 고전위 및 상기 저전위의 양쪽을 변화시키는 전위 조정 수단을 가지며,
상기 제 1 및 제 2 가변 저항 수단의 저항값의 비는, 합계가 일정한 자연수이고, 상기 디지털 신호의 값이 최소 단위씩 증감함에 따라서 1씩 변화하는 비부정수의 비로 나타낼 수 있고,
상기 제 1 및 제 2 가변 저항 수단의 각각은, 상기 디지털 신호의 각 비트 에 대응하여 병렬접속된 복수의 저항부를 포함하며,
각 저항부의 저항값은 2진 하중된 비로, 최상위 비트에서 최하위 비트를 향하여 커지고,
상기 제 1 및 제 2 가변 저항 수단의 각각은, 상기 디지털 신호의 각 비트 에 대응한 스위치를 포함하고,
상기 스위치는 상기 각 저항부의 전기적인 접속 및 절단을, 상기 제 1 및 제 2 가변 저항 수단에서 동일 비트에 대응하여 온과 오프를 반전시켜 전환되고,
상기 전위 조정 수단은, 상기 고전위 배선 및 상기 저전위 배선의 양쪽 전위를, 상기 광투과율의 변화 범위를 균등하게 분할하여 구획된 어느 한 분할 범위의 최소값 및 최대값에 대응하는 인가전압의 레벨로 변화시키고, 상기 최소값으로부터 상기 최대값까지의 범위내에서, 상기 아날로그 출력이 되도록 한다.
본 발명에 의하면, 전위 조정 수단은 고전위 배선 및 저전위 배선의 양쪽 전위를, 광투과율의 변화 범위를 균등하게 분할하여 구획된 분할 범위의 최소값 및 최대값에 대응하는 인가전압의 레벨로 변화시킨다.
여기서, 액정의 광투과율과 인가전압과는, 비선형의 관계에 있기 때문에, 인가전압을 등간격으로 증감시켜도, 광투과율은 등간격으로 증감하지 않는다. 그리고, 본 발명에서는, 반대로, 광투과율을 기준으로서, 고전위 배선 및 저전위 배선의 전위를 변화시키기 때문에, 등간격으로 광투과율을 변화시킬 수 있다.
또한, 유사하게는, 반드시 등간격이 아닌 소망의 광투과율을 얻는 것도 가능하다.
(14) 상기 각 저항부는, 기생저항을 포함하는 스위칭 소자로 구성되어도 좋다.
(15) 상기 스위칭 소자는 전계효과 트랜지스터이고, 상기 디지털 신호의 각 비트에 대응한 상기 제 1 및 제 2 가변 저항 수단에 있어서, N 채널형 및 P 채널형을 교체하여 설치되어도 좋다.
(16) 상기 전계효과 트랜지스터의 채널 폭 및 채널 길이는, 상기 디지털 신호의 각 비트에 대응하는 저항값을 얻을 수 있도록 형성되어도 좋다.
(17) 상기 전위 조정 수단은, 상기 디지털 신호에 대응하는 아날로그 출력이, 어떤 상기 분할 범위에 대응하는 지를 판단하고, 상기 고전위 배선 및 상기 저전위 배선의 양쪽 전위를 결정하여도 좋다.
이렇게 함으로써, 액정의 광투과율이 디지털 신호에 대응하는 아날로그 신호를 얻을 수 있다.
(18) 상기 제 1 및 제 2 가변 저항 수단의 한쪽은, 항상 전기적으로 도통하는 부가저항부를 가지며, 이 부가저항부의 저항값은 최하위 비트에 대응하는 상기 저항부의 저항값과 같아도 좋다.
도 1은 본 발명의 제 1 실시예에 관한 액정 표시 장치용의 구동회로를 나타내는 도면.
도 2는 제 1 실시예에 관한 액정 표시 장치의 분해사시도.
도 3은 제 1 실시예에 있어서, 디지털 신호에 따라서 변화하는 가변 저항부(R1 및 R2)의 저항값, 양자의 저항값의 합계 및 아날로그 출력의 전위의 관계를 나타내는 도면.
도 4는 제 1 실시예에 있어서의 가변 저항부의 저항값을 비로 나타낸 도면.
도 5는 본 발명의 제 2 실시예에 관한 디지털-아날로그 변환회로를 나타내는 도면.
도 6은 본 발명의 제 3 실시예에 관한 디지털-아날로그 변환회로를 나타내는 도면.
도 7은 본 발명에 따른 제 4 실시예에 관한 액정 표시 장치의 구동회로를 나타내는 도면.
도 8은 제 4 실시예에 있어서, 전위 조정부에 의해 전위가 변화되는 예를 나타내는 도면.
도 9는 본 발명의 제 5 실시예에 관한 액정 표시 장치의 구동방법을 설명하는 도면.
도 10은 본 발명의 제 6 실시예에 관한 디지털-아날로그 변환회로를 나타내는 도면.
도 11은 종래의 디지털-아날로그 변환회로를 나타내는 도면.
※ 도면부호의 주요부분에 대한 보호의 설명 ※
100 : 디지털-아날로그 변환회로 102 : 고전위 배선
104 : 저전위 배선 106 : 출력 배선
D0 내지 D2 : 디지털 신호 Vs : 아날로그 출력
VH : 고전위 VL : 저전위
R1, R2 : 가변 저항부
r10 내지 r12, r20 내지 r22 : 저항
rx : 부가저항
T10 내지 T12, T20 내지 T22 : 스위치
이하, 본 발명의 바람직한 실시예를 도면을 참조하여 설명한다.
(제 1 실시예)
도 1에, 제 1 실시예에 관한 액정 표시 장치용의 구동회로를 나타낸다. 또한, 도 2에 액정 표시 장치의 분해사시도를 나타낸다. 도 2에 도시한 바와 같이, 이 액정 표시 장치는, 액티브 매트릭스형의 액정 패널(40)을 갖는다. 액정 패널(40)은 화소 전극(41)으로의 전위의 공급을 제어하는 박막 트랜지스터(42)를 갖는 TFT 기판(43)과, 대향전극(44)을 갖는 컬러 필터 기판(45)과의 사이에 액정(46)이 봉입되어 이루어진다. 그리고, 액정 패널(40)의 양면에 편광판(47, 48)이 부착되고, 한쪽의 편광판(48)에는 백라이트(49)가 부착되어 있다. 또한, 구동회로(50)는, TFT 기판(43)에 형성되어 있다.
구동회로(50)는 도 1에 도시한 바와 같이 본 발명에 관한 디지털-아날로그 변환회로(100)를 포함한다. 디지털-아날로그 변환회로(100)는, 3 비트의 디지털 신호를 아날로그 전압으로 변환할 수 있도록 되어 있다. 본 실시예에서는, 설명을 용이하게 하기 위하여, 3 비트 대응의 디지털-아날로그 변환회로(100)가 사용되지만, 선명한 화상을 표시하기 위해서는, 그것 이상의 비트에 대응하는 디지털-아날로그 변환회로가 필요하다.
또한, TFT 기판(43)상의 회로는, 모두 저온 프로세스에 의해 형성된 폴리 실리콘으로 이루어진다.
도 1에 있어서, 3개의 디지털 배선(10)의 각각에는, 디지털 신호(D0 내지 D2)가 입력된다. 디지털 신호(D0 내지 D2)는, 클록(CL1) 및 반전 클록(nCL1)에 따라서 래치 회로(A0 내지 A2)에 유지된다.
시프트 레지스터(20)는, 액정 표시 장치의 신호선의 개수에 대응하는 단의 레지스터(21, 22, …)를 가지며, 각각이, 클록(CL1)으로서의 샘플링 펄스(SP)를 출력한다. 샘플링 펄스(SP)의 신호 레벨은, 인버터(12)에 의해서 반전하며, 반전 클록(nCL1)이 생성된다.
각 레지스터(21, 22, …)의 각각에 대응하여 래치 회로(A0 내지 A2)가 설치되어 있다. 래치 회로(A0 내지 A2)에 신호가 유지되면, 모든 신호는 일제히 후단(後段)의 래치 회로(B0 내지 B2)에 옮겨진다. 그 때문에, 클록(CL2) 및 반전 클록(nCL2)이 래치 회로(B0 내지 B2)에 입력된다.
래치 펄스 배선(30)에는, 클록(CL2)으로서의 래치 펄스(LP)가 입력된다. 래치 펄스(LP)의 신호 레벨은, 인버터(14)에 의해서 반전하고, 반전 클록(nCL2)이 생성된다.
후단의 래치 회로(B0 내지 B2)에 신호가 옮겨지면, 이 신호에 따라서 디지털 -아날로그 변환의 처리가 행하여진다. 이 처리중에, 각 레지스터(21, 22, …)의 각각에 대응하는 래치 회로(A0 내지 A2)에, 다음의 신호를 순차 입력할 수 있다.
래치 회로(B0 내지 B2)에 유지된 신호는, 디지털-아날로그 변환회로(100)에 입력된다.
디지털-아날로그 변환회로(100)는 전위(VH)의 고전위 배선(102), 전위(VL)의 저전위 배선(104) 및 전위(Vs)의 출력 배선(106)을 포함한다. 전위(VH)와 전위(VL)와는,
VL＜VH
의 관계에 있고, 고전위 배선(102) 및 저전위 배선(104)은, 각각의 전위(VH 또는 VL)에 유지된다. 본 실시예에서는, 전위 VH는 8V이고, 전위 VL은 0V이다.
그리고, 출력 배선(106)에는 디지털 신호(D0 내지 D2)에 따라서 변환된 아날로그 출력의 전위(Vs)가 나타난다. 이 디지털-아날로그 변환을 행하기 위해, 디지털-아날로그 변환회로(100)는 저항값을 변경할 수 있는 가변 저항부(R1, R2)를 갖는다.
가변 저항부(R1)는 고전위 배선(102)과 출력 배선(106)과의 사이에 접속되어, 저항(r10 내지 r12) 및 스위치(T10 내지 T12)를 갖는다. 저항(r10 내지 r12)은, 고전위 배선(102)과 출력 배선(106)과의 사이에서 병렬로 접속되어 있다. 또한, 저항(r10 내지 r12)은 고전위 배선(102)과 출력 배선(106)과의 사이에서, 전기적인 접속 및 절단이 가능하게 되도록, 스위치(T10 내지 T12)에 접속되어 있다. 즉, 고전위 배선(102)과 출력 배선(106)과의 사이에는, 직렬로 접속된 저항(r10) 및 스위치(T10)와, 직렬로 접속된 저항(r11) 및 스위치(T11)와, 직렬로 접속된 저항(r12) 및 스위치(T12)가 각각 병렬로 접속되어 있다. 또한, 스위치(T10 내지 T12)의 기생저항은 무시할 수 있을 정도로 작은 것으로 되어 있다.
스위치(T10 내지 T12)는, N 채널형의 MOS FET(전계효과 트랜지스터)로 구성되어 있고, 각각의 게이트가 래치 회로(B0 내지 B2)에 접속되어 있다. 따라서, 스위치(T10 내지 T12)는, 디지털 신호(D0 내지 D2)에 대응하고, 저항(r10 내지 r12)을 흐르는 전류를 제어하도록 되어 있다. 또한, 스위치(T10 내지 T12)를 구성하는 MOS FET는 박막 트랜지스터이다.
가변 저항부(R2)는 출력 배선(106)과 저전위 배선(104)과의 사이에 접속되어 있고, 저항(r20 내지 r22) 및 스위치(T20 내지 T22)에 부가되어 부가저항(rx)을 갖는다.
저항(r20 내지 r22)은 출력 배선(106)과 저전위 배선(104)과의 사이에서 병렬로 접속되어 있다. 또한, 저항(r20 내지 r22)은 출력 배선(106)과 저전위 배선(104)과의 사이에서, 전기적인 접속 및 절단이 가능해지도록, 스위치(T20 내지 T22)에 접속되어 있다. 즉, 출력 배선(106)과 저전위 배선(104)과의 사이에는, 직렬로 접속된 저항(r20) 및 스위치(T20)와, 직렬로 접속된 저항(r21) 및 스위치(T21)와, 직렬로 접속된 저항(r22)및 스위치(T22)가 각각 병렬로 접속되어 있다. 또한, 스위치(T20 내지 T22)의 기생저항은 무시할 수 있을 정도로 작은 것으로 되어 있다.
스위치(T20 내지 T22)는, 상술한 스위치(T10 내지 T12)와 유사하게, MOS FET(전계효과 트랜지스터)로 구성되어 있고, 각각의 게이트가 래치 회로(B0 내지 B2)에 접속되어 있다. 따라서, 스위치(T20 내지 T22)는 디지털 신호(D0 내지 D2)에 대응하여, 저항(r20 내지 r22)을 흐르는 전류를 제어하도록 되어 있다.
단, 스위치(T20 내지 T22)는 P 채널형의 MOS FET(전계효과 트랜지스터)로 구성되어 있고, 스위치(T20 내지 T22)와는 P 형과 N 형이 교체되어 있다. 따라서, 스위치(T10 내지 T12)와 스위치(T20 내지 T22)와는 온과 오프가 반전하여 전환되도록 되어 있다. 또한, 스위치(T20 내지 T22)를 구성하는 MOS FET도 박막 트랜지스터이다.
또한, 스위치(T10 내지 T12)가 P 채널형이고, 스위치(T20 내지 T22)가 N 채널형이라도 좋다. 디지털 신호의 논리가 반전하는 것을 제외하면, 완전히 같이 동작한다. 또한, 저항(r10 내지 r12)과 스위치(T10 내지 T12), 또는 저항(r20 내지 r22)과 스위치(T20 내지 T22)가 교체되어 있어도 좋다. 이들의 구성에 의하면, 스위치가 온으로 되어 있을 때의 기생저항이 저감할 수 있고, 보다 정확한 디지털-아날로그 변환이 가능하게 된다.
부가저항(rx)은, 출력 배선(106)과 저전위 배선(104)과의 사이에서, 항상 도통하도록 스위치가 없이 접속되어 있다.
디지털-아날로그 변환회로(100)에서는 저항(r10 내지 r12, r20 내지 r22, rx)의 저항값에 다음과 같은 특징을 갖는다.
우선, 저항(r10 내지 r12)의 저항값은 2진 하중된 비를 이루고 있다. 또한, 최상위 비트의 디지털 신호(D2)에 대응하는 저항(r12)으로부터 최하위 비트의 디지털 신호(D0)에 대응하는 저항(r10)을 향하여, 저항값이 커지고 있다. 즉,
r10:r11:r12 = 22: 21: 20
으로 되어 있다.
또는, 저항값의 역수로 보면, 최하위 비트의 디지털 신호(D0)에 대응하는 저항(r10)으로부터, 최상위 비트의 디지털 신호(D2)에 대응하는 저항(r12)을 향하여, 저항값의 역수가 커지고 있다. 즉,
1／r10 : 1／r11 : 1/r12 = 20: 21: 22
로 되어 있다.
저항(r20 내지 r22)의 저항값도, 이와 같이 2진 하중된 비를 이루고 있고,
r20 : r21 : r22 = 22: 21: 20
1／r20 : 1／r21 : 1／r22 = 20: 21: 22
로 되어 있다.
구체적으로는 본 실시예에서는,
r10 = r20 = 1 Ω
r11 = r21 = 1／2 Ω
r12 = r22 = 1／4 Ω
로 되어 있다.
다음에, 부가저항(rx)은 최하위 비트의 디지털 신호(D0)에 대응하는 저항(r10, r20)과 같은 저항값, 즉 1Ω으로 되어 있다.
디지털-아날로그 변환회로(100)는 상기한 바와 같이 구성되어 있기 때문에, 가변 저항부(R1)와 가변 저항부(R2)와의 저항값의 비가 소정의 관계를 갖는다. 이 것을 도 3을 참조하여 설명한다. 도 3에는 디지털 신호에 따라서 변화하는 가변 저항부(R1) 및 가변 저항부(R2)의 저항값, 양자의 저항값의 합계 및 아날로그 출력의 전위(Vs)가 도시되어 있다.
도 3에 있어서, 예를 들면 디지털 신호가 000일 때, 스위치(T10 내지 T12)가 모두 오프로 되기 때문에, 이들의 합계로 이루어지는 가변 저항부(R1)의 값은, 무한대로 되어 있다.
또한, 디지털 신호가 001일 때, 스위치(T10)가 온이고, 스위치(T11, T12)가 오프로 되기 때문에, 이들의 합계로 이루어지는 가변 저항부(R1)의 값은,
1／R1 = 1／r10
에 의해서 구해지고, r10 = 1을 대입하여,
R1 = 1
이 된다.
한편, 디지털 신호가 001일 때, 스위치(T20 내지 T22)는 스위치(T10 내지 T12)와는 반전한 전환을 행하기 때문에, 스위치(T20)가 오프이고, 스위치(T21, T22)가 온이 된다. 가변 저항부(R2)의 값은, 이들의 합계에 부가저항(rx)의 저항값을 가하여,
1／R2 = (1／r21) + (1／r22) + (1／rx)
에 의해서 구해지기 때문에, r21 = 1／2, r22 = 1／4, rx = 1을 대입하고,
R2 = 1／7
이 된다.
이와 같이 하여 계산하면, 가변 저항부(R1, R2)의 저항값의 비는, 도 3에 나타내는 바와 같이 된다.
그리고, 도 4는 가변 저항부(R1, R2)의 저항값을 비로 나타낸 도면이다. 동 도면에 도시한 바와 같이, 가변 저항부(R1, R2)의 저항값의 비는, 디지털 신호(001 내지 111)의 범위에서, 합계가 8에 유지되는 자연수의 비로 나타난다.
또한, 디지털 신호의 값이 1씩 증감하면, 가변 저항부(R1, R2)의 저항값의 비는 각각 1씩 역방향으로 증감한다.
예를 들면, 디지털 신호가 001에서 010이 되면, 가변 저항부(R1, R2)의 저항값의 비는, 7:1에서, 6:2로 되고, 가변 저항부(R1)에 있어서는 1 감소하고, 가변 저항부(R2)에서는 1 증가하도록 되어 있다.
여기서, 가변 저항부(R1, R2)의 저항값의 비의 합계값(8)은, 분압회로로서 전위차를 분할하는 개수이다. 즉, 가변 저항부(R1, R2)는 고전위 배선(102)의 전위(VH)와 저전위 배선(104)의 전위(VL)와의 전위차를 8분할하는 분압회로를 구성하고 있다.
여기서, 비의 합계값(8)은 고전위 배선(102)의 전위(VH)와 저전위 배선(104)의 전위(VL)와의 전위차가 8V인 것으로부터 설정된다. 8V의 전위차를 8분할하기 때문에, 1V씩 증감 가능한 분압회로를 얻을 수 있다.
또한, 본 실시예에 의하면, 도 3에 나타내는 바와 같이, 가변 저항부(R1, R2)의 저항값의 합계(R1+R2)는 아날로그 출력(Vs)이 최대값 또는 최소값으로부터 중간치를 향하여 작아진다. 즉, 아날로그 출력Vs이 4V일 때에, R1+R2=1／2V로 최소가 되고, 디지털 신호(아날로그 출력)가 크게 또는 작게 됨에 따라서, R1+R2는 커진다.
따라서, 본 실시예에 의하면, 아날로그 출력(Vs)을 얻을 때에, 최대값 또는 최소값의 전위를 얻을 때에는 고저항을 통하여 디지털-아날로그 변환이 행하여지기 때문에, 소비전력을 감소시킬 수 있다. 또한, 아날로그 출력(Vs)이 최대값 또는 최소값의 전위로부터 벗어남에 따라서, 저저항을 통하여 디지털-아날로그 변환이 행하여지기 때문에, 빠르게 충분한 충전이 가능하게 된다.
또한, 본 실시예에서는, 저항은 7개, TFT는 6개이다. 한편, 특개평 5 -181436호 공보에 나타난 바와 같이 저항을 직렬로 접속한 것을 고려하면, 도 11에 나타내는 바와 같이, 저항은 8개, TFT는 14개이다. 본 발명에 의해서, 저항 및 스위치의 수를 줄이는 것이 이해될 것이다
이 저항 및 스위치의 수를 줄이는 효과는 디지털의 비트수가 많아지면 보다 현저해 진다. 예컨대, 6 비트의 경우 본 발명에 의하면 저항 13개, TFT 12개이지만, 저항을 직렬로 접속한 방식에 의하면, 저항 64개, TFT 126개가 된다.
(제 2 실시예)
도 5는, 제 2실시예에 관한 디지털-아날로그 변환회로를 나타내는 도면이다. 이 디지털-아날로그 변환회로(200)는 제 1 실시예의 디지털-아날로그 변환회로(100)에, 전위 판별부(210) 및 사전충전 스위치(Tc1, Tc2)를 부가한 것이다.
사전충전 스위치(Tc1)는 고전위 배선(102)과 출력 배선(106)과의 사이에 설치되고, 사전충전 스위치(Tc2)는 출력 배선(106)과 저전위 배선(104)과의 사이에 설치되어 있다.
사전충전 스위치(Tc1)를 온으로 하고 사전충전 스위치(Tc2)를 오프로 하면, 출력 배선(106)의 아날로그 출력(Vs)은 고전위 배선(102)의 전위(VH)와 같아진다. 따라서, 디지털 신호에 대응하는 아날로그 출력(Vs)이, 전위(VH)에 가까울 때에는, 이와 같이, 일단 아날로그 출력(Vs)을 전위(VH)로 하고 나서, 가변 저항부(R1, R2)를 사용하고 적정한 아날로그 출력(Vs)을 얻을 수 있다. 이렇게 하여, 아날로그 출력(Vs)이 급격한 변화가 필요할 때라도, 신속하게 대응할 수 있다.
반대로, 사전 충전 스위치(Tc1)를 오프로 하고 사전 충전 스위치(Tc2)를 온으로 하면, 출력 배선(106)의 아날로그 출력(Vs)은, 저전위 배선(104)의 전위(VL)와 같게된다. 따라서, 디지털 신호에 대응하는 아날로그 출력(Vs)이, 전위(VL)에 가까울 때에는, 이와 같이, 일단 아날로그 출력(Vs)을 전위(VL)로 하고 나서, 가변 저항부(R1, R2)를 사용하고 적정한 아날로그 출력(Vs)을 얻을 수 있다. 이렇게 하여, 아날로그 출력(Vs)이 급격한 변화가 필요할 때라도, 신속하게 대응할 수 있다.
또한, 본 실시예에서는, 디지털 신호에 대응하는 아날로그 출력(Vs)이 전위(VH, VL)의 어디에 가까운 가를 판단하기 때문에, 전위 판별부(210)가 설치되어 있다.
전위 판별부(210)에는, 디지털 신호에 대응하는 아날로그 출력(Vs)이 기억되어 있다. 예를 들면, 제 1 실시예와 같은 수치가 적용된 경우에는, 도 3에 도시한 바와 같이, 디지털 신호(000, 001, …, 111)는, 아날로그 출력(Vs)은 0, 1,…, 7(V)에 대응하는 것이, 전위 판별부(210)에 기억되어 있다.
또한, 전위 판별부(210)는 디지털 신호에 대응하는 아날로그 출력(Vs)이 전위(VH, VL)의 어디에 가까운 가를 판단한다. 그 때문에, 전위 판별부(210)에는, 래치 회로(B0 내지 B2)로부터 디지털 신호(D0 내지 D2)가 입력된다.
구체적으로는, 아날로그 출력(Vs)과 전위(VH)와의 차의 절대치(A)와, 아날로그 출력(Vs)과 전위(VL)와의 차의 절대치(B)가 산출되고, A＜B이면 H 레벨의 신호 가 되고, B＜A 이면 L 레벨의 신호가 얻어지도록 되어 있다. A = B 라면, 어느쪽이라도 좋다.
예를 들면, 제 1 실시예와 같은 수치가 적용된 경우에는, 디지털 신호(000 내지 001)의 경우에는 L 레벨의 신호가 되고, 디지털 신호(100 내지 111)의 경우에는 H 레벨의 신호가 된다. 이 경우, 전위 판별부는 최상위 비트만으로 판별을 행할 수 있다.
그리고, H 레벨의 신호가 되면, 사전 충전 스위치(Tc1)가 온으로 되고 사전 충전 스위치(Tc2)가 오프로 되어, 아날로그 출력(Vs)이 전위(VH)로 된다.
한편, L 레벨의 신호가 얻어지면, 사전 충전 스위치(Tc1)가 온이 되고 사전 충전 스위치(Tc2)가 오프로 되어, 아날로그 출력(Vs)이 전위(VH)로 된다.
이렇게 해서, 아날로그 출력(Vs)이 일단, 전위(VH, VL)의 어느 하나가 되면, 사전 충전 스위치(Tc1, Tc2)의 양쪽이 오프로 되고, 가변 저항부(R1, R2)에 의해서 디지털-아날로그 변환이 행하여진다.
본 실시예에 의하면, 아날로그 신호(Vs)는 구동 능력이 높은 사전 충전 스위치(Tc1, Tc2)에 의해서, 가장 높은 전위(VH) 또는 가장 낮은 전위(VL)의 어느것인가에 순간에 설정되고 나서, 디지털 신호의 값에 대응하는 아날로그 출력(Vs)으로 변화한다. 따라서, 소망의 아날로그 출력(Vs)을 고속으로 할 수 있다.
또한, 제 1 실시예에서 설명한 바와 같이, 아날로그 출력(Vs)을 얻을 때에, 최대값 또는 최소값의 전위에 가까운 전위가 될 때에는, 고저항을 통하여 디지털-아날로그 변환이 행하여지기 때문에, 소비전력을 감소시킬 수 있다. 이 때, 출력 배선(106)이 최대값 또는 최소값의 전위로 충전되어 있기 때문에, 충전하여야 할 전위차는 작고, 빠르게 충전된다. 또한, 아날로그 출력(Vs)이, 최대값 또는 최소값의 전위로부터 벗어남에 따라서, 저저항을 통하여 디지털-아날로그 변환이 행하여지기 때문에, 빠르게 충분한 충전이 가능하게 된다.
(제 3 실시예)
도 6은, 제 3 실시예에 관한 디지털-아날로그 변환회로를 나타내는 도면이다. 이 디지털-아날로그 변환회로(300)는, 제 1 실시예의 디지털-아날로그 변환회로(100)에, 전위 조정부(310)를 부가한 것이다.
전위 조정부(310)는, 고전위 배선(102) 및 저전위 배선(104)의 각각의 전위(VH, VL)를 변화하는 제어를 한다. 이렇게 함으로써, 아날로그 출력(Vs)의 범위를 변환할 수 있다.
예를 들면, 제 1 실시예에서는, 전위(VH=8V), 전위(VL=0V)에 설정되어, 아날로그 출력(Vs)이 0 내지 7V의 범위로 변화하도록 되어 있지만, 전위(VH=16V), 전위(VL=8V)로 바꾸면, 아날로그 출력(Vs)이 8 내지 15V의 범위로 변화한다. 그렇게 하면, 가변 저항부(R1, R2)의 구성을 바꾸지 않고, 결국, 0 내지 15V 범위의 아날로그 출력(Vs)을 얻을 수 있다.
(제 4 실시예)
도 7은 제 4 실시예에 관한 액정 표시 장치의 구동회로를 나타내는 도면이다. 이 구동 회로는, 디지털-아날로그 변환회로(400)를 포함한다. 디지털-아날로그 변환 회로(400)에는, 5비트의 디지털 신호가 입력되도록 되어 있다. 각 비트의 디지털 신호(D0 내지 D4)는, 래치 회로(A0 내지 A4 및 B0 내지 B4)를 통하여 디지털-아날로그 변환회로(400)에 입력된다. 래치 회로(A0 내지 A4 및 B0 내지 B4) 의 각각의 구성은, 도 1에 도시한 래치 회로(A0 내지 A2 및 B0 내지 B2)와 같기 때문에 상세한 설명은 생략한다.
또한, 디지털-아날로그 변환회로(400)는 도 1에 나타내는 디지털-아날로그 변환회로(100)에 전위 조정부(410)를 추가한 것이다. 그리고, 디지털-아날로그 변환회로(100)에, 디지털 신호의 하위 3비트(D0 내지 D2)가 입력되는 점도 도 1에 나도시한 실시예와 같다.
본 실시예에서는, 상위 2비트의 디지털 신호(D3, D4)가, 전위 조정부(410)에 입력된다. 이 전위 조정부(410)는, 디지털 신호(D3, D4)에 따라서, 고전위 배선(102)의 전위(VH) 및 저전위 배선(104)의 전위(VL)를 변하도록 되어 있다.
도 8은 전위 조정부(410)에 의해 전위(VH 및 VL)를 변경하는 예를 보여주는 도면이다. 동 도면에 도시한 바와 같이, 본 실시예에서는 디지털 신호의 상위 2비트가 00일 때에는 VH=8, VL= 0이 되고, 상위 2비트가 01일 때에는 VH=16, VL=8이 되며, 상위 2비트가 10일 때에는 VH=24, VL=16이 되고, 상위 2비트가 11일 때에는 VH=32, VL=24가 된다.
상세하게는, 전위 조정부(410)는 입력된 디지털 신호(D3, D4)가 00인가의 여부를 판단하고, YES이면 고전위 배선(102)에 8V를 인가하고, 저전위 배선(104)을 0V로 한다. NO 이면, 디지털 신호(D3, D4)가 01인가의 여부를 판단하고, YES이면 고전위 배선(102)에 16V를 인가하고, 저전위 배선(104)에 8V를 인가한다. NO이면, 디지털 신호(D3, D4)가 10인가의 여부를 판단하고, YES이면 고전위 배선(102)에 24V를 인가하고, 저전위 배선(104)에 16V를 인가한다. NO이면, 디지털 신호(D3, D4)는 11이므로, 고전위 배선(102)에 32V를 인가하고, 저전위 배선(104)에 24V를 인가한다.
이렇게 하는 것으로, 도 8에 도시한 바와 같이, 아날로그 출력(Vs)에는, 1V씩 증가하는 0 내지 31V의 전위가 나타난다. 이 전위에 의해서, 액정 표시 장치를 구동할 수 있다.
본 실시예에 의하면, 전위 조정부(410)의 구성을 변화하는 것만으로, 원하는 비트 수의 디지털 신호에 대응한 아날로그 출력(Vs)을 얻을 수 있다. 전위 조정부(410)에는, 소프트웨어를 이용할 수 있기 때문에, 구성을 변화하는 것은 용이하다.
또한, 전위 조정부에도 본 발명을 적용한 디지털-아날로그 변환기를 이용할 수 있다.
(제 5 실시예)
도 9는, 제 5 실시예에 관한 액정 표시 장치의 구동방법을 설명하는 도면이다. 또, 도 9는 액정 표시 장치에 있어서의 액정에의 인가전압과 액정의 광투과율과의 관계를 나타내는 그래프이다. 이 그래프에서 분명한 바와 같이, 인가전압과 광투과율과는 비선형의 관계에 있다. 그리고, 인가전압이 균등한 비율로 증감하여도, 광투과율은 균등한 비율로 증감하지 않기 때문에, 액정 표시 장치에 있어서 적정한 단계 조정을 할 수 없다.
그리고, 본 실시예에서는 광투과율이 균등한 비율로 증감하도록, 감마 보정을 행할 수 있도록 되어 있다.
그 때문에, 본 실시예에서는 도 7에 나타내는 액정 표시 장치의 구동회로가 사용되고 있고, 전위 조정부(410)에 의한 전위(VH) 및 전위(VL)의 조정에 의해서, 감마 보정이 행하여지도록 되어 있다.
상세하게는, 전위 조정부(410)는 광투과율의 변화 범위를 균등하게 4분할하여 구획된 분할 범위의 최소값 및 최대값에 대응하는 인가전압의 범위로 아날로그 출력을 할 수 있도록, 전위(VH) 및 전위(VL)를 변화시키고 있다. 또한, 광투과율의 범위를 4분할한 것은, 전위 조정부(410)에 대응하는 디지털 신호가 상위 2비트이기 때문이다. 상위 n 비트가 전위 조정부(410)에 대응하면, 광투과율의 변화 범위를 2n분할하게 된다.
이렇게 해서, 공급되는 전위(VH) 및 전위(VL)가 결정되고, 대응하는 아날로그 출력(Vs)이 인가전압으로 된다.
또한, 아날로그 출력(Vs)은 디지털 신호의 상위 2비트가 증감하였을 때에 중복된 아날로그 출력(Vs)이 나타나지 않도록 하는 것이 바람직하다.
즉, 도 9에 도시한 바와 같이, 디지털 신호의 상위 2비트가 00일 때에는, 인가전압(아날로그 출력(Vs))은,
0≤ Vs ＜V1
이고, 디지털 신호의 상위 2비트가 01일 때에는,
V1≤ Vs ＜V2
이고, 디지털 신호의 상위 2비트가 10일 때에는,
V2≤ s ＜V3
이고, 디지털 신호의 상위 2비트가 11일 때에는,
V3≤Vs＜Vsmax
가 되는 것이 바람직하다. 이렇게 해서, 중복된 아날로그 출력(Vs)을 없애고, 액정 표시장치에 있어서의 적정한 단계 조정을 할 수 있다.
(제 6 실시예)
도 10은, 제 6 실시예에 관한 디지털-아날로그 변환회로를 나타내는 도면이다. 이 디지털-아날로그 변환회로(500)는, 제 1 실시예의 구동회로(50)에 있어서, 디지털-아날로그 변환회로(100)의 대신으로 사용할 수 있다.
디지털-아날로그 변환회로(500)는 가변 저항부(R51)가 스위치(T50 내지 T52) 로 구성되고, 가변 저항부(R52)가 스위치(T60 내지 T62)로 구성되는 점에서, 디지털-아날로그 변환회로(100)와 다르다. 이외의 구성은, 디지털-아날로그 변환회로(100)와 같기 때문에, 동일한 부호를 붙이고 설명을 생략한다.
스위치(T50 내지 T52)는, N 채널형의 MOS FET(전계효과 트랜지스터)로 구성되어 있고, 각각의 게이트가 래치 회로(B0 내지 B2)에 접속되어 있다. 또한, 스위치(T50 내지 T52)는, 소스·드레인간의 기생저항의 값이, 도 1의 저항(r10 내지 r12)의 저항값과 같도록 되어 있다. 즉,
T50 : 1Ω
T51 : 1／2Ω
T52 : 1／4Ω
으로 되어 있다.
따라서, 스위치(T50 내지 T52)는 도 1의 스위치(T10 내지 T12) 및 저항(r10 내지 r12)과 동등한 기능을 한다.
한편, 스위치(T60 내지 T62)는 P 채널형의 MOS FET(전계효과 트랜지스터)로 구성되어 있고, 각각의 게이트가 래치 회로(B0 내지 B2)에 접속되어 있다. 또한, 스위치(T60 내지 T62)는, 소스·드레인간의 기생저항의 값이, 도 1의 저항(r20 내지 r22)의 저항값과 같도록 되어 있다. 즉,
T60 : 1Ω
T61 : 1／2Ω
T62 : 1／4Ω
으로 되어 있다.
따라서, 스위치(T60 내지 T62)는 도 1의 스위치(T20 내지 T22) 및 저항(r20 내지 r22)과 동등한 기능을 한다.
또한, 스위치(T50 내지 T52 및 T60 내지 T62)에 있어서, 소스·드레인간의 기생저항의 값은, 전류통로(채널)의 폭 및 길이를 변화하는 것으로 조정할 수 있다. 즉, 채널 폭을 크게 하면 저항값이 작아지고, 채널 길이를 크게 하면 저항값이 커진다.
이렇게 해서, 본 실시예에서는, 가변 저항부(R51, R52)에 있어서, 별개의 부재로서 저항을 생략할 수 있다.

Claims (18)

  1. 복수 비트의 디지털 신호를 아날로그 출력으로 변환하는 디지털-아날로그 변환기에 있어서,
    고전위가 공급되는 고전위 배선과,
    저전위가 공급되는 저전위 배선과,
    상기 아날로그 출력의 전위를 얻는 출력 배선과,
    상기 고전위 배선과 상기 출력 배선의 사이에 설치되어 저항값이 변화 가능한 제 1 가변 저항 수단과,
    상기 출력 배선과 상기 저전위 배선의 사이에 설치되어 저항값이 변화 가능한 제 2 가변 저항 수단을 갖는 디지털-아날로그 변환기.
  2. 제 1 항에 있어서, 상기 제 1 및 제 2 가변 저항 수단의 저항값의 비는, 합계가 일정한 자연수이고, 상기 디지털 신호의 값이 최소 단위씩 증감하는 것에 따라서 1씩 변화하는 비부정수의 비로 나타낼 수 있는 디지털-아날로그 변환기.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 제 1 및 제 2 가변 저항 수단의 각각은, 상기 디지털 신호의 각 비트에 대응하여 병렬접속된 복수의 저항부를 포함하고,
    상기 각 저항부의 저항값은, 2진 하중된 비로, 최상위 비트에서 최하위 비트로 갈수록 커지는 디지털-아날로그 변환기.
  4. 제 3 항에 있어서, 상기 제 1 및 제 2 가변 저항 수단의 각각은, 상기 디지털 신호의 각 비트에 대응한 스위치를 포함하고,
    상기 스위치는, 상기 각 저항부의 전기적인 접속 및 절단을, 상기 제 1 및 제 2 가변 저항 수단에서의 동일 비트에 대응하여 온과 오프를 반전시켜 전환하는 디지털-아날로그 변환기.
  5. 제 4 항에 있어서, 상기 각 저항부는, 기생저항을 포함하는 스위칭 소자로 이루어진 디지털-아날로그 변환기.
  6. 제 5 항에 있어서, 상기 스위칭 소자는, 전계효과 트랜지스터이고, 상기 디지털 신호의 각 비트에 대응한 상기 제 1 및 제 2 가변 저항 수단에서의 N 채널형 및 P 채널형을 교대로 설치한 디지털-아날로그 변환기.
  7. 제 6 항에 있어서, 상기 전계효과 트랜지스터의 채널 폭 및 채널 길이는, 상기 디지털 신호의 각 비트에 대응하는 저항값을 얻을 수 있도록 형성되는 디지털-아날로그 변환기.
  8. 제 3 항에 있어서, 상기 제 1 및 제 2 가변 저항 수단의 한쪽은, 항상 전기적으로 도통하는 부가저항부를 갖고, 이 부가저항부의 저항값은, 최하위 비트에 대응하는 상기 저항부의 저항 값과 같은 디지털-아날로그 변환기.
  9. 제 1 항에 있어서, 상기 출력 배선을 일시적으로 상기 고전위 배선 또는 상기 저전위 배선의 어느 한쪽에 접속하여, 이 출력 배선의 전위를 일시적으로 상기 고전위 또는 상기 저전위로 설정하는 사전충전 스위치를 갖는 디지털-아날로그 변환기.
  10. 제 9 항에 있어서, 상기 고전위 및 상기 저전위중 적어도 어느 한쪽을 변화시키는 전위 조정 수단을 갖는 디지털-아날로그 변환기.
  11. 제 1 항에 기재한 디지털-아날로그 변환기와, 소망의 배선 패턴이 형성된 기판을 갖는 회로기판.
  12. 제 1 항에 기재한 디지털-아날로그 변환기를 갖는 전자기기.
  13. 복수 비트의 디지털 신호를 아날로그 출력으로 변환하는 디지털-아날로그 변환기로부터의 아날로그 출력에 따라서, 액정의 광투과율이 변할 수 있는 액정 표시 장치에 있어서,
    상기 디지털-아날로그 변환기는,
    고전위가 공급되는 고전위 배선과,
    저전위가 공급되는 저전위 배선과,
    상기 아날로그 출력의 전위를 얻는 출력 배선과,
    상기 고전위 배선과 상기 출력 배선과의 사이에 설치되어 저항값이 변화 가능한 제 1 가변 저항 수단과,
    상기 출력 배선과 상기 저전위 배선과의 사이에 설치되어 저항값이 변화 가능한 제 2 가변 저항 수단과,
    상기 고전위 및 상기 저전위의 양쪽을 변화시키는 전위 조정 수단을 갖고,
    상기 제 1 및 제 2 가변 저항 수단의 저항값의 비는, 합계가 일정한 자연수이고, 상기 디지털 신호의 값이 최소 단위씩 증감하는 것에 따라서 1씩 변화하는 비부정수의 비로 나타낼 수 있고,
    상기 제 1 및 제 2 가변 저항 수단의 각각은, 상기 디지털 신호의 각 비트 에 대응하여 병렬접속된 복수의 저항부를 포함하고,
    각 저항부의 저항값은, 2진 하중된 비로, 최상위 비트에서 최하위 비트로 갈수록 커지고,
    상기 제 1 및 제 2 가변 저항 수단의 각각은, 상기 디지털 신호의 각 비트 에 대응한 스위치를 포함하고,
    상기 스위치는, 상기 각 저항부의 전기적인 접속 및 절단을, 상기 제 1 및 제 2 가변 저항 수단에서의 동일 비트에 대응하여 온과 오프를 반전시켜 전환하고,
    상기 전위 조정 수단은, 상기 고전위 배선 및 상기 저전위 배선의 양쪽 전위를, 상기 광투과율의 변화 범위를 균등하게 분할하여 구획된 어느 분할 범위의 최소값 및 최대값에 대응하는 인가전압의 레벨로 변화시켜, 상기 최소값으로부터 상기 최대값까지의 범위내로, 상기 아날로그 출력이 얻어질 수 있도록 한 액정 표시 장치.
  14. 제 13 항에 있어서, 상기 각 저항부는, 기생저항을 포함하는 스위칭 소자로 이루어진 액정 표시 장치.
  15. 제 14 항에 있어서, 상기 스위칭 소자는, 전계효과 트랜지스터이고, 상기 디지털 신호의 각 비트에 대응한 상기 제 1 및 제 2 가변 저항 수단에서의 N 채널형 및 P 채널형을 교대로 설치한 액정 표시 장치.
  16. 제 15 항에 있어서, 상기 전계효과 트랜지스터의 채널 폭 및 채널 길이는, 상기 디지털 신호의 각 비트에 대응하는 저항값을 얻을 수 있도록 형성된 액정 표시 장치.
  17. 제 13 항 내지 제 16 항중 어느 한 항 있어서, 상기 전위 조정 수단은, 상기 디지털 신호에 대응하는 아날로그 출력이 상기 어느 분할 범위에 대응하는 가를 판단하여 상기 고전위 배선 및 상기 저전위 배선의 양 쪽의 전위를 결정하는 액정 표시 장치.
  18. 제 13 항 내지 제 17 항 중 어느 한 항에 있어서, 상기 제 1 및 제 2 가변 저항 수단의 한쪽은, 항상 전기적으로 도통하는 부가저항부를 갖고, 이 부가저항부의 저항값은, 최하위 비트에 대응하는 상기 저항부의 저항 값과 같은 액정 표시 장치.
KR1019980020335A 1997-06-02 1998-06-02 디지털-아날로그변환기와회로기판과전자기기및액정표시장치 KR100579537B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP15922097 1997-06-02
JP97-159220 1997-06-02
JP06000698A JP3812130B2 (ja) 1997-06-02 1998-03-11 デジタル−アナログ変換器、回路基板、電子機器及び液晶表示装置
JP98-60006 1998-03-11

Publications (2)

Publication Number Publication Date
KR19990006574A true KR19990006574A (ko) 1999-01-25
KR100579537B1 KR100579537B1 (ko) 2006-09-22

Family

ID=26401073

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980020335A KR100579537B1 (ko) 1997-06-02 1998-06-02 디지털-아날로그변환기와회로기판과전자기기및액정표시장치

Country Status (5)

Country Link
US (1) US6157334A (ko)
JP (1) JP3812130B2 (ko)
KR (1) KR100579537B1 (ko)
CN (1) CN1155935C (ko)
TW (1) TW507422B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100741891B1 (ko) * 2000-12-28 2007-07-23 엘지.필립스 엘시디 주식회사 액정표시장치의 구동회로
KR100742103B1 (ko) * 1999-05-17 2007-07-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 디지털/아날로그 변환 회로 및 반도체 장치

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4576648B2 (ja) * 1998-12-21 2010-11-10 ソニー株式会社 液晶表示装置
TW461180B (en) 1998-12-21 2001-10-21 Sony Corp Digital/analog converter circuit, level shift circuit, shift register utilizing level shift circuit, sampling latch circuit, latch circuit and liquid crystal display device incorporating the same
US6317069B1 (en) * 1999-05-06 2001-11-13 Texas Instruments Incorporated Digital-to-analog converter employing binary-weighted transistor array
JP4604299B2 (ja) * 2000-01-28 2011-01-05 ソニー株式会社 信号処理回路およびバイアス調整回路
JP3514719B2 (ja) * 2000-09-14 2004-03-31 シャープ株式会社 Ｄ／ａ変換回路およびそれを用いた画像表示装置
TW526465B (en) * 2001-04-27 2003-04-01 Toshiba Corp Display apparatus, digital/analog converting circuit and digital/analog converting method
US7023370B2 (en) * 2002-02-28 2006-04-04 Charles Douglas Murphy Shared parallel digital-to-analog conversion
GB2395383B (en) * 2002-11-06 2004-12-22 Toumaz Technology Ltd Vector dot product multipliers and digital to analogue converters
US20040196428A1 (en) * 2003-01-16 2004-10-07 Nano Loa, Inc. Liquid crystal display device
TWI283971B (en) * 2003-05-28 2007-07-11 Yamaha Corp D/A converter
CN100372234C (zh) * 2003-06-04 2008-02-27 友达光电股份有限公司 数字模拟转换器及其降低尖峰信号的方法
TWI250823B (en) * 2003-11-26 2006-03-01 Rohm Co Ltd D/A converter circuit, organic EL drive circuit and organic EL display device
US7321416B2 (en) * 2005-06-15 2008-01-22 Asml Netherlands B.V. Lithographic apparatus, device manufacturing method, device manufactured thereby, and controllable patterning device utilizing a spatial light modulator with distributed digital to analog conversion
US20070279541A1 (en) * 2005-06-29 2007-12-06 Nano Loa, Inc. Method of driving liquid crystal display device
US20070003709A1 (en) * 2005-06-29 2007-01-04 Nano Loa, Inc. Liquid crystal display device
US20070002267A1 (en) * 2005-06-29 2007-01-04 Nano Loa, Inc. Liquid crystal display device
JP4884891B2 (ja) * 2006-09-05 2012-02-29 株式会社リコー Ｄ／ａ変換器
JP4847257B2 (ja) * 2006-09-06 2011-12-28 株式会社リコー 高速ディジタルアナログコンバータおよび差動型高速出力アナログコンバータ
JP2009014971A (ja) * 2007-07-04 2009-01-22 Nec Electronics Corp 表示ドライバ回路
CN101399546B (zh) * 2007-09-26 2010-11-10 中芯国际集成电路制造(上海)有限公司 数模转换单元和电路
US8031517B2 (en) * 2008-07-30 2011-10-04 Samsung Electronics Co., Ltd. Memory device, memory system having the same, and programming method of a memory cell
JP5309117B2 (ja) * 2010-12-17 2013-10-09 株式会社ジャパンディスプレイ 立体表示装置
CN103529720B (zh) * 2013-09-26 2017-12-19 凯悦汽车大部件制造（张家口）有限公司 数字输入电路及使用其的车载控制器
CN104822197B (zh) * 2015-04-20 2018-07-24 南京矽力杰半导体技术有限公司 一种模拟调光控制方法、控制电路及应用其的led驱动电路
US20210125575A1 (en) * 2019-10-25 2021-04-29 Sharp Kabushiki Kaisha Display device and drive method thereof

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61170139A (ja) * 1985-01-24 1986-07-31 Nec Corp デイジタル／アナログ変換器
JPS61173524A (ja) * 1985-01-28 1986-08-05 Mitsubishi Electric Corp デジタル・アナログ変換器
US4701694A (en) * 1986-09-08 1987-10-20 Tektronix, Inc. Digitally selectable, multiple current source proportional to a reference current
JPH01147912A (ja) * 1987-12-03 1989-06-09 Nec Corp アナログ電圧生成回路
JPH05181436A (ja) * 1992-01-07 1993-07-23 Hitachi Ltd Ｘ駆動回路および液晶駆動装置
JPH05235772A (ja) * 1992-02-20 1993-09-10 Toshiba Corp 抵抗分圧方式デジタル・アナログ変換回路
JPH066229A (ja) * 1992-06-23 1994-01-14 Mitsubishi Electric Corp Ｄ／ａ変換器
US5614905A (en) * 1994-01-25 1997-03-25 Crane; Ronald C. High speed serial digital data to analog signal converter
US5808576A (en) * 1997-02-24 1998-09-15 Texas Instruments Incorporated Resistor string digital-to-analog converter

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100742103B1 (ko) * 1999-05-17 2007-07-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 디지털/아날로그 변환 회로 및 반도체 장치
KR100741891B1 (ko) * 2000-12-28 2007-07-23 엘지.필립스 엘시디 주식회사 액정표시장치의 구동회로

Also Published As

Publication number Publication date
KR100579537B1 (ko) 2006-09-22
TW507422B (en) 2002-10-21
CN1201969A (zh) 1998-12-16
US6157334A (en) 2000-12-05
CN1155935C (zh) 2004-06-30
JPH1155122A (ja) 1999-02-26
JP3812130B2 (ja) 2006-08-23

Similar Documents

Publication Publication Date Title
KR100579537B1 (ko) 디지털-아날로그변환기와회로기판과전자기기및액정표시장치
KR100297140B1 (ko) 저전력소비와 정밀한 전압출력을 갖는 액정 표시용 구동 회로
KR101421705B1 (ko) 구성요소가 감소된 디지탈-아날로그 디코더 및 이를 제조하는 방법
JP2659473B2 (ja) 表示パネル駆動回路
KR100237129B1 (ko) 매트릭스 액정 디스플레이 장치
US6028598A (en) Liquid crystal driving power supply circuit
US8089438B2 (en) Data line driver circuit for display panel and method of testing the same
KR100296003B1 (ko) 매트릭스형표시장치의구동용전압생성회로
KR0183487B1 (ko) 액정 표시 장치용 구동 회로
US6107857A (en) Level converting circuit
KR20000076676A (ko) 디스플레이 장치의 구동 회로
US6459395B1 (en) Digital-to-analog converter and display unit with such digital-to-analog converter
US7245283B2 (en) LCD source driving circuit having reduced structure including multiplexing-latch circuits
KR20030051209A (ko) 레벨 쉬프터를 갖는 쉬프트 레지스터
JP2006527390A (ja) アクティブマトリクスディスプレイ装置
JP4031897B2 (ja) 液晶表示装置
JP3711706B2 (ja) 分圧回路、ｄ／ａ変換器、回路基板、電子機器及び液晶表示装置
JP3573055B2 (ja) 表示体駆動装置、表示装置及び携帯電子機器
US6876254B2 (en) Dual amplifier circuit and TFT display driving circuit using the same
KR100597312B1 (ko) 액정표시장치용 저전력 소스 드라이버
KR20070070992A (ko) 소형 티에프티 구동 드라이버 아이시 제품의디지털-아날로그 컨버터
JPS6223924B2 (ko)
JPH02275989A (ja) 液晶マトリクス表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110421

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee