KR0172380B1 - 반도체 메모리장치의 데이터 출력버퍼 - Google Patents

Abstract

[청구범위에 기재된 발명이 속하는 기술분야]

반도체 메모리장치의 데이터 출력버퍼.

[발명이 해결하려고 하는 기술적 과제]

승압하는 데 걸리는 시간이 늦어 고속의 출력동작에 장애가 되는 문제 및 펌핑전압단자에서 부담하는 전력소모가 큰 문제를 해결하고자 함.

[발명의 해결방법의 요지]

데이터 비트를 입력하여 풀업 트랜지스터의 게이트단자를 미리 프리차아지하고 레벨시프터에서 최종적인 승압전압레벨을 만들어줌으로써 상기 펌핑전압발생기에서 부담하는 전력이 적어지고 이에 따라 승압전압레벨이 신속하게 얻어짐.

[발명의 중요한 용도]

고속으로 데이터 출력을 하는 반도체 메모리장치.

Description

반도체 메모리장치의 데이터 출력버퍼

제1도는 종래 기술에 따른 데이터 출력버퍼의 회로도.

제2도는 종래 기술에 따른 또 다른 데이터 출력버퍼의 회로도.

제3도는 본 발명의 실시예에 따른 데이터 출력버퍼의 회로도.

제4도는 제3도를 구성하는 데이터 출력용 펌핑전압발생기의 회로도.

제5도는 제3도에 있는 DOK노드의 전압변화파형도.

본 발명은 반도체 메모리장치에 관한 것으로, 특히 메모리셀에서 독출된 데이터정보를 칩외부로 전송하기 위한 데이터 출력버퍼에 관한 것이다.

현재의 메모리의 발전방향은 고집적화, 저전력화, 고속화되어 가고 있으며 시스템의 성능향상을 위해서 저전력화와 고속화의 중요성이 더욱 부각되고 있다. 엔모오스타입의 데이터 출력드라이버를 사용하는 메모리에서는 만족할만한 시간 내에 적정수준의 전압레벨을 확보한 출력데이터를 얻기 위하여 상기 엔모오스타입의 풀업 트랜지스터의 게이트노드(이하 DOK라고 함)의 전압을 상승시키는 부스팅회로가 도입되었다. 따라서 종래 회로에서 상기 DOK노드를 부스팅하는 시간만큼의 스피드손실이 발생하게 되고 저전원전압으로 갈수록 부스팅전압이 낮아지게 되어 만족할 만한 전압레벨을 확보한 출력데이터를 얻기도 힘들어지게 된다. 또한 데이터 천이가 고속으로 이루어지는 현재의 고속동작용 반도체 메모리에서 적정 부스팅전압을 얻기 위하여 요구되는 프리차아지시간 및 부스팅시간이 짧아지게 되어 부스팅효울이 떨어지게 되는 단점이 발생하게 된다. 또 상기 메모리장치가 고속화될수록 모오스 캐패시터의 물리적인 한계에 접근하게 되면 상기 모오스 캐패시터의 크기가 줄어든것처럼 보이게 되어 부스팅효과를 충분히 살리지 못하게 된다. 그리고 부스팅에 의하여 상기 DOK노드를 0볼트에서 전원전압 VCC레벨이상의 전압으로 승압시키는 방법을 사용함으로써 전력소모가 커지는 문제점을 갖게 된다.

제1도는 종래에 사용된 데이터 출력버퍼의 회로구성을 보여주는 회로도이다.

제1도를 참조하면, 데이터 비트 DB는 인버터(12)의 입력단 및 인버터(22)의 입력단에 공통으로 접속된다. 상기 인버터(12)의 출력단은 인버터(14)의 입력단과 피모오스 트랜지스터(20)의 게이트에 공통으로 접속된다. 상기 인버터(14)의 출력단은 캐패시터(16)의 입력단에 접속된다. 엔모오스 트랜지스터(18)는 게이트와 드레인이 전원전압단자 VCC에 다이오드 접속되고 소오스가 상기 피모오스 트랜지스터(20)의 소오스와 접속된다. 상기 엔모오스 트랜지스터(18)와 피모오스 트랜지스터(20)사이의 노드 N4에는 상기 캐패시터(16)의 출력단이 접속된다. 상기 인버터(22)의 출력단은 엔모오스 트랜지스터(24)의 게이트와 접속된다. 상기 피모오스 트랜지스터(20)의 드레인은 상기 엔모오스 트랜지스터(24)의 드레인과 접속되고 상기 엔모오스 트랜지스터(24)의 소오스는 접지전압단자 VSS에 접속된다. 상기 피모오스 트랜지스터(20)와 엔모오스 트랜지스터(24)사이의 노드 N5는 풀업 트랜지스터, 예컨대 엔모오스 트랜지스터(26)의 게이트에 접속되고 상기 엔모오스 트랜지스터(26)는 드레인이 전원전압단자 VCC에 접속되고 소오스가 풀다운 트랜지스터, 예컨대 엔모오스 트랜지스터(32)의 드레인과 접속된다. 반전데이터비트 DB는 인버터(28)의 입력단과 접속되고 상기 인버터(28)의 출력단은 인버터(30)의 입력단과 접속된다. 상기 인버터(30)의 출력단은 엔모오스 트랜지스터(32)의 게이트와 접속된다. 상기 엔모오스 트랜지스터들(26, 32)사이의 노드 N6은 출력라인 OUT와 접속된다.

이어서 종래 기술에 의한 데이터 출력버퍼의 동작이 설명된다.

상기 데이터 출력버퍼의 초기상태에서 노드 N4의 전압레벨은 다이오드접속된 엔모오스 트랜지스터(18)의 채널을 통과하는 전원전압 VCC에 의하여 VCC-Vtn(여기서 Vtn은 엔모오스 트랜지스터의 드레시홀드 전압이다.)레벨로 프리차아지된다. 이 상태에서 데이터 비트 DB가 '하이'상태로 입력되면, 상기 노드 N3은 캐패시터(16)의 커플링작동에 의하여 소정의 전압레벨로 부스팅(boosting)된다. 또 상기 데이터 비트 DB는 인버터(22)를 통하여 반전된 신호가 출력되므로 엔모오스 트랜지스터(24)는 비도통된다. 한편 반전데이터비트 DB는 인버터들(28, 30)을 경유하여 '로우'상태가 되므로 풀다운 트랜지스터(32)는 비도통된다. 이에 따라 상기 풀업 트랜지스터(26)는 도통되고 상기 풀다운 트랜지스터(32)는 비도통된다. 동시에 상기 풀업 트랜지스터(26)의 게이트에는 승압된 전압레벨이 전달되므로 충분히 도통된다. 이러한 과정을 거쳐 상기 출력라인 OUT으로는 상기 풀업 트랜지스터(26)의 드레인과 접속된 전원전압 VCC가 충분히 출력된다.

그런데 상기와 같은 종래의 데이터 출력버퍼는 하기의 문제점을 갖는다. 즉, 상기 데이터 출력버퍼를 구성하는 캐패시터의 작동으로 인한 승압동작에 따라 시간지연이 발생된다. 이는 데이터 출력버퍼의 고속동작을 저해하게 된다. 또 저전원전압레벨에서 희망하는 전압레벨로 부스팅이 되지 않으므로 상기 데이터 출력버퍼는 저전원전압레벨에서 오동작의 개연성이 발생된다. 이와 함께 상기 데이터 출력버퍼에서는 데이터의 출력동작시 구동전압을 승압하여 사용하므로 전력소비가 심하다.

제2도는 종래의 다른 실시예를 나타내는 데이터 출력버퍼의 회로도이다.

제2도를 참조하면, 데이터 비트 DB는 레벨시프터(50)의 입력단과 접속된다. 상기 레벨시프터(50)는 공지의 구성이므로 더 이상의 설명은 생략한다. 상기 레벨시프터(50)의 출력단은 풀업 트랜지스터의 게이트와 접속된다. 반전데이터비트 DB는 인버터(52)의 입력단과 접속되고 상기 인버터(52)의 출력단은 인버터(54)의 입력단과 접속된다. 풀업 트랜지스터(56)는 드레인이 전원전압단자 VCC에 접속되고 소오스가 풀다운 트랜지스터(58)의 드레인과 접속된다. 상기 풀다운 트랜지스터(58)의 소오스는 접지전압단자 VSS와 접속된다. 상기 풀다운 트랜지스터(58)의 게이트는 상기 인버터(54)의 출력단과 접속된다. 상기 풀업 트랜지스터(56)와 풀다운 트랜지스터(58)사이의 노드 N7에는 출력라인 OUT이 접속된다.

이어서 상기 제2도로 도시한 데이터 출력버퍼의 동작이 설명된다.

데이터 비트 DB가 '하이'인 경우 상기 레벨시프터(50)에서는 동위상의 승압된 전압이 출력되고 이러한 레벨시프터(50)의 출력은 풀업 트랜지스터(56)의 게이트로 전달된다. 또 반전데이터비트 DB는 '로우'이므로 인버터들(52, 54)을 경유하여 소정시간 지연된 후 풀다운 트랜지스터(58)의 게이트로 출력된다. 이에 따라 풀업 트랜지스터(56)는 충분히 도통되고 상기 풀다운 트랜지스터(58)는 비도통된다. 이러한 과정을 통하여 출력라인 OUT로 전원전압 VCC가 충분히 출력된다. 상기에서 레벨시프터(50)의 동작은 공지의 사항이고 입력신호와 동위상의 승압된 전압레벨이 출력된다.

상기 제2도와 같은 데이터 출력버퍼에서는 프리부스팅하므로 데이터 출력버퍼의 데이터 비트의 출력동작은 고속으로 수행된다. 그러나 풀업 트랜지스터(56)의 게이트로 전달되는 전압레벨이 0볼트에서 VPP전압레벨로 전압변환이 일어나고 데이터천이시 상기 VPP레벨은 방전되므로 전력소비가 심하다. 또 고속동작화될수록 데이터의 천이가 빠라져 펌핑전압의 공급이 고속으로 수행되어야 하는데 상기 풀업 트랜지스터(56)의 게이트단자를 프리차아지하는 시간 및 부스팅시간등이 부족하게 된다.

따라서 본 발명의 목적은 펌핑효율이 높은 데이터 출력버퍼를 제공하는데 있다.

본 발명의 또 다른 목적은 전력소비를 줄인 데이터 출력버퍼를 제공하는데 있다.

본 발명의 또 다른 목적은 반도체 메모리장치의 고속동작에 유리한 데이터 출력버퍼를 제공하는데 있다.

상기 본 발명의 목적들을 달성하기 위하여 본 발명에 따라, 풀업 트랜지스터와 풀다운 트랜지스터로 구성되는 출력드라이버를 구비하는 반도체 메모리장치의 데이터 출력버퍼는, 데이터 비트와 상기 풀업 트랜지스터의 게이트단자사이에 접속되고 펌핑전압을 수신하여 상기 게이트단자에 상기 전원전압레벨보다 높은 승압된 전압레벨을 공급하기 위한 레벨시프터와, 내부클럭신호에 응답하여 펌핑동작을 위한 구동신호를 발생하는 클럭분주기와, 상기 클럭분주기의 상기 구동신호에 응답하여 상기 펌핑전압을 발생하고 그 전압을 상기 레벨시프터에 인가하는 펌핑전압발생기와, 상기 풀업 트랜지스터의 게이트단자를 고속으로 프리차아지하여 상기 펌핑전압의 펌핑부담을 줄이기 위해, 상기 데이터 비트의 레벨천이에 응답하여 전원전압레벨을 상기 게이트단자에 제공하는 프리차아지부를 구비함을 특징으로 한다.

이하 첨부된 도면을 이용하여 본 발명의 바람직한 실시예를 설명한다.

제3도는 본 발명의 실시예에 따른 데이터 출력버퍼의 회로도이다.

제3도를 참조하면, 데이터 비트 DB는 레벨시프터(100)의 입력단과 접속된다. 상기 레벨시프터(100)의 출력단 DOK는 풀업 트랜지스터 예컨대, 엔모오스 트랜지스터(118)의 게이트와 접속된다. 상기 레벨시프터(100)의 출력단과 엔모오스 트랜지스터(118)의 게이트 사이의 일단에는 드레인이 전원전압단자 VCC와 접속되고 데이터 비트 DB가 게이트와 접속된 엔모오스 트랜지스터(112)의 소오스가 접속된다. 반전데이터 비트 DB는 인버터(114)의 입력단과 접속되고 상기 인버터(114)의 출력단은 인버터(116)의 입력단과 접속된다. 상기 인버터(116)의 출력단은 풀다운 트랜지스터 예컨대 엔모오스 트랜지스터(120)의 게이트와 접속되고 상기 풀다운 트랜지스터(120)의 드레인은 상기 풀업 트랜지스터(118)의 소오스와 접속된다. 상기 풀업 트랜지스터(118)의 드레인은 전원전압단자 VCC와 접속되고 상기 풀다운 트랜지스터(120)의 소오스는 접지전압단자 VSS와 접속된다. 상기 풀업 트랜지스터(118)의 소오스와 상기 풀다운 트랜지스터(120)의 드레인사이의 노드에는 출력라인 OUT가 접속된다. 상기 레벨시프터(100)의 구동전압단자로 공급되는 펌핑전압 VPP는 펌핑전압발생기(70)의 출력단에서 출력되고 상기 펌핑전압발생기(70)의 입력단에는 내부클럭신호 CLK를 입력하는 클럭분주기(80)의 출력단이 접속된다.

상기 클럭분주기(80)와 펌핑전압발생기(70)의 회로도는 당분야에 널리 알려져 있는데, 여기서 상기 펌핑전압발생기(70)의 회로도는 제4도에 나타내었다.

제4도를 참조하면, 클럭분주기의 출력단은 인버터(92)와 인버터(98)의 입력단과 공통으로 접속된다. 상기 인버터(98)의 출력단은 인버터(96)의 입력단과 접속되고 상기 인버터들(92, 96)의 출력단은 캐패시터(90, 94)의 입력단들과 각각 접속된다. 엔모오스 트랜지스터(82)는 전원전압단자 VCC에 다이오드접속되고 상기 엔모오스 트랜지스터(82)의 소오스는 상기 캐패시터(90)의 출력단과 접속되는 동시에 엔모오스 트랜지스터(86)의 드레인 및 게이트와 공통으로 접속된다. 엔모오스 트랜지스터(84는) 전원전압단자 VCC와 다이오드접속되고 상기 엔모오스 트랜지스터(84)의 소오스는 상기 캐패시터(94)의 출력단과 접속되는 동시에 엔모오스 트랜지스터(88)의 드레인 및 게이트와 공통으로 접속된다. 상기 엔모오스 트랜지스터(86)의 소오스와 엔모오스 트랜지스터(88)의 드레인은 접속되고 상기 엔모오스 트랜지스터(88)의 소오스에서는 상기 제3도에 나타난 레벨시프터의 구동전압인 펌핑전압 VPP가 출력된다.

이어서 제4도로 도시한 회로의 동작이 설명된다. 초기상태에서 노드 N10과 노드 N11은 각각 VCC-Vtn레벨로 프리차아지된다. 이 상태에서 클럭분주기가 '하이'출력을 하는 경우 인버터(92)의 출력단과 인버터(96)의 출력단은 각각 '로우'와 '하이'레벨로 변환한다. 이에 따라 노드 N10은 전압강하를 일으키고 노드 N11의 전압은 상기 캐패시터(94)의 커플링작동에 의하여 소정의 전압레벨로 부스팅된다. 이는 곧 펌핑전압 VPP가 되고 제3도에 도시한 레벨시프터의 구동전압이 된다.

이상에서 서술한 바와 같이 상기 제3도의 회로에서 상기 제2도로 도시한 회로와 다른 점은 노드 DOK의 전압을 승압전압레벨로 부스팅하는데 이용하는 전압을 펌핑전압 VPP를 전적으로 사용하지 않고 소정의 전압레벨로 프리차아지함으로써 펌핑전압단자에서 공급되는 펌핑전압의 부담을 줄였다는데 그 특징이 있다. 나머지 회로동작은 제2도와 동일하다. 즉, 상기 제3도에서 풀업 트랜지스터(118)의 게이트단자 DOK는 드레인이 전원전압단자 VCC와 접속된 엔모오스 트랜지스터(112)의 채널을 통과하여 전달되는 전원전압에 의하여 소정의 전압레벨로 프리차아지 된다. 따라서 노드 DOK의 전압레벨은 0볼트에서 VPP전압레벨로 스윙하지 않고 소정의 프리차아지전압레벨(VCC-Vtn레벨이다)에서 VPP레벨로 변하게 되어 펌핑전압발생기에서 전달되는 전하의 양이 적어지므로 고속으로 노드 DOK를 원하는 전압레벨로 승압할 수 있게 된다. 이에 대한 사항이 제5도에 나타나 있다. 제5도의 구간 A가 프리차아지수단에서 노드 DOK의 전압레벨을 프리차아지하며 구간 B는 레벨시프터에서 노드 DOK의 전압레벨을 결정짓는 사항이 잘나타나 있다.

반도체 메모리장치가 고속동작화될수록 데이터 천이가 빨라지는데 이에 따라 부스팅회로의 주기가 빨라지게 되어 부스팅회로의 주기가 빨라지게 되어 부스팅회로에서 적정한 부스팅전압을 얻기 위해서 요구되는 프리차아지시간이 부족한 문제가 상기 프리차아지수단인 엔모오스 트랜지스터(112)를 통하여 전달되는 전원전압 VCC에 의해 해결된다. 상기 클럭분주기는 로우어드레스 스트로브신호나 컬럼어드레스 스트로브신호와 같은 외부제어신호에 동기되는 내부클럭 CLK를 입력으로 하여 최소한 이와 같거나 작은 주파수의 신호를 생성하게 된다. 본 발명에서는 상기 내부발생신호 CLK의 주파수를 2분주시키는 것으로 설정하는 경우에 대하여 설명한다. 이에 따라 상기 제3도의 노드 DOK가 2번 구동되면 펌핑전압발생기가 1번 구동된다. 예컨대 데이터의 출력이 10나노초 주기로 발생하면 종전에는 10나노초주기로 발생하면 종전에는 10나노초 주기로 VPP발생기가 동작하였으나 본 발명은 10나노초 주기로 데이터의 출력이 수행되더라도 데이터 출력버퍼용 VPP발생기는 20나노초 주기로 구동되는 방법을 적용하여 부스팅회로에서 적정한 부스팅전압을 얻기 위하여 요구되어지는 프리차아지시간, 부스팅시간등을 보장할 수 있게 된다. 이러한 회로는 전원전압레벨이 낮은 저전원전압레벨에서도 안정된 출력동작이 보장된다.

Claims (2)

1. 풀업 트랜지스터와 풀다운 트랜지스터로 구성되는 출력드라이버를 구비하는 반도체 메모리장치의 데이터 출력버퍼에 있어서, 데이터 비트와 상기 풀업 트랜지스터의 게이트단자사이에 접속되고 펌핑전압을 수신하여 상기 게이트단자에 상기 전원전압레벨보다 높은 승압된 전압레벨을 공급하기 위한 레벨시프터와, 내부클럭신호에 응답하여 펌핑동작을 위한 구동신호를 발생하는 클럭분주기와, 상기 클럭분주기의 상기 구동신호에 응답하여 상기 펌핑전압을 발생하고 그 전압을 상기 레벨시프터에 인가하는 펌핑전압발생기와, 상기 풀업 트랜지스터의 게이트단자를 고속으로 프리차아지하여 상기 펌핑전압의 펌핑부담을 줄이기 위해, 상기 데이터 비트의 레벨천이에 응답하여 전원전압레벨을 상기 게이트단자에 제공하는 프리차아지부를 구비함을 특징으로 하는 반도체 메모리장치의 데이터 출력버퍼.
2. 제1항에 있어서, 상기 클럭분주기가 상기 내부클럭신호의 주파수의 반에 해당되는 주파수를 갖는 클럭신호를 발생함을 특징으로 하는 반도체 메모리장치의 데이터 출력버퍼.