JP6781301B1 - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP6781301B1 JP6781301B1 JP2019111694A JP2019111694A JP6781301B1 JP 6781301 B1 JP6781301 B1 JP 6781301B1 JP 2019111694 A JP2019111694 A JP 2019111694A JP 2019111694 A JP2019111694 A JP 2019111694A JP 6781301 B1 JP6781301 B1 JP 6781301B1
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- charging
- circuit
- generation circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/24—Bit-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/18—Bit line organisation; Bit line lay-out
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
Description
ビット線の次の充電期間に、前記内部電源電圧から生成された前記第1の駆動能力よりも大きな第2の駆動能力を有する充電電圧で前記ビット線を充電する。ある実施態様では、前記次の充電期間に、第1の駆動能力の充電電圧と第2の駆動能力の充電電圧で前記ビット線を充電する。
1.電圧V1の駆動回路/仮想電源VIRPWRの駆動回路は、外部電源供給EXVDDを必要としない。
2.電圧V1の駆動回路/仮想電源VIRPWRの駆動回路に供給される電圧は、内部電源電圧INTVDDと異なる専用のレギュレータにより発生された内部電源電圧VDD_V1である。
3.電圧V1の駆動回路/仮想電源VIRPWRの駆動回路は、駆動能力を切替え可能な制御ユニット/機能を有する。
4.電圧V1の駆動回路/仮想電源VIRPWRの駆動回路は、ビット線をチャージするとき、最初に弱い駆動能力でチャージし、その後、強い駆動能力のチャージに切替えられる。
110:INTVDD生成回路
120:VDD_V1生成回路
130:V1_駆動回路
132、134、136:インバータ
138:駆動制御回路
Q1、Q2、PU1、PU2:プルアップトランジスタ
Q3、PD:プルダウントランジスタ
W_V1:弱い駆動能力の電圧
W_V1:強い駆動能力の電圧
Claims (13)
- 外部電源電圧を用いて第1の内部電源電圧を生成する第1の回路と、
前記第1の内部電源電圧を用いてビット線を充電するための充電電圧を出力ノードに生成する第2の回路とを含み、
前記第2の回路は、第1の駆動能力を有する充電電圧を生成する第1の生成回路と、
前記第1の駆動能力よりも高い第2の駆動能力を有する充電電圧を生成する第2の生成回路と、
前記第1および第2の生成回路による充電電圧の生成を制御する制御手段とを含む、電圧生成回路。 - 前記制御手段は、ビット線の最初の充電期間に前記第1の生成回路により第1の駆動能力を有する充電電圧を生成させ、ビット線の次の充電期間に前記第2の生成回路により第2の駆動能力を有する充電電圧を生成させる、請求項1に記載の電圧生成回路。
- 前記制御手段は、前記次の充電期間に前記第1および第2の生成回路により第1の駆動能力を有する充電電圧と第2の駆動能力を有する充電電圧を生成させる、請求項2に記載の電圧生成回路。
- 電圧生成回路はさらに、前記第1の回路とは独立して、外部電源電圧を用いて第2の内部電源電圧を生成する第3の回路を含み、当該第3の回路は、前記第2の内部電源電圧をビット線の充電とは異なる他の回路に供給する、請求項1に記載の電圧生成回路。
- 前記第1の生成回路は、第1の内部電源電圧と前記出力ノードとの間に第1のプルアップトランジスタを含み、前記第2の生成回路は、第1の内部電源電圧と前記出力ノードとの間に第2のプルアップトランジスタを含み、第2のプルアップトランジスタのW/L比は第1のプルアップトランジスタのW/L比よりも大きい、請求項1ないし4いずれか1つに記載の電圧生成回路。
- 第1のプルアップトランジスタのゲート長は、第2のプルアップトランジスタのゲート長に等しい、請求項5に記載の電圧生成回路。
- 前記第2の回路はさらに、第1および第2のプルアップトランジスタに直列に接続されたプルダウントランジスタを含み、
前記制御手段は、第1および第2のプルアップトランジスタおよびプルダウントランジスタを駆動するための駆動制御信号を出力する、請求項5に記載の電圧生成回路。 - 前記制御手段は、トリミングコードに基づき第1の駆動能力を有する充電電圧と第2の駆動能力を有する充電電圧との間のレシオを調整する、請求項1に記載の電圧生成回路。
- 前記トリミングコードは、少なくとも製造プロセスの変動に基づき設定される、請求項8に記載の電圧生成回路。
- 前記第2の回路で生成された充電電圧は、内部電源電圧で動作されるトランジスタを介してページバッファ/センス回路に供給される、請求項1ないし9いずれか1つに記載の電圧生成回路。
- 請求項1ないし10いずれか1つに記載の電圧生成回路と、当該電圧生成回路に接続されたページバッファ/センス回路とを含み、前記第2の回路は、ページバッファ/センス回路の周囲に配置される、半導体記憶装置。
- 半導体記憶装置におけるビット線を充電する方法であって、
外部電源電圧からビット線の充電にのみ使用される内部電源電圧を生成し、
ビット線の最初の充電期間に、前記内部電源電圧から生成された第1の駆動能力を有する充電電圧で前記ビット線を充電し、
ビット線の次の充電期間に、前記内部電源電圧から生成された前記第1の駆動能力よりも大きな第2の駆動能力を有する充電電圧で前記ビット線を充電する、方法。 - 前記次の充電期間に、第1の駆動能力の充電電圧と第2の駆動能力の充電電圧で前記ビット線を充電する、請求項12に記載の方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019111694A JP6781301B1 (ja) | 2019-06-17 | 2019-06-17 | 半導体記憶装置 |
TW109115748A TWI750655B (zh) | 2019-06-17 | 2020-05-12 | 電壓生成電路、半導體儲存裝置及其位元線充電方法 |
US16/882,754 US11170828B2 (en) | 2019-06-17 | 2020-05-26 | Voltage generating circuit, semiconductor storage device and bit line charging method thereof |
CN202010456375.4A CN112102869B (zh) | 2019-06-17 | 2020-05-26 | 电压生成电路、半导体存储装置及其位线充电方法 |
KR1020200072706A KR20200144495A (ko) | 2019-06-17 | 2020-06-16 | 전압 발생 회로, 반도체 스토리지 디바이스 및 그 비트 라인 충전 방법 |
KR1020220006463A KR20220012392A (ko) | 2019-06-17 | 2022-01-17 | 전압 발생 회로, 반도체 스토리지 디바이스 및 그 비트 라인 충전 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019111694A JP6781301B1 (ja) | 2019-06-17 | 2019-06-17 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6781301B1 true JP6781301B1 (ja) | 2020-11-04 |
JP2020205129A JP2020205129A (ja) | 2020-12-24 |
Family
ID=73022500
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019111694A Active JP6781301B1 (ja) | 2019-06-17 | 2019-06-17 | 半導体記憶装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US11170828B2 (ja) |
JP (1) | JP6781301B1 (ja) |
KR (2) | KR20200144495A (ja) |
CN (1) | CN112102869B (ja) |
TW (1) | TWI750655B (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7078663B2 (ja) * | 2020-04-03 | 2022-05-31 | ウィンボンド エレクトロニクス コーポレーション | 半導体記憶装置 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS544404A (en) | 1977-06-14 | 1979-01-13 | Kajima Corp | Device of executing tilt reverse pile |
JPS61239493A (ja) * | 1985-04-05 | 1986-10-24 | Fujitsu Ltd | 半導体記憶装置 |
JP3510335B2 (ja) * | 1994-07-18 | 2004-03-29 | 株式会社ルネサステクノロジ | 半導体記憶装置、内部電源電圧発生回路、内部高電圧発生回路、中間電圧発生回路、定電流源、および基準電圧発生回路 |
KR0172380B1 (ko) * | 1995-06-17 | 1999-03-30 | 김광호 | 반도체 메모리장치의 데이터 출력버퍼 |
JPH11176177A (ja) * | 1997-12-12 | 1999-07-02 | Toshiba Corp | 不揮発性半導体記憶装置 |
US6075733A (en) | 1998-11-23 | 2000-06-13 | Lsi Logic Corporation | Technique for reducing peak current in memory operation |
JP2001307487A (ja) * | 2000-02-14 | 2001-11-02 | Mitsubishi Electric Corp | 半導体装置 |
JP4043703B2 (ja) * | 2000-09-04 | 2008-02-06 | 株式会社ルネサステクノロジ | 半導体装置、マイクロコンピュータ、及びフラッシュメモリ |
US6480419B2 (en) * | 2001-02-22 | 2002-11-12 | Samsung Electronics Co., Ltd. | Bit line setup and discharge circuit for programming non-volatile memory |
KR100476930B1 (ko) | 2002-09-04 | 2005-03-16 | 삼성전자주식회사 | 피이크전류를 줄이는 플래쉬메모리 |
JP2006134401A (ja) * | 2004-11-04 | 2006-05-25 | Winbond Electron Corp | 低消費電力記憶装置 |
JP4649260B2 (ja) * | 2005-04-13 | 2011-03-09 | パナソニック株式会社 | 半導体記憶装置 |
US7480183B2 (en) * | 2006-07-05 | 2009-01-20 | Panasonic Corporation | Semiconductor memory device, and read method and read circuit for the same |
KR100920834B1 (ko) * | 2007-12-13 | 2009-10-08 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 비트라인 프리차지 전압 드라이버 |
JP2009151886A (ja) * | 2007-12-21 | 2009-07-09 | Toshiba Corp | 半導体記憶装置 |
JP2011138569A (ja) * | 2009-12-25 | 2011-07-14 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2011176177A (ja) | 2010-02-25 | 2011-09-08 | Hitachi Kokusai Electric Inc | 半導体デバイスの製造方法、半導体デバイスおよび基板処理装置 |
CN102789802B (zh) | 2011-05-17 | 2014-11-05 | 旺宏电子股份有限公司 | 具有二阶段位线预充电的存储装置、偏压电路及感测方法 |
JP5631436B2 (ja) * | 2013-04-09 | 2014-11-26 | ウィンボンド エレクトロニクス コーポレーション | 半導体記憶装置 |
JP6164713B1 (ja) | 2016-08-24 | 2017-07-19 | ウィンボンド エレクトロニクス コーポレーション | 半導体記憶装置 |
US9886988B1 (en) | 2016-11-23 | 2018-02-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Memory cell having a reduced peak wake-up current |
CN109411001B (zh) * | 2017-08-15 | 2021-07-06 | 华邦电子股份有限公司 | 快闪存储器存储装置及其读取方法 |
-
2019
- 2019-06-17 JP JP2019111694A patent/JP6781301B1/ja active Active
-
2020
- 2020-05-12 TW TW109115748A patent/TWI750655B/zh active
- 2020-05-26 CN CN202010456375.4A patent/CN112102869B/zh active Active
- 2020-05-26 US US16/882,754 patent/US11170828B2/en active Active
- 2020-06-16 KR KR1020200072706A patent/KR20200144495A/ko active Application Filing
-
2022
- 2022-01-17 KR KR1020220006463A patent/KR20220012392A/ko not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
US11170828B2 (en) | 2021-11-09 |
US20200395054A1 (en) | 2020-12-17 |
KR20220012392A (ko) | 2022-02-03 |
CN112102869B (zh) | 2023-06-06 |
KR20200144495A (ko) | 2020-12-29 |
TWI750655B (zh) | 2021-12-21 |
CN112102869A (zh) | 2020-12-18 |
TW202101462A (zh) | 2021-01-01 |
JP2020205129A (ja) | 2020-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100277136B1 (ko) | 드레인 파워서플라이 | |
JP5026058B2 (ja) | スイッチング動作速度を増加させるブースト回路を含む高電圧スイッチ回路およびこれを含むフラッシュメモリ装置 | |
US5056062A (en) | Method of operating an eprom including delaying and boosting steps | |
TWI737314B (zh) | 半導體存儲裝置及編程方法 | |
US10659050B2 (en) | Level shifter and semiconductor device | |
KR101815657B1 (ko) | 반도체 장치 및 그 출력 회로 | |
JP2007265594A (ja) | センシングノード用プリチャージ電圧を選択的に変更する機能を有するフラッシュメモリ装置及びその読出し動作方法 | |
US11315612B2 (en) | Semiconductor storing apparatus and pre-charge method | |
KR20130031483A (ko) | 불휘발성 메모리 장치 | |
US7969200B2 (en) | Decoder circuit | |
TW201946059A (zh) | 半導體記憶體裝置 | |
JP6781301B1 (ja) | 半導体記憶装置 | |
JPH07153288A (ja) | 分散型負ゲート電源 | |
US9293181B2 (en) | Block selection circuit and semiconductor device having the same | |
JP4693375B2 (ja) | 半導体記憶装置 | |
JP2011065708A (ja) | 不揮発性半導体記憶装置 | |
US6333667B2 (en) | Antifuse programming circuit | |
KR20110073918A (ko) | 센싱 전압을 제어하는 비휘발성 반도체 집적 회로 | |
CN102456385A (zh) | 半导体装置中控制输出电压斜度的电压驱动电路 | |
JPH04328391A (ja) | 半導体記憶装置 | |
TWI727809B (zh) | 半導體存儲裝置及預充電方法 | |
CN113782083B (zh) | 半导体存储装置及预充电方法 | |
US7145803B2 (en) | Semiconductor memory device | |
US20130162302A1 (en) | Semiconductor device having data output circuit in which slew rate thereof is adjustable | |
KR20170074406A (ko) | 신호 전달 회로 및 이를 포함하는 히트 신호 생성회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190617 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200826 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201001 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201013 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201015 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6781301 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |