KR0171919B1 - 노광마스크 - Google Patents

노광마스크

Info

Publication number
KR0171919B1
KR0171919B1 KR1019940004736A KR19940004736A KR0171919B1 KR 0171919 B1 KR0171919 B1 KR 0171919B1 KR 1019940004736 A KR1019940004736 A KR 1019940004736A KR 19940004736 A KR19940004736 A KR 19940004736A KR 0171919 B1 KR0171919 B1 KR 0171919B1
Authority
KR
South Korea
Prior art keywords
pattern
exposure mask
shifter
chromium
forming
Prior art date
Application number
KR1019940004736A
Other languages
English (en)
Other versions
KR950027927A (ko
Inventor
황준
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019940004736A priority Critical patent/KR0171919B1/ko
Priority to DE19508746A priority patent/DE19508746B4/de
Priority to CN95102281A priority patent/CN1095093C/zh
Priority to US08/402,633 priority patent/US5563010A/en
Priority to JP5240895A priority patent/JP2796068B2/ja
Publication of KR950027927A publication Critical patent/KR950027927A/ko
Application granted granted Critical
Publication of KR0171919B1 publication Critical patent/KR0171919B1/ko

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은 노광마스크 형성방법에 관한 것으로, 석영기판 상부에 감광막 패턴을 형성하기 위한 크롬패턴을 형성한 후, 상기 감광막패턴이 높은 단차를 갖는 부위 또는 상기 감광막패턴의 하부에 금속층이 형성되어있어 빛을 전사할 시 많은 난반사를 발생하는 부위에 해당하는 석영기판의 상부에 쉬프터를 형성하여 노광마스크를 제작함으로써, 종래에 단차가 높은 부분이나 고반사율을 갖는 부분과 접할 시 넥킹 현상을 방지하여 반도체소자를 집적화시키고 소자의 생산성 및 신뢰성을 향상시키는 기술이다.

Description

노광마스크
제1a도는 종래 기술에 따른 노광마스크의 평면도.
제1b도는 제1a도의 노광마스크를 사용하여 감광막패턴을 형성한 상태에서 선 I-I에 따른 단면도.
제2a도는 종래 기술에 따른 게이트 패턴닝용 노광마스크의 평면도.
제2b도는 제2a도의 노광마스크를 사용하여 금속배선이 형성된 상태의 이아웃도.
제3a도는 본 발명에 따른 노광마스크의 레이아웃도.
제3b도는 제3a도의 노광마스크를 사용하여 감광막패턴을 형성한 상태에서 선 II-II에 따른 단면도.
제4a도는 하부 게이트와 제3a도의 노광마스크와의 관계를 설명하기 위한 개략도.
제4b도는 제3a도의 노광마스크를 사용하여 금속배선이 형성된 상태의 레이아웃도.
* 도면의 주요부분에 대한 부호의 설명
1,3,16 : 크롬패턴 5 : 필드산화막
7,24 : 게이트전극 11,11' : 감광막패턴
9 : 산화막 10 : 절연막
13,23 : 금속배선 15,17 : 쉬프터
50 : 반도체기판 100 : 석영기판
본 발명은 노광마스크 형성방법에 관한 것으로, 특히 석영기판 상부에 감광막패턴을 형성하기 위한 크롬패턴을 형성한 후, 상기 크롬패턴에 의해 형성되는 감광막패턴이 높은 단차를 갖는 부위 또는 상기 감광막패턴의 하부에 금속층이 형성되어있어 빛을 전사할 시 많은 난반사가 발생되는 부위에 해당하는 석영기판의 상부에 쉬프터를 형성하여 노광마스크를 제작함으로써, 종래에 단차가 높은 부분이나 고반사율을 갖는 부분과 접할 시 넥ㅌ킹 현상을 방지하여 반도체소자를 집적화시키고 소자의 생산성 및 신뢰성을 향상시키는 기술이다.
반도체소자가 고집적화 및 미세화되면서 노광마스크 제조 공정중에 높은 반사율을 갖는 임의의 층, 특히 금속층 상부에 감광막패턴 형성시 단차를 이루는 경계면 상에서 예정된 것보다 일정부분이 줄어들거나 끊어지는 넥킹(necking)현상이 발생되는 문제점이 있다.
이하, 첨부된 도면을 참고로 하여 종래 기술을 상세히 설명하기로 한다.
제1a도 및 제1b도 그리고 제2a도 및 제2b도는 종래 기술에 의한 노광마스크 및 그 사용 예를 도시한 도면이다.
제1a도는 반도체기판(50)상부에 감광막을 형성하기 위하여, 석영기판(100)상부에 크롬패턴(1)을 형성한 금속배선 패턴닝용 노광마스크를 형성한 것을 도시한 평면도로서, 상기 크롬패턴(1)은 상기 석영기판(100)의 상부에 크롬막을 증착하고 그 상부에 감광막을 도포한 다음, 이빔장치로 노광하고 현상공정으로 감광막패턴을 형성한 다음, 상기 감광막패턴을 마스크로 하여 상기 크롬막을 식각하고 상기 감광막패턴을 제거함으로써 형성한 것이다.
제1b도는 상기 제1a도의 공정에서 형성된 노광마스크를 사용하여 반도체기판(50)상부에 금속배선 패턴닝용 감광막패턴(11)을 형성한 것을 도시한 단면도로서, 상기 제1a도의 I-I의 방향을 따라 형성된 반도체기판(50)의 단면을 나타낸다. 여기서, 상기 반도체기판(50)상부에 형성된 감광막패턴(11)은 경계부분에서의 높은 단차로 인하여 상기 노광마스크를 사용하여 반도체기판(50)에 전사시 빛의 난반사 때문에 끊어진 것을 도시한다. 상기 반도체기판(50)은 상부에 필드산화막(5), 게이트전극(7), 산화막(9) 및 절연막(10)이 형성된 것이다.
제2a도는 반도체기판(50)의 게이트 패턴닝을 위한 감광막패턴을 형성하기 위하여 석영기판(100)의 상부에 크롬패턴(3)이 형성된 노광마스크를 도시한 평면도이다.
제2b도는 제1a도와 제2a도의 노광마스크를 사용하여 반도체기판(50)상부에 게이트전극(7)이 형성되어 있고, 그 상부에 금속배선(13)이 형성되어 있는 상태로서, 상기 금속배선(13)과 게이트전극(7)이 접하는 부분에 빛의 난반사로 인하여 넥킹(necking)현상이 발생된 것을 도시한다.
상기한 종래 기술에 의하면, 금속배선과 같은 고반사율을 갖는 층 상부에 다결정실리콘막패턴 형성시 또는 경계면의 단차가 심한 부분에 감광막패턴을 형성할 경우, 넥킹 현상이 발생되는 문제점이 있다.
따라서, 본 발명은 종래 기술에서 발생하는 넥킹의 문제점을 해결하기 위하여 석영기판에 크롬패턴 형성시 넥킹이 발생되는 부위에 쉬프터(shifter)를 형성하여 상기 문제점의 주원인인 빛의 난반사를 최소화하여 쉬프터가 없는 부분보다 난반사가 적게 일어나 넥킹현상을 방지하는 노광마스크를 형성하는데 그 목적이 있다.
이상의 목적을 달성하기 위한 본 발명의 특징은, 석영기판 상부에 막대형으로 크롬패턴이 형성되고 상기 크롬패턴의 사이에 쉬프터가 형성된 것이다.
이상의 목적을 달성하기 위한 본 발명의 다른 특징은, 석영기판 상부에 그릇모양 크롬패턴이 형성되고 상기 크롬패턴의 내부 중앙에 작은 쉬프터가 형성되고 상기 쉬프터의 좌,우에 더 큰 쉬프터가 구비되는 것이다.
이상의 목적을 달성하기 위한 본 발명의 다른 특징은, 석영기판 상부에 크롬막을 증착한 후, 전체구조상부에 감광막을 도포하고 이빔장치를 이용하여 상기 감광막을 노광한 후, 현상공정으로 감광막패턴을 형성하고 상기 감광막패턴을 마스크로하여 상기 크롬막을 식각하여 막대모양의 크롬패턴을 형성하는 공정과, 상기 크롬패턴 사이에 쉬프터를 형성하는 공정을 포함하는데 있다.
이상의 목적을 달성하기 위한 본 발명의 다른 특징은, 석영기판 상부에 크롬막을 증착한 후, 전체구조상부에 감광막을 도포하고 이빔장치를 이용하여 상기 감광막을 노광한 후, 현상공정으로 감광막패턴을 형성하고 상기 감광막패턴을 마스크로하여 상기 크롬막을 식각하여 그릇모양의 크롬패턴을 형성하는 공정과, 상기 크롬패턴 안쪽에 왼쪽으로부터 쉬프터를 형성하는 공정을 포함하는데 있다.
이상의 목적을 달성하기 위한 본 발명의 다른 특징은, 반도체기판 상부에 형성된 금속배선의 바깥부분에 감광막패턴이 일정부위 중첩되도록 석영기판의 상부에 크롬패턴을 형성하는데 있다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
제3a도 및 제3b도 그리고 제4a도 및 제4b도는 본 발명을 설명하기 위한 도면들이다.
제3a도는 석영기판(100)의 상부에 종래 기술로 금속배선 패턴닝을 위한 크롬패턴(1)을 형성하고 종래 기술에서의 넥킹 발생부분(30)에 쉬프터(15)형성한 것을 도시한 평면도이다. 여기서, 상기 쉬프터(15)의 크기는 주위의 크롬패턴을 참고로 하여 폭을 0.1㎛-0.2㎛로하고 길이는 0.3㎛-0.5㎛로 형성하며, 단차의 경사도 및 높이 차를 이용하여 적절히 조절할 수 있다. 상기 쉬프터(15)는 크롬을 사용하여 형성한다.
제3b도는 제1a도의 노광마스크를 사용하여 경계부분에 높은 단차를 가지며 필드산화막(5), 게이트전극(7), 산화막(9) 및 절연막(10)이 형성된 반도체기판(50)상부에 넥킹이 발생되지 않은 감광막패턴(11')이 형성된 것을 도시한 단면도로서, 상기 제3a도의 II-II의 방향을 따라 형성된 반도체기판(50)의 단면을 나타낸다.
제4a도는 석영기판(100)상부에 형성된 게이트 패턴닝을 위한 크롬패턴(16)에 의해 종래기술의 제2b도에서 넥킹이 발생되는 부위의 좌, 우측에 형성된 쉬프터(15,17)와의 관계를 도시한 평면도로서, 상기 쉬프터의 크기는 주위의 크롬패턴을 참고로 하여 금속배선 사이에 형성되는 쉬프터(15)의 폭을 0.1㎛-0.2㎛로하고 길이는 0.3㎛-0.5㎛로 형성하고 상기 금속배선(13)의 바깥쪽에 형성되는 쉬프터(17)의 폭을 0.1㎛-0.2㎛로 하고 길이는 0.4㎛-0.8㎛로 형성하며, 단차의 경사도 및 높이 차를 이용하여 적절히 조절할 수 있다. 상기 쉬프터(15,17)는 크롬을 사용하여 형성한다.
제4b도는 상기 제3a도의 노광마스크를 사용하여 게이트전극(7)이 형성된 반도체기판(50)상부에 금속배선(23)이 형성된 것을 도시한 평면도로서, 넥킹이 발생되지 않은 금속배선(23)을 도시한다.
상기한 본 발명에 의하면, 단차의 경사도 및 높이 차를 고려하여 쉬프터를 형성하여 종래 기술의 문제점인 넥킹을 방지하여 반도체기판 상부에 예정대로 감광막패턴을 형성함으로써 반도체소자를 고집적화시킬 수 있고 소자의 생산성 및 신뢰성을 향상시킨다.

Claims (3)

  1. 석영기판 상부에 막대형으로 크롬패턴이 형성되어 있는 노광마스크에 있어서, 상기 크롬패턴사이에 쉬프터 패턴이 구비되되, 하부층 패턴의 단차에 의해 상기 크롬패턴에 의해 형성되는 넥킹이 예상되는 부분에 형성된 것을 특징으로 하는 노광마스크.
  2. 제1항에 있어서, 상기 쉬프터의 크기는 폭이 0.1㎛-0.2㎛이고 길이가 0.3㎛-0.5㎛로 형성된 것을 특징으로 하는 노광마스크.
  3. 제1항에 있어서, 상기 쉬프터는 반도체기판에 전사시 높은 단차를 갖는 부분에만 형성되는 것을 특징으로 하는 노광마스크.
KR1019940004736A 1994-03-11 1994-03-11 노광마스크 KR0171919B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019940004736A KR0171919B1 (ko) 1994-03-11 1994-03-11 노광마스크
DE19508746A DE19508746B4 (de) 1994-03-11 1995-03-10 Belichtungsmaske
CN95102281A CN1095093C (zh) 1994-03-11 1995-03-11 曝光掩模及利用该曝光掩模形成光刻胶图形的方法
US08/402,633 US5563010A (en) 1994-03-11 1995-03-13 Exposure mask
JP5240895A JP2796068B2 (ja) 1994-03-11 1995-03-13 感光膜パターンの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940004736A KR0171919B1 (ko) 1994-03-11 1994-03-11 노광마스크

Publications (2)

Publication Number Publication Date
KR950027927A KR950027927A (ko) 1995-10-18
KR0171919B1 true KR0171919B1 (ko) 1999-03-30

Family

ID=19378674

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940004736A KR0171919B1 (ko) 1994-03-11 1994-03-11 노광마스크

Country Status (5)

Country Link
US (1) US5563010A (ko)
JP (1) JP2796068B2 (ko)
KR (1) KR0171919B1 (ko)
CN (1) CN1095093C (ko)
DE (1) DE19508746B4 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970066705A (ko) * 1996-03-14 1997-10-13 김주용 마스크 및 그 제조방법
DE10115294C1 (de) * 2001-03-28 2002-08-08 Infineon Technologies Ag Maske für die Projektion einer Struktur zur Herstellung einer integrierten Schaltung auf einen Wafer
CN101893819B (zh) * 2009-05-20 2011-12-14 上海华虹Nec电子有限公司 提高掩膜板图形关键尺寸均匀性的方法
CN102193304B (zh) 2010-03-12 2012-12-05 中芯国际集成电路制造(上海)有限公司 光掩模版和使用所述光掩模版的测试方法
CN102955353B (zh) * 2011-08-29 2015-08-19 上海天马微电子有限公司 掩模板

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62135837A (ja) * 1985-12-10 1987-06-18 Matsushita Electric Ind Co Ltd ホトマスクおよびそれを用いた写真蝕刻法
JPH03186845A (ja) * 1989-12-15 1991-08-14 Mitsubishi Electric Corp 半導体集積回路用フオトマスク
JPH05134388A (ja) * 1991-11-11 1993-05-28 Sanyo Electric Co Ltd 露光方法
JPH05142748A (ja) * 1991-11-25 1993-06-11 Mitsubishi Electric Corp 位相シフトマスク及びその製造方法
US5242770A (en) * 1992-01-16 1993-09-07 Microunity Systems Engineering, Inc. Mask for photolithography
JPH05281704A (ja) * 1992-04-02 1993-10-29 Nec Corp 半導体集積回路用ホトマスク
JPH05313347A (ja) * 1992-05-08 1993-11-26 Seiko Epson Corp レジストパターン形成方法
KR930024107A (ko) * 1992-05-26 1993-12-21 양승택 미해상 회절 마스크(Dummy Diffraction Mask)
US5424154A (en) * 1993-12-10 1995-06-13 Intel Corporation Lithographic emhancement method and apparatus for randomly spaced structures

Also Published As

Publication number Publication date
JP2796068B2 (ja) 1998-09-10
CN1116731A (zh) 1996-02-14
DE19508746A1 (de) 1995-11-02
US5563010A (en) 1996-10-08
JPH0844040A (ja) 1996-02-16
DE19508746B4 (de) 2004-04-22
CN1095093C (zh) 2002-11-27
KR950027927A (ko) 1995-10-18

Similar Documents

Publication Publication Date Title
JPH08160590A (ja) パターン作成方法，レチクル及び半導体装置の製造方法
KR100218726B1 (ko) 고집적 반도체 소자의 접속장치 및 그 제조방법
KR950011555B1 (ko) 반도체 접속장치 및 그 제조방법
KR980003736A (ko) 액정표시장치의 제조방법
KR0171919B1 (ko) 노광마스크
KR970007822B1 (ko) 반도체 장치의 제조 방법
JP2000150828A (ja) 電子デバイス並びに半導体装置、及び電極形成方法
JPS62276552A (ja) パタ−ン形成用マスク及びそれを用いた電子装置の製造方法
US5190894A (en) Method of forming a wiring layer of a semiconductor device
KR0122516B1 (ko) 반도체 소자의 금속배선 콘택 제조방법
KR0142662B1 (ko) 광간섭 무늬를 이용한 캐패시터의 전하저장전극 형성방법
KR0144019B1 (ko) 반도체 소자의 금속배선 형성방법
KR0185478B1 (ko) 보호층 형성을 위한 레티클 및 그를 이용한 보호층형성방법
KR19980077753A (ko) 포토리소그래피 공정에 의한 반도체장치의 패턴형성방법
KR100326430B1 (ko) 감광막패턴형성방법
KR100367488B1 (ko) 반도체소자제조방법
KR960003003B1 (ko) 초고집적 반도체장치
KR100187684B1 (ko) 반도체 소자의 금속배선 형성방법
KR100372657B1 (ko) 반도체소자의콘택형성방법
KR0172279B1 (ko) 콘택 마스크 및 그를 이용한 콘택홀 형성 방법
JPH02226724A (ja) 集積回路装置の製造方法
JPS63292649A (ja) 半導体装置の製造方法
KR20010009385A (ko) 반도체 장치의 금속배선 형성방법
JPH01102464A (ja) フォトマスク
JPS62279660A (ja) 配線層の形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060920

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee