KR0142662B1 - 광간섭 무늬를 이용한 캐패시터의 전하저장전극 형성방법 - Google Patents

Abstract

본 발명은 광간섭 무늬를 이용한 캐패시터의 전자저장전극을 형성하는 방법에 관한 것으로, 전자저장전극의 표면을 요철로 하여 유효 표면적을 증대시키기 위하여, 실리콘 기판 위에 전하저장전극용 콘택홀을 형성하고, 전자저장전극용 폴리실리콘을 증착한 후, 그 상부에 감광막을 도포하고, 이 감광막을 전자저장전극용 마스크를 이용한 1차 노광 공정으로 노광 영역과 비노광 영역을 정의한 다음, 다시 전체적으로 슬릿 또는 회절 격자판에 의해 발생되는 광간섭 무늬를 이용하여 1차 노광 공정시 정의된 비노광 영역을 2차 노광하여 이 감광막을 세미 패턴을 갖는 구조로 형성한 후 현상하고, 현상된 감광막을 식각 장벽층으로 하여 전자저장전극용 폴리실리콘을 건식식각하므로써, 표면이 요철형상으로 된 전자저장전극을 얻을 수 있어 캐패시터의 고축적 용량을 확보할 수 있도록 한 패캐시터의 전자저장전극을 형성하는 방법이 제시된다.

Description

광간섭 무늬를 이용한 캐패시터의 전자저장전극 형성 방법

제1a도 내지 제1c도는 본 발명에 의한 캐패시터의 전자저장전극을 형성하는 단계를 설명하기 위해 도시한 단면도.

*도면의 주요부분에 대한 부호의 설명

1:반도체 기판 2:절연 산화막

3:콘택 홀 4:폴리실리콘

4A:전자저장전극 5:감광막

5A:비노광 영역 5B, 5C:노광 영역

6:홈

본 발명은 광간섭 무늬를 이용한 캐패시터의 전하저장전극을 형성하는 방법에 관한 것으로, 특히 전하저장전극의 표면을 요철로 하여 유효 표면적을 증대시키기 위하여, 실리콘 기판 위에 전하저장전극용 콘택 홀을 형성하고, 전하저장전극용 폴리실리콘을 증착한 후, 그 상부에 감광막을 도포하고, 상기 감광막을 전하저장전극용 마스크를 이용하여 1차 노광한 다음, 다시 전체적으로 슬릿 또는 회절 격자판에 의해 발생되는 광간섭 무늬를 이용하여 2차 노광하므로써 상기 감광막이 다수의 미세 패턴을 갖도록 형성한 후 현상하고, 현상된 감광막을 식각 장벽층으로하여 전하저장전극용 폴리실리콘을 건식 식각 하므로써, 표면이 요철 형상으로된 전하저장전극을 얻을 수 있어 캐패시터의 고축적 용량을 얻을 수 있도록 한 캐패시터의 전하저장전극을 형성하는 방법에 관한 것이다.

일반적으로, 반도체 소자가 고집적화 되어 감에 따라 셀 면적은 급격하게 축소되고, 셀 면적의 축소에도 불구하고 소자의 동작에 필요한 셀당 일정 용량 이상의 캐패시터 용량을 확보해야 한다.

이를 해결하기 위한 하나의 방법으로 전자저장전극의 표면을 요철 형태로 하여 유효 표면적을 증대시키는데, 마스크 제작 기술의 한계에 의해 세밀한 구조를 갖는 요철을 형성할 수 없다.

따라서, 본 발명은 슬릿 또는 회절 격자판 등을 이용하여 이들을 통과 또는 반사한 빛의 광간섭 무늬를 감광막에 노광시켜 마스크 제작 기술의 한계를 극복할 수 있는 세밀한 구조의 감광막 패턴을 형성한 후, 상기 패턴화된 감광막을 이용하여 전자저장전극 표면이 세부 구조를 갖는 요철 형상이 되도록 한 캐패시터의 전자저장전극을 형성하는 방법을 제공하는데 그 목적이 있다.

상술한 목적을 달성하기 위한 본 발명에 따른 광간섭 무늬를 이용한 캐패시터의 전자저장전극 형성 방법은 하부구조가 형성된 기판 상부에 절연 산화막을 형성한 후 전자저장전극용 콘택 마스크를 이용하여 콘택 홀을 형성하는 단계와, 상기 콘택 홀을 포함하는 전체 구조 상에 전자저장전극용 폴리실리콘층을 형성하는 단계와, 상기 폴리실리콘층 상부에 감광막을 도포한 후 전하저장전극용 마스크를 이용한 1차 노광공정으로 노광 영역과 비노광 영역을 정의하는 단계와, 상기 감광막의 1차 노광 공정으로 정의된 1차 노광 영역 사이의 비노광 영역을 슬릿 또는 회절 격자판을 통한 간섭 무늬를 이용하여 2차 노광시키는 단계와, 상기 2차 노광된 감광막을 현상하여 다수의 마세 패턴 구조를 갖는 감광막을 형성하는 단계와, 상기 다수의 미세 패턴 구조를 갖는 감광막을 식각 장벽층으로 하여 상기 전하저장전극용 폴리실리콘층을 식각하는 단계를 포함하여 이루어지는 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.

제1a도 내지 제1c도는 본 발명에 의한 캐패시터의 전하저장전극을 형성하는 단계를 설명하기 위해 도시한 단면도이다.

제1a도에 도시된 바와 같이, 트랜지스터 및 비트라인 등이 구성된 반도체 기판(1) 상부에 절연 산화막(2)을 일정한 두께로 형성한 후, 전하저장전극용 콘택 마스크로 콘택 홀(3)을 형성한 다음, 콘택 홀(3)을 통해 반도체 기판(1)의 소정부위와 접속되도록 전하저장전극용 폴리실리콘(4)을 증착한다. 이후, 폴리실리콘(4)상부에 감광막(5)을 도포한 후 전하저장전극용 마스크를 이용한 노광 공정을 실시하여 노광 영역과 비노광 영역을 정의(define)한다.

이 1차 노광 공정 후의 감광막(5)에서 전하저장전극이 형성될 부분은 비노광 영역(5A)이며, 그 외의 부분은 노광 영역(5B)으로써, 후속 공정의 감광막(5) 현상 공정시에는 노광 영역(5B)이 현상되어 진다.

제1b도는 감광막(5)으로부터 일정 거리 이격되도록 소정의 슬릿(도시되지 않음)또는 회절 격자판(도시되지 않음)을 위치시키고, 그 상부에 일정 거리 이격된 위치에 있는 광원으로부터 광을 조사하여 감광막(5)을 노출시킨 상태의 소자의 단면도이다.

이때, 슬릿 또는 회절 격자판을 통과 또는 반사한 광은 회절되어 그 위상이 변하여 광간섭 무늬를 형성하는데, 이러한 광간섭 무늬에 의해 1차 노광된 감광막(5)은 1차 노광 영역 사이의 비노광 영역(5A)부분에 새로운 노광영역(5C)을 형성하게 된다. 이 광간섭 무늬에 의해 1차 노광 공정시의 비노광 영역(5A)부분에 형성된 2차 노광 영역(5C)은 결과적으로 만들어질 전하저장전극이 미세 패턴을 갖도록 한다.

제1c도에 도시된 바와 같이, 감광막(5)에 대하여 현상 공정을 실시하여 노광 영역(5B 및 5C)을 현상하여 비노광 영역(5A)으로만 다수의 미세 구조의 패턴을 형성한다. 이후, 다수의 미세 패턴을 갖는 감광막(5)을 이용한 건식 식각 공정으로 하부의 폴리실리콘(4)을 식각한다. 이때, 1차 노광 영역(5B)하부의 폴리실리콘(4)은 완전히 제거되고 광간섭 무늬에 의해 노광된 2차 노광 영역(5C)하부의 폴리실리콘(4)은 일정 깊이 까지만 식각되어 다수의 홈(6)을 형성하므로써, 표면에 요철 형상을 갖는 전하저장전극(4A)을 완성된다.

이 2차 노광 영역(5C)이 현상된 부분은 미세한 폭으로 개방되기 때문에 그 하부의 폴리실리콘(4)은 주변 부위의 폴리실리콘(4) 즉, 1차 노광 영역(5B)이 현상된 부분의 폴리실리콘(4)보다 식각 속도가 느려져 홈(6)을 형성하게 되는 것이다.

이후, 유전체막 및 플레이트 전극을 형성하여 캐패시터를 구성한다.

상술한 바와 같이, 본 발명은 1차로 전하저장전극용 마스크를 이용하여 감광막을 노광하고, 2차로 슬릿 또는 회절 격자판을 이용하여 1차 노광 공정시의 비노광 영역으로 정의된 1차 노광 영역 사이에 광간섭 무늬를 발생시켜 이 광간섭 무늬를 감광막에 재차 노광하여 감광막을 미세 패턴으로 형성시키므로써, 이를 이용한 식각 공정으로 표면이 세밀한 구조를 갖는 요철 형상의 전하저장전극을 형성할 수 있게 되어 제한된 면적 하에서 캐패시터의 고축적 용량을 확보할 수 있는 효과가 있다.

Claims (1)

1. 하부구조가 형성된 기판 상부에 절연 산화막을 형성한 후 전하저장전극용 콘택 마스크를 이용하여 콘택 홀을 형성하는 단계와, 상기 콘택 홀을 포함하는 전체 구조 상에 전하저장전극용 폴리실리콘층을 형성하는 단계와, 상기 폴리실리콘층 상부에 감광막을 도포한 후 전자저장전극용 마스크를 이용한 1차 노광공정으로 노광 영역과 비노광 영역을 정의하는 단계와, 상기 감광막의 1차 노광 공정으로 정의된 1차 노광 영역 사이의 비노광 영역을 슬릿 또는 회절 격자판을 통한 간섭 무늬를 이용하여 2차 노광시키는 단계와, 상기 2차 노광된 감광막을 현상하여 다수의 미세 패턴 구조를 갖는 감광막을 형성하는 단계와, 상기 다수의 마세 패턴 구조를 갖는 감광막을 식각 장벽층으로 하여 상기 전자저장전극용 폴리실리콘층을 식각하는 단계를 포함하여 이루어지는 것을 특징으로 하는 광간섭 무늬를 이용한 캐패시터의 전자저장전극 형성 방법.