KR0147491B1 - 엘씨디 전원 순차 제어장치 - Google Patents

엘씨디 전원 순차 제어장치 Download PDF

Info

Publication number
KR0147491B1
KR0147491B1 KR1019950012294A KR19950012294A KR0147491B1 KR 0147491 B1 KR0147491 B1 KR 0147491B1 KR 1019950012294 A KR1019950012294 A KR 1019950012294A KR 19950012294 A KR19950012294 A KR 19950012294A KR 0147491 B1 KR0147491 B1 KR 0147491B1
Authority
KR
South Korea
Prior art keywords
power
signal
state
control
fsm
Prior art date
Application number
KR1019950012294A
Other languages
English (en)
Other versions
KR960042510A (ko
Inventor
송윤석
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019950012294A priority Critical patent/KR0147491B1/ko
Priority to GB9610386A priority patent/GB2300958B/en
Priority to US08/649,509 priority patent/US5777611A/en
Publication of KR960042510A publication Critical patent/KR960042510A/ko
Application granted granted Critical
Publication of KR0147491B1 publication Critical patent/KR0147491B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 LCD(Liquid Crystal Display) 제어기의 내부회로에서 LCD 모듈을 동작시키기 위해 필요한 전원을 공급하는 데, 특히 리셋시 발생할 수 있는 손상을 최대한 방지하여 전원을 순차적으로 제공하도록 한 LCD 전원 순차 제어장치에 관한 것으로, 외부로부터 입력되는 타이머값과 클럭신호를 입력받아 시간간격을 제어하기 위한 매치신호를 출력하는 타이밍 및 비교수단; 외부로부터 입력되는 디스플레이 제어신호와 쓰기제어신호에 따라 LCD(Liquid Crystal Diplay) 모듈의 디스플레이를 제어하기 위한 디스플레이 제어수단; 상기 클럭신호에 따라 상기 디스플레이 제어수단의 출력과 상기 타이밍 및 비교수단으로 부터의 매치신호를 입력받으면 클리어 신호를 상기 타이밍 수단 및 비교수단에 출력하거나 제1전원 인에이블 신호(VDDEN), 제2전원 인에이블 신호(VEEEN) 및 제어 인에이블 신호(SIGEN)를 외부의 LCD 모듈로 출력하는 전원 순차 FSM(Finite State Machine); 외부로부터 입력되는 리셋 신호와 상기 전원 순차 FSM에서 출력되는 제1전원 인에이블 신호, 제2전원 인에이블 신호 및 제어 인에이블 신호를 입력받아 마스킹한 FSM 리셋신

Description

엘씨디(LCD)전원 순차 제어장치
제1도는 LCD(Liquid Crystal Display)제어기의 개략적인 구성 블록도.
제2도는 제1도에 의한 신호 타이밍도.
제3도는 본 발명에 따른 LCD 전원 순차 제어장치의 구성 블록도.
제4도는 리셋 제어기의 회로도.
제5도는 전원 순차 FSM의 상태 다이어그램.
제6도는 타이머 및 비교기의 구성 블록도.
제7도는 LCD 전원 순차 제어장치의 신호 타이밍도.
* 도면의 주요부분에 대한 부호의 설명
31 : 타이머 및 비교기 32 : 디스플레이 제어 레지스터
33 : 전원 순차 FSM(Finite State Machine)
본 발명은 LCD(Liquid Crystal Display) 제어기의 내부회로에서 LCD 모듈을 동작시키기 위해 필요한 전원을 공급하는 LCD 전원 순차 제어장치에 관한 것으로, 특히 리셋시 발생할 수 있는 손상을 최대한 방지하여 전원을 순차적으로 제공하는 LCD 전원 순차 제어장치에 관한 것이다.
제1도는 개략적인 LCD 제어기의 구성 블록도로서, 현대 개발되어 있는 LCD 모듈(12) 및 상기 LCD 모듈(12)의 동작 제어를 위해 전원을 제어하는 제1전원 인에이블 신호(VDDEN), 제2전원 인에이블 신호(VEEEN) 및 제어 인에이블 신호(SIGEN)를 출력하는 전원 순차 제어장치(11)로 이루어진다.
스위칭 트랜지스터(14)는 상기제1전원 인에이블 신호(VDDEN)에 응답하여 LCD 모듈(12) 내부의 드라이버 칩을 구동하기 위한 +5V의 제1전원(VDD)을 LCD 모듈(12)로 출력하고, 스위칭 트랜지스터(15)는 상기 제2전원 인에이블 신호(VEEEN)에 응답하여 LCD를 이루는 크리스탈(crysta)의 바이어스(bias) 전원인 제2전원(VEE)을 LCD 모듈(12)로 출력하며, 삼상 버퍼(tri-state,13)는 상기 제어 인에이블 신호(SIGEN)에 응답하여 제어신호를 상기 LCD 모듈(12)로 출력한다.
그런데, 상기 전원 순차 제어장치(11)에서 출력되는 제1전원 인에이블 신호(VDDEN), 제2전원 인에이블 신호(VEEEN) 및 제어 인에이블 신호(SIGEN)는 제2도와 같은 순차로 공급되어야 하며, 만약 이러한 순차가 맞지 않는다면 LCD 내부의 크리스탈에 손상이 가게 되어 결국에는 LCD 모듈을 사용할 수 없게 된다. LCD 모듈의 종류에 따라 제2도에 도시된 상기 순차관계에 필요한 시간(T1내지 T2)은 서로 다를 수 있지만 이러한 순차관계를 무시해서는 안되기 때문에 LCD 전원 순차 제어장치가 필요한 것이다.
이러한, 종래의 LCD 전원 순차 제어장치는 시스템 부팅시의 리셋과 동작중의 리셋을 구별하지 못하기 때문에, LCD 모듈에 전원이 가해지고 있을 때 하드웨어 리셋이 걸리면 모든 전원을 일시에 제거함으로 인해 LCD 모듈에 손상이 가해질 수 있고 이러한 손상이 계속되면 LCD 모듈을 더 이상 사용할 수 없게 되는 문제점이 있었다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 안출된 것으로, 피드백 경로를 사용하여 시스템 부팅시의 리셋과 동작 중의 리셋을 구별하는 LCD 전원 순차 제어장치를 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명은, 외부 회로로부터 입력되는 타이머값과 클럭신호를 입력받아 시간간격을 제어하기 위한 매치신호를 출력하는 타이밍 및 비교수단; 상기 외부 회로로부터 입력되는 디스플레이 제어신호, 쓰기제어신호 및 리셋 신호에 응답하여 엘씨디 모듈의 디스플레이를 제어하는 디스플레이 제어수단; 상기 클럭신호, 상기 디스플레이 제어수단의 출력, 상기 타이밍 및 비교수단으로부터의 매치신호 및 FSM 리셋 신호에 응답하여 클리어 신호를 상기 타이밍 수단 및 비교수단으로 출력하거나, 제1전원 인에이블 신호, 제2전원 인에이블 신호 및 제어 인에이블 신호를 상기 엘씨디 모듈로 출력하는 전원 순차 FSM(Finite State Machine); 및 상기 외부로부터 입력되는 리셋 신호, 상기 전원 순차 FSM으로부터의 상기 제1전원 인에이블 신호, 제2전원 인에이블 신호 및 제어 인에이블 신호를 입력받아 상기 제1 및 제2전원 인에이블 신호 및 제어 인에이블 신호를 마스크하기 위한 상기 FSM 리셋 신호를 상기 전원 순차 FSM으로 출력하는 FSM 리셋 신호 생성 수단을 구비하는 것을 특징으로 한다.
본 발명의 기술적 원리를 간단히 설명하면, 시스템의 동작 중에는 LCD 모듈을 제어하는 출력신호들이 모두 '온' 상태에 있기 때문에 본 발명의 LCD 전원 순차 제어장치는 리셋이 걸렸을 때 상기 출력신호들의 상태를 점검한 후 리셋을 마스킹(masking) 시킨다. 그리고 상기 출력신호들을 순차적으로 제공하기 위해 프로그래머블 레지스터(programmable register)를 초기화 시켜 전원공급을 차단하도록 한다.
이하, 첨부된 제3도 내지 제7도를 참조하여 본 발명의 일실시예를 상세히 설명한다.
제3도는 본 발명에 따른 LCD 전원 순차 제어장치의 구성 블록도로서, 31은 타이머 및 비교기, 32는 디스플레이 제어 레지스터, 33은 전원 순차 FSM(Finite State Machine), 34는 리셋 제어기를 각각 나타낸다.
도면에 도시된 바와같이 본 발명의 LCD 전원 순차 제어창치는, 외부로부터 입력되는 신호로, 상기 제2도에서 본 바와같이 전원을 순차적으로 제어하기 위해 필요한 시간값에 해당하는 타이머값과, 내부 로직을 동기화 시키기 위한 클럭신호와, LCD패널(panel)에 대한 출력의 디스플레이 여부를 지정하는 디스플레이 제어신호와, 상기 디스플레이 제어신호값을 내부 레지스터에 쓰기 위한 쓰기 제어신호 및 시스템을 초기화하기 위한 리셋 신호가 있고, 이에 따른 출력신호로 제1전원 인에이블 신호(VDDEN), 제2전원 인에이블 신호(VEEEN) 및 제어 인에이블 신호(SIGEN)가 있다.
타이머 및 비교기(31)는 상기 타이머값과 클럭신호를 입력받아 시간 간격
(T1내지 T2)을 제어하는 매치신호를 출력하고, 디스플레이 제어 레지스터(32)는 '로우' 상태의 리셋 신호에 의해 초기화 되며, 상기 디스플레이 제어신호와 쓰기 제어신호에 응답하여 LCD 패널의 디스플레이를 제어한다.
상기 클럭신호에 응답하여 내부 동작을 관장하는 전원 순차 FSM(33)은 상기 디스플레이 제어 레지스터(32)로부터 출력되는 제어신호, 타이머 및 비교기(31)로부터 출력되는 매치신호 및 다음에 설명할 리셋 제어기(34)로부터 제공되는 '로우' 상태의 FSM 리셋 신호에 따라 클리어 신호를 상기 타이머 및 비교기(31)로 출력하거나, 제1전원 인에이블 신호(VDDEN), 제2전원 인에이블 신호(VEEEN) 및 제어 인에이블 신호(SIGEN)를 출력한다.
리셋 제어기(34)는 상기 '로우' 상태의 리셋 신호가 입력되면 상기 전원 순차 FSM(33)에서 출력되는 제1전원 인에이블 신호(VDDEN), 제2전원 인에이블 신호(VEEEN) 및 제어 인에이블 신호(SIGEN)에 따라 상기 전원 순차 FSM(33)으로 '로우' 상태의 FSM 리셋 신호를 출력하는 피드백 경로(feedback path)를 갖는다.
제4도는 리셋 제어기(34)의 회로도로서, 제1전원 인에이블 신호(VDDEN), 제2전원 인에이블 신호(VEEEN) 및 제어 인에이블 신호(SIGEN)를 입력으로 하는 논리곱 게이트(41)와, 상기 논리콥 게이트(41)의 출력과 '로우'상태의 리셋 신호를 입력으로 하여 '로우'상태의 FSM 리셋 신호를 출력하는 논리합 게이트(42)로 이루어진다.
제5도는 전원 순차 FSM(33)의 상태 다이어그램으로서, 51은 초기상태(INIT), 52는 제1전원 인에이블 상태(VDDEN-S), 53은 제어 인에이블 상태(SIGEN-S), 54는 제2전원 인에이블 상태(VEEEN-S), 55는 제2전원 디스에이블 상태(VEEDIS-S), 56은 제어 디스에이블 상태(SIGDIS-S)를 각각 나타낸다.
도면에 도시된 바와 같이 전원 순차 FSM(33)은, 초기 상태(INIT)(51)에서 '로우'상태의 FSM 리셋 신호 또는 '로우'상태의 디스플레이 제어신호가 입력되면 클리어 신호를 출력하여 다시 초기상태(51)가 되고(501), 디스플레이 제어신호가 입력되면 제1전원 인에이블 신호를 출력하여 제1전원 인에이블 상태(52)가 된다(502).
상기 제1전원 인에이블 상태(52)에서 '로우' 상태의 매치신호가 입력되면 제1전원 인에이블 신호를 출력하여 다시 제1전원 인에이블 상태(52)가 되고(503), '로우'상태의 FSM 리셋 신호가 입력되면 클리어 신호를 출력하여 초기 상태(51)가 되며(504), '하이' 상태의 매치신호가 입력되면 제1전원 인에이블 신호(VDDEN), 제어 인에이블 신호(SIGEN) 및 클리어 신호를 출력하여 제어 인에이블 상태(53)가 된다(505).
상기 제어 인에이블 상태(53)에서 '로우' 상태의 매치신호가 입력되면 제1전원 인에이블 신호(VDDEN)와 제어 인에이블 신호(SIGEN)를 출력하여 다시 제어 인에이블 상태(53)가 되고(506), '로우' 상태의 FSM 리셋 신호가 입력되면 클리어 신호를 출력하여 상기 초기상태(51)가 되며(507), '하이' 상태의 매치신호가 입력되면 제1전원 인에이블 신호, 제2전원 인에이블 신호 및 제어 인에이블 신호를 출력하여 제2전원 인에이블 상태(54)가 된다(508).
상기 제2전원 인에이블 상태(54)에서 '하이' 상태의 디스플레이 제어신호가 입력되면 제1전원 인에이블 신호, 제2전원 인에이블 신호 및 제어 인에이블 신호를 출력하여 다시 제2전원 인에이블 상태(54)가 되고(509), '로우' 상태의 FSM 리셋 신호가 입력되면 클리어 신호를 출력하여 상기 초기상태(51)가 되며(510), '로우' 상태의 디스플레이 제어신호가 입력되면 제1전원 인에이블 신호, 제어 인에이블 신호 및 클리어 신호를 출력하여 제2전원 디스에이블상태(55)가 된다(511).
상기 제2전원 디스에이블 상태(55)에서 '로우' 상태의 매치신호가 입력되면 제1전원 인에이블 신호와 제어 인에이블 신호를 출력하여 다시 제2전원 디스에이블 상태(55)가 되고(512), '로우' 상태의 FSM 리셋 신호가 입력되면 클리어 신호를 출력하여 상기 초기상태(51)가 되며(513), '하이' 상태의 매치신호가 입력되면 제1전원 인에이블 신호, 와 클리어 신호를 출력하여 제어 디스에이블 상태(56)가 된다(514).
상기 제어 디스에이블 상태(56)에서 '로우' 상태의 매치신호가 입력되면 제1전원 인에이블 신호를 출력하여 다시 제어 디스에이블 상태(56)가 되고(515), '하이' 상태의 매치신호 또는 '로우' 상태의 FSM 리셋 신호가 입력되면 클리어 신호를 출력하여 상기 초기상태(51)가 된다(516).
제6도는 타이머 및 비교기(31)의 구성 블록도로서, 외부로부터 인가되는 클럭신호에 응답하여 동작하고, 인버터(60)를 통한 클리어 신호에 따라 클리어되는 타이머(61)와, 상기 타이머(61)의 출력과 상기 타이머값을 입력으로 하여 비교한 후 매치신호를 출력하는 비교기(62)를 구비한다.
상기와 같이 구성되는 타이머 및 비교기의 동작을 살펴보면, 전원 순차 FSM(33)의 상태가 바뀔 때 LCD를 켜고 끄는 순차에 필요한 시간에 대한 카운팅을 시작하고, 타이머(61)에서 카운팅된 시간이 타이머값에 의해 지정된 시간과 같으면 매치신호가 비교기(62)로부터 출력됨에 따라 전원 순차 FSM(33)이 다음 상태로 넘어가고 타이머(61)는 다시 클리어된 상태에서 시작하게 된다
이제, 기존의 LCD 전원 순차 제어장치와 본 발명의 LCD 전원 순차 제어장치의 동작에 따른 차이를 살펴본다.
제7도는 LCD 전원 순차 제어장치의 신호 타이밍도로서, 71은 +5V의 제1전원, 72는 리셋 신호, 73은 종래의 제1전원 인에이블 신호, 74는 종래의 제어 인에이블 신호, 75은 종래의 제2전원 인에이블 신호, 76은 본 발명에 의한 제1전원 인에이블 신호, 77은 본 발명에 의한 제어 인에이블 신호, 78은 본 발명에 의한 제2전원 인에이블 신호를 각각 나타낸다.
도면에 도시된 바와 같이 구간 A는 전원이 처음 들어가서 시스템 부팅에 의한 리셋이 걸리기 전까지의 구간을 나타내는데, 이때는 내부 회로들의 아직 초기화 되어 있지 않기 때문에 어떠한 값들이 출력될지는 알 수 없다.
구간 B는 시스템 부팅에 의한 리셋 구간으로, 이때는 아직 LCD 모듈로 보내질 데이터와 제어신호가 아직 만들어지지 않을 때 이므로 LCD 모듈의 전원을 끊어야 한다. 따라서 모든 인에이블 신호는 디스에이블 되어야 하고, 전원 순차 FSM(33)도 초기상태로 가야하므로 FSM 리셋 신호가 인에이블 되어야 한다. 상기 FSM 리셋 신호는 상기 제4도에서 보는 바와같이 제1 및 제2전원 인에이블 신호(VDDEN, VEEEN)와 제어 인에이블 신호(SIGEN)에 의해 마스킹 되는데, 이때 이러한 신호가 어떤 값을 가질지 모르므로 1/8의 확률로 전원 순차 FSM(33)이 바로 초기화가 안될 수도 있다. 따라서 이때는 디스플레이 제어레지스터(32)가 '오프'상태로 클리어되기 때문에 순차적으로 초기상태로 갈 수 있다.
구간 C는 디스플레이 제어 레지스터(32)에 '1'을 씀으로써 상기 전원 순차 FSM(33)은 제5도와 같이 제1전원 인에이블 상태와 제어 인에이블 상태를 거쳐 제2전원 인에이블 상태로 가면서 순차적으로 전원을 공급하게 된다.
구간 D는 상기 전원 순차 FSM(33)이 제2전원 인에이블 상태로 디스플레이 제어신호가 '로우'상태가 되기를 기다리고, 이때 LCD 모듈은 디스플레이를 하고 있는 상태가 된다.
구간 E는 사용자에 의해 전원이 켜진 상태에서 리셋이 걸린 구간으로, 종래 기술에서는 바로 전원 순차 FSM(33)을 초기상태로 만들어 전원 제어를 위한 제1전원 인에이블 신호, 제2전원 인에이블 신호 및 제어 인에이블 신호가 순차관계를 무시하고 바로 디스에이블 된다.
그러나 본 발명에 의하면 피드백 경로에 의한 제1전원 인에이블 신호(VDDEN), 제2전원 인에이블 신호(VEEEN) 및 제어 인에이블 신호(SIGEN)로 리셋 신호가 마스킹 되고, 디스플레이 제어 레지스터(32)가 클리어 되어 전원 순차 FSM(33)은 순차적인 상태로 초기상태가 된다. 즉, 제2전원 디스에이블 상태(VEEDIS-S), 제어 디스에이블 상태(SIGDIS-S)를 거쳐 초기상태가 되므로 전원이 들어와 있는 상태에서 걸리는 리셋 신호일 경우에도 LCD 모듈에 손상을 주지 않고 LCD를 끄는 동작을 하게 되는 것이다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상기한 바와같이 본 발명은, 동작 중의 리셋을 시스템 부팅 시의 리셋과 구별함으로써 LCD 모듈에 가해지는 손상을 최대한 방지하여 그 수명을 늘리 수 있는 효과가 있다.

Claims (21)

  1. 외부 회로로부터 입력되는 타이머값과 클럭신호를 입력받아 시간간격을 제어하기 위한 매치신호를 출력하는 타이밍 및 비교수단; 상기 외부 회로로부터 입력되는 디스플레이 제어신호, 쓰기제어신호 및 리셋 신호에 응답하여 엘씨디 모듈의 디스플에이를 제어하는 디스플레이 제어수단; 상기 클럭신호, 상기 디스플레이 제어수단의 출력, 상기 타이밍 및 비교수단으로부터의 매치신호 및 FSM 리셋 신호에 응답하여 클리어 신호를 상기 타이밍 수단 및 비교 수단으로 출력하거나, 제1전원 인에이블 신호, 제2전원 인에이블 신호 및 제어 인에이블 신호를 상기 엘씨디 모듈로 출력하는 전원 순차 FSM(Finite State Machine); 및 상기 외부로부터 입력되는 리셋 신호, 상기 전원 순차 FSM으로부터의 상기 제1전원 인에이블 신호, 제2전원 인에이블 신호 및 제어 인에이블 신호를 입력받아 상기 제1 및 제2전원 인에이블 신호 및 제어 인에이블 신호를 마스크하기 위한 상기 FSM 리셋 신호를 상기 전원 순차 FSM으로 출력하는 FSM 리셋 신호 생성 수단을 구비하는 것을 특징으로 하는 엘씨디 전원 순차 제어장치.
  2. 제1항에 있어서, 상기 타이밍 및 비교수단은, 상기 클럭신호 및 상기 클리어 신호를 입력받는 타이머; 및 상기 타이밍 수단의 출력과 상기 타이머값을 비교하여 상기 매치신호를 출력하는 비교기를 구비하는 것을 특징으로 하는 엘씨디 전원 순차 제어창치.
  3. 제1항에 있어서, 상기 FSM 리셋 신호 생성 수단은, 상기 제1전원 인에이블 신호와 상기 제2전원 인에이블 신호 및 제어 인에이블 신호를 입력으로하여 논리곱하는 제1논리수단; 및 상기 제1논리 수단의 출력과 상기 외부 회로로부터 입력되는 상기 리셋 신호를 입력으로하여 논리합하여 상기 FSM 리셋 신호를 출력하는 제2논리 수단을 구비하는 것을 특징으로 하는 엘씨디 전원 순차 제어장치.
  4. 제1항에 있어서, 상기 전원 순차 FSM은, 상기 FSM 리셋 신호 생성 수단으로부터 출력되는 상기 FSM 리셋 신호에 응답하여 초기화되는 것을 특징으로 하는 엘씨디 전원 순차 제어장치.
  5. 제1항에 또는 제4항에 있어서, 상기 전원 순차 FSM은, 초기상태, 제1전원 인에이블 상태, 제어 인에이블 상태, 제2전원 인에이블 상태, 제2전원 디스에이블 상태 및 제어 디스에이블 상태로 구성되고, 상기 각 상태는 상기 FSM 리셋 신호, 상기 디스플레이 제어 신호 및 상기 매치신호에 의해 제어되는 것을 특징으로 하는 엘씨디 전원 순차 제어장치.
  6. 제5항에 있어서, 상기 전원 순차 FSM은, 상기 초기상태에서 '로우'상태의 FSM 리셋 신호 또는 '로우'상태의 상기 디스플레이 제어신호가 입력될 때 상기 클리어 신호를 출력하고, 다시 상기 초기상태가 되는 것을 특징으로 하는 엘씨디 전원 순차 제어창치.
  7. 제5항에 있어서, 상기 전원 순차 FSM은, 상기 초기상태에서 '하이'상태의 상기 디스플레이 제어신호가 입력될 때 상기 제1전원 인에이블 신호를 출력하고, 상기 제1전원 인에이블 상태가 되는 것을 특징으로 하는 엘씨디 전원 순차 제어장치.
  8. 제5항에 있어서, 상기 전원 순차 FSM은, 상기 제1전원 인에이블 상태에서 '로우'상태의 상기 매치신호가 입력될 때 상기 제1전원 인에이블 신호를 출력하고, 다시 상기 제1전원 인에이블 상태가 되는 것을 특징으로 하는 엘씨디 전원 순차 제어장치.
  9. 제5항에 있어서, 상기 전원 순차 FSM은, 상기 제1전원 인에이블 상태에서 '로우'상태의 상기 FSM 리셋 신호가 입력될 때 상기 클리어 신호를 출력하고, 상기 초기상태가 되는 것을 특징으로 하는 엘씨디 전원 순차 제어장치.
  10. 제5항에 있어서, 상기 전원 순차 FSM은, 상기 제1전원 인에이블 상태에서 '하이'상태의 상기 매치신호가 입력될 때 상기 제1전원 인에이블 신호, 상기 제어 인에이블 신호 및 상기 클리어 신호를 출력하고, 상기 제어 인에이블 상태가 되는 것을 특징으로 하는 엘씨디 전원 순차 제어장치.
  11. 제5항에 있어서, 상기 전원 순차 FSM은, 상기 제어 인에이블 상태에서 '로우'상태의 상기 매치신호가 입력될 때 상기 제1전원 인에이블 신호, 상기 제어 인에이블 신호를 출력하고, 다시 상기 제어 인에이블 상태가 되는 것을 특징으로 하는 엘씨디 전원 순차 제어장치.
  12. 제5항에 있어서, 상기 전원 순차 FSM은, 상기 제어 인에이블 상태에서 '로우'상태의 상기 FSM 리셋 신호가 일력될 때 상기 클리어 신호를 출력하고, 상기 초기상태가 되는 것을 특징으로 하는 엘씨디 전원 순차 제어장치.
  13. 제5항에 있어서, 상기 전원 순차 FSM은, 상기 제어 인에이블 상태에서 '하이'상태의 매치신호가 입력될 때 상기 제1 및 제2전원 인에이블 신호 및 상기 제어 인에이블 신호를 출력하고, 상기 제2전원 인에이블 상태가 되는 것을 특징으로 하는 엘씨디 전원 순차 제어장치.
  14. 제5항에 있어서, 상기 전원 순차 FSM은, 상기 제2전원 인에이블 상태에서 '하이'상태의 디스플레에 제어신호가 입력될 때 상기 제1 및 제2전원 인에이블 신호 및 상기 제어 인에이블 신로를 출력하고, 다시 상기 제2전원 인에이블 상태가 되는 것을 특징으로 하는 엘씨디 전원 순차 제어장치.
  15. 제5항에 있어서, 상기 전원 순차 FSM은, 상기 제2전원 인에이블 상태에서 '로우'상태의 상기 FSM 리셋 신호가 입력될 때 상기 클리어 신호를 출력하고, 상기 초기상태가 되는 것을 특징으로 하는 엘씨디 전원 순차 제어장치.
  16. 제5항에 있어서, 상기 전원 순차 FSM은, 상기 제2전원 인에이블 상태에서 '로우'상태의 상기 디스플레이 제어신호가 입력될 때 상기 제1전원 인에이블 신호, 상기 제어 인에이블 신호 및 상기 클리어 신호를 출력하고, 상기 제2전원 디스에이블 상태가 되는 것을 특징으로 하는 엘씨디 전원 순차 제어장치.
  17. 제5항에 있어서, 상기 전원 순차 FSM은, 상기 제2전원 디스에이블 상태에서 '로우'상태의 상기 매치신호가 입력될 때 상기 제1전원 인에이블 신호 및 상기 제어 인에이블 신호를 출력하고, 다시 상기 제2전원 디스에이블 상태가 되는 것을 특징으로 하는 엘씨디 전원 순차 제어장치.
  18. 제5항에 있어서, 상기 전원 순차 FSM은, 상기 제2전원 디스에이블 상태에서 '로우'상태의 상기 FSM 리셋 신호가 입력될 때 상기 클리어 신호를 출력하고, 상기 초기상태가 되는 것을 특징으로 하는 엘씨디 전원 순차 제어장치.
  19. 제5항에 있어서, 상기 전원 순차 FSM은, 상기 제2전원 디스에이블 상태에서 '하이'상태의 매치신호가 입력될 때 상기 제1전원 인에이블 신호 및 상기 클리어 신호를 출력하고, 상기 제어 디스에이블 상태가 되는 것을 특징으로 하는 엘씨디 전원 순차 제어장치.
  20. 제5항에 있어서, 상기 전원 순차 FSM은, 상기 제어 디스에이블 상태에서 '로우'상태의 상기 매치신호가 입력될 때 상기 제1전원 인에이블 신호를 출력하고, 다시 상기 제어 디스에이블 상태가 되는 것을 특징으로 하는 엘씨디 전원 순차 제어장치.
  21. 제5항에 있어서, 상기 전원 순차 FSM은, 상기 제어 디스에이블 상태에서 '하이'상태의 상기 매치신호 또는 '로우'상태의 상기 FSM 리셋 신호가 입력될 때 상기 클리어 신호를 출력하고, 상기 초기상태가 되는 것을 특징으로 하는 엘씨디 전원 순차 제어장치.
KR1019950012294A 1995-05-17 1995-05-17 엘씨디 전원 순차 제어장치 KR0147491B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950012294A KR0147491B1 (ko) 1995-05-17 1995-05-17 엘씨디 전원 순차 제어장치
GB9610386A GB2300958B (en) 1995-05-17 1996-05-17 Apparatus for controlling the power of an LCD module
US08/649,509 US5777611A (en) 1995-05-17 1996-05-17 Apparatus for controlling power sequence of an LCD module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950012294A KR0147491B1 (ko) 1995-05-17 1995-05-17 엘씨디 전원 순차 제어장치

Publications (2)

Publication Number Publication Date
KR960042510A KR960042510A (ko) 1996-12-21
KR0147491B1 true KR0147491B1 (ko) 1998-12-01

Family

ID=19414721

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950012294A KR0147491B1 (ko) 1995-05-17 1995-05-17 엘씨디 전원 순차 제어장치

Country Status (3)

Country Link
US (1) US5777611A (ko)
KR (1) KR0147491B1 (ko)
GB (1) GB2300958B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100464315B1 (ko) * 2000-03-23 2004-12-31 삼성에스디아이 주식회사 플라즈마 표시 패널의 전력공급장치
KR100508037B1 (ko) * 1997-09-30 2005-12-02 삼성전자주식회사 액정표시장치의전원제어회로
KR20190091358A (ko) * 2017-07-13 2019-08-05 쿤산 고-비젼녹스 옵토-일렉트로닉스 씨오., 엘티디. 디스플레이 파워 서플라이를 위한 제어 방법, 제어 장치, 저장 매체 및 전자 장치

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100245202B1 (ko) * 1997-03-07 2000-02-15 윤종용 컴퓨터 시스템의 전원차단 제어장치 및 그 제어방법
US6437761B1 (en) * 1997-10-27 2002-08-20 Sony Corporation Monitor status information storage and display
US5900851A (en) * 1998-05-13 1999-05-04 Ut Automotive Dearborn, Inc. Electroluminescent panel drive optimization
KR100512091B1 (ko) 1998-09-24 2005-11-16 삼성전자주식회사 액정표시장치 모듈과 이에 적용되는 홀딩 어셈블리
TW407256B (en) * 1998-10-16 2000-10-01 Samsung Electronics Co Ltd Power supply apparatus of an LCD and voltage sequence control method
JP4385428B2 (ja) * 1999-03-31 2009-12-16 コニカミノルタホールディングス株式会社 情報表示装置
CN1324353C (zh) * 2003-05-29 2007-07-04 友达光电股份有限公司 液晶显示器
JP2005043435A (ja) * 2003-07-23 2005-02-17 Renesas Technology Corp 表示駆動制御装置とその駆動方法及び電子機器並びに半導体集積回路
KR100639916B1 (ko) * 2004-12-06 2006-11-01 한국전자통신연구원 다중 전원 제어 장치
KR100932988B1 (ko) * 2008-04-01 2009-12-21 삼성모바일디스플레이주식회사 표시 장치 및 그 구동 방법
KR20110049937A (ko) * 2009-11-06 2011-05-13 삼성전자주식회사 디스플레이 드라이버, 이의 동작 방법, 및 이를 포함하는 디스플레이 장치
CN102809931A (zh) * 2011-05-30 2012-12-05 鸿富锦精密工业（深圳）有限公司 电源时序控制电路
JP2017009853A (ja) * 2015-06-24 2017-01-12 株式会社ジャパンディスプレイ 表示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4872002A (en) * 1988-02-01 1989-10-03 General Electric Company Integrated matrix display circuitry
KR0151839B1 (ko) * 1989-05-26 1998-12-15 야마무라 가쓰미 전원 회로
JPH04113314A (ja) * 1990-09-03 1992-04-14 Sharp Corp 液晶表示装置
WO1993007733A1 (en) * 1991-10-11 1993-04-15 Norand Corporation Drive circuit for electroluminescent panels and the like
US5576737A (en) * 1993-12-22 1996-11-19 Seiko Epson Corporation Liquid crystal drive device, liquid crystal display device, and liquid crystal drive method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100508037B1 (ko) * 1997-09-30 2005-12-02 삼성전자주식회사 액정표시장치의전원제어회로
KR100464315B1 (ko) * 2000-03-23 2004-12-31 삼성에스디아이 주식회사 플라즈마 표시 패널의 전력공급장치
KR20190091358A (ko) * 2017-07-13 2019-08-05 쿤산 고-비젼녹스 옵토-일렉트로닉스 씨오., 엘티디. 디스플레이 파워 서플라이를 위한 제어 방법, 제어 장치, 저장 매체 및 전자 장치
US11282908B2 (en) 2017-07-13 2022-03-22 Kunshan Go-Visionox Opto-Electronics Co., Ltd. Control methods and control devices for display power supply

Also Published As

Publication number Publication date
US5777611A (en) 1998-07-07
KR960042510A (ko) 1996-12-21
GB2300958B (en) 1999-02-17
GB9610386D0 (en) 1996-07-24
GB2300958A (en) 1996-11-20

Similar Documents

Publication Publication Date Title
KR0147491B1 (ko) 엘씨디 전원 순차 제어장치
KR101081765B1 (ko) 액정표시장치 및 그 구동방법
KR100922927B1 (ko) 액정표시장치의 구동장치 및 그 구동방법
JP3139495B2 (ja) フラット表示装置制御方法
JP4481460B2 (ja) 液晶表示装置及びその駆動方法
JPH0413179A (ja) 表示制御装置
KR20040045080A (ko) 액정표시장치 및 그 구동방법
US20180166040A1 (en) Semiconductor device for mitigating through current and electronic apparatus thereof
KR100574956B1 (ko) 시스템 클럭에 동기 되는 전압 기준 클럭을 발생하는 전압기준 클럭 발생 회로 및 방법
JP3529715B2 (ja) 情報処理装置及び該装置における表示装置用電源電圧制御方法
US6211850B1 (en) Timing generator for driving LCDs
JP4599912B2 (ja) 液晶表示装置
US6718478B2 (en) Circuit for generating a start pulse signal for a source driver IC in TFT-LCD on detecting a leading edge of a data enable
KR100292032B1 (ko) 액정모니터동작제어장치
KR100925291B1 (ko) 액정 표시 장치
JP3269501B2 (ja) 表示装置の表示オン制御方法及び駆動装置
JPH08221041A (ja) 表示装置の同期制御回路
KR100339377B1 (ko) 액정패널(ＬＣＤ Ｐａｎｅｌ)의 안정적 구동을 위한 제어장치 및 제어방법
KR100365406B1 (ko) 액정 디스플레이 컨트롤러의 자동 리셋 회로
JP3224505B2 (ja) 液晶制御装置および液晶表示装置
JPH1083157A (ja) 表示駆動装置
KR100448938B1 (ko) 박막 트랜지스터 액정 표시 장치의 구동 장치
KR100599951B1 (ko) 액정 표시 장치의 자주모드회로
KR980010991A (ko) 액정표시장치 구동회로
JPH07319418A (ja) 表示駆動回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130422

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20140421

Year of fee payment: 17

EXPY Expiration of term