JP2005043435A - 表示駆動制御装置とその駆動方法及び電子機器並びに半導体集積回路 - Google Patents

Abstract

【課題】電源起動手順の変更を容易として種々の表示装置に対応可能とする。
【解決手段】液晶ドライバＣＲＬのインストラクションレジスタＩＳＲと電源ＰＷＵの間に電源シーケンサＰＳＣを設置する。マイコンＭＰＵからインストラクションレジスタＩＳＲに設定された設定値は直接電源ＰＷＵには入力されない。マイコンＭＰＵは時間軸を意識せずに設定値をインストラクションレジスタＩＳＲに書き込む。電源をオンにするときは、電源シーケンサＰＳＣの内部で時間を計測し、順次設定された値を電源ＰＷＵに入力するタイミングもまた、インストラクションレジスタＩＳＲに設定可能とする。
【選択図】 図１１

Description

【０００１】
【発明の属する技術分野】
本発明は、表示駆動制御装置に係り、特に所定の手順に従って単一の主電源から複数の電圧を生成させる電源回路を備えた表示駆動制御装置とその駆動方法に関する。
【０００２】
【従来の技術】
パソコンやテレビ受像機、携帯電話機、携帯情報端末等の電子機器用表示デバイスとして、所謂フラットパネル型の表示装置を有する表示駆動制御装置が用いられている。特に、近年普及が著しい携帯電話機には液晶表示装置が広く採用され、またエレクトロルミネセンス表示装置（有機または無機ＥＬＤ）の採用も間近い。以下に説明する本発明の説明では、特にＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）の液晶表示装置を用いた携帯電話機について、その表示駆動制御装置（液晶表示駆動制御装置）を例として説明するが、主電源から複数の電圧を生成させる電源回路を備えた表示駆動制御装置としては、上記ＥＬＤやＳＴＮ（Ｓｕｐｅｒ Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）等のＴＦＴ以外の液晶表示駆動制御装置や電界放出型表示装置（ＦＥＤ）を用いた表示駆動制御装置なども同様である。
【０００３】
例えば、液晶表示駆動制御装置では、その液晶表示装置（液晶表示パネル、単に液晶パネルとも称する）を駆動するためには、大小様々なレベルの電圧が必要である。そのため、液晶表示駆動制御装置（液晶コントローラ、液晶ドライバとも称する）には単一の主電源から複数のレベルの異なる電圧を発生させる電源回路を内蔵するのが普通である。
【０００４】
液晶表示装置等の表示装置を点灯させるとき、その表示画面に不所望な画像やちらつきが表示されないようにして表示を開始させるには、複数ある電圧を特定の順番にしたがって一定の時間間隔を空けながら発生させる必要がある。この順番と時間は液晶表示装置の電気的な特性から決定されるため、電源回路を使用するときは必ずこの手順に従わなければならない。
【０００５】
【発明が解決しようとする課題】
従来の表示駆動制御装置における電源回路の起動は携帯電話機のシステム全体を制御する中央演算制御装置（以下、マイコンと称する）側のソフトウエア処理で行っていた。したがって、電源の制御はシステム全体の制御の一部に組み込まれることになる。そのため、システム側の負荷が大きく、また電圧発生の手順の変更がシステム制御全体の変更につながる可能性があり、表示駆動制御装置（液晶ドライバＬＳＩなど）をそのままとして表示装置のみを取り替えることは困難であった。
【０００６】
本発明の目的は、電圧発生の手順の変更をシステム制御から独立させたシーケンスで実行させる構成とすることにより、電源起動手順の変更を容易として種々の表示装置に対応可能とし、またシステム負荷を軽減した表示駆動制御装置とその駆動方法を提供することにある。
【０００７】
【課題を解決するための手段】
上記目的を達成するため、本発明は、電源の起動を表示駆動制御装置ＬＳＩの内部で自動的に実行する。その機能としては、時間待ちの制御を液晶表示駆動制御装置ＬＳＩ内で行い、電圧発生の順番とその時間間隔を可変に設定可能とする。起動の際にマイコンは時間制御なしで電源を起動できる。これにより、電源起動の際、システムのマイコンは詳細な時間制御なしで電源を起動することはでき、システムの負荷が軽減され、さらに電源起動の手順変更が容易となり、多種多様の表示装置に対して適用可能な表示駆動制御装置とすることができる。
【０００８】
本発明の基本的な構成は以下のとおりである。すなわち、複数の画素をマトリクス状に配列した表示装置に画像を表示するための複数の電圧を生成する電源回路と、電源回路を制御するインストラクションレジスタとの間に電源回路を制御する複数の設定値が登録される複数のレジスタで構成される電源シーケンサを設ける。この電源シーケンサの各レジスタに登録された設定値に基づいて電源回路を制御して表示装置に必要とする複数の電圧の生成する。
【０００９】
なお、本発明は、上記の構成および後述する実施の形態に記載される構成に限定されるものではなく、本発明の技術思想を逸脱することなく種々の変更が可能であることは言うまでもない。
【００１０】
【発明の実施の形態】
以下、本発明の実施の形態について、液晶表示装置を表示デバイスとした携帯電話機に適用した実施例を本願発明者によって先に検討された技術との比較において詳細に説明する。先ず、本発明の電源シーケンサの制御対象となる液晶ドライバの電源について説明し、次に、電源の制御と電源シーケンサの有効性について説明する。そして、実施例として電源シーケンサの構成とこのシーケンサを使用した電源の起動と停止について順を追って説明する。
【００１１】
図１は本発明を適用する電子機器の一例としての一般的な携帯電話機の説明図であり、図１（ａ）は外観図、図１（ｂ）はそのシステム構成のブロック図である。この携帯電話機は、図１（ａ）に示したように、本体部ＨＢと表示部ＤＢからなり、ヒンジ部ＨＮＧで折り畳みできるようになっている。本体部ＨＢの表面にはテンキーやファンクションキーを含む各種の操作キーを有し、内部にシステムを構成するＬＳＩや回路基板、電源回路、電源（バッテリー）などが収納される。また、表面の一部にはマイクロホン（マイク）ＭＣが取付けられている。そして、表示部ＤＢには液晶表示装置（液晶パネル）ＰＮＬが実装され、スピーカＳＰＫなどが取付けられている。なお、図１では、アンテナＡＮＴは表示部ＤＢに取付けられているが、本体部ＨＢに取付けられたもの、あるいは表示部ＤＢや本体部ＨＢの内部に格納されたものもある。さらに、表示部ＤＢや本体部ＨＢの一部に１または２以上のカメラを実装したものもあるが、図示は省略した。
【００１２】
図１（ｂ）に示したシステム構成において、このシステムはマイクＭＣやスピーカＳＰＫとの音声データを取込み、あるいは出力するための音声インターフェースＡＩＦ、アンテナＡＮＴとの間の信号の入出力を行なう高周波インターフェースＨＦＩＦ、ベースバンドプロセッサＢＢＰ、表示制御を含む携帯電話機システム全体の制御プログラムや制御データの記憶をするフラッシュ等の不揮発性メモリやベースバンドプロセッサＢＢＰのワーク領域用として用いられ、中央演算制御装置とデータをやり取りして該データを格納、出力するＳＲＡＭ等の揮発性メモリを含むメモリＭＲで構成されている。なお、ベースバンドプロセッサＢＢＰは、カスタム機能（ユーザ論理）を提供するＡＳＩＣ（ａｐｐｌｉｃａｔｉｏｎ ｓｐｅｃｉｆｉｃ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔｓ）、音声信号処理等を行なう音声信号処理回路ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、ベースバンド信号の生成や表示制御、システム全体の制御等を行なうシステム制御装置としてのＭＰＵ（マイコン：Ｍｉｃｒｏｐｒｏｃｅｓｓｏｒ Ｕｎｉｔ）からなる。この携帯電話機のシステム全体の制御はベースバンドプロセッサＢＢＰが行い、マイコンＭＰＵから受け取った指示に基づいて、液晶ドライバＣＲＬ（液晶表示駆動制御装置）が液晶パネルＰＮＬを駆動し、画面に表示を行う。
【００１３】
図２は図１における液晶ドライバの概略構成例を説明するブロック図である。液晶ドライバＣＲＬは、ソースドライバＳＤＲ、ゲートドライバＧＤＲ、対向電極ドライバ（Ｖｃｏｍドライバ）ＶＣＤＲ、電源ＰＷＵと、これらの機能部分を制御するドライバ制御回路ＤＲＣＲから構成される。
【００１４】
図３は図２に示した液晶ドライバを構成する各機能部分の出力例の説明図である。図３（ａ）はドライバ制御回路ＤＲＣＲから出力されるタイミング信号（０Ｖ→１．６Ｖ）で、ドライバ出力の電圧レベルが切り替わるタイミングである。電源ＰＷＵでは、図３（ｂ）に示したようなドライバ出力の電圧レベルΔＶ（−１．５←→４．０Ｖ）を生成する。パネル駆動電圧波形は、ドライバ制御回路ＤＲＣＲから出力される上記タイミング信号に同期して電源ＰＷＵからのΔＶの電圧を各ドライバＳＤＲ、ＧＤＲ、ＶＣＤＲに図３（ｃ）に示すドライバ出力電圧として出力する。
【００１５】
図４は図２に示した液晶ドライバの詳細構成例を説明するブロック図である。液晶ドライバＣＲＬは、図１（ｂ）のベースバンドプロセッサＢＢＰのマイコンＭＰＵから出力される各種インストラクション・データやメモリＭＲ（ＲＡＭ）からのデータを取り込むインターフェースＩＦ、表示データを格納するＧＲＡＭ（グラフィックＲＡＭ）、インターフェースＩＦとの間のデータの書込み／読出しのためにライトデータラッチＷＬＴ１、リードデータラッチＷＬＴ１、アドレスカウンタＡＤＣ、インストラクションレジスタＩＳＲ、インターフェースＩＦとの間のインストラクション・データの書込み／読出しのためにライトデータラッチＷＬＴ２、リードデータラッチＷＬＴ２、インデックスレジスタＤＸＲ、基準タイミング周波数信号発振器ＯＳＣ、基準タイミング周波数信号発振器ＯＳＣに基づいて液晶ドライバＣＲＬの動作の基準となるタイミング信号を発生するタイミング発生回路ＴＭＧを有する。
【００１６】
インストラクションレジスタＩＳＲに格納されたインストラクション・データは、ソースドライバＳＤＲ、ゲートドライバＧＤＲ、対向電極ドライバ（ＶＣＯＭドライバ：図４ではＶｃｏｍドライバと表記）ＶＣＤＲに与えられると共に、タイミング発生回路ＴＭＧと電源シーケンサＰＳＣにも与えられる。電源シーケンサＰＳＣはインストラクションレジスタＩＳＲから出力されるインストラクション・データに従って電源ＰＷＵを制御する。
【００１７】
特に制限されないが、図２で説明されたドライバ制御回路は図４のインターフェースＩＦ、表示データを格納するＧＲＡＭ（グラフィックＲＡＭ）ライトデータラッチＷＬＴ１、リードデータラッチＷＬＴ１、アドレスカウンタＡＤＣ、インストラクションレジスタＩＳＲ、ライトデータラッチＷＬＴ２、リードデータラッチＷＬＴ２、インデックスレジスタＤＸＲ、基準タイミング周波数信号発振器ＯＳＣ、タイミング発生回路ＴＭＧ、電源シーケンサＰＳＣが含まれる。
【００１８】
特に制限されないが、図４の液晶ドライバＣＲＬは、シリコン単結晶のような一つの半導体基板上に作られてもよい。そうする事によりＩ／Ｏバッファ等が共通化されることにより、外付け部品の削減、液晶ドライバＣＲＬのトータルの面積を削減することができる。又、図４の液晶ドライバＣＲＬにおいて、電源ＰＷＵ、ソースドライバＳＤＲ、ＶｃｏｍドライバＶＣＤＲ、ゲートドライバＧＤＲとその他に分けてそれぞれが一つの半導体基板上に作られてもよい。そうする事により製造工程で高耐圧プロセスがコントロールロジック部において不要になることによりコストを削減できる。又電源シーケンサＰＳＣはどちらに存在してもよい。又、図４の液晶ドライバＣＲＬにおいて、電源ＰＷＵとその他に分けてそれぞれが一つの半導体基板上に作られてもよい。そうする事により色々な液晶パネルＰＮＬに対して電源は共通に使うことができ、その他は色々と液晶パネルＰＮＬに合わせて適用する事ができる。又電源シーケンサＰＳＣはどちらに存在してもよい。又、図４の液晶ドライバＣＲＬにおいて、ゲートドライバＧＤＲだけが別になり、それぞれが一つの半導体基板上に作られてもよい。そうする事により液晶パネルＰＮＬに合わせたゲートドライバＧＤＲを適用することができ、液晶パネルＰＮＬ上にゲートドライバＧＤＲを作りこむタイプの液晶パネルＰＮＬを採用した時に、ゲートドライバＧＤＲの面積が削減できる。又電源シーケンサＰＳＣはゲートドライバＧＤＲの無い方に存在すべきである。これはゲートドライバＧＤＲの方に電源シーケンサＰＳＣがあると、もう一方の方の液晶ドライバＣＲＬが電源シーケンサＰＳＣに対応していないと使用ができないためである。
【００１９】
図５は図４における電源の構成例を説明するブロック図である。この電源ＰＷＵは大きく２つのブロックで構成され、外部供給電圧入力、電源オン／オフ（ＯＮ／ＯＦＦ）入力、昇圧回路１オン／オフ入力、昇圧回路２オン／オフ入力、昇圧回路出力▲３▼オン／オフ入力、昇圧回路出力▲４▼オン／オフ入力、昇圧回路出力電圧制御入力等を有している。そして、昇圧回路１（ＭＶＲ１）は、一つの出力▲１▼を、昇圧回路２（ＭＶＲ２）は三つの出力▲２▼、▲３▼、▲４▼を持っている。また、電源ＰＷＵはスイッチＳＷ１を有し、電源をオン（ＯＮ）している状態（起動状態）とオフ（ＯＦＦ）している状態（停止状態）の二つの状態に分けることができる。このオン状態とオフ状態とでは、出力の電圧レベルが異なる。さらに、各ブロック毎や各出力毎にスイッチＳＷ２、ＳＷ３、ＳＷ４、ＳＷ５が設けられている。電源はオン状態とオフ状態の外に、オン状態とオフ状態が混在した状態（過渡状態）をとる。
【００２０】
図５に示した構成では、昇圧回路１（ＭＶＲ１）が「昇圧回路１がオン／オフ」というスイッチＳＷ２を持ち、昇圧回路２（ＭＶＲ２）が「昇圧回路２がオン／オフ」というスイッチＳＷ３を持っている。さらに、昇圧回路出力▲３▼が「昇圧回路出力▲３▼がオン／オフ」というスイッチＳＷ４を持ち、昇圧回路出力▲４▼が「昇圧回路出力▲４▼がオン／オフ」というスイッチＳＷ５を持っている。また、上記のオン／オフ以外に出力電圧を変化させる制御信号を持つ場合もある。図５では、昇圧回路２（ＭＶＲ２）の出力である昇圧回路出力▲２▼と昇圧回路出力▲３▼の電圧の大きさを制御する信号である「昇圧回路出力電圧制御」を使用している。
【００２１】
図６は図５に示した電源回路起動に伴う出力変化の説明図である。図中、横軸に時間を、縦軸に電圧（相対値）をとって示し、図５の左側に示した各制御信号（「電源 ＯＮ／ＯＦＦ」、「昇圧回路１ ＯＮ／ＯＦＦ」、「昇圧回路２ ＯＮ／ＯＦＦ」、「昇圧回路 出力電圧制御」、「昇圧回路出力▲３▼ ＯＮ／ＯＦＦ」、「昇圧回路出力▲４▼ ＯＮ／ＯＦＦ」、・・・）の入力に基づいて各スイッチＳＷ１〜ＳＷ５と昇圧回路１（ＭＶＲ１）、昇圧回路２（ＭＶＲ２）の動作の結果出力される昇圧回路出力▲１▼〜▲４▼の波形（電圧値の変化）を示す。
【００２２】
「電源 ＯＮ／ＯＦＦ」の制御信号が「電源 ＯＦＦ」の状態では、昇圧回路出力▲１▼と▲２▼は外部供給電圧と同じ電圧レベルで、昇圧回路出力▲３▼と▲４▼は接地電位ＧＮＤと同レベルである。この状態から、「昇圧回路１ ＯＮ／ＯＦＦ」と「昇圧回路２ ＯＮ／ＯＦＦ」制御信号が、それぞれ「昇圧回路１ ＯＮ」、「昇圧回路２ ＯＮ」になると、昇圧回路出力▲１▼および昇圧回路出力▲２▼は外部供給電圧から図６に示した電圧レベルに上昇する。
【００２３】
その後、「昇圧回路出力▲３▼ ＯＮ／ＯＦＦ」制御信号、「昇圧回路出力▲４▼ ＯＮ／ＯＦＦ」制御信号が順に「昇圧回路出力▲３▼ ＯＮ」、「昇圧回路出力▲４▼ ＯＮ」になると、昇圧回路出力▲３▼、昇圧回路出力▲４▼は図６に示したように、接地電位ＧＮＤから図６に示した電圧レベルに下降する。これらの昇圧回路出力▲２▼、昇圧回路出力▲３▼は、「昇圧回路 出力電圧制御」制御信号の昇圧回路出力電圧設定によりレベル調整がなされる。
【００２４】
このように、複数の電圧出力は、それぞれ個別にオン／オフの制御や電圧レベルの制御が可能である。電源をオン／オフするには、これらの制御信号の設定をすべて行う必要がある。
【００２５】
上記のように、電源のオン／オフ制御をするには複数の設定をすべて行わなければならないため、その設定の順番とタイミング、特に電源をオンにするときの順番とタイミングが重要である。液晶ドライバの電源をオンにするということは、マクロな見方をすれば「液晶パネルに絵（画像）を表示する」ということである。液晶パネルは液晶ドライバ（液晶駆動制御装置）から出力された制御信号によって表示動作を行うので、その制御信号の元となる電源回路の出力も当然、液晶パネル表示の画質に密接に関係している。そして、電源をオンとしたとき、画面にちらつき無く綺麗に絵を表示するためには、電源起動のための設定の順番とそのタイミングが重要な要素となる。
【００２６】
図７は電源ＯＮ（オン）のための液晶パネルを用いた携帯電話機における設定フロー例の説明図であり、（ａ）はＸ社、（ｂ）はＹ社、（ｃ）はＺ社の設定フローの概略を示す。なお、図７における「▲１▼出力」〜「▲４▼出力」は前記した図５、図６における昇圧回路出力▲１▼〜▲４▼をオン状態に設定することを意味する。また、「電圧設定」は図６の「昇圧回路 出力電圧設定」でもって昇圧回路出力▲２▼と▲３▼の出力電圧を制御することを意味する。「その他 設定」は電源以外のドライバの設定を意味する。
【００２７】
図７の（ａ）（ｂ）（ｃ）のそれぞれに示されたように、昇圧回路出力▲１▼〜▲４▼をオン状態に設定する順番とそのタイミングは液晶パネルのメーカーにより各社で異なることが示される。つまり、綺麗な絵を表示するためには、組み合わされた液晶パネルの電気的特性に合わせて電源設定フローを変更しなければならない、ということになる。
【００２８】
図８はマイコン側から見たときの電源制御フロー例の説明図であり、（ａ）は液晶ドライバ設定フロー、（ｂ）はマイコン側制御フローを示す。図８の（ａ）における「▲１▼出力」〜「▲４▼出力」は図７と同様の意味を示す。液晶ドライバの電源設定フローはマイコンによって制御される。図示されたように、マイコンは、液晶パネルのドライバ（図８ではＬＣＤドライバ）電源制御１→周辺機器制御・待ち時間制御→ＬＣＤドライバ電源制御２→周辺機器制御・待ち時間制御→ＬＣＤドライバ電源制御３→周辺機器制御・待ち時間制御→その他の制御の順で制御を実行する。このように、マイコンは電源設定の待ち時間に液晶ドライバ以外の周辺装置（通信装置、音声処理装置、等）の制御を行っている。
【００２９】
ここで、携帯電話システムの液晶パネルのみを変更（取り替え）することを考える。液晶パネルを変更すれば、当然に当該液晶パネルに合わせて液晶ドライバの電源設定フローも変更することになる。これは、すなわちマイコン側の制御フローを変更することになる。ところが、マイコン側の制御フローの中の液晶ドライバの制御部分を変更すれば、その変更に合わせて液晶ドライバ以外の周辺装置制御も少なからず変更しなければならなくなり、当該変更について詳細に検討し、チェックを行なわなければならなくなってしまう。つまり、液晶パネルを変更することが、システム制御全体の変更につながることになる。これは、液晶パネルのマルチベンダ化（調達先の多様化）を望むセットメーカーにとって大きな障害となる。
【００３０】
以上を整理すると、先ず根本的な問題として、電源の設定に時間制御が必要でることが挙げられる。これは、電源回路の電気的あるいは構造的な特性や液晶パネルとの相性もあり、時間制御は必ず必要となる。次に考えられる問題は、時間制御をマイコン側に一任している点である。複数の時間制御を一本の制御フローの中に組み込んでしまっているので、変更が困難になっている。そこで、本発明では、液晶ドライバの電源設定に関する時間制御については、当該ドライバのＬＳＩ回路内で自前で行なうことを考慮した。
【００３１】
図９は液晶ドライバの電源設定に関する時間制御を当該液晶ドライバＬＳＩ内で行うようにしたマイコン側制御フローの説明図である。電源起動の際に、細かく時間を計って設定していた図８（ｂ）に示した制御が、図９に示したように、「ＬＣＤドライバ 電源制御」で最初に幾つかの設定をまとめて行い、後は待っているだけで電源が勝手に起動してくれる。これにより、マイコン、特に携帯電話機に採用されているマイコンは液晶ドライバの電源設定に関わる時間制御から開放され、液晶パネルの変更に伴う制御フローの変更が制御フローの最初の設定値の変更のみとなり、他の周辺機器の制御に影響を与えることなく、容易に行うことができるようになる。又、携帯電話機に採用される液晶パネルのマルチベンダ化を容易に行う事ができる。
【００３２】
図１０は本発明の新規な構成を説明するための対比例である本願発明者によって先に検討された液晶ドライバの回路構成図である。液晶ドライバは、自身の動作を制御するための設定値を格納するインストラクションレジスタＩＳＲを持っており、このインストラクションレジスタＩＳＲに書き込まれた設定値に従った動作をする。マイコンＭＰＵはこのインストラクションレジスタＩＳＲに設定値を書き込んで電源ＰＷＵの動作を制御する。従来の回路構成では、インストラクションレジスタＩＳＲに書き込まれた設定値が直ちに電源ＰＷＵの内部の各ブロックのオン／オフや出力の制御を行っている。このため、マイコンＭＰＵがインストラクションレジスタＩＳＲに設定値を書き込んだ瞬間が電源ＰＷＵの起動のタイミングになっており、電源オンの時間制御はマイコンＭＰＵが行わなければならない。
【００３３】
図１１は本発明の液晶ドライバの基本回路例の構成図である。図１１中、参照符号ＰＳＣは電源シーケンサであり、他の構成要素は図１０と同様である。本構成例では、液晶ドライバＣＲＬのインストラクションレジスタＩＳＲと電源ＰＷＵの間に電源シーケンサＰＳＣを設置してある。マイコンＭＰＵからインストラクションレジスタＩＳＲに設定された設定値は直接電源ＰＷＵには入力されない。これにより、マイコンＭＰＵは時間軸を意識せずに設定値をインストラクションレジスタＩＳＲに書き込むことができる。電源をオンにするときは、電源シーケンサＰＳＣの内部で時間を計測し、順次設定された値を電源ＰＷＵに入力する。入力のタイミングもまた、インストラクションレジスタＩＳＲに設定可能とする。
【００３４】
図１２は本発明の液晶ドライバにおける設定フローの説明図である。従来の液晶ドライバの設定フローは前記した図８（ａ）に示したとおりである。電源シーケンサを用いた本発明では、「１」シーケンサ使用モードに切り換えられることで、「２」図６で説明した電源の各出力▲１▼▲２▼▲３▼▲４▼のオン／オフ及び出力設定電圧が行われる。その後、「３」前記「２」の設定値をドライバＬＳＩ内部で有効にするまでの待ち時間を設定し、「４」「シーケンス開始」コマンドを発行する。マイコンＭＰＵは図９で説明した制御フローとなり、電源設定に必要な制御はインストラクションレジスタの設定のみとなる。
【００３５】
図１３は本発明の一実施例を説明する電源シーケンサの制御対象となる電源回路と液晶パネルの各ドライバ間の制御信号の流れの説明図である。図中、実線は制御信号、破線は出力電圧を示す。また、昇圧回路出力▲１▼は液晶駆動電圧、昇圧回路出力▲２▼はゲート駆動電圧Ｈｉｇｈ側電圧、昇圧回路出力▲３▼はゲート駆動電圧Ｌｏｗ側電圧、昇圧回路出力▲４▼は対向電極電圧Ｌｏｗ側電圧である。
【００３６】
制御信号は、ソースドライバＳＤＲの階調電圧発生回路（階調アンプ）ＳＶＧの動作設定ＯＮ／ＯＦＦ、昇圧回路１（ＭＶＲ１）の動作設定ＯＮ／ＯＦＦ及び昇圧クロックの分周率の設定、昇圧回路２（ＭＶＲ２）の動作設定ＯＮ／ＯＦＦ及び昇圧クロックの分周率の設定、昇圧倍率設定、▲３▼出力動作設定ＯＮ／ＯＦＦ、▲４▼出力動作設定ＯＮ／ＯＦＦ、ＶｃｏｍドライバのＶｃｏｍ電圧発生回路（Ｖｃｏｍアンプ）ＶＣＶＧの動作設定ＯＮ／ＯＦＦである。また、Ｖｃｉは外部から供給される電源電圧、ＧＮＤは接地電位である。なお、制御信号には、上記したオン（ＯＮ）状態とオフ（ＯＦＦ）状態の切替えを行うもの以外に、電源動作設定ＯＮ／ＯＦＦと電圧の大きさや電流量を制御するものが含まれる。
【００３７】
昇圧回路１（ＭＶＲ１）と昇圧回路２（ＭＶＲ２）は、上記した各制御信号と基準電圧発生回路ＲＶＧの出力電圧に基づいて上記の▲１▼▲２▼▲３▼▲４▼の各電圧を出力する。基準電圧発生回路ＲＶＧの出力電圧はＶｃｏｍドライバのＶｃｏｍ電圧発生回路（Ｖｃｏｍアンプ）ＶＣＶＧにも与えられる。昇圧回路１（ＭＶＲ１）の▲１▼電圧出力はソースドライバＳＤＲの階調電圧発生回路（階調アンプ）ＳＶＧおよび昇圧回路２（ＭＶＲ２）に与えられる。また、昇圧回路２（ＭＶＲ２）の▲２▼電圧出力と▲３▼電圧出力はゲートドライバＧＤＲのゲート駆動電圧発生回路ＧＶＧに、▲４▼電圧出力は▲４▼ＶｃｏｍドライバのＶｃｏｍ電圧発生回路（Ｖｃｏｍアンプ）ＶＣＶＧに与えられる。
【００３８】
図１４は電源のＯＮ／ＯＦＦ状態における各昇圧回路の出力電圧の関係の説明図である。図１４（ａ）は携帯電話機の電源ＯＮ／ＯＦＦ操作の一例を説明する模式図、図１４（ｂ）は携帯電話機の電源ＯＮ／ＯＦＦ操作に対応した各昇圧回路の出力電圧の変化を示す波形図である。図１４（ａ）において、携帯電話機の表示部ＤＢを本体部ＨＢから開いた状態＝液晶パネルの表示ＯＮ＝液晶ドライバＯＮである。表示部ＤＢを閉じた状態（折り畳んだ状態）＝液晶パネルの表示ＯＦＦ＝液晶ドライバＯＦＦである。▲１▼〜▲４▼電圧出力は前記した昇圧回路１および２から出力される電圧である。
【００３９】
図１４（ｂ）において、表示部ＤＢを本体部ＨＢに閉じた状態では、▲１▼電圧出力と▲２▼電圧出力は外部供給電圧Ｖｃｉで、▲３▼電圧出力と▲４▼電圧出力は接地電位ＧＮＤにある。このとき、表示ＯＦＦである。表示部ＤＢを本体部ＨＢから開いた状態では、▲１▼〜▲４▼電圧出力は図示した電位となる。このとき、表示ＯＮとなる。なお、各電圧出力の立ち上がりの傾斜は液晶ドライバの電源ＯＮ時の過渡状態を示す。
【００４０】
図１５は本発明の実施例を本願発明者によって先に検討された技術と比較して説明するための図１４における電源ＯＮ状態にするときの電源シーケンサを有しない本願発明者によって先に検討された技術の設定フローの一例とそのときの昇圧回路の出力の変化の説明図である。図１５では、「１」（電源ＯＮ、電流量設定、昇圧回路２ＯＮ、昇圧クロック分周率設定、▲３▼電圧出力ＯＮ）→「２」（３０ｎｓ待つ）→「３」（昇圧回路１ＯＮ→昇圧クロック分周率設定→昇圧倍率設定）→「４」（１０ｍｓ待つ）→「５」（階調アンプＯＮ）→「６」（１０ｍｓ待つ）→「７」（▲４▼電圧出力ＯＮ、ＶｃｏｍアンプＯＮ）の一連のフローとなる。▲１▼〜▲４▼電圧出力波形は図示したとおりである。なお、上記の待ち時間制御はマイコンによる時間制御、電源動作制御は、前記したようにマイコンによるインストラクションレジスタの書込みで実行される。
【００４１】
図１６は電源シーケンサを備えた本発明の実施例を説明する図１４における電源ＯＮ状態にするときの設定フローの一例とそのときの昇圧回路の出力の変化の説明図である。図１６では、最初に「１」（電源シーケンサ使用設定、電源起動設定、電流量設定、昇圧回路１動作設定、昇圧回路２動作設定、昇圧クロック分周率設定、昇圧倍率設定、階調アンプ動作設定、▲３▼電圧出力動作設定、▲４▼電圧出力動作設定、Ｖｃｏｍアンプ動作設定、待ち時間設定、電源シーケンサ起動）をまとめて行い、後は「２」（電源シーケンスが終了して電源が起動するまで待つ）だけ、という制御になる。
【００４２】
なお、本実施例では、電源シーケンサの動作設定を行うため、その分の設定項目が増えている。また、電圧出力▲１▼〜▲４▼は、図示したように、時間軸方向の最小単位がフレーム（ｆ）単位すなわち１画面分の表示時間になっている以外は図１５と同様の変化となる。本実施例における待ち時間制御は電源シーケンサの内部で行う時間制御であり、電源動作制御は電源シーケンサが設定値をドライバＬＳＩ内部で有効化する。次に、電源制御の方式について説明する。
【００４３】
図１７は本発明の実施例を本願発明者によって先に検討された技術と比較して説明するために電源シーケンサを有しない従来の液晶ドライバの回路構成を説明するブロック図である。図１７中、破線はマイコンＭＰＵから電源ＰＷＵへの制御の流れを示す。液晶ドライバＣＲＬは、自身の動作を決定するための設定値を格納するインストラクションレジスタＩＳＲを有している。このインストラクションレジスタＩＳＲに書き込まれた設定値に従って液晶ドライバＣＲＬは動作する。マイコンＭＰＵは、電源ＰＷＵの動作を決定する設定値をインストラクションレジスタＩＳＲに書き込むことで電源ＰＷＵの動作を制御する。
【００４４】
図１７に示した本願発明者によって先に検討された技術の回路構成では、インストラクションレジスタＩＳＲの設定値が直ちに電源ＰＷＵ内部の各ブロックの動作を制御している。このため、マイコンＭＰＵがインストラクションレジスタＩＳＲに設定値を書き込んだ時点で電源ＰＷＵが起動し、または停止してしまう。したがって、電源設定フローを実行するためには、マイコンＭＰＵでインストラクションレジスタＩＳＲに設定値を書き込むタイミングを計って行わなければならない。これに対し、本発明の実施例では、電源シーケンサを備えることで下記のような制御を実行するようにした。
【００４５】
図１８は電源シーケンサを設けた本発明の実施例を説明するための液晶ドライバの回路構成を説明するブロック図である。図１８では、インストラクションレジスタＩＳＲと電源ＰＷＵの間に電源シーケンサＰＳＣを設けたことにより、インストラクションレジスタＩＳＲからの制御信号を直接電源ＰＷＵに入力しない構成とした。マイコンＭＰＵは時間制御を行うことなく、設定値をまとめてインストラクションレジスタＩＳＲに書き込むことができる。
【００４６】
電源シーケンサＰＳＣは、自身の内部で時間を計り、インストラクションレジスタＩＳＲに書き込まれた設定値を順次電源ＰＷＵに入力して行く。インストラクションレジスタＩＳＲに設定値を入力する時間や順番もまた、インストラクションレジスタＩＳＲに設定可能である。電源シーケンサＰＳＣの内部での時間の計測は表示動作に使用する信号（本実施例ではフレーム先頭信号）を共用する。
【００４７】
このように構成したことで、マイコンＭＰＵ側は電源設定のための特別な時間制御を必要とせず、電源起動のためのレジスタ設定値は待ち受け時間を無視して書き込むことができる。そのため、マイコンＭＰＵ側の制御プログラムにおける電源設定フローの偏向がインストラクションレジスタの設定の変更のみで行うことができる。
【００４８】
図１９は本発明の実施例を本願発明者によって先に検討された技術と比較して説明するために本願発明者によって先に検討された液晶ドライバにおけるインストラクションレジスタと電源の構成を説明する模式図である。インストラクションレジスタＩＳＲには昇圧回路１の動作設定、昇圧回路２の動作設定、Ｖｃｏｍアンプの動作設定、・・・等の、電源の各部の動作設定を行うためのレジスタＩＲ１、ＩＲ２、ＩＲ３、・・・ＩＲｎ、を有している。そして、従来では、昇圧回路１の動作を設定するレジスタ（ＩＲ１）の出力は電源ＰＷＵの昇圧回路１（ＭＶＲ１）に、昇圧回路２の動作を設定するレジスタ（ＩＲ２）の出力は電源ＰＷＵの昇圧回路２（ＭＶＲ２）に、Ｖｃｏｍアンプの動作を設定するレジスタ（ＩＲ３）の出力は電源ＰＷＵのＶｃｏｍアンプ（ＶＣＶＧ）に、・・・・というように、直接入力されるようになっている。電源全体の動作と電流量を設定するレジスタＩＲｎも同様、レジスタ出力が電源へ直接入力されている。これに対し、本発明の実施例では、次のように構成される。
【００４９】
図２０は電源シーケンサを設けた本発明の実施例の液晶ドライバにおけるインストラクションレジスタと電源の構成を説明する模式図である。インストラクションレジスタＩＳＲには、図１９に示した各レジスタに加えて、待ち時間設定レジスタＴＩＲ１、ＴＩＲ２、・・・ＴＩＲｎ、シーケンサ使用／停止設定レジスタＳＥＮ、シーケンス実行／終了設定レジスタＳＯＮ、シーケンス終了時間設定レジスタＴＥＤの各レジスタが追加されている。待ち時間設定レジスタＴＩＲ１〜ｎは、電源を制御する各レジスタＩＲ１〜ｎに各々対応して設けられ、電源制御レジスタＩＲ１〜ｎの出力が電源に入力されるまでの待ち時間がそれぞれ設定される。
【００５０】
シーケンス終了時間設定レジスタＴＥＤには、電源シーケンサのシーケンス終了時間を設定する。シーケンサ使用／停止設定レジスタＳＥＮは、電源シーケンサを使用する状態と使用しない状態（停止状態）の何れかが設定される。このシーケンサ使用／停止設定レジスタＳＥＮに設定値を書き込むことで、電源ｏｎシーケンスにおいて電源シーケンサを使用するかどうかを決定する。シーケンスが終了すると自動的に使用していない状態の設定値が書き込まれる。シーケンス実行／終了設定レジスタＳＯＮには、電源シーケンサがシーケンスを実行状態にするか否かの二値が設定される。このシーケンス実行／終了設定レジスタＳＯＮにシーケンス実行状態の設定値を書き込むことで、実際に電源シーケンサがシーケンスの実行を開始する。シーケンスが終了すると、自動的に終了状態の設定値が書き込まれる。
【００５１】
電源シーケンサＰＳＣには、フレーム数カウンタＦＣ、比較器ＣＯＭＰ１、ＣＯＭＰ２、・・・ＣＯＭＰｎ、ＣＯＭＰｎ＋１、および選択スイッチＳＳＷ１、ＳＳＷ２、・・・ＳＳＷｎ、が設けられている。また、電源シーケンサＰＳＣ内にも、電源の各部の動作を制御するレジスタＰＩＲ１、ＰＩＲ２、・・・ＰＩＲｎ、が設けられている。これらのレジスタＰＩＲ１〜ｎには電源がｏｆｆ状態となるような設定値が予め書き込まれている。フレーム数カウンタＦＣは、タイミング発生回路ＴＭＧ（図１８参照）から毎フレームに一回だけ発生されるパルス（フレーム先頭信号）を計数する。比較器ＣＯＭＰ１〜ｎは各々、カウンタフレーム数ＦＣの計数値と、インストラクションレジスタＩＳＲの待ち時間設定レジスタＴＩＲ１〜ｎの設定値とを比較する。電源シーケンサＰＳＣは、フレーム数カウンタＦＣの計数値がｉ番目の待ち時間設定レジスタＴＩＲｉに設定された値に満たない間は電源シーケンサＰＳＣ内部のレジスタＰＩＲｉに設定された値（電源が停止状態となる信号）を電源ＰＷＵに対して与え、計数値が設定値以上となった時対応する信号選択スイッチＳＳＷｉを切り換えて、インストラクションレジスタＩＳＲのレジスタＩＲｉに設定された値（電源が動作状態となる信号）を電源ＰＷＵに対して与える。（ただしｉは１からｎの任意の整数。）よって、待ち時間設定レジスタＴＩＲ１、ＴＩＲ２、・・・ＴＩＲｎを使用することにより、電源ＰＷＵに設定すべき設定値をそれぞれ時間的に可変にする事ができる。シーケンサ使用／停止設定レジスタＳＥＮにより電源シーケンサＰＳＣを使用するか、マイコンＭＰＵが時間制御を含む電源ＰＷＵの設定を行うかを選択する事ができる。
【００５２】
図２１は図２０におけるフレーム数カウンタと比較器および選択スイッチの動作説明図である。フレーム数カウンタＦＣはクロックｃｌｋに基づいてフレームパルスｆを計測する。クロックｃｌｋが“１”でフレームパルスｆを＋１し、クロックｃｌｋが“０”でこれを保持する。比較器ＣＯＭＰは第１入力Ｉ１に入力するフレームパルスｆの計数値と第２入力Ｉ２に入力する待ち時間設定レジスタに設定された値を比較し、Ｉ１≧Ｉ２で出力Ｏを“１”、他の場合は出力Ｏを“０”とする。そして、選択スイッチＳＳＷは電源シーケンサＰＳＣ内部の各レジスタＰＩＲ１〜ｎからの出力Ｄ１とインストラクションレジスタＩＳＲの各設定レジスタＩＰ１〜ｎからの出力Ｄ２を各対応する比較回路ＣＯＭＰ１〜ｎの比較出力Ｓで切り換えてＤＯを出力する。比較回路ＣＯＭＰの比較出力Ｓが“０”で出力ＤＯ＝Ｄ１、“１”で出力ＤＯ＝Ｄ２となる。
【００５３】
なお、比較器ＣＯＭＰｎ＋１は、設定された電源シーケンスの終了時間ＴＥＤを計数した時点でインストラクションレジスタＩＳＲのシーケンサ使用／停止設定レジスタＳＥＮに停止信号を、シーケンス実行／終了設定レジスタＳＯＮに終了信号を出力する。この信号を受けて、電源シーケンサＰＳＣはその動作を終了する。電源シーケンサＰＳＣが動作を終了した後は、電源制御レジスタＩＲ１〜ｎの出力が直に電源ＰＷＵの各部に入力される状態となる。
【００５４】
図２２は本発明の実施例を従来本願発明者によって先に検討された技術と比較して説明するために本願発明者によって先に検討された液晶ドライバにおけるマイコン制御による電源起動フローの説明図である。図２２中、点線は電源停止状態及びその設定内容、実線は電源動作状態及びその設定内容を示す。電源停止状態（図２２では、電源ｏｆｆ状態と表記）では、インストラクションレジスタＩＳＲのレジスタＩＲ１〜ｎには電源がｏｆｆ状態となるような値が設定されている。インストラクションレジスタＩＳＲ設定時には、先ずインストラクションレジスタＩＳＲの電源設定レジスタＩＲｎに動作状態の設定値が設定されて電源全体の動作が有効となる。次に昇圧回路１設定レジスタＩＲ１に動作状態の設定値が設定され、昇圧回路１（ＭＶＲ１）が起動する。以下、順次適切な時間に各設定レジスタＩＲ２、ＩＲ３、・・・に動作状態の設定がなされていき、電源の各部が起動していく。
【００５５】
電源動作状態（図２２では、電源ｏｎ状態と表記）では、インストラクションレジスタＩＳＲの全てのレジスタの設定がなされて昇圧回路１（ＭＶＲ１）、昇圧回路２（ＭＶＲ２）、・・・ＶｃｏｍアンプＶＣＶＧが動作状態となる。これに対し、電源シーケンサを備えた本発明の実施例では、以下のようなフローとなる。
【００５６】
図２３、図２４、図２５は電源シーケンサを備えた本発明の実施例を説明する電源起動フローの説明図である。なお、図２４のフローは図２３からの続きで、図２５のフローは図２４からの続きである。各図中、ＳＳＷ１〜ＳＳＷｎは選択スイッチ、図２２と同一参照符号は同一機能部分に対応する。図２２と同様に、点線は電源停止状態及びその設定内容、実線は電源動作状態及びその設定内容を示す。図２３において、電源停止状態（電源ｏｆｆ状態）では、インストラクションレジスタＩＳＲの電源制御レジスタＩＲ１〜ｎと電源シーケンサＰＳＣ内部の各レジスタＰＩＲ１〜ｎには電源がｏｆｆ状態となる設定値が設定されている。この電源停止状態から電源を立ち上げるときは、インストラクションレジスタＩＳＲのシーケンサ使用／停止設定レジスタＳＥＮに電源シーケンサを使用状態にする設定値を設定する。即ち、インストラクションレジスタＩＳＲから電源シーケンサＰＳＣに、
「１」電源シーケンサを使用状態にする制御信号が出力される（図２３）。すそして、電源ＰＷＵの各部を制御する信号が、インストラクションレジスタＩＳＲより出力される信号から電源シーケンサＰＳＣ内部のレジスタより出力される信号に切り替わる。ただし、どちらの設定値も電源を停止状態とする同じ値なので、電源の動作に影響はない。
【００５７】
「２」インストラクションレジスタＩＳＲの電源制御レジスタＩＲ１〜ｎに動作状態の設定値を書き込む。同時に、図２３、図２４、図２５においては図示していないものの図２０に図示されているインストラクションレジスタＩＳＲ内の待ち時間設定レジスタＴＩＲ１〜ｎと終了時間設定レジスタＴＥＤにも各々設定値を書き込む。
「３」シーケンス実行状態とする（図２４）。シーケンスが開始されて待ち時間設定レジスタＴＩＲ１〜ｎに設定された値とフレーム数カウンタＦＣの計数値が一致したとき、対応する選択スイッチＳＳＷにおいて制御信号をインストラクションレジスタＩＳＲから出力されているものに戻す。停止状態の信号から動作状態の信号に順次切り替わって行く。
【００５８】
最終的にインストラクションレジスタＩＳＲの電源制御レジスタＩＲ１〜ｎの出力が電源ＰＷＵに直接入力されている状態となる（図２５の電源ｏｎ状態）。フレーム数カウンタＦＣの計数値が終了時間設定レジスタＴＥＤに設定された値と一致したときシーケンスは終了し、電源シーケンサＰＳＣは自動的に終了状態となる。
【００５９】
図２６は電源シーケンサを備えた本発明の他の実施例の液晶ドライバにおけるインストラクションレジスタと電源の構成を説明する模式図である。前記の実施例では、電源が停止している状態から動作している状態への設定フローにのみ対応させていたが、本実施例では電源シーケンサＰＳＣを任意の状態から異なる状態への設定フロー（例えば、電源ｏｆｆの設定フロー）にも対応させたものである。
【００６０】
そのため、本実施例では、インストラクションレジスタＩＳＲ内の電源の動作を設定するレジスタＩＲ１〜ｎから電源シーケンサ内部のレジスタＰＩＲ１〜ｎへのパスＰＢ１、・・・ＰＢｎを追加し、また電源シーケンサ内部のレジスタの書込み制御を行うレジスタＳＲＲ（図２６のインストラクションレジスタＩＳＲの「シーケンサ内レジスタ書込み制御」として表記）を追加した。インストラクションレジスタＩＳＲ内の各レジスタからのパスＰＢ１〜ｎはスイッチＳＴ１、ＳＴ２、・・・ＳＴｎ、を介してシーケンサ内レジスタＰＩＲ１〜ｎへ接続する。他の構成および動作は前記実施例と同様である。
【００６１】
この構成において、シーケンサ内レジスタ書込み制御レジスタＳＲＲを書込み可に設定すると、電源シーケンサＰＳＣ内のレジスタＰＩＲ１〜ｎの設定値はインストラクションレジスタＩＳＲのＩＲ１〜ｎに設定されている値と同じものとなる。すなわち、スイッチＳＴ１〜ｎをＯＮとすることで、インストラクションレジスタＩＳＲの電源制御レジスタＩＲ１〜ｎに書き込んだ設定値を電源シーケンサ内部のレジスタＰＩＲ１〜ｎにコピーすることができる。シーケンサ内書込み制御レジスタＳＲＲを書込み不可に設定すると、電源シーケンサＰＳＣ内のレジスタＰＩＲ１〜ｎはその設定値を保持する。
【００６２】
図２７と図２８は図２６で説明した電源シーケンサＰＳＣ内のレジスタＰＩＲ１〜ｎへのコピー動作の説明図である。図２７に示したように、電源シーケンサの動作が終了し、電源が通常動作している状態で、電源シーケンサＰＳＣ内のレジスタの値を書き換える。これで、電源シーケンサＰＳＣ内のレジスタＰＩＲ１〜ｎの設定値が、電源ｏｆｆ状態から電源ｏｎ状態の設定値に書き換わることになる（図２８）。電源シーケンサＰＳＣ内のレジスタＰＩＲ１〜ｎに書き込まれている値は、電源シーケンサＰＳＣ使用時にインストラクションレジスタＩＳＲの電源制御レジスタＩＲ１〜ｎの代わりに一時的に電源を制御する設定値として機能する。この値をインストラクションレジスタＩＳＲの電源制御レジスタＩＲ１〜ｎの設定値と同じ値に設定できるようにすることで、電源ｏｆｆシーケンスに対応させることが可能となる。よってシーケンサ内レジスタ書込み制御レジスタＳＲＲによって電源ＯＮシーケンス、電源ＯＦＦシーケンスのどちらにも対応する事ができる。
【００６３】
図２９、図３０、図３１、図３２、図３３は図２６に示した電源シーケンサを用いて電源をｏｆｆ状態にした場合の電源シーケンサの動作フローの説明図である。図３０は図２９に、図３１は図３０に、図３２は図３１に、図３３は図３２に続く。この動作を図２９から図３３を参照して順に説明する。先ず、電源動作状態（電源シーケンサは使用していない状態）で、電源シーケンサＰＳＣ内のレジスタＰＩＲ１〜ｎの設定値をインストラクションレジスタＩＳＲの電源制御レジスタＩＲ１〜ｎの設定値に書き換える（図２９）。以下は電源ｏｎのシーケンスとほぼ同じ手順となる（図３０）。以下、図３１〜図３３で示した動作となる。
【００６４】
図３１〜図３３において、「１」電源シーケンサＰＳＣを使用状態にする（図３１）。電源ＰＷＵに入力される制御信号は電源が動作状態にある設定値のままなので、電源ＰＷＵの動作に変化はない。「２」インストラクションレジスタＩＳＲの電源制御レジスタＩＲ１〜ｎに電源停止状態となる設定値を書き込む（図３２）。同時に、終了時間、待ち時間も設定する。「３」シーケンス実行状態とすると（図３２右）シーケンスが開始され、待ち時間設定レジスタＴＩＲ１〜ｎに設定された値とフレーム数カウンタＦＣの計数値が一致したとき、制御信号をインストラクションレジスタＩＳＲの電源制御レジスタＩＲ１〜ｎから出力されているものに戻す。ここでは、動作状態から停止状態に切り替わって行くことになる。「４」以下、「３」を繰り返して最終的にインストラクションレジスタＩＳＲの電源制御レジスタＩＲ１〜ｎの出力が電源に直接入力されている状態となり、電源は停止する。フレーム数カウンタＦＣの計数値が終了時間設定レジスタＴＥＤの設定値と一致したときシーケンスは終了し、電源シーケンサは自動的に終了状態となる。
【００６５】
本発明の液晶ドライバＣＲＬは電源供給が止まった時には次のような動作が必要となる。例えば本発明の液晶ドライバＣＲＬが採用された携帯電話等の主電源である電池が切れて、電源供給停止になり、その後に外部から電源が供給されたとしたら、まず初めにマイコンＭＰＵが色々な被制御機器に対してパワーオンリセットをかけて液晶ドライバＣＲＬ内のインストラクションレジスタＩＳＲ、電源シーケンサＰＳＣ内レジスタ等全ての液晶ドライバＣＲＬ内のレジスタに液晶パネルＰＮＬの非表示状態の設定値を書き込む。そうでないと電池が切れて、それから又外部等から電源が供給された時に電源シーケンサＰＳＣの値に訳が分からない値が入っているために、適正な形態で電源ＰＷＵが立ち上がらないために、液晶パネルＰＮＬのちらつきが起こる可能性があるからである。
【００６６】
又図１の携帯電話機として本体部ＨＢと表示部ＤＢからなり、ヒンジ部ＨＮＧで折り畳みできるようになっているが、図示しないがリボルバータイプの携帯電話機も本体部ＨＢと表示部ＤＢからなり、その接続部を回転する事ができるようになっている。図１の携帯電話機は閉じた状態でスタンバイ状態となり、開いた状態で使用状態となる。開け閉めや回転を携帯電話機が感知して、その感知情報を元にマイコンＭＰＵが液晶パネルＰＮＬの表示／非表示のための情報をインストラクションレジスタＩＳＲ、電源シーケンサＰＳＣ内レジスタ等に設定情報を書き込み、電源シーケンサＰＳＣを使用する。又携帯電話機の電源がＯＮ／ＯＦＦされる時も本体部ＨＢの操作キーのうちの携帯電話機の電源を入れるためのボタンを押した時もそれを携帯電話機が感知して、その感知情報を元にマイコンＭＰＵが液晶パネルＰＮＬの表示／非表示のための情報をインストラクションレジスタＩＳＲ、電源シーケンサＰＳＣ内レジスタ等に設定情報を書き込み、電源シーケンサＰＳＣを使用する。
【００６７】
【発明の効果】
以上説明したように、本発明によれば、電圧発生の手順の変更をシステム制御から独立させたシーケンスで実行させる構成とすることにより、電源起動手順の変更を容易として種々の表示装置に対応可能とし、またシステム負荷を軽減した表示駆動制御装置とその駆動方法を提供することができる。
【図面の簡単な説明】
【図１】本発明を適用する電子機器の一例である一般的な携帯電話機の説明図である。
【図２】図１における液晶ドライバの概略構成例を説明するブロック図である。
【図３】図２に示した液晶ドライバを構成する各機能部分の出力例の説明図である。
【図４】図２に示した液晶ドライバの詳細構成例を説明するブロック図である。
【図５】図４における電源の構成例を説明するブロック図である。
【図６】図５に示した電源回路起動に伴う出力変化の説明図である。
【図７】電源オンのための液晶パネルを用いた携帯電話機における設定フロー例の説明図である。
【図８】マイコン側から見たときの電源制御フロー例の説明図である。
【図９】液晶ドライバの電源設定に関する時間制御を当該液晶ドライバＬＳＩ内で行うようにしたマイコン側制御フローの説明図である。
【図１０】本発明の新規な構成を説明するための対比例である本願発明者によって先に検討された液晶ドライバの回路構成図である。
【図１１】本発明の液晶ドライバの基本回路例の構成図である。
【図１２】本発明の液晶ドライバにおける設定フローの説明図である。
【図１３】本発明の一実施例を説明する電源シーケンサの制御対象となる電源回路と液晶パネルの各ドライバ間の制御信号の流れの説明図である。
【図１４】電源のＯＮ／ＯＦＦ状態における各昇圧回路の出力電圧の関係の説明図である。
【図１５】本発明の実施例を従来本願発明者によって先に検討された技術と比較して説明するための図１４における電源ｏｎ状態にするときの電源シーケンサを有しない本願発明者によって先に検討された技術の設定フローの一例とそのときの昇圧回路の出力の変化の説明図である。
【図１６】電源シーケンサを備えた本発明の実施例を説明する図１４における電源ｏｎ状態にするときの設定フローの一例とそのときの昇圧回路の出力の変化の説明図である。
【図１７】本発明の実施例を従来技術と比較して説明するために電源シーケンサを有しない本願発明者によって先に検討された液晶ドライバの回路構成を説明するブロック図である。
【図１８】電源シーケンサを設けた本発明の実施例を説明するための液晶ドライバの回路構成を説明するブロック図である。
【図１９】本発明の実施例を従来技術と比較して説明するために本願発明者によって先に検討された液晶ドライバにおけるインストラクションレジスタと電源の構成を説明する模式図である。
【図２０】電源シーケンサを設けた本発明の実施例の液晶ドライバにおけるインストラクションレジスタと電源の構成を説明する模式図である。
【図２１】図２０におけるフレーム数カウンタと比較器および選択スイッチの動作説明図である。
【図２２】本発明の実施例を従来技術と比較して説明するために本願発明者によって先に検討された液晶ドライバにおけるマイコン制御による電源起動フローの説明図である。
【図２３】電源シーケンサを備えた本発明の実施例を説明する電源起動フローの説明図である。
【図２４】電源シーケンサを備えた本発明の実施例を説明する電源起動フローの図２３に続く説明図である。
【図２５】電源シーケンサを備えた本発明の実施例を説明する電源起動フローの図２４に続く説明図である。
【図２６】電源シーケンサを備えた本発明の他の実施例の液晶ドライバにおけるインストラクションレジスタと電源の構成を説明する模式図である。
【図２７】図２６で説明したシーケンサ内レジスタ書込み制御レジスタＳＲＲへのコピー動作の説明図である。
【図２８】図２６で説明したシーケンサ内レジスタ書込み制御レジスタＳＲＲへのコピー動作の説明図である。
【図２９】図２６に示した電源シーケンサを用いて電源をｏｆｆ状態にした場合の電源シーケンサの動作フローの説明図である。
【図３０】図２６に示した電源シーケンサを用いて電源をｏｆｆ状態にした場合の電源シーケンサの図２９に続く動作フローの説明図である。
【図３１】図２６に示した電源シーケンサを用いて電源をｏｆｆ状態にした場合の電源シーケンサの図３０に続く動作フローの説明図である。
【図３２】図２６に示した電源シーケンサを用いて電源をｏｆｆ状態にした場合の電源シーケンサの図３１に続く動作フローの説明図である。
【図３３】図２６に示した電源シーケンサを用いて電源をｏｆｆ状態にした場合の電源シーケンサの図３２に続く動作フローの説明図である。
【符号の説明】
ＣＲＬ・・・液晶ドライバ、ＳＤＲ・・・ソースドライバ、ＧＤＲ・・・ゲートドライバ、ＶＣＤＲ・・・対向電極ドライバ（Ｖｃｏｍドライバ）、ＰＷＵ・・・電源、ＤＲＣＲ・・・ドライバ制御回路、ＩＳＲ・・・インストラクションレジスタ、ＴＭＧ・・・タイミング発生回路、ＰＳＣ・・・電源シーケンサ、ＳＶＧ・・・階調電圧発生回路（階調アンプ）、ＭＶＲ１・・・昇圧回路１、ＭＶＲ２・・・昇圧回路２、ＲＶＧ・・・基準電圧発生回路。

Claims (33)

1. 複数の画素を有する表示装置に画像を表示するための複数の電圧を生成する電源回路と、
   前記電源回路を制御する複数の設定値が登録される複数の第１のレジスタに基づいて動作する電源シーケンサとを有し、
   前記電源シーケンサは、前記複数の第１のレジスタを含む各レジスタに登録された設定値に基づいて前記電源回路を制御して前記複数の電圧を定められた時間に基づいて時間制御するための信号を出力することを特徴とする表示駆動制御装置。
2. 前記表示装置は、一方向に延在し該一方向と交差する他方向に並設された多数のソース電極配線と、前記他方向に延在し前記一方向に並設された多数のゲート電極配線と、前記ソース電極配線と前記ゲート電極配線との各交差部に該ソース電極配線と該ゲート電極配線に接続されたアクティブ素子を有する画素回路と、該画素回路で駆動される画素電極と、該画素電極との間に液晶を介して設けられた対向電極に接続される対向電極配線とを有する液晶表示パネルであり、
   前記表示駆動制御装置は、前記液晶表示パネルの画像表示を制御する液晶駆動制御装置であることを特徴とする請求項１に記載の表示駆動制御装置。
3. 前記液晶駆動制御装置は、前記電源回路から供給される前記複数の電圧のうちの第１の電圧に基づいて前記ソース電極配線に表示データを供給するソースドライバと、
   前記電源回路から供給される前記複数の電圧のうちの第２の電圧に基づいて前記ゲート電極配線に走査電圧を供給するゲートドライバと、
   前記電源回路から供給される前記複数の電圧のうちの第３の電圧に基づいて前記対向電極配線に対向電圧を供給する対向電極ドライバと、
   前記ソースドライバと前記ゲートドライバおよび前記対向電極ドライバを制御して、該各ドライバの出力に同期する信号を生成するドライバ制御回路と、
   を有することを特徴とする請求項２に記載の表示駆動制御装置。
4. 前記電源回路は、
   前記主電源から供給される電圧に基づいて基準電圧を生成する基準電圧生成回路と、
   前記基準電圧を所定の電圧に昇圧する昇圧回路と、
   前記昇圧回路で昇圧された第１昇圧電圧に基づいて前記ソース電極配線に供給される表示データ電圧を生成する階調電圧発生回路と、
   前記昇圧回路で昇圧された第２昇圧電圧に基づいて前記ゲート電極配線に供給される走査電圧を生成するゲート電圧発生回路と、
   前記昇圧回路で昇圧された第３昇圧電圧に基づいて前記対向電極配線に供給される対向電圧を生成する対向電圧発生回路と、
   を有することを特徴とする請求項３に記載の表示駆動制御装置。
5. 前記電源シーケンサを構成する前記複数の第１のレジスタは、
   前記昇圧回路の駆動を設定する設定値を登録するための第２レジスタと、
   前記階調電圧発生回路の駆動を設定する設定値を登録するための第３レジスタと、
   前記電源回路の駆動を設定する設定値を登録するための第４レジスタと、
   前記対向電圧発生回路の駆動を設定する設定値を登録するための第５レジスタと、
   を含むことを特徴とする請求項４に記載の表示駆動制御装置。
6. 前記電源シーケンサを使用するか否かを設定するための第１設定手段と、前記電源シーケンサのシーケンス制御の開始と終了を設定する第２設定手段とを有し、
   前記表示駆動制御装置は一つの半導体基板上に作成されていることを特徴とする請求項１に記載の表示駆動制御装置。
7. 前記複数の第１のレジスタに登録された設定値を有効にするタイミングを設定する第３設定手段を有することを特徴とする請求項６に記載の表示駆動制御装置。
8. 前記複数の第１のレジスタに登録された設定値を有効にするタイミングを設定するための複数の第２レジスタと、
   を有することを特徴とする請求項７に記載の表示駆動制御装置。
9. 前記複数の第１のレジスタに登録された設定値が有効とされる前の電源の状態を設定するための複数の第３レジスタと、
   前記複数の第３レジスタを構成する複数レジスタに前記複数の第１のレジスタに登録された設定値を設定するか否かを登録する第４レジスタと、
   を有することを特徴とする請求項８に記載の表示駆動制御装置。
10. 前記電源シーケンサには、
    前記複数の第１のレジスタに登録された設定値を有効にするタイミングを設定するために、前記表示装置のフレーム周波数をカウントするフレーム数カウンタと、
    前記複数の第２レジスタに登録された設定値と前記フレーム数カウンタのカウント値を比較する比較器と、
    前記比較器の比較出力で前記複数の第１のレジスタに登録された設定値と前記複数の第３レジスタを構成する複数レジスタに登録された設定値の何れかを選択する選択手段と、
    を備えたことを特徴とする請求項８に記載の表示駆動制御装置。
11. 前記電源シーケンサを使用するか否かを設定するための設定値を登録するための第５のレジスタと、
    前記電源シーケンサの動作の実行を行うか否かを設定するための設定値を登録するための第６のレジスタと、
    前記電源シーケンサの動作の終了時間を設定するための設定値を登録するための第７のレジスタと、
    を備えたことを特徴とする請求項８に記載の表示駆動制御装置。
12. 前記表示駆動制御装置はドライバ制御回路を含み、
    前記ドライバ制御回路は前記電源シーケンサを含み、
    前記電源制御回路は前記表示駆動制御装置を制御し、各レジスタに登録された設定値に基づいて前記電源シーケンサ及び前記電源回路を制御して時分割に前記複数の電圧の生成するための信号を生成することを特徴とする請求項８記載の表示駆動制御装置。
13. 前記第２レジスタには、昇圧倍率と、昇圧クロック分周率と、前記昇圧回路の動作のオン／オフとを設定可能であり、
    前記第３レジスタには、前記階調電圧発生回路のオン／オフを設定可能であり、
    前記第４レジスタには、前記電源回路のオン／オフと、該電源回路を流れる電流量を設定可能であり、
    前記第５レジスタには、前記対向電圧発生回路のオン／オフを設定可能であることを特徴とする請求項５に記載の表示駆動制御装置。
14. 前記液晶駆動制御装置はドライバ制御回路を含み、
    前記ドライバ制御回路は前記電源シーケンサを含み、
    前記ドライバ制御回路は前記液晶駆動制御装置を制御し、各レジスタに登録された設定値に基づいて前記電源シーケンサ及び前記電源回路を制御して時分割に前記複数の電圧の生成するための信号を生成し、
    前記ドライバ制御回路は、
    外部からのデータを取り込むためのインターフェース回路と、
    表示データを格納するグラフィックＲＡＭと、
    前記インターフェイス回路と前記電源シーケンサの間に設けたインストラクションレジスタと、
    前記表示駆動制御装置の動作の基準となるタイミング信号を発生するタイミング発生回路と、
    有することを特徴とする請求項１３記載の表示駆動制御装置。
15. 複数の画素をマトリクス状に配列した表示装置に画像を表示するための複数の電圧を生成する電源回路と、
    前記電源回路を制御する複数の設定値が登録される複数の第１のレジスタと、該複数の第１のレジスタに登録された設定値に基づいて前記電源回路を時間制御して制御する電源シーケンサと、
    外部とデータをやりとりするためのインターフェイス回路と、
    前記インターフェイス回路と前記電源シーケンサの間に設けたインストラクションレジスタと、
    を備えた表示駆動制御装置であり、該表示駆動制御装置は主電源により電力を供給され、
    前記表示駆動制御装置の駆動方法であって、
    前記主電源からの電源供給が停止後、再度電源供給が開始された際には、前記電源シーケンサの各レジスタと前記インストラクションレジスタに前記表示装置の非表示状態の設定値を登録することを特徴とする表示駆動制御装置の駆動方法。
16. 前記表示装置は、一方向に延在し該一方向と交差する他方向に並設された多数のソース電極配線と、前記他方向に延在し前記一方向に並設された多数のゲート電極配線と、前記ソース電極配線と前記ゲート電極配線との各交差部に該ソース電極配線と該ゲート電極配線に接続されたアクティブ素子を有する画素回路と、該画素回路で駆動される画素電極と、該画素電極との間に液晶を介して設けられた対向電極に接続される対向電極配線とを有する液晶表示装置であり、
    前記表示装置は、前記電源回路から供給される前記複数の電圧のうちの第１の電圧に基づいて前記ソース電極配線に表示データを供給するソースドライバと、前記電源回路から供給される前記複数の電圧のうちの第２の電圧に基づいて前記ゲート電極配線に走査電圧を供給するゲートドライバと、前記電源回路から供給される前記複数の電圧のうちの第３の電圧に基づいて前記対向電極配線に対向電圧を供給する対向電極ドライバと、前記各ドライバの動作を制御するドライバ制御回路を備え、
    前記ドライバ制御回路は、前記ソースドライバと前記ゲートドライバおよび前記対向電極ドライバを制御して、該各ドライバの出力に同期する信号を生成することを特徴とする請求項１５に記載の表示駆動制御装置の駆動方法。
17. 前記電源回路は、前記主電源から供給される電圧に基づいて基準電圧を生成する基準電圧生成回路と、前記基準電圧を所定の電圧に昇圧する昇圧回路と、前記昇圧回路で昇圧された第１昇圧電圧に基づいて前記ソース電極配線に供給される表示データ電圧を生成する階調電圧発生回路と、前記昇圧回路で昇圧された第２昇圧電圧に基づいて前記ゲート電極配線に供給される走査電圧を生成するゲート電圧発生回路と、前記昇圧回路で昇圧された第３昇圧電圧に基づいて前記対向電極配線に供給される対向電圧を生成する対向電圧発生回路とを有し、
    前記電源シーケンサは第１レジスタ、第２レジスタ第３レジスタ、および第４レジスタを備え、前記第１レジスタには前記昇圧回路の起動を設定する設定値を登録し、前記第２レジスタには前記階調電圧発生回路の起動を設定する設定値を登録し、前記第３レジスタには前記電源回路の起動を設定する設定値を登録し、前記第４レジスタには前記対向電圧発生回路の起動を設定する設定値を登録することを特徴とする請求項１６に記載の表示駆動制御装置の駆動方法。
18. 前記電源シーケンサに第１設定手段と第２設定手段を有し、前記第１設定手段には前記電源シーケンサを使用するか否かを設定し、前記第２設定手段には前記電源シーケンサのシーケンス制御の開始と終了を設定することを特徴とする請求項１７に記載の表示駆動制御装置の駆動方法。
19. 前記電源シーケンサに第３設定手段を有し、該第３設定手段には前記電源シーケンサを構成する複数のレジスタに登録された設定値を有効にするタイミングを設定することを特徴とする請求項１８に記載の表示駆動制御装置の駆動方法。
20. 前記電源シーケンサには、それぞれ複数レジスタで構成される第５レジスタと第６レジスタおよび第７レジスタを有し、前記第５レジスタには前記複数のレジスタに登録された設定値が有効とされる前の電源の状態を設定し、前記第６レジスタには前記第１から第４のレジスタを構成する複数のレジスタに登録された設定値を有効にするタイミングを設定し、前記第７レジスタには前記第５レジスタを構成する複数レジスタに前記前の電源の状態を設定するか否かを登録することを特徴とする請求項１９に記載の表示駆動制御装置の駆動方法。
21. 前記電源シーケンサにフレーム数カウンタと比較手段および選択手段を有し、該フレーム数カウンタは前記第１から第４のレジスタを構成する複数のレジスタに登録された設定値を有効にするタイミングを設定するために前記液晶表示パネルのフレーム周波数をカウントし、前記比較器は前記第６レジスタを構成する複数のレジスタに登録された設定値と前記フレーム数カウンタのカウント値を比較し、前記選択手段により前記比較器の比較出力で前記第１から第４のレジスタを構成する複数のレジスタに登録された設定値と前記第５レジスタを構成する複数レジスタに登録された設定値の何れかを選択することを特徴とする請求項２０に記載の表示駆動制御装置の駆動方法。
22. 前記第１レジスタには昇圧倍率と昇圧クロック分周率と前記昇圧回路の動作のオン／オフとを設定し、前記第２レジスタには前記階調電圧発生回路のオン／オフを設定し、前記第３レジスタには前記電源回路のオン／オフと該電源回路を流れる電流量を設定し、前記第４レジスタには、前記対向電圧発生回路のオン／オフを設定することを特徴とする請求項１７に記載の表示駆動制御装置の駆動方法。
23. 複数の画素をマトリクス状に配列した表示パネルと、
    前記表示パネルに画像を表示するための複数の電圧を生成する電源回路と、
    前記電源回路を制御する複数の設定値が登録される複数の第１のレジスタと、該複数の第１のレジスタに登録された設定値に基づいて前記電源回路を時間制御して制御する電源シーケンサと、
    外部とデータをやりとりするためのインターフェイス回路と、
    前記中央演算制御装置インターフェイス回路と前記電源シーケンサの間に設けたインストラクションレジスタと、
    を備えた表示駆動制御装置と、
    前記表示駆動制御装置を制御する中央演算制御装置と、
    を有する事を特徴とする電子機器。
24. 上記電子機器は携帯電話機であり、
    上記携帯電話機は
    マイクやスピーカとの音声データを入出力するための音声インターフェースと、アンテナとの間の信号の入出力を行なう高周波インターフェースと、
    前記携帯電話機の制御プログラムや制御データの記憶をする不揮発性メモリと、前記中央演算制御装置とデータをやり取りして該データを格納、出力するための揮発性メモリと、
    を有する事を特徴とする請求項２３記載の電子機器。
25. 上記携帯電話機はスタンバイ状態から使用状態になる時、
    上記携帯電話機の電源がＯＦＦ状態からＯＮ状態になる時に、
    上記電源シーケンサを使用することを特徴とする請求項２４記載の電子機器。
26. 複数の表示画素をマトリクス状に配列した表示装置に画像を表示するための複数の電圧を生成する電源回路を制御する複数の設定値が登録される複数の第１のレジスタと、
    該複数の第１のレジスタに基づいて動作する電源シーケンサと、
    を有し、
    前記電源シーケンサは上記複数の第１のレジスタを含む各レジスタに登録された設定値に基づいて前記電源回路を制御して一定の時間で時分割で前記複数の電圧の生成するための信号を出力することを特徴とする半導体集積回路。
27. 前記複数の第１のレジスタに登録された設定値を有効にするタイミングを設定する第１設定手段を有することを特徴とする請求項２６に記載の半導体集積回路。
28. 前記電源シーケンサを使用するか否かを設定するための第２設定手段と、前記電源シーケンサのシーケンス制御の開始と終了を設定する第３設定手段とをすることを特徴とする請求項２６に記載の半導体集積回路。
29. 前記複数の第１のレジスタに登録された設定値を有効にするタイミングを設定するための複数の第２レジスタと、
    を有し、
    上記一定の時間を上記複数の第２レジスタが定めることを特徴とする請求項２７に記載の半導体集積回路。
30. 前記複数の第１のレジスタに登録された設定値が有効とされる前の電源の状態を設定するための複数の第３レジスタと、
    前記複数の第３レジスタに前記複数の第１のレジスタに登録された設定値を設定するか否かを登録する第４レジスタと、
    を有することを特徴とする請求項２９に記載の半導体集積回路。
31. 前記電源シーケンサには、
    前記複数の第１のレジスタに登録された設定値を有効にするタイミングを設定するために、前記表示装置のフレーム周波数をカウントするフレーム数カウンタと、
    前記複数の第２レジスタに登録された設定値と前記フレーム数カウンタのカウント値を比較する比較器と、
    前記比較器の比較出力で前記複数の第１のレジスタに登録された設定値と前記複数の第３レジスタに登録された設定値の何れかを選択する選択手段と、
    を備えたことを特徴とする請求項２９に記載の半導体集積回路。
32. 前記電源シーケンサを使用するか否かを設定するための設定値を登録するための第５のレジスタと、
    前記電源シーケンサの動作の実行を行うか否かを設定するための設定値を登録するための第６のレジスタと、
    前記電源シーケンサの動作の終了時間を設定するための設定値を登録するための第７のレジスタと、
    を備えたことを特徴とする請求項２８に記載の半導体集積回路。
33. 前記半導体集積回路はドライバ制御回路を含み、
    前記ドライバ制御回路は前記電源シーケンサを含み、
    前記電源制御回路は前記半導体集積回路を制御し、各レジスタに登録された設定値に基づいて前記電源シーケンサ及び前記電源回路を制御して時分割に前記複数の電圧の生成するための信号を生成することを特徴とする請求項２９記載の半導体集積回路。

Images