JP2000058544A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2000058544A
JP2000058544A JP10220540A JP22054098A JP2000058544A JP 2000058544 A JP2000058544 A JP 2000058544A JP 10220540 A JP10220540 A JP 10220540A JP 22054098 A JP22054098 A JP 22054098A JP 2000058544 A JP2000058544 A JP 2000058544A
Authority
JP
Japan
Prior art keywords
copper
film
insulating film
wiring
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10220540A
Other languages
English (en)
Inventor
Mitsuru Sekiguchi
満 関口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP10220540A priority Critical patent/JP2000058544A/ja
Publication of JP2000058544A publication Critical patent/JP2000058544A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 熱処理時における銅配線中の銅原子の絶縁膜
中への拡散を阻止することにより、配線間におけるリー
ク電流の発生を防止すると共に、銅配線と絶縁膜との密
着性を向上させて銅配線と絶縁膜との界面にボイドが発
生する事態を防止することにより、銅配線のエレクトロ
マイグレーション耐性を向上させる。 【解決手段】 半導体基板１００上の第１の絶縁膜１０
１にバリア膜１０３及び銅膜１０４からなる銅配線１０
５を形成する。半導体基板１００を低圧チャンバー内の
下部電極１０７の上に保持した後、低圧チャンバー内を
４００℃程度の温度下に保持しつつ、半導体基板１００
の表面にＳｉＨ4 ガス１０９を供給して、銅膜１０４の
表面に銅シリサイド層１１０を形成する。低圧チャンバ
ー内にＳｉＨ4 とＮＨ3 との混合ガス１１１を導入する
と共に下部電極１０７に高周波電力を供給して、ＳｉＨ
4 とＮＨ3 との混合ガス１１１をプラズマ化し、該プラ
ズマにより銅シリサイド層１１０の上を含む絶縁膜１０
１の上にシリコン窒化膜からなる第２の絶縁膜１１２を
堆積する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、銅配線を有する半
導体装置及びその製造方法に関する。
【０００２】
【従来の技術】０．１８μｍ世代以降のＬＳＩにおいて
は、トランジスタの高速化の進展に伴い、金属配線のＣ
Ｒ成分による遅延が無視できなくなったため、金属配線
として、従来のアルミニウム配線（比抵抗３μΩ・ｃ
ｍ）に代わって、より低抵抗である銅配線（比抵抗１．
７μΩ・ｃｍ）を用いる検討が進んでいる。
【０００３】また、半導体素子の微細化に伴い、金属配
線に流れる電流の密度は世代毎に増加しているため、電
流印加時に配線材料が電子に押されて移動して金属配線
が断線してしまうエレクトロマイグレーションという現
象が問題になってくる。銅はアルミニウムに比べて融点
が高いため、原子の移動が起こり難いと考えられるの
で、エレクトロマイグレーション耐性も高いと期待され
ている。
【０００４】ところが、銅はアルミニウムに比べて、エ
レクトロマイグレーション耐性が高いと期待されている
が、銅配線を線幅が０．３μｍ程度以下の微細な配線に
用いる場合には、エレクトロマイグレーション耐性が悪
化するという報告がなされている［Y.Igarashi et al,
VLSI Symp.,p.76,1996］。これは、銅配線と絶縁膜との
界面において銅原子の界面拡散が起こり、これに起因し
てエレクトロマイグレーション耐性が悪化すると考えら
れている。
【０００５】そこで、銅配線と絶縁膜との安定性を向上
させるべく提案されている特開平９−３２１０４５号公
報に記載の半導体装置の製造方法について、図１７
（ａ）〜（ｄ）を参照しながら説明する。
【０００６】まず、図１７（ａ）に示すように、シリコ
ンよりなる半導体基板１０の上に例えばシリコン酸化膜
からなる第１の絶縁膜１１を堆積した後、該第１の絶縁
膜１１に配線溝１２を形成する。その後、配線溝１２を
含む第１の絶縁膜１１の上に、窒化チタン膜又は窒化タ
ンタル膜等からなるバリア膜１３及び銅膜１４を順次堆
積する。
【０００７】次に、図１７（ｂ）に示すように、バリア
膜１３及び銅膜１４における第１の絶縁膜１１の上に露
出している部分を例えばＣＭＰ法により除去して、配線
溝１２の内部にバリア膜１３及び銅膜１４からなる銅配
線１５を形成する。
【０００８】次に、図１７（ｃ）に示すように、半導体
基板１０を低圧チャンバー内で加熱しつつ、半導体基板
１０の表面に希釈されたＳｉＨ4 ガス１６を供給するこ
とにより、銅配線１５を構成する銅膜１４の表面にのみ
銅シリサイド層１７を選択的に形成する。
【０００９】次に、図１７（ｄ）に示すように、半導体
基板１０の上にＯ2 ガス又はＮ2Ｏガス等の酸化性ガス
を供給して、銅配線１５の上を含む第１の絶縁膜１１の
上に例えばシリコン酸化膜からなる第２の絶縁膜１８を
堆積する。
【００１０】特開平９−３２１０４５号公報に記載の方
法は、銅配線の上にシリコン酸化膜からなる絶縁膜を堆
積する場合を前提とし、銅シリサイド層を形成すること
によりシリコン酸化膜の堆積時における銅配線の酸化を
防止し、これによって、銅配線と絶縁膜との安定性の向
上を図っている。
【００１１】ところが、半導体素子形成時の４００℃程
度の熱処理により、銅配線１５を構成する銅原子がシリ
コン酸化膜からなる第２の絶縁膜１８中に拡散するた
め、配線間にリーク電流が流れて配線同士がショートす
るという問題がある。
【００１２】以下、この問題について、図１８を参照し
ながら説明する。
【００１３】図１８において、２０は半導体基板、２１
は第１層のシリコン酸化膜、２２は第１のバリア膜、２
３は第１の銅膜、２４は第１のバリア膜２２及び第１の
銅膜２３からなる下層の銅配線、２５は第１の銅膜２３
の表面に形成された第１の銅シリサイド層、２６は第２
層のシリコン酸化膜、２７は第３層のシリコン酸化膜、
２８は第２のバリア膜、２９は第２の銅膜、３０は第２
のバリア膜２８及び第２の銅膜２９からなる上層の銅配
線、３１は第２の銅膜２９の表面に形成された第２の銅
シリサイド層、３２は第４層のシリコン酸化膜である。
【００１４】図１８に示す銅の多層配線構造によると、
半導体素子形成時の熱処理により下層の銅配線２４を構
成する銅原子が、第２層のシリコン酸化膜２６及び第３
層のシリコン酸化膜２７からなる層間絶縁膜の内部に拡
散することにより、下層の銅配線２４と上層の銅配線３
０との間にリーク電流が流れて、下層の銅配線２４と上
層の銅配線３０とがショートする恐れがある。
【００１５】そこで、銅配線を構成する銅原子が層間絶
縁膜中に拡散する事態を防止するために、銅配線上の絶
縁膜として、従来のシリコン酸化膜に代えて、銅原子の
拡散を抑制する機能がより高いシリコン窒化膜を用いる
検討が進んでいる。
【００１６】
【発明が解決しようとする課題】ところが、シリコン窒
化膜からなる絶縁膜を用いると、エレクトロマイグレー
ション試験において、銅配線とシリコン窒化膜からなる
絶縁膜との界面においてボイドが発生し易いという新た
な問題が提起されている［佐藤ほか、第４５回応用物理
学関係連合講演会 後援予稿集ｐ．８３６，１９９
８］。銅配線とシリコン窒化膜との界面にボイドが発生
すると、銅配線と絶縁膜との界面の安定性が損なわれる
ため、銅配線における絶縁膜との界面においてエレクト
ロマイグレーション耐性が悪化するという新たな問題が
発生する。
【００１７】前記に鑑み、本発明は、熱処理時における
銅配線中の銅原子の絶縁膜中への拡散を阻止することに
より、配線間におけるリーク電流の発生を防止すること
を第１の目的とし、銅配線と絶縁膜との密着性を向上さ
せて銅配線と絶縁膜との界面にボイドが発生する事態を
防止することにより、銅配線のエレクトロマイグレーシ
ョン耐性を向上させることを第２の目的とする。
【００１８】
【課題を解決するための手段】本発明に係る第１の半導
体装置の製造方法は、半導体基板上の第１の絶縁膜に配
線溝を形成した後、該配線溝を含む第１の絶縁膜上にバ
リア膜及び銅膜を順次堆積する工程と、バリア膜及び銅
膜における第１の絶縁膜の上に露出している部分を除去
して、配線溝に埋め込まれているバリア膜及び銅膜から
なる銅配線を形成する工程と、半導体基板上にシリコン
を含む第１の反応性ガスを供給して、銅配線を構成する
銅膜の上面に選択的に銅シリサイド層を形成する工程
と、半導体基板上に、第１の反応性ガスに窒素成分を含
むガスが添加されてなる第２の反応性ガス又は該第２の
反応性ガスからなるプラズマを供給して、銅シリサイド
層の上を含む第１の絶縁膜の上にシリコン窒化膜からな
る第２の絶縁膜を堆積する工程とを備えている。
【００１９】第１の半導体装置の製造方法によると、銅
配線の上にシリコン窒化膜からなる第２の絶縁膜が堆積
されているため、半導体素子形成時の熱処理により銅配
線中の銅原子が第２の絶縁膜中へ拡散することを抑制で
きる。また、銅配線を構成する銅膜とシリコン窒化膜か
らなる第２の絶縁膜との間に銅シリサイド層が介在して
いるため、銅配線と第２の絶縁膜との密着性が向上す
る。
【００２０】また、第１の半導体装置の製造方法による
と、半導体基板上にシリコンを含む第１の反応性ガスを
供給して銅膜の上面に銅シリサイド層を形成した後、第
１の反応性ガスに窒素成分を含むガスが添加されてなる
第２の反応性ガスを供給して、第１の絶縁膜の上にシリ
コン窒化膜からなる第２の絶縁膜を堆積するため、従
来、半導体基板上にシリコン窒化膜を堆積する場合に行
なわれている、半導体基板上に窒素成分を含むガスを供
給した後に、シリコンを含む反応性ガスを供給する工程
に比べて、工程数の増加を招かない。
【００２１】本発明に係る第２の半導体装置の製造方法
は、半導体基板上の第１の絶縁膜に配線溝を形成した
後、該配線溝を含む第１の絶縁膜上にバリア膜及び銅膜
を順次堆積する工程と、バリア膜及び銅膜における第１
の絶縁膜の上に露出している部分を除去して、配線溝に
埋め込まれているバリア膜及び銅膜からなる銅配線を形
成する工程と、半導体基板上にシリコンを含む反応性ガ
スからなるプラズマを供給して、銅配線を構成する銅膜
の上面に選択的に銅シリサイド層を形成する工程と、銅
シリサイド層の上を含む第１の絶縁膜の上に第２の絶縁
膜を堆積する工程とを備えている。
【００２２】第２の半導体装置の製造方法によると、銅
配線を構成する銅膜と第２の絶縁膜との間に銅シリサイ
ド層が介在しているため、銅配線と第２の絶縁膜との密
着性が向上する。
【００２３】また、第２の半導体装置の製造方法による
と、半導体基板上にシリコンを含む反応性ガスからなる
プラズマを供給して銅膜の上面に銅シリサイド層を形成
するため、低温で銅シリサイド層を形成できると共に、
アモルファス状態の銅シリサイド層を形成することがで
きる。
【００２４】本発明に係る第３の半導体装置の製造方法
は、半導体基板上の第１の絶縁膜に配線溝を形成した
後、該配線溝を含む第１の絶縁膜上にバリア膜及び銅膜
を順次堆積する工程と、バリア膜及び銅膜における第１
の絶縁膜の上に露出している部分を除去して、配線溝に
埋め込まれているバリア膜及び銅膜からなる銅配線を形
成する工程と、半導体基板上にシリコンを含む第１の反
応性ガスからなるプラズマを供給して、銅配線を構成す
る銅膜の上面に選択的に銅シリサイド層を形成する工程
と、半導体基板上に第１の反応性ガスに窒素成分を含む
ガスが添加されてなる第２の反応性ガスからなるプラズ
マを供給して、銅シリサイド層の上を含む第１の絶縁膜
の上にシリコン窒化膜からなる第２の絶縁膜を堆積する
工程とを備えている。
【００２５】第３の半導体装置の製造方法によると、銅
配線の上にシリコン窒化膜からなる第２の絶縁膜が堆積
されているため、半導体素子形成時の熱処理により銅配
線中の銅原子が第２の絶縁膜中へ拡散することを抑制で
きる。また、銅配線を構成する銅膜とシリコン窒化膜か
らなる第２の絶縁膜との間に銅シリサイド層が介在して
いるため、銅配線と第２の絶縁膜との密着性が向上す
る。
【００２６】また、第３の半導体装置の製造方法による
と、半導体基板上にシリコンを含む第１の反応性ガスか
らなるプラズマを供給して銅膜の上面に銅シリサイド層
を形成した後、第１の反応性ガスに窒素成分を含むガス
が添加されてなる第２の反応性ガスからなるプラズマを
供給して、第１の絶縁膜の上にシリコン窒化膜からなる
第２の絶縁膜を堆積するため、低温で銅シリサイド層を
形成できると共に、アモルファス状態の銅シリサイド層
を形成することができ、さらに、従来の方法に比べて工
程数の増加を招くことなくシリコン窒化膜からなる第２
の絶縁膜を堆積することができる。
【００２７】本発明に係る第４の半導体装置の製造方法
は、半導体基板上の第１の絶縁膜の上に第１のバリア
膜、銅膜及び第２のバリア膜を順次堆積する工程と、第
１のバリア膜、銅膜及び第２のバリア膜をパターニング
することにより、第１のバリア膜、銅膜及び第２のバリ
ア膜からなる銅配線を形成する工程と、半導体基板上に
シリコンを含む第１の反応性ガスを供給して、銅配線を
構成する銅膜の両側面に銅シリサイド層を形成する工程
と、半導体基板上に、第１の反応性ガスに窒素成分を含
むガスが添加されてなる第２の反応性ガス又は該第２の
反応性ガスからなるプラズマを供給して、銅配線の上及
び銅シリサイド層の表面を含む第１の絶縁膜の上にシリ
コン窒化膜からなる第２の絶縁膜を堆積する工程とを備
えている。
【００２８】第４の半導体装置の製造方法によると、銅
配線の上にシリコン窒化膜からなる第２の絶縁膜が堆積
されているため、半導体素子形成時の熱処理により銅配
線中の銅原子が第２の絶縁膜中へ拡散することを抑制で
きる。また、銅配線を構成する銅膜とシリコン窒化膜か
らなる第２の絶縁膜との間に銅シリサイド層が介在して
いるため、銅配線と第２の絶縁膜との密着性が向上す
る。
【００２９】また、第４の半導体装置の製造方法による
と、半導体基板上にシリコンを含む第１の反応性ガスを
供給して銅膜の両側面に銅シリサイド層を形成した後、
第１の反応性ガスに窒素成分を含むガスが添加されてな
る第２の反応性ガスを供給して、第１の絶縁膜の上にシ
リコン窒化膜からなる第２の絶縁膜を堆積するため、従
来の方法に比べて工程数の増加を招かない。
【００３０】本発明に係る第５の半導体装置の製造方法
は、半導体基板上の第１の絶縁膜の上に第１のバリア
膜、銅膜及び第２のバリア膜を順次堆積する工程と、第
１のバリア膜、銅膜及び第２のバリア膜をパターニング
することにより、第１のバリア膜、銅膜及び第２のバリ
ア膜からなる銅配線を形成する工程と、半導体基板上に
シリコンを含む反応性ガスからなるプラズマを供給し
て、銅配線を構成する銅膜の両側面に銅シリサイド層を
形成する工程と、銅配線の上及び銅シリサイド層を含む
第１の絶縁膜の上に第２の絶縁膜を堆積する工程とを備
えている。
【００３１】第５の半導体装置の製造方法によると、銅
配線を構成する銅膜と第２の絶縁膜との間に銅シリサイ
ド層が介在しているため、銅配線と第２の絶縁膜との密
着性が向上する。
【００３２】また、第５の半導体装置の製造方法による
と、半導体基板上にシリコンを含む反応性ガスからなる
プラズマを供給して銅膜の両側面に銅シリサイド層を形
成するため、低温で銅シリサイド層を形成できると共
に、アモルファス状態の銅シリサイド層を形成すること
ができる。
【００３３】本発明に係る第６の半導体装置の製造方法
は、半導体基板上の第１の絶縁膜の上に第１のバリア
膜、銅膜及び第２のバリア膜を順次堆積する工程と、第
１のバリア膜、銅膜及び第２のバリア膜をパターニング
することにより、第１のバリア膜、銅膜及び第２のバリ
ア膜からなる銅配線を形成する工程と、半導体基板上に
シリコンを含む第１の反応性ガスからなるプラズマを供
給して、銅配線を構成する銅膜の両側面に銅シリサイド
層を形成する工程と、半導体基板上に第１の反応性ガス
に窒素成分を含むガスが添加されてなる第２の反応性ガ
スからなるプラズマを供給して、銅配線の上及び銅シリ
サイド層の表面を含む第１の絶縁膜の上にシリコン窒化
膜からなる第２の絶縁膜を堆積する工程とを備えてい
る。
【００３４】第６の半導体装置の製造方法によると、銅
配線の上にシリコン窒化膜からなる第２の絶縁膜が堆積
されているため、半導体素子形成時の熱処理により銅配
線中の銅原子が第２の絶縁膜中へ拡散することを抑制で
きる。また、銅配線を構成する銅膜とシリコン窒化膜か
らなる第２の絶縁膜との間に銅シリサイド層が介在して
いるため、銅配線と第２の絶縁膜との密着性が向上す
る。
【００３５】また、第６の半導体装置の製造方法による
と、半導体基板上にシリコンを含む第１の反応性ガスか
らなるプラズマを供給して銅膜の両側面に銅シリサイド
層を形成した後、第１の反応性ガスに窒素成分を含むガ
スが添加されてなる第２の反応性ガスからなるプラズマ
を供給して、第１の絶縁膜の上にシリコン窒化膜からな
る第２の絶縁膜を堆積するため、低温で銅シリサイド層
を形成できると共に、アモルファス状態の銅シリサイド
層を形成することができ、さらに、従来の方法に比べて
工程数の増加を招くことなくシリコン窒化膜からなる第
２の絶縁膜を堆積することができる。
【００３６】第１、第３，第４又は第６の半導体装置の
製造方法において、第１の反応性ガスはＳｉＨ4 ガス、
Ｓｉ2Ｈ6ガス又はＳｉＨ2Ｆ6ガスであることが好まし
い。
【００３７】第２又は第５の半導体装置の製造方法にお
いて、反応性ガスはＳｉＨ4 ガス、Ｓｉ2Ｈ6ガス又はＳ
ｉＨ2Ｆ6ガスであることが好ましい。
【００３８】第２又は第５の半導体装置の製造方法にお
いて、反応性ガスには窒素成分又は酸素成分を含むガス
が添加されており、銅シリサイド層には窒素成分又は酸
素成分が含まれていることが好ましい。
【００３９】第３又は第６の半導体装置の製造方法にお
いて、第１の反応性ガスには窒素成分又は酸素成分を含
むガスが添加されており、銅シリサイド層には窒素成分
又は酸素成分が含まれていることが好ましい。
【００４０】第４〜第６の半導体装置の製造方法におい
て、パターニングされた第１のバリア膜の幅はパターニ
ングされた銅膜の幅よりも大きいことが好ましい。
【００４１】本発明に係る第１の半導体装置は、半導体
基板上の第１の絶縁膜に形成された配線溝に埋め込まれ
たバリア膜及び銅膜からなる銅配線と、該銅配線を構成
する銅膜の上面に形成された銅シリサイド層と、該銅シ
リサイド層の上を含む第１の絶縁膜の上に形成された第
２の絶縁膜と、該第２の絶縁膜における銅配線の上側部
分に形成され、シリコンがリッチであるシリコンリッチ
領域とを備えている。
【００４２】本発明に係る第２の半導体装置は、半導体
基板上の第１の絶縁膜に形成された配線溝に埋め込まれ
たバリア膜及び銅膜からなる銅配線と、該銅配線を構成
する銅膜の上面に形成された銅と銅以外の他の金属との
化合物層と、該化合物層の上を含む第１の絶縁膜の上に
形成された第２の絶縁膜と、該第２の絶縁膜における銅
配線の上側部分に形成され、他の金属がリッチである金
属リッチ領域とを備えている。
【００４３】本発明に係る第３の半導体装置は、半導体
基板上の第１の絶縁膜の上に形成された、第１のバリア
膜、銅膜及び第２のバリア膜からなる銅配線と、該銅配
線を構成する銅膜の両側面に形成された銅シリサイド層
と、銅配線の上を含む第１の絶縁膜の上に形成された第
２の絶縁膜と、該第２の絶縁膜における銅配線の近傍部
に形成され、シリコンがリッチであるシリコンリッチ領
域とを備えている。
【００４４】本発明に係る第４の半導体装置は、半導体
基板上の第１の絶縁膜の上に形成された、バリア膜及び
銅膜からなる銅配線と、該銅配線の上に形成され、銅配
線と同じパターン形状を有する第２の絶縁膜と、銅配線
を構成する銅膜の両側面に形成された銅シリサイド層
と、銅配線及び第２の絶縁膜の上を含む第１の絶縁膜の
上に形成された第３の絶縁膜と、該第３の絶縁膜におけ
る銅配線の両側部に形成され、シリコンがリッチである
シリコンリッチ領域とを備えている。
【００４５】本発明に係る第５の半導体装置は、半導体
基板上の第１の絶縁膜の上に形成された、第１のバリア
膜、銅膜及び第２のバリア膜からなる銅配線と、該銅配
線を構成する銅膜の両側面に形成された銅と銅以外の他
の金属との化合物層と、銅配線の上を含む第１の絶縁膜
の上に形成された第２の絶縁膜と、該第２の絶縁膜にお
ける銅配線の近傍部に形成され、他の金属がリッチであ
る金属リッチ領域とを備えている。
【００４６】本発明に係る第７の半導体装置の製造方法
は、半導体基板上の第１の絶縁膜に配線溝を形成した
後、該配線溝を含む第１の絶縁膜上にバリア膜及び銅膜
を順次堆積する工程と、バリア膜及び銅膜における第１
の絶縁膜の上に露出している部分を除去して、配線溝内
に埋め込まれているバリア膜及び銅膜からなる銅配線を
形成する工程と、該銅配線を構成する銅膜の上にシリコ
ン膜を堆積する工程と、該シリコン膜の上を含む第１の
絶縁膜の上に第２の絶縁膜を堆積する工程と、半導体基
板に対して熱処理を行なって、銅配線を構成する銅膜の
上面に銅シリサイド層を形成すると共に第２の絶縁膜に
おける銅配線の上側部分にシリコンがリッチであるシリ
コンリッチ領域を形成する工程とを備えている。
【００４７】第７の半導体装置の製造方法によると、銅
配線を構成する銅膜の上にシリコン膜及び第２の絶縁膜
を順次堆積した後、半導体基板に対して熱処理を行なう
ので、銅配線を構成する銅膜の上面に銅シリサイド層を
形成することができると共に第２の絶縁膜における銅配
線の上側部分にシリコンリッチ領域を形成することがで
きる。
【００４８】本発明に係る第８の半導体装置の製造方法
は、半導体基板上の第１の絶縁膜に配線溝を形成した
後、該配線溝を含む第１の絶縁膜上にバリア膜及び銅膜
を順次堆積する工程と、バリア膜及び銅膜における第１
の絶縁膜の上に露出している部分を除去して、配線溝内
に埋め込まれているバリア膜及び銅膜からなる銅配線を
形成する工程と、該銅配線を構成する銅膜の上に銅以外
の他の金属からなる金属膜を堆積する工程と、該金属膜
の上を含む第１の絶縁膜の上に第２の絶縁膜を堆積する
工程と、半導体基板に対して熱処理を行なって、銅配線
を構成する銅膜の上面に銅と他の金属との化合物層を形
成すると共に第２の絶縁膜における銅配線の上側部分に
他の金属がリッチである金属リッチ領域を形成する工程
とを備えている。
【００４９】第８の半導体装置の製造方法によると、銅
配線を構成する銅膜の上に銅以外の他の金属からなる金
属膜及び第２の絶縁膜を順次堆積した後、半導体基板に
対して熱処理を行なうので、銅配線を構成する銅膜の上
面に銅と他の金属との化合物層を形成することができる
と共に第２の絶縁膜における銅配線の上側部分に金属リ
ッチ領域を形成することができる。
【００５０】本発明に係る第９の半導体装置の製造方法
は、半導体基板上の第１の絶縁膜の上に第１のバリア
膜、銅膜及び第２のバリア膜を順次堆積する工程と、第
１のバリア膜、銅膜及び第２のバリア膜をパターニング
することにより、第１のバリア膜、銅膜及び第２のバリ
ア膜からなる銅配線を形成する工程と、該銅配線の表面
にシリコン膜を堆積する工程と、該シリコン膜の上を含
む第１の絶縁膜の上に第２の絶縁膜を堆積する工程と、
半導体基板に対して熱処理を行なって、銅配線を構成す
る銅膜の両側面に銅シリサイド層を形成すると共に第２
の絶縁膜における銅配線の近傍部にシリコンがリッチで
あるシリコンリッチ領域を形成する工程とを備えてい
る。
【００５１】第９の半導体装置の製造方法によると、銅
配線の表面にシリコン膜及び第２の絶縁膜を順次堆積し
た後、半導体基板に対して熱処理を行なうので、銅配線
を構成する銅膜の両側面に銅シリサイド層を形成するこ
とができると共に第２の絶縁膜における銅配線の近傍部
にシリコンリッチ領域を形成することができる。
【００５２】本発明に係る第１０の半導体装置の製造方
法は、半導体基板上の第１の絶縁膜の上にバリア膜、銅
膜及び第２の絶縁膜を順次堆積する工程と、バリア膜、
銅膜及び第２の絶縁膜をパターニングすることにより、
バリア膜及び銅膜からなる銅配線を形成する工程と、該
銅配線の両側面にシリコン膜を堆積する工程と、パター
ン化された第２の絶縁膜の上及びシリコン膜の表面を含
む第１の絶縁膜の上に第３の絶縁膜を堆積する工程と、
半導体基板に対して熱処理を行なって、銅配線を構成す
る銅膜の両側面に銅シリサイド層を形成すると共に第３
の絶縁膜における銅配線の両側部にシリコンがリッチで
あるシリコンリッチ領域を形成する工程とを備えてい
る。
【００５３】第１０の半導体装置の製造方法によると、
銅配線の両側面にシリコン膜を堆積した後、第２の絶縁
膜の上及びシリコン膜の表面に第３の絶縁膜を堆積し、
その後、半導体基板に対して熱処理を行なうので、銅配
線を構成する銅膜の両側面に銅シリサイドを形成するこ
とができると共に第３の絶縁膜における銅配線の両側部
にシリコンリッチ領域を形成することができる。
【００５４】本発明に係る第１１の半導体装置の製造方
法は、半導体基板上の第１の絶縁膜の上に第１のバリア
膜、銅膜及び第２のバリア膜を順次堆積する工程と、第
１のバリア膜、銅膜及び第２のバリア膜をパターニング
することにより、第１のバリア膜、銅膜及び第２のバリ
ア膜からなる銅配線を形成する工程と、該銅配線の表面
に銅以外の金属からなる金属膜を堆積する工程と、該金
属膜の上を含む第１の絶縁膜の上に第２の絶縁膜を堆積
する工程と、半導体基板に対して熱処理を行なって、銅
配線を構成する銅膜の両側面に銅と他の金属との化合物
層を形成すると共に第２の絶縁膜における銅配線の近傍
部に他の金属がリッチである金属リッチ領域を形成する
工程とを備えている。
【００５５】第１１の半導体装置の製造方法によると、
銅配線の表面に銅以外の他の金属からなる金属膜及び第
２の絶縁膜を順次堆積した後、半導体基板に対して熱処
理を行なうので、銅配線を構成する銅膜の両側面に銅と
他の金属との化合物層を形成することができると共に第
２の絶縁膜における銅配線の近傍部に金属リッチ領域を
形成することができる。
【００５６】第７〜第１１の半導体装置の製造方法にお
いて、半導体基板に対する熱処理の温度は４００℃以上
であることが好ましい。
【００５７】第７、第９及び第１０の半導体装置の製造
方法において、シリコン膜を堆積する工程は、半導体基
板上にＳｉＨ4 ガス、Ｓｉ2Ｈ6ガス又はＳｉＨ2Ｆ6ガス
からなる反応性ガスを供給する工程を含むことが好まし
い。
【００５８】
【発明の実施の形態】（第１の実施形態）以下、本発明
の第１の実施形態に係る半導体装置及びその製造方法に
ついて、図１（ａ）、（ｂ）及び図２（ａ）、（ｂ）を
参照しながら説明する。
【００５９】まず、図１（ａ）に示すように、シリコン
からなる半導体基板１００の上に例えばシリコン酸化膜
からなる第１の絶縁膜１０１を堆積した後、該第１の絶
縁膜１０１に配線溝１０２を形成する。その後、配線溝
１０２を含む第１の絶縁膜１０１の上に、窒化チタン膜
又は窒化タンタル膜等からなるバリア膜１０３及び銅膜
１０４を順次堆積する。バリア膜１０３は、銅膜１０４
中の銅原子が第１の絶縁膜１０１中へ拡散することを防
止する。
【００６０】次に、図１（ｂ）に示すように、バリア膜
１０３及び銅膜１０４における第１の絶縁膜１０１の上
に露出している部分を例えばＣＭＰ法により除去して、
配線溝１０２の内部にバリア膜１０３及び銅膜１０４か
らなる銅配線１０５を形成する。
【００６１】次に、図２（ａ）に示すように、半導体基
板１００を、高周波電力供給源１０６に接続されている
下部電極１０７を下部に有すると共に接地されている上
部電極１０８を上部に有する低圧チャンバー内の下部電
極１０７の上に保持する。その後、低圧チャンバー内を
例えば４００℃程度の温度下に保持しつつ、半導体基板
１００の表面に第１の反応性ガスとしての希釈されたＳ
ｉＨ4 ガス１０９を供給することにより、銅配線１０５
を構成する銅膜１０４の表面にのみ銅シリサイド層１１
０を選択的に形成する。
【００６２】次に、図２（ｂ）に示すように、低圧チャ
ンバー内に第２の反応性ガスとしてのＳｉＨ4 とＮＨ3
との混合ガス１１１を導入すると共に高周波電力供給源
１０６から下部電極１０７に高周波電力を供給して、Ｓ
ｉＨ4 とＮＨ3 との混合ガス１１１をプラズマ化する。
このようにすると、ＳｉＨ4 とＮＨ3 との混合ガス１１
１からなるプラズマにより、銅配線１０５の上を含む絶
縁膜１０１の上にシリコン窒化膜からなる第２の絶縁膜
１１２が堆積される。
【００６３】第１の実施形態によると、銅配線１０５の
上にシリコン窒化膜から第２の絶縁膜１１２が堆積され
ているため、半導体素子形成時の熱処理により銅配線１
０５から第２の絶縁膜１１２中へ銅原子が拡散すること
を抑制できるので、配線間にリーク電流が発生すること
を防止できる。また、銅配線１０５と第２の絶縁膜１１
２との間に銅シリサイド層１１０が介在しているため、
銅配線１０５と第２の絶縁膜１１２との密着性が向上し
て銅配線１０５と第２の絶縁膜１１２との界面にボイド
が発生することを防止できるので、銅配線１０５のエレ
クトロマイグレーション耐性を向上することができる。
【００６４】また、第１の実施形態によると、低圧チャ
ンバー内に第１の反応性ガスとしてのＳｉＨ4 ガス１０
９を導入して銅シリサイド層１１０を形成した後、第２
の反応性ガスとしてのＳｉＨ4 とＮＨ3 との混合ガス１
１１を導入してシリコン窒化膜１１２を堆積するので、
つまり、銅シリサイド層１１０を形成するためのＳｉＨ
4 ガス１０９にＮＨ3 ガスを付加することにより、シリ
コン窒化膜からなる第２の絶縁膜１１２を堆積すること
ができる。従来、銅配線の上にシリコン窒化膜を堆積す
る場合には、反応性の低いＮＨ3 ガスを導入しておいて
から、ＮＨ3 ガスに反応性の高いＳｉＨ4 ガスを付加し
ているが、第１の実施形態によると、従来に比べて導入
するガスの順序を入れ替えるだけで、つまりプロセスス
テップの増加を招くことなく、銅配線１０５と第２の絶
縁膜１１２との密着性を向上するための銅シリサイド層
１１０を形成することができると共に、銅配線１０５か
ら第２の絶縁膜１１２中へ銅原子が拡散することを抑制
するためのシリコン窒化膜からなる第２の絶縁膜１１２
を形成することができる。
【００６５】（第１の実施形態の変形例）第１の実施形
態の変形例に係る半導体装置の製造方法は、図２（ａ）
に示した半導体基板１００の表面に第１の反応性ガスと
しての希釈されたＳｉＨ4 ガス１０９を供給する工程
を、高周波電力供給源１０６から下部電極１０７に高周
波電力を供給しながら行なうものである。
【００６６】このようにすると、導入されたＳｉＨ4 ガ
ス１０９がプラズマ化する。ＳｉＨ4 ガス１０９からな
るプラズマ中においてはＳｉ2Ｈ6 * 等の活性な反応種が
存在するので、銅膜１０４の表面部のシリサイド化を第
１の実施形態に比べて低い温度下において進行させるこ
とができる。また、ＳｉＨ4 ガス１０９からなるプラズ
マ中のＳｉＨ3 +イオンを銅膜１０４の表面部に入射させ
ることによって、銅シリサイド層１１０を形成できるた
め、銅膜１０４の表面にアモルファス化した銅シリサイ
ド層１１０を形成することができる。従って、銅配線１
０５と第２の絶縁膜１１２との密着性が向上して銅配線
１０５と第２の絶縁膜１１２との界面にボイドが発生す
ることを防止できると共に、アモルファス化した銅シリ
サイド層１１０においては、結晶状態の銅シリサイド層
における場合よりも銅原子が移動しにくくなるため、エ
レクトロマイグレーション耐性が一層向上する。
【００６７】（第２の実施形態）以下、本発明の第２の
実施形態に係る半導体装置及びその製造方法について、
図３（ａ）、（ｂ）及び図４（ａ）、（ｂ）を参照しな
がら説明する。
【００６８】まず、図３（ａ）に示すように、シリコン
からなる半導体基板２００の上に例えばシリコン酸化膜
からなる第１の絶縁膜２０１を堆積した後、該第１の絶
縁膜２０１に配線溝２０２を形成する。その後、配線溝
２０２を含む第１の絶縁膜２０１の上に、窒化チタン膜
又は窒化タンタル膜等からなるバリア膜２０３及び銅膜
２０４を順次堆積する。
【００６９】次に、図３（ｂ）に示すように、バリア膜
２０３及び銅膜２０４における第１の絶縁膜２０１の上
に露出している部分を例えばＣＭＰ法により除去して、
配線溝２０２の内部にバリア膜２０３及び銅膜２０４か
らなる銅配線２０５を形成する。
【００７０】次に、図４（ａ）に示すように、半導体基
板２００を、高周波電力供給源２０６に接続されている
下部電極２０７を下部に有すると共に接地されている上
部電極２０８を上部に有する低圧チャンバー内の下部電
極２０７の上に保持する。その後、低圧チャンバー内を
例えば４００℃程度の温度下に保持した状態で、低圧チ
ャンバー内に第１の反応性ガスとしてのＳｉＨ4 とＮ2
との混合ガス２０９を導入すると共に高周波電力供給源
２０６から下部電極２０７に高周波電力を供給して、Ｓ
ｉＨ4 とＮ2 との混合ガス２０９をプラズマ化する。こ
のようにすると、銅配線２０５を構成する銅膜２０４の
表面にのみ、アモルファス化した窒素含有銅シリサイド
層２１０が選択的に形成される。
【００７１】次に、図４（ｂ）に示すように、低圧チャ
ンバー内に第２の反応性ガスとしてのＳｉＨ4 とＮＨ3
との混合ガス２１１を導入すると共に高周波電力供給源
２０６から下部電極２０７に高周波電力を供給して、Ｓ
ｉＨ4 とＮＨ3 との混合ガス２１１をプラズマ化する。
このようにすると、ＳｉＨ4 とＮＨ3 との混合ガス２１
１からなるプラズマにより、銅配線２０５の上を含む第
１の絶縁膜２０１の上にシリコン窒化膜からなる第２の
絶縁膜２１２を堆積する。
【００７２】第２の実施形態によると、ＳｉＨ3+イオン
のほかにＮ2+イオンが銅膜２０４の表面部に入射するの
で、銅膜２０４の表面にアモルファス化した窒素含有銅
シリサイド層２１０を形成することができ、アモルファ
ス化した窒素含有銅シリサイド層２１０に含まれる窒素
原子はシリコン原子と結合して銅原子の拡散を防止す
る。
【００７３】従って、第２の実施形態によると、銅配線
２０５とシリコン窒化膜からなる第２の絶縁膜２１２と
の間にアモルファス化した窒素含有銅シリサイド層２１
０が介在しているので、銅配線２０５における第２の絶
縁膜２１２との界面での銅原子のエレクトロマイグレー
ション現象をより確実に防止することができる。
【００７４】（第３の実施形態）以下、本発明の第３の
実施形態に係る半導体装置及びその製造方法について、
図５（ａ）、（ｂ）及び図６（ａ）、（ｂ）を参照しな
がら説明する。
【００７５】まず、図５（ａ）に示すように、シリコン
からなる半導体基板３００の上に例えばシリコン酸化膜
からなる第１の絶縁膜３０１を堆積した後、該第１の絶
縁膜３０１の上に、窒化チタン膜又は窒化タンタル膜等
からなる第１のバリア膜３０２、銅膜３０３及び窒化チ
タン膜又は窒化タンタル膜等からなる第２のバリア膜３
０４を順次堆積する。その後、第２のバリア膜３０４の
上にレジストパターン３０５を形成する。
【００７６】次に、図５（ｂ）に示すように、第１のバ
リア膜３０２、銅膜３０３及び第２のバリア膜３０４に
対してレジストパターン３０５をマスクとし、Ｃｌ2 ガ
ス又はＮ2 、ＳｉＣｌ4 及びＮＨ3 の混合ガスからなる
エッチングガスを用いて反応性イオンエッチングを行な
って銅配線３０６を形成する。この場合、銅膜３０３の
幅寸法を第１のバリア膜３０２の幅寸法よりも、後に形
成する銅シリサイド層３１１（図６（ａ）を参照）の厚
さの２倍分だけ小さくしておく。
【００７７】次に、図６（ａ）に示すように、半導体基
板３００を、高周波電力供給源３０７に接続されている
下部電極３０８を下部に有すると共に接地されている上
部電極３０９を上部に有する低圧チャンバー内の下部電
極３０８の上に保持する。その後、低圧チャンバー内を
例えば４００℃程度の温度下に保持した状態で、低圧チ
ャンバー内に第１の反応性ガスとしてのＳｉＨ4 ガス３
０９を導入すると共に高周波電力供給源３０７から下部
電極３０８に高周波電力を供給する。このようにする
と、ＳｉＨ4 ガス３０９からなるプラズマにより、銅膜
３０３の両側面に選択的に銅シリサイド層３１１が形成
される。この場合、ＳｉＨ4 ガス３０９からなるプラズ
マ中においてはＳｉ2Ｈ6 * 等の活性な反応種が存在する
ので、銅膜３０３の表面部のシリサイド化を低温で進行
させることができる。
【００７８】次に、図６（ｂ）に示すように、低圧チャ
ンバー内に第２の反応性ガスとしてのＳｉＨ4 とＮＨ3
との混合ガス３１２を導入すると共に高周波電力供給源
３０７から下部電極３０８に高周波電力を供給して、Ｓ
ｉＨ4 とＮＨ3 との混合ガス３１２をプラズマ化する。
このようにすると、ＳｉＨ4 とＮＨ3 との混合ガス３１
２からなるプラズマにより、銅配線３０６の上を含む第
１の絶縁膜３０１の上にシリコン窒化膜からなる第２の
絶縁膜３１３が堆積される。この場合、銅膜３０３の幅
寸法を第１のバリア膜３０２の幅寸法よりも銅シリサイ
ド層３１１の厚さの２倍分だけ小さくしているため、第
１のバリア膜３０２と第２の絶縁膜３１３との間にボイ
ドが形成されないので、後工程でボイドに起因する不良
が発生する事態を防止できる。
【００７９】第３の実施形態によると、第１の実施形態
に比べて低い温度下において且つＳｉＨ4 ガスからなる
プラズマ中のＳｉＨ3 +を銅膜３０３の表面部に入射させ
ることによって、銅シリサイド層３１１を形成できるた
め、銅膜３０３の表面にアモルファス化した銅シリサイ
ド層３１１を形成することができる。このため、銅配線
３０６における第２の絶縁膜３１３との界面での銅原子
のエレクトロマイグレーションによる移動をより一層確
実に抑制することができる。
【００８０】（第４の実施形態）以下、本発明の第４の
実施形態に係る半導体装置及びその製造方法について、
図７（ａ）〜（ｃ）及び図８（ａ）、（ｂ）を参照しな
がら説明する。
【００８１】まず、図７（ａ）に示すように、シリコン
からなる半導体基板４００の上に例えばシリコン酸化膜
からなる第１の絶縁膜４０１を堆積した後、該第１の絶
縁膜４０１に配線溝４０２を形成する。その後、配線溝
４０２を含む第１の絶縁膜４０１の上に、窒化チタン膜
又は窒化タンタル膜等からなるバリア膜４０３及び銅膜
４０４を順次堆積する。
【００８２】次に、図７（ｂ）に示すように、バリア膜
４０３及び銅膜４０４における第１の絶縁膜４０１の上
に露出している部分を例えばＣＭＰ法により除去して、
配線溝４０２の内部にバリア膜４０３及び銅膜４０４か
らなる銅配線４０５を形成する。
【００８３】次に、図７（ｃ）に示すように、半導体基
板４００を例えば３５０℃の温度下に保持すると共に、
半導体基板４００の表面にＳｉＨ4 ガス４０６を供給す
ることにより、銅配線４０５を構成する銅膜４０４の表
面にのみシリコン膜４０７を選択的に形成する。この場
合、シリコン膜４０７は絶縁性であるから、第１の絶縁
膜４０１の上にシリコン膜４０７が形成されても特に問
題は起きないが、問題が起きる場合には、第１の絶縁膜
４０１の上に形成されているシリコン膜４０７をＣＭＰ
法等により除去する。
【００８４】次に、図８（ａ）に示すように、シリコン
膜４０７の上を含む第１の絶縁膜４０１の上に例えばシ
リコン窒化膜からなる第２の絶縁膜４０８を堆積する。
【００８５】次に、半導体基板４００に対して４００℃
程度以上の温度の熱処理を行なう。このようにすると、
図８（ｂ）に示すように、銅膜４０４の表面部がシリサ
イド化して銅膜４０４の表面に銅シリサイド層４０９が
形成されると共に、第２の絶縁膜４０８における銅配線
４０５の近傍部にシリコンが拡散してシリコンリッチな
領域４０８ａが形成される。
【００８６】第４の実施形態によると、第２の絶縁膜４
０８における銅配線４０５の近傍部にシリコンリッチな
領域４０８ａが形成されているため、銅シリサイド層４
０９と第２の絶縁膜４０８との密着性が向上すると共
に、銅シリサイド層４０９中の銅原子のエレクトロマイ
グレーションによる移動が抑制されるので、銅配線４０
５における第２の絶縁膜４０８との界面でのエレクトロ
マイグレーション現象を防止することができる。
【００８７】（第５の実施形態）以下、本発明の第５の
実施形態に係る半導体装置及びその製造方法について、
図９（ａ）〜（ｃ）及び図１０（ａ）、（ｂ）を参照し
ながら説明する。
【００８８】まず、図９（ａ）に示すように、シリコン
からなる半導体基板５００の上に例えばシリコン酸化膜
からなる第１の絶縁膜５０１を堆積した後、該第１の絶
縁膜５０１に配線溝５０２を形成する。その後、配線溝
５０２を含む第１の絶縁膜５０１の上に、窒化チタン膜
又は窒化タンタル膜等からなるバリア膜５０３及び銅膜
５０４を順次堆積する。
【００８９】次に、図９（ｂ）に示すように、バリア膜
５０３及び銅膜５０４における第１の絶縁膜５０１の上
に露出している部分を例えばＣＭＰ法により除去して、
配線溝５０２の内部にバリア膜５０３及び銅膜５０４か
らなる銅配線５０５を形成する。
【００９０】次に、図９（ｃ）に示すように、半導体基
板５００を例えば２００℃の温度下に保持すると共に、
半導体基板５００の表面にＤＭＡＨ（ジメチルアルミニ
ウムハイドライド）ガス５０６を供給することにより、
銅配線５０５を構成する銅膜５０４の表面にのみアルミ
ニウム膜５０７を選択的に形成する。この場合、第１の
絶縁膜５０１の上にアルミニウム膜５０７が形成されて
いる場合には、第１の絶縁膜５０１の上に形成されてい
るアルミニウム膜５０７をＣＭＰ法等により除去する。
【００９１】次に、図１０（ａ）に示すように、アルミ
ニウム膜５０７の上を含む第１の絶縁膜５０１の上に例
えばシリコン窒化膜からなる第２の絶縁膜５０８を堆積
する。
【００９２】次に、半導体基板５００に対して４００℃
程度以上の温度の熱処理を行なう。このようにすると、
図１０（ｂ）に示すように、銅膜５０４とアルミニウム
膜５０７とが反応して銅膜５０４の表面にＡｌ2 Ｃｕか
らなるＣｕ−Ａｌ化合物層５０９が形成されると共に、
第２の絶縁膜５０８における銅配線５０５の近傍部にア
ルミニウムが拡散してアルミニウムリッチな領域５０８
ａが形成される。
【００９３】第５の実施形態によると、第２の絶縁膜５
０８における銅配線５０５の近傍部にアルミニウムリッ
チな領域５０８ａが形成されているため、Ｃｕ−Ａｌ化
合物層５０９と第２の絶縁膜５０８との密着性が向上す
ると共に、Ｃｕ−Ａｌ化合物層５０９中の銅原子のエレ
クトロマイグレーションによる移動が抑制されるので、
銅配線５０５における第２の絶縁膜５０８との界面での
エレクトロマイグレーション現象を防止することができ
る。
【００９４】尚、第５の実施形態においては、半導体基
板５００の表面にＤＭＡＨガス５０６を供給して銅膜５
０４の表面にアルミニウム膜５０７を形成したが、これ
に代えて、半導体基板５００の表面にＳｉＨ4とＷＦ6と
の混合ガスを供給して銅膜５０４の表面にタングステン
層を形成してもよい。このようにすると、半導体基板５
００に対する熱処理によって、Ｃｕ−Ａｌ化合物層５０
９に代えて、ＣｕとＷとが相互に拡散したＣｕ−Ｗ拡散
層が形成されるので、銅配線５０５における第２の絶縁
膜５０８との界面でのエレクトロマイグレーション現象
を防止することができる。
【００９５】（第６の実施形態）以下、本発明の第６の
実施形態に係る半導体装置及びその製造方法について、
図１１（ａ）〜（ｃ）及び図１２（ａ）、（ｂ）を参照
しながら説明する。
【００９６】まず、図１１（ａ）に示すように、シリコ
ンからなる半導体基板６００の上に例えばシリコン酸化
膜からなる第１の絶縁膜６０１を堆積した後、該第１の
絶縁膜６０１の上に、窒化チタン膜又は窒化タンタル膜
等からなる第１のバリア膜６０２、銅膜６０３及び窒化
チタン膜又は窒化タンタル膜等からなる第２のバリア膜
６０４を順次堆積する。その後、第２のバリア膜６０４
の上にレジストパターン６０５を形成する。
【００９７】次に、図１１（ｂ）に示すように、第１の
バリア膜６０２、銅膜６０３及び第２のバリア膜６０４
に対してレジストパターン６０５をマスクとし、Ｃｌ2
ガス又はＮ2 、ＳｉＣｌ4 及びＮＨ3 の混合ガスからな
るエッチングガスを用いて反応性イオンエッチングを行
なって銅配線６０６を形成する。
【００９８】次に、図１１（ｃ）に示すように、半導体
基板６００を３５０℃程度の温度下に保持した状態で、
半導体基板６００の表面にＳｉＨ4 ガス６０７を供給す
ることにより、銅配線６０６の表面にシリコン膜６０８
を選択的に形成する。
【００９９】次に、図１２（ａ）に示すように、シリコ
ン膜６０８の上を含む第１の絶縁膜６０１の上に例えば
シリコン窒化膜からなる第２の絶縁膜６０９を堆積す
る。
【０１００】次に、半導体基板６００に対して４００℃
程度以上の温度の熱処理を行なう。このようにすると、
図１２（ｂ）に示すように、銅膜６０４の両側面に銅シ
リサイド層６１０が形成されると共に、第２の絶縁膜６
０９における銅配線６０６の近傍部にシリコンが拡散し
てシリコンリッチな領域６０９ａが形成される。
【０１０１】第６の実施形態によると、第２の絶縁膜６
０９における銅配線６０６の近傍部にシリコンリッチな
領域６０９ａが形成されているため、銅シリサイド層６
１０と第２の絶縁膜６０９との密着性が向上すると共
に、銅シリサイド層６１０中の銅原子のエレクトロマイ
グレーションによる移動が抑制されるので、銅配線６０
６における第２の絶縁膜６０９との界面でのエレクトロ
マイグレーション現象を防止することができる。
【０１０２】（第７の実施形態）以下、本発明の第７の
実施形態に係る半導体装置及びその製造方法について、
図１３（ａ）〜（ｃ）及び図１４（ａ）、（ｂ）を参照
しながら説明する。
【０１０３】まず、図１３（ａ）に示すように、シリコ
ンからなる半導体基板７００の上に例えばシリコン酸化
膜からなる第１の絶縁膜７０１を堆積した後、該第１の
絶縁膜７０１の上に、窒化チタン膜又は窒化タンタル膜
等からなるバリア膜７０２、銅膜７０３及びシリコン窒
化膜７０４を順次堆積する。その後、シリコン窒化膜７
０４の上にレジストパターン７０５を形成する。
【０１０４】次に、図１３（ｂ）に示すように、バリア
膜７０２、銅膜７０３及びシリコン窒化膜７０４に対し
てレジストパターン７０５をマスクとしてドライエッチ
ングを行なって、バリア膜７０２及び銅膜７０３からな
る銅配線７０６を形成すると共に、銅配線７０６の上に
パターン化されたシリコン窒化膜７０４を形成する。
【０１０５】次に、図１３（ｃ）に示すように、半導体
基板７００を３５０℃程度の温度下に保持した状態で、
半導体基板７００の表面にＳｉＨ4 ガス７０７を供給す
ることにより、銅配線７０６の両側面にシリコン膜７０
８を選択的に形成する。
【０１０６】次に、図１４（ａ）に示すように、シリコ
ン窒化膜７０４及びシリコン膜７０８の上を含む第１の
絶縁膜７０１の上に例えばシリコン窒化膜からなる第２
の絶縁膜７０９を堆積する。
【０１０７】次に、半導体基板７００に対して４００℃
程度以上の温度の熱処理を行なう。このようにすると、
図１４（ｂ）に示すように、銅膜７０３の両側面に銅シ
リサイド層７１０が形成されると共に、第２の絶縁膜７
０９における銅配線７０６の両側部近傍にシリコンが拡
散してシリコンリッチな領域７０９ａが形成される。
【０１０８】第７の実施形態によると、第２の絶縁膜７
０９における銅配線７０６の両側部近傍にシリコンリッ
チな領域７０９ａが形成されているため、銅シリサイド
層７１０と第２の絶縁膜６０９との密着性が向上すると
共に、銅シリサイド層７１０中の銅原子のエレクトロマ
イグレーションによる移動が抑制されるので、銅配線７
０６における第２の絶縁膜６０９との界面でのエレクト
ロマイグレーション現象を防止することができる。
【０１０９】また、第７の実施形態によると、シリコン
窒化膜７０４の上にはシリコン膜７０８が形成されてい
ないため、第６の実施形態に比べて銅配線７０６の高さ
を低減できるので、多層配線構造を形成する場合の加工
が容易になる。
【０１１０】（第８の実施形態）以下、本発明の第８の
実施形態に係る半導体装置及びその製造方法について、
図１５（ａ）〜（ｃ）及び図１６（ａ）、（ｂ）を参照
しながら説明する。
【０１１１】まず、図１５（ａ）に示すように、シリコ
ンからなる半導体基板８００の上に例えばシリコン酸化
膜からなる第１の絶縁膜８０１を堆積した後、該第１の
絶縁膜８０１の上に、窒化チタン膜又は窒化タンタル膜
等からなる第１のバリア膜８０２、銅膜８０３及び窒化
チタン膜又は窒化タンタル膜等からなる第２のバリア膜
８０４を順次堆積する。その後、第２のバリア膜８０４
の上にレジストパターン８０５を形成する。
【０１１２】次に、図１５（ｂ）に示すように、第１の
バリア膜８０２、銅膜８０３及び第２のバリア膜８０４
に対してレジストパターン８０５をマスクとし、Ｃｌ2
ガス又はＮ2 、ＳｉＣｌ4 及びＮＨ3 の混合ガスからな
るエッチングガスを用いて反応性イオンエッチングを行
なって銅配線８０６を形成する。
【０１１３】次に、図１５（ｃ）に示すように、半導体
基板８００を２００℃程度の温度下に保持した状態で、
半導体基板８００の表面にＤＭＡＨガス８０７を供給す
ることにより、銅配線８０６の表面にアルミニウム膜８
０８を選択的に形成する。
【０１１４】次に、図１６（ａ）に示すように、アルミ
ニウム膜８０８の上を含む第１の絶縁膜８０１の上に例
えばシリコン窒化膜からなる第２の絶縁膜８０９を堆積
する。
【０１１５】次に、半導体基板８００に対して４００℃
程度以上の温度の熱処理を行なう。このようにすると、
図１６（ｂ）に示すように、銅膜８０３とアルミニウム
膜８０８とが反応して銅膜８０３の両側面にＡｌ2 Ｃｕ
からなるＣｕ−Ａｌ化合物層８１０が形成されると共
に、第２の絶縁膜８０９における銅配線８０６の近傍部
にアルミニウムが拡散してアルミニウムリッチな領域８
０９ａが形成される。
【０１１６】第８の実施形態によると、第２の絶縁膜８
０９における銅配線８０６の近傍部にアルミニウムリッ
チな領域８０９ａが形成されているため、Ｃｕ−Ａｌ化
合物層８１０と第２の絶縁膜８０９との密着性が向上す
ると共に、Ｃｕ−Ａｌ化合物層８１０中の銅原子のエレ
クトロマイグレーションによる移動が抑制されるので、
銅配線８０６における第２の絶縁膜８０９との界面での
エレクトロマイグレーション現象を防止することができ
る。
【０１１７】尚、第８の実施形態においては、半導体基
板８００の表面にＤＭＡＨガス８０７を供給して銅配線
８０６の表面にアルミニウム膜８０８を形成したが、こ
れに代えて、ＣＶＤ法等により銅配線８０６の表面に例
えばタンタル膜を形成してもよい。この場合には、Ｃｕ
−Ａｌ化合物層８１０に代えて、ＣｕとＴａとが相互に
拡散したＣｕ−Ｔａ拡散層が形成されるので、銅配線８
０６における第２の絶縁膜８０９との界面でのエレクト
ロマイグレーション現象を防止することができる。
【０１１８】また、第１の実施形態及びその変形例、第
２の実施形態並びに第３の実施形態においては、第１の
反応性ガスとしてＳｉＨ4 ガスを用いたが、これに代え
て、Ｓｉ2Ｈ6ガス又はＳｉＨ2Ｆ6ガスを用いてもよい。
【０１１９】また、第４、第６及び第７の実施形態にお
いては、半導体基板の表面にＳｉＨ4 ガスを供給するこ
とにより銅配線の表面にシリコン膜を形成したが、これ
に代えて、半導体基板の表面にＳｉ2Ｈ6ガス又はＳｉＨ
2Ｆ6ガスを供給してもよい。
【０１２０】また、第１〜第８の実施形態においては、
銅膜としては純銅又は銅合金を用いることができると共
に、配線溝を含む第１の絶縁膜の上への銅膜の堆積方法
としては、配線溝への充填が可能であれば、電解メッキ
法、スパッタリング法とリフロー法との組み合わせ、又
はイオンプレーティング法等を適宜用いることができ
る。
【０１２１】また、第１〜第８の実施形態においては、
バリア膜としては、Ｔｉ、Ｖ、Ｃｒ、Ｚｒ、Ｎｂ、Ｍ
ｏ、Ｔａ、Ｈｆ、Ｗ、これらの金属とＳｉ、Ｂ、Ｃ若し
くはＮとの化合物、又はこれらの金属を含有する合金等
を用いてもよい。
【０１２２】また、第１〜第６及び第８の実施形態にお
いては、第２の絶縁膜としてはシリコン窒化膜を用い、
また、第７の実施形態においては、第２及び第３の絶縁
膜としてはシリコン窒化膜を用いたが、これに代えて、
塗布膜、シリコン酸化膜又はＣを含む誘電率の低いＣＶ
Ｄ膜等を用いてもよい。
【０１２３】
【発明の効果】第１の半導体装置の製造方法によると、
半導体基板上にシリコンを含む第１の反応性ガスを供給
して銅配線を構成する銅膜の上面に銅シリサイド層を形
成した後、第１の反応性ガスに窒素成分を含むガスが添
加されてなる第２の反応性ガスを供給して銅シリサイド
層の上にシリコン窒化膜からなる第２の絶縁膜を堆積す
るため、従来から行なわれている半導体基板上にシリコ
ン窒化膜を堆積する方法に比べて工程数の増加を招くこ
となく、半導体素子形成時の熱処理により銅配線中の銅
原子が第２の絶縁膜中へ拡散することを抑制できるの
で、配線間におけるリーク電流の発生を防止することが
できると共に、銅配線と第２の絶縁膜との密着性を向上
して銅配線と第２の絶縁膜との界面にボイドが発生する
ことを防止できるので、銅配線のエレクトロマイグレー
ション耐性を向上させることができる。
【０１２４】第２の半導体装置の製造方法によると、半
導体基板上にシリコンを含む反応性ガスからなるプラズ
マを供給して銅配線を構成する銅膜の上面に銅シリサイ
ド層を形成するため、低温で銅シリサイド層を形成でき
ると共に、結晶状態に比べて銅原子が移動しにくいアモ
ルファス状態の銅シリサイド層を形成できるので、銅配
線のエレクトロマイグレーション耐性を一層向上させる
ことができる。
【０１２５】第３の半導体装置の製造方法によると、半
導体基板上にシリコンを含む第１の反応性ガスからなる
プラズマを供給して銅配線を構成する銅膜の上面に銅シ
リサイド層を形成した後、第１の反応性ガスに窒素成分
を含むガスが添加されてなる第２の反応性ガスからなる
プラズマを供給して、銅シリサイド層の上にシリコン窒
化膜からなる第２の絶縁膜を堆積するため、従来から行
なわれている半導体基板上にシリコン窒化膜を堆積する
方法に比べて工程数の増加を招くことなく、半導体素子
形成時の熱処理により銅配線中の銅原子が第２の絶縁膜
中へ拡散することを抑制できるので、配線間におけるリ
ーク電流の発生を防止することができると共に、銅配線
と第２の絶縁膜との密着性を向上して銅配線と第２の絶
縁膜との界面にボイドが発生することを防止できるの
で、銅配線のエレクトロマイグレーション耐性を向上さ
せることができる上に、銅膜の上面に、結晶状態に比べ
て銅原子が移動しにくいアモルファス状態の銅シリサイ
ド層を形成できるので、銅配線のエレクトロマイグレー
ション耐性を一層向上させることができる。
【０１２６】第４の半導体装置の製造方法によると、半
導体基板上にシリコンを含む第１の反応性ガスを供給し
て銅配線を構成する銅膜の両側面に銅シリサイド層を形
成した後、第１の反応性ガスに窒素成分を含むガスが添
加されてなる第２の反応性ガスを供給して銅シリサイド
層の上にシリコン窒化膜からなる第２の絶縁膜を堆積す
るため、従来から行なわれている半導体基板上にシリコ
ン窒化膜を堆積する方法に比べて工程数の増加を招くこ
となく、半導体素子形成時の熱処理により銅配線中の銅
原子が第２の絶縁膜中へ拡散することを抑制できるの
で、配線間におけるリーク電流の発生を防止することが
できると共に、銅配線と第２の絶縁膜との密着性を向上
して銅配線と第２の絶縁膜との界面にボイドが発生する
ことを防止できるので、銅配線のエレクトロマイグレー
ション耐性を向上させることができる。
【０１２７】第５の半導体装置の製造方法によると、半
導体基板上にシリコンを含む反応性ガスからなるプラズ
マを供給して銅配線を構成する銅膜の両側面に銅シリサ
イド層を形成するため、低温で銅シリサイド層を形成で
きると共に、結晶状態に比べて銅原子が移動しにくいア
モルファス状態の銅シリサイド層を形成できるので、銅
配線のエレクトロマイグレーション耐性を一層向上させ
ることができる。
【０１２８】第６の半導体装置の製造方法によると、半
導体基板上にシリコンを含む第１の反応性ガスからなる
プラズマを供給して銅配線を構成する銅膜の両側面に銅
シリサイド層を形成した後、第１の反応性ガスに窒素成
分を含むガスが添加されてなる第２の反応性ガスからな
るプラズマを供給して、銅シリサイド層の上にシリコン
窒化膜からなる第２の絶縁膜を堆積するため、従来から
行なわれている半導体基板上にシリコン窒化膜を堆積す
る方法に比べて工程数の増加を招くことなく、半導体素
子形成時の熱処理により銅配線中の銅原子が第２の絶縁
膜中へ拡散することを抑制できるので、配線間における
リーク電流の発生を防止することができると共に、銅配
線と第２の絶縁膜との密着性を向上して銅配線と第２の
絶縁膜との界面にボイドが発生することを防止できるの
で、銅配線のエレクトロマイグレーション耐性を向上さ
せることができる上に、銅膜の両側面に、結晶状態に比
べて銅原子が移動しにくいアモルファス状態の銅シリサ
イド層を形成できるので、銅配線のエレクトロマイグレ
ーション耐性を一層向上させることができる。
【０１２９】第１、第３，第４又は第６の半導体装置の
製造方法において、第１の反応性ガスがＳｉＨ4 ガス、
Ｓｉ2Ｈ6ガス又はＳｉＨ2Ｆ6ガスであると、銅膜の上面
又は両側面に銅シリサイド層を確実に形成することがで
きる。
【０１３０】第２又は第５の半導体装置の製造方法にお
いて、反応性ガスがＳｉＨ4 ガス、Ｓｉ2Ｈ6ガス又はＳ
ｉＨ2Ｆ6ガスであると、銅膜の上面又は両側面に銅シリ
サイド層を確実に形成することができる。
【０１３１】第２又は第５の半導体装置の製造方法にお
いて、反応性ガスに窒素成分又は酸素成分を含むガスが
添加されており、銅シリサイド層に窒素成分又は酸素成
分が含まれていると、窒素成分又は酸素成分が含まれて
いる銅シリサイド層は銅原子の移動を阻止する機能が高
いので、銅配線のエレクトロマイグレーション耐性をよ
り一層確実に向上させることができる。
【０１３２】第３又は第６の半導体装置の製造方法にお
いて、第１の反応性ガスに窒素成分又は酸素成分を含む
ガスが添加されており、銅シリサイド層に窒素成分又は
酸素成分が含まれていると、窒素成分又は酸素成分が含
まれている銅シリサイド層は銅原子の移動を阻止する機
能が高いので、銅配線のエレクトロマイグレーション耐
性をより一層確実に向上させることができる。
【０１３３】第４〜第６の半導体装置の製造方法におい
て、パターニングされた第１のバリア膜の幅がパターニ
ングされた銅膜の幅よりも大きいと、銅膜の両側面に形
成される銅シリサイド層と第１のバリア膜との間に隙間
ができ難いため、銅配線と第２の絶縁膜との間にボイド
が形成される事態を防止できる。
【０１３４】第１の半導体装置によると、銅配線を構成
する銅膜と第２の絶縁膜との間に銅シリサイド層が介在
しているため、銅膜と第２の絶縁膜との密着性が向上し
て銅膜と第２の絶縁膜との界面にボイドが発生しにくく
なるので、銅配線のエレクトロマイグレーション耐性が
向上する。また、銅シリサイド層と第２の絶縁膜との間
にシリコンリッチ領域が介在しているため、銅シリサイ
ド層と第２の絶縁膜との密着性が向上すると共に、銅シ
リサイド層中の銅原子のエレクトロマイグレーションに
よる移動が抑制されるので、銅配線のエレクトロマイグ
レーション耐性が一層向上する。
【０１３５】第２の半導体装置によると、銅配線を構成
する銅膜と第２の絶縁膜との間に銅と銅以外の他の金属
との化合物層が介在しているため、銅膜と第２の絶縁膜
との密着性が向上して銅膜と第２の絶縁膜との界面にボ
イドが発生しにくくなるので、銅配線のエレクトロマイ
グレーション耐性が向上する。また、銅と銅以外の他の
金属との化合物層と第２の絶縁膜との間に金属リッチ領
域が介在しているため、銅と銅以外の他の金属との化合
物層と第２の絶縁膜との密着性が向上すると共に、銅と
銅以外の他の金属との化合物層中の銅原子のエレクトロ
マイグレーションによる移動が抑制されるので、銅配線
のエレクトロマイグレーション耐性が一層向上する。
【０１３６】第３の半導体装置によると、銅配線を構成
する銅膜と第２の絶縁膜との間に銅シリサイド層が介在
しているため、銅膜と第２の絶縁膜との密着性が向上し
て銅膜と第２の絶縁膜との界面にボイドが発生しにくく
なるので、銅配線のエレクトロマイグレーション耐性が
向上する。また、銅シリサイド層と第２の絶縁膜との間
にシリコンリッチ領域が介在しているため、銅シリサイ
ド層と第２の絶縁膜との密着性が向上すると共に、銅シ
リサイド層中の銅原子のエレクトロマイグレーションに
よる移動が抑制されるので、銅配線のエレクトロマイグ
レーション耐性が一層向上する。
【０１３７】第４の半導体装置によると、銅配線を構成
する銅膜と第３の絶縁膜との間に銅シリサイド層が介在
しているため、銅膜と第３の絶縁膜との密着性が向上し
て銅膜と第３の絶縁膜との界面にボイドが発生しにくく
なるので、銅配線のエレクトロマイグレーション耐性が
向上する。また、銅シリサイド層と第３の絶縁膜との間
にシリコンリッチ領域が介在しているため、銅シリサイ
ド層と第３の絶縁膜との密着性が向上すると共に、銅シ
リサイド層中の銅原子のエレクトロマイグレーションに
よる移動が抑制されるので、銅配線のエレクトロマイグ
レーション耐性が一層向上する。さらに、銅配線の上に
は第２の絶縁膜が存在しており、これに伴って、銅配線
の上にはシリコンリッチ領域が存在していないため、銅
配線の高さを低減できるので、多層配線構造を形成する
場合の加工が容易になる。
【０１３８】第５の半導体装置によると、銅配線を構成
する銅膜と第２の絶縁膜との間に銅と銅以外の他の金属
との化合物層が介在しているため、銅膜と第２の絶縁膜
との密着性が向上して銅膜と第２の絶縁膜との界面にボ
イドが発生しにくくなるので、銅配線のエレクトロマイ
グレーション耐性が向上する。また、銅と銅以外の他の
金属との化合物層と第２の絶縁膜との間に金属リッチ領
域が介在しているため、銅と銅以外の他の金属との化合
物層と第２の絶縁膜との密着性が向上すると共に、銅と
銅以外の他の金属との化合物層中の銅原子のエレクトロ
マイグレーションによる移動が抑制されるので、銅配線
のエレクトロマイグレーション耐性が一層向上する。
【０１３９】第７の半導体装置の製造方法によると、銅
配線を構成する銅膜の上面に銅シリサイド層を形成でき
ると共に第２の絶縁膜における銅配線の上側部分にシリ
コンリッチ領域を形成できるので、第１の半導体装置を
確実に製造することができる。
【０１４０】第８の半導体装置の製造方法によると、銅
配線を構成する銅膜の上面に銅と他の金属との化合物層
を形成できると共に第２の絶縁膜における銅配線の上側
部分に金属リッチ領域を形成できるので、第２の半導体
装置を確実に製造することができる。
【０１４１】第９の半導体装置の製造方法によると、銅
配線を構成する銅膜の両側面に銅シリサイド層を形成で
きると共に第２の絶縁膜における銅配線の近傍部にシリ
コンリッチ領域を形成できるので、第３の半導体装置を
確実に製造することができる。
【０１４２】第１０の半導体装置の製造方法によると、
銅配線を構成する銅膜の両側面に銅シリサイドを形成で
きると共に第３の絶縁膜における銅配線の両側部にシリ
コンリッチ領域を形成できるので、第４の半導体装置を
確実に製造することができる。
【０１４３】第１１の半導体装置の製造方法によると、
銅配線を構成する銅膜の両側面に銅と他の金属との化合
物層を形成できると共に第２の絶縁膜における銅配線の
近傍部に金属リッチ領域を形成できるので、第５の半導
体装置を確実に製造することができる。
【０１４４】第７〜第１１の半導体装置の製造方法にお
いて、半導体基板に対する熱処理の温度は４００℃以上
であると、銅シリサイド層及びシリコンリッチ層、又は
銅と他の金属との化合物層及び金属リッチ層を確実に形
成することができる。
【０１４５】第７、第９及び第１０の半導体装置の製造
方法において、シリコン膜を堆積する工程が、半導体基
板上にＳｉＨ4 ガス、Ｓｉ2Ｈ6ガス又はＳｉＨ2Ｆ6ガス
からなる反応性ガスを供給する工程を含むと、銅膜の上
面又は両側面に銅シリサイド層を確実に形成することが
できる。
【図面の簡単な説明】
【図１】（ａ）、（ｂ）は第１の実施形態に係る半導体
装置の製造方法の各工程を示す断面図である。
【図２】（ａ）、（ｂ）は第１の実施形態に係る半導体
装置の製造方法の各工程を示す断面図である。
【図３】（ａ）、（ｂ）は第２の実施形態に係る半導体
装置の製造方法の各工程を示す断面図である。
【図４】（ａ）、（ｂ）は第２の実施形態に係る半導体
装置の製造方法の各工程を示す断面図である。
【図５】（ａ）、（ｂ）は第３の実施形態に係る半導体
装置の製造方法の各工程を示す断面図である。
【図６】（ａ）、（ｂ）は第３の実施形態に係る半導体
装置の製造方法の各工程を示す断面図である。
【図７】（ａ）〜（ｃ）は第４の実施形態に係る半導体
装置の製造方法の各工程を示す断面図である。
【図８】（ａ）、（ｂ）は第４の実施形態に係る半導体
装置の製造方法の各工程を示す断面図である。
【図９】（ａ）〜（ｃ）は第５の実施形態に係る半導体
装置の製造方法の各工程を示す断面図である。
【図１０】（ａ）、（ｂ）は第５の実施形態に係る半導
体装置の製造方法の各工程を示す断面図である。
【図１１】（ａ）〜（ｃ）は第６の実施形態に係る半導
体装置の製造方法の各工程を示す断面図である。
【図１２】（ａ）、（ｂ）は第６の実施形態に係る半導
体装置の製造方法の各工程を示す断面図である。
【図１３】（ａ）〜（ｃ）は第７の実施形態に係る半導
体装置の製造方法の各工程を示す断面図である。
【図１４】（ａ）、（ｂ）は第７の実施形態に係る半導
体装置の製造方法の各工程を示す断面図である。
【図１５】（ａ）〜（ｃ）は第８の実施形態に係る半導
体装置の製造方法の各工程を示す断面図である。
【図１６】（ａ）、（ｂ）は第８の実施形態に係る半導
体装置の製造方法の各工程を示す断面図である。
【図１７】（ａ）〜（ｄ）は従来の半導体装置の製造方
法の各工程を示す断面図である。
【図１８】従来の半導体装置の断面図である。
【符号の説明】
１０ 半導体基板 １１ 第１の絶縁膜 １２ 配線溝 １３ バリア膜 １４ 銅膜 １５ 銅配線 １６ ＳｉＨ4 ガス １７ 銅シリサイド層 １８ 第２の絶縁膜 ２０ 半導体基板 ２１ 第１層のシリコン酸化膜 ２２ 第１のバリア膜 ２３ 第１の銅膜 ２４ 下層の銅配線 ２５ 第１の銅シリサイド層 ２６ 第２層のシリコン酸化膜 ２７ 第３層のシリコン酸化膜 ２８ 第２のバリア膜 ２９ 第２の銅膜 ３０ 上層の銅配線 ３１ 第２の銅シリサイド層 ３２ 第４層のシリコン酸化膜 １００ 半導体基板 １０１ 第１の絶縁膜 １０２ 配線溝 １０３ バリア膜 １０４ 銅膜 １０５ 銅配線 １０６ 高周波電力供給源 １０７ 下部電極 １０８ 上部電極 １０９ ＳｉＨ4 ガス １１０ 銅シリサイド層 １１１ ＳｉＨ4 とＮＨ3 との混合ガス １１２ 第２の絶縁膜 ２００ 半導体基板 ２０１ 第１の絶縁膜 ２０２ 配線溝 ２０３ バリア膜 ２０４ 銅膜 ２０５ 銅配線 ２０６ 高周波電力供給源 ２０７ 下部電極 ２０８ 上部電極 ２０９ ＳｉＨ4 とＮ2 との混合ガス ２１０ 窒素含有シリサイド層 ２１１ ＳｉＨ4 とＮＨ3 との混合ガス ２１２ 第２の絶縁膜 ３００ 半導体基板 ３０１ 第１の絶縁膜 ３０２ 第１のバリア膜 ３０３ 銅膜 ３０４ 第２のバリア膜 ３０５ レジストパターン ３０６ 銅配線 ３０７ 高周波電力供給源 ３０８ 下部電極 ３０９ 上部電極 ３１０ ＳｉＨ4 ガス ３１１ 銅シリサイド層 ３１２ ＳｉＨ4 とＮＨ3 との混合ガス ３１３ 第２の絶縁膜 ４００ 半導体基板 ４０１ 第１の絶縁膜 ４０２ 配線溝 ４０３ バリア膜 ４０４ 銅膜 ４０５ 銅配線 ４０６ ＳｉＨ4 ガス ４０７ シリコン膜 ４０８ 第２の絶縁膜 ４０８ａ シリコンリッチな領域 ４０９ 銅シリサイド層 ５００ 半導体基板 ５０１ 第１の絶縁膜 ５０２ 配線溝 ５０３ バリア膜 ５０４ 銅膜 ５０５ 銅配線 ５０６ ＤＭＡＨガス ５０７ アルミニウム膜 ５０８ 第２の絶縁膜 ５０８ａ アルミニウムリッチな領域 ５０９ Ｃｕ−Ａｌ化合物層 ６００ 半導体基板 ６０１ 第１の絶縁膜 ６０２ 第１のバリア膜 ６０３ 銅膜 ６０４ 第２のバリア膜 ６０５ レジストパターン ６０６ 銅配線 ６０７ ＳｉＨ4 ガス ６０８ シリコン膜 ６０９ 第２の絶縁膜 ６０９ａ シリコンリッチな領域 ６１０ 銅シリサイド層 ７００ 半導体基板 ７０１ 第１の絶縁膜 ７０２ バリア膜 ７０３ 銅膜 ７０４ シリコン窒化膜 ７０５ レジストパターン ７０６ 銅配線 ７０７ ＳｉＨ4 ガス ７０８ シリコン膜 ７０９ 第２の絶縁膜 ７０９ａ シリコンリッチな領域 ７１０ 銅シリサイド層 ８００ 半導体基板 ８０１ 第１の絶縁膜 ８０２ 第１のバリア膜 ８０３ 銅膜 ８０４ 第２のバリア膜 ８０５ レジストパターン ８０６ 銅配線 ８０７ ＤＭＡＨガス ８０８ アルミニウム膜 ８０９ 第２の絶縁膜 ８０９ａ アルミニウムリッチな領域 ８１０ Ｃｕ−Ａｌ化合物層

Claims (23)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板上の第１の絶縁膜に配線溝を
    形成した後、該配線溝を含む前記第１の絶縁膜上にバリ
    ア膜及び銅膜を順次堆積する工程と、 前記バリア膜及び銅膜における前記第１の絶縁膜の上に
    露出している部分を除去して、前記配線溝に埋め込まれ
    ている前記バリア膜及び銅膜からなる銅配線を形成する
    工程と、 前記半導体基板上にシリコンを含む第１の反応性ガスを
    供給して、前記銅配線を構成する前記銅膜の上面に選択
    的に銅シリサイド層を形成する工程と、 前記半導体基板上に、前記第１の反応性ガスに窒素成分
    を含むガスが添加されてなる第２の反応性ガス又は該第
    ２の反応性ガスからなるプラズマを供給して、前記銅シ
    リサイド層の上を含む前記第１の絶縁膜の上にシリコン
    窒化膜からなる第２の絶縁膜を堆積する工程とを備えて
    いることを特徴とする半導体装置の製造方法。
  2. 【請求項２】 半導体基板上の第１の絶縁膜に配線溝を
    形成した後、該配線溝を含む前記第１の絶縁膜上にバリ
    ア膜及び銅膜を順次堆積する工程と、 前記バリア膜及び銅膜における前記第１の絶縁膜の上に
    露出している部分を除去して、前記配線溝に埋め込まれ
    ている前記バリア膜及び銅膜からなる銅配線を形成する
    工程と、 前記半導体基板上にシリコンを含む反応性ガスからなる
    プラズマを供給して、前記銅配線を構成する前記銅膜の
    上面に選択的に銅シリサイド層を形成する工程と、 前記銅シリサイド層の上を含む前記第１の絶縁膜の上に
    第２の絶縁膜を堆積する工程とを備えていることを特徴
    とする半導体装置の製造方法。
  3. 【請求項３】 半導体基板上の第１の絶縁膜に配線溝を
    形成した後、該配線溝を含む前記第１の絶縁膜上にバリ
    ア膜及び銅膜を順次堆積する工程と、 前記バリア膜及び銅膜における前記第１の絶縁膜の上に
    露出している部分を除去して、前記配線溝に埋め込まれ
    ている前記バリア膜及び銅膜からなる銅配線を形成する
    工程と、 前記半導体基板上にシリコンを含む第１の反応性ガスか
    らなるプラズマを供給して、前記銅配線を構成する前記
    銅膜の上面に選択的に銅シリサイド層を形成する工程
    と、 前記半導体基板上に前記第１の反応性ガスに窒素成分を
    含むガスが添加されてなる第２の反応性ガスからなるプ
    ラズマを供給して、前記銅シリサイド層の上を含む前記
    第１の絶縁膜の上にシリコン窒化膜からなる第２の絶縁
    膜を堆積する工程とを備えていることを特徴とする半導
    体装置の製造方法。
  4. 【請求項４】 半導体基板上の第１の絶縁膜の上に第１
    のバリア膜、銅膜及び第２のバリア膜を順次堆積する工
    程と、 前記第１のバリア膜、銅膜及び第２のバリア膜をパター
    ニングすることにより、前記第１のバリア膜、銅膜及び
    第２のバリア膜からなる銅配線を形成する工程と、 前記半導体基板上にシリコンを含む第１の反応性ガスを
    供給して、前記銅配線を構成する前記銅膜の両側面に銅
    シリサイド層を形成する工程と、 前記半導体基板上に、前記第１の反応性ガスに窒素成分
    を含むガスが添加されてなる第２の反応性ガス又は該第
    ２の反応性ガスからなるプラズマを供給して、前記銅配
    線の上及び前記銅シリサイド層の表面を含む前記第１の
    絶縁膜の上にシリコン窒化膜からなる第２の絶縁膜を堆
    積する工程とを備えていることを特徴とする半導体装置
    の製造方法。
  5. 【請求項５】 半導体基板上の第１の絶縁膜の上に第１
    のバリア膜、銅膜及び第２のバリア膜を順次堆積する工
    程と、 前記第１のバリア膜、銅膜及び第２のバリア膜をパター
    ニングすることにより、前記第１のバリア膜、銅膜及び
    第２のバリア膜からなる銅配線を形成する工程と、 前記半導体基板上にシリコンを含む反応性ガスからなる
    プラズマを供給して、前記銅配線を構成する前記銅膜の
    両側面に銅シリサイド層を形成する工程と、 前記銅配線の上及び前記銅シリサイド層の表面を含む前
    記第１の絶縁膜の上に第２の絶縁膜を堆積する工程とを
    備えていることを特徴とする半導体装置の製造方法。
  6. 【請求項６】 半導体基板上の第１の絶縁膜の上に第１
    のバリア膜、銅膜及び第２のバリア膜を順次堆積する工
    程と、 前記第１のバリア膜、銅膜及び第２のバリア膜をパター
    ニングすることにより、前記第１のバリア膜、銅膜及び
    第２のバリア膜からなる銅配線を形成する工程と、 前記半導体基板上にシリコンを含む第１の反応性ガスか
    らなるプラズマを供給して、前記銅配線を構成する前記
    銅膜の両側面に銅シリサイド層を形成する工程と、 前記半導体基板上に前記第１の反応性ガスに窒素成分を
    含むガスが添加されてなる第２の反応性ガスからなるプ
    ラズマを供給して、前記銅配線の上及び前記銅シリサイ
    ド層の表面を含む前記第１の絶縁膜の上にシリコン窒化
    膜からなる第２の絶縁膜を堆積する工程とを備えている
    ことを特徴とする半導体装置の製造方法。
  7. 【請求項７】 前記第１の反応性ガスは、ＳｉＨ4 ガ
    ス、Ｓｉ2Ｈ6ガス又はＳｉＨ2Ｆ6ガスであることを特徴
    とする請求項１、３、４又は６に記載の半導体装置の製
    造方法。
  8. 【請求項８】 前記反応性ガスは、ＳｉＨ4 ガス、Ｓｉ
    2Ｈ6ガス又はＳｉＨ2Ｆ6 ガスであることを特徴とする
    請求項２又は５に記載の半導体装置の製造方法。
  9. 【請求項９】 前記反応性ガスには窒素成分又は酸素成
    分を含むガスが添加されており、前記銅シリサイド層に
    は窒素成分又は酸素成分が含まれていることを特徴とす
    る請求項２又は５に記載の半導体装置の製造方法。
  10. 【請求項１０】 前記第１の反応性ガスには窒素成分又
    は酸素成分を含むガスが添加されており、前記銅シリサ
    イド層には窒素成分又は酸素成分が含まれていることを
    特徴とする請求項３又は６に記載の半導体装置の製造方
    法。
  11. 【請求項１１】 パターニングされた前記第１のバリア
    膜の幅はパターニングされた前記銅膜の幅よりも大きい
    ことを特徴とする請求項４〜６のいずれか１項に記載の
    半導体装置の製造方法。
  12. 【請求項１２】 半導体基板上の第１の絶縁膜に形成さ
    れた配線溝に埋め込まれたバリア膜及び銅膜からなる銅
    配線と、 前記銅配線を構成する前記銅膜の上面に形成された銅シ
    リサイド層と、 前記銅シリサイド層の上を含む前記第１の絶縁膜の上に
    形成された第２の絶縁膜と、 前記第２の絶縁膜における前記銅配線の上側部分に形成
    され、シリコンがリッチであるシリコンリッチ領域とを
    備えていることを特徴とする半導体装置。
  13. 【請求項１３】 半導体基板上の第１の絶縁膜に形成さ
    れた配線溝に埋め込まれたバリア膜及び銅膜からなる銅
    配線と、 前記銅配線を構成する前記銅膜の上面に形成された銅と
    銅以外の他の金属との化合物層と、 前記化合物層の上を含む前記第１の絶縁膜の上に形成さ
    れた第２の絶縁膜と、 前記第２の絶縁膜における前記銅配線の上側部分に形成
    され、前記他の金属がリッチである金属リッチ領域とを
    備えていることを特徴とする半導体装置。
  14. 【請求項１４】 半導体基板上の第１の絶縁膜の上に形
    成された、第１のバリア膜、銅膜及び第２のバリア膜か
    らなる銅配線と、 前記銅配線を構成する前記銅膜の両側面に形成された銅
    シリサイド層と、 前記銅配線の上を含む前記第１の絶縁膜の上に形成され
    た第２の絶縁膜と、 前記第２の絶縁膜における前記銅配線の近傍部に形成さ
    れ、シリコンがリッチであるシリコンリッチ領域とを備
    えていることを特徴とする半導体装置。
  15. 【請求項１５】 半導体基板上の第１の絶縁膜の上に形
    成された、バリア膜及び銅膜からなる銅配線と、 前記銅配線の上に形成され、前記銅配線と同じパターン
    形状を有する第２の絶縁膜と、 前記銅配線を構成する前記銅膜の両側面に形成された銅
    シリサイド層と、 前記銅配線及び前記第２の絶縁膜の上を含む前記第１の
    絶縁膜の上に形成された第３の絶縁膜と、 前記第３の絶縁膜における前記銅配線の両側部に形成さ
    れ、シリコンがリッチであるシリコンリッチ領域とを備
    えていることを特徴とする半導体装置。
  16. 【請求項１６】 半導体基板上の第１の絶縁膜の上に形
    成された、第１のバリア膜、銅膜及び第２のバリア膜か
    らなる銅配線と、 前記銅配線を構成する前記銅膜の両側面に形成された銅
    と銅以外の他の金属との化合物層と、 前記銅配線の上を含む前記第１の絶縁膜の上に形成され
    た第２の絶縁膜と、前記第２の絶縁膜における前記銅配
    線の近傍部に形成され、前記他の金属がリッチである金
    属リッチ領域とを備えていることを特徴とする半導体装
    置。
  17. 【請求項１７】 半導体基板上の第１の絶縁膜に配線溝
    を形成した後、該配線溝を含む前記第１の絶縁膜上にバ
    リア膜及び銅膜を順次堆積する工程と、 前記バリア膜及び銅膜における前記第１の絶縁膜の上に
    露出している部分を除去して、前記配線溝内に埋め込ま
    れている前記バリア膜及び銅膜からなる銅配線を形成す
    る工程と、 前記銅配線を構成する前記銅膜の上にシリコン膜を堆積
    する工程と、 前記シリコン膜の上を含む前記第１の絶縁膜の上に第２
    の絶縁膜を堆積する工程と、 前記半導体基板に対して熱処理を行なって、前記銅配線
    を構成する前記銅膜の上面に銅シリサイド層を形成する
    と共に前記第２の絶縁膜における前記銅配線の上側部分
    にシリコンがリッチであるシリコンリッチ領域を形成す
    る工程とを備えていることを特徴とする半導体装置の製
    造方法。
  18. 【請求項１８】 半導体基板上の第１の絶縁膜に配線溝
    を形成した後、該配線溝を含む前記第１の絶縁膜上にバ
    リア膜及び銅膜を順次堆積する工程と、 前記バリア膜及び銅膜における前記第１の絶縁膜の上に
    露出している部分を除去して、前記配線溝内に埋め込ま
    れている前記バリア膜及び銅膜からなる銅配線を形成す
    る工程と、 前記銅配線を構成する前記銅膜の上に銅以外の他の金属
    からなる金属膜を堆積する工程と、 前記金属膜の上を含む前記第１の絶縁膜の上に第２の絶
    縁膜を堆積する工程と、 前記半導体基板に対して熱処理を行なって、前記銅配線
    を構成する前記銅膜の上面に銅と前記他の金属との化合
    物層を形成すると共に前記第２の絶縁膜における前記銅
    配線の上側部分に前記他の金属がリッチである金属リッ
    チ領域を形成する工程とを備えていることを特徴とする
    半導体装置の製造方法。
  19. 【請求項１９】 半導体基板上の第１の絶縁膜の上に第
    １のバリア膜、銅膜及び第２のバリア膜を順次堆積する
    工程と、 前記第１のバリア膜、銅膜及び第２のバリア膜をパター
    ニングすることにより、前記第１のバリア膜、銅膜及び
    第２のバリア膜からなる銅配線を形成する工程と、 前記銅配線の表面にシリコン膜を堆積する工程と、 前記シリコン膜の上を含む前記第１の絶縁膜の上に第２
    の絶縁膜を堆積する工程と、 前記半導体基板に対して熱処理を行なって、前記銅配線
    を構成する前記銅膜の両側面に銅シリサイド層を形成す
    ると共に前記第２の絶縁膜における前記銅配線の近傍部
    にシリコンがリッチであるシリコンリッチ領域を形成す
    る工程とを備えていることを特徴とする半導体装置の製
    造方法。
  20. 【請求項２０】 半導体基板上の第１の絶縁膜の上にバ
    リア膜、銅膜及び第２の絶縁膜を順次堆積する工程と、 前記バリア膜、銅膜及び第２の絶縁膜をパターニングす
    ることにより、前記バリア膜及び銅膜からなる銅配線を
    形成する工程と、 前記銅配線の両側面にシリコン膜を堆積する工程と、 パターン化された前記第２の絶縁膜の上及び前記シリコ
    ン膜の表面を含む前記第１の絶縁膜の上に第３の絶縁膜
    を堆積する工程と、 前記半導体基板に対して熱処理を行なって、前記銅配線
    を構成する前記銅膜の両側面に銅シリサイド層を形成す
    ると共に前記第３の絶縁膜における前記銅配線の両側部
    にシリコンがリッチであるシリコンリッチ領域を形成す
    る工程とを備えていることを特徴とする半導体装置の製
    造方法。
  21. 【請求項２１】 半導体基板上の第１の絶縁膜の上に第
    １のバリア膜、銅膜及び第２のバリア膜を順次堆積する
    工程と、 前記第１のバリア膜、銅膜及び第２のバリア膜をパター
    ニングすることにより、前記第１のバリア膜、銅膜及び
    第２のバリア膜からなる銅配線を形成する工程と、 前記銅配線の表面に銅以外の金属からなる金属膜を堆積
    する工程と、 前記金属膜の上を含む前記第１の絶縁膜の上に第２の絶
    縁膜を堆積する工程と、 前記半導体基板に対して熱処理を行なって、前記銅配線
    を構成する前記銅膜の両側面に銅と前記他の金属との化
    合物層を形成すると共に前記第２の絶縁膜における前記
    銅配線の近傍部に前記他の金属がリッチである金属リッ
    チ領域を形成する工程とを備えていることを特徴とする
    半導体装置の製造方法。
  22. 【請求項２２】 前記半導体基板に対する熱処理の温度
    は４００℃以上であることを特徴とする請求項１７〜２
    １のいずれか１項に記載の半導体装置の製造方法。
  23. 【請求項２３】 前記シリコン膜を堆積する工程は、前
    記半導体基板上にＳｉＨ4 ガス、Ｓｉ2Ｈ6ガス又はＳｉ
    Ｈ2Ｆ6ガスからなる反応性ガスを供給する工程を含むこ
    とを特徴とする請求項１７、１９又は２０に記載の半導
    体装置の製造方法。
JP10220540A 1998-08-04 1998-08-04 半導体装置及びその製造方法 Withdrawn JP2000058544A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10220540A JP2000058544A (ja) 1998-08-04 1998-08-04 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10220540A JP2000058544A (ja) 1998-08-04 1998-08-04 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2000058544A true JP2000058544A (ja) 2000-02-25

Family

ID=16752602

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10220540A Withdrawn JP2000058544A (ja) 1998-08-04 1998-08-04 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2000058544A (ja)

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020068470A (ko) * 2001-02-21 2002-08-27 닛뽕덴끼 가부시끼가이샤 반도체장치 제조방법
JP2003045960A (ja) * 2001-08-01 2003-02-14 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
EP1289004A2 (en) * 2001-08-24 2003-03-05 Canon Sales Co., Inc. Semiconductor device manufacturing method
JP2003347299A (ja) * 2002-05-24 2003-12-05 Renesas Technology Corp 半導体集積回路装置の製造方法
JP2003347302A (ja) * 2002-04-26 2003-12-05 Agere Systems Inc 信頼性向上のためのケイ化銅パッシベーション
US6816995B2 (en) 2002-05-29 2004-11-09 Nec Electronics Corporation Method of designing interconnects
US6818992B1 (en) 1999-04-23 2004-11-16 International Business Machines Corporation Self-aligned copper silicide formation for improved adhesion/electromigration
JP2005033164A (ja) * 2003-07-09 2005-02-03 Hynix Semiconductor Inc 半導体素子の銅配線形成方法
WO2005083777A1 (en) * 2004-02-20 2005-09-09 Applied Materials, Inc. Methods and apparatuses promoting adhesion of dielectric barrier film to copper
KR100546958B1 (ko) * 2001-12-06 2006-01-31 캐논 한바이 가부시끼가이샤 반도체 장치 및 그 제조 방법
JP2006179950A (ja) * 2006-02-15 2006-07-06 Renesas Technology Corp 半導体集積回路装置の製造方法
JP2006196744A (ja) * 2005-01-14 2006-07-27 Nec Electronics Corp 半導体装置および半導体装置の製造方法
JP2006287022A (ja) * 2005-04-01 2006-10-19 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法
US7229921B2 (en) 2002-03-13 2007-06-12 Nec Electronics Corporation Semiconductor device and manufacturing method for the same
JP2007188982A (ja) * 2006-01-12 2007-07-26 Consortium For Advanced Semiconductor Materials & Related Technologies Ｃｕ配線膜構造、Ｃｕ配線膜構造物の製造方法、及びＣｕ拡散防止材
JP2008060415A (ja) * 2006-08-31 2008-03-13 Toshiba Corp 半導体装置
JP2009130369A (ja) * 2007-11-27 2009-06-11 Interuniv Micro Electronica Centrum Vzw Ｃｕキャップ層としてＣｕゲルマナイドおよびＣｕシリサイドを集積および作製する方法
US7687917B2 (en) 2002-05-08 2010-03-30 Nec Electronics Corporation Single damascene structure semiconductor device having silicon-diffused metal wiring layer
WO2010150430A1 (ja) * 2009-06-22 2010-12-29 パナソニック株式会社 半導体装置及びその製造方法
JP2020181915A (ja) * 2019-04-25 2020-11-05 キヤノン株式会社 半導体装置および機器

Cited By (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6818992B1 (en) 1999-04-23 2004-11-16 International Business Machines Corporation Self-aligned copper silicide formation for improved adhesion/electromigration
KR20020068470A (ko) * 2001-02-21 2002-08-27 닛뽕덴끼 가부시끼가이샤 반도체장치 제조방법
JP2003045960A (ja) * 2001-08-01 2003-02-14 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
EP1289004A2 (en) * 2001-08-24 2003-03-05 Canon Sales Co., Inc. Semiconductor device manufacturing method
EP1289004A3 (en) * 2001-08-24 2004-06-30 Canon Sales Co., Inc. Semiconductor device manufacturing method
KR100546958B1 (ko) * 2001-12-06 2006-01-31 캐논 한바이 가부시끼가이샤 반도체 장치 및 그 제조 방법
US7229921B2 (en) 2002-03-13 2007-06-12 Nec Electronics Corporation Semiconductor device and manufacturing method for the same
KR101005434B1 (ko) * 2002-04-26 2011-01-05 에이저 시스템즈 인크 신뢰성 개선을 위한 규화 구리 패시베이션
JP2003347302A (ja) * 2002-04-26 2003-12-05 Agere Systems Inc 信頼性向上のためのケイ化銅パッシベーション
US8642467B2 (en) 2002-05-08 2014-02-04 Renesas Electronics Corporation Semiconductor device having silicon-diffused metal wiring layer and its manufacturing method
US8115318B2 (en) 2002-05-08 2012-02-14 Renesas Electronics Corporation Semiconductor device having silicon-diffused metal wiring layer and its manufacturing method
US7687917B2 (en) 2002-05-08 2010-03-30 Nec Electronics Corporation Single damascene structure semiconductor device having silicon-diffused metal wiring layer
US7842602B2 (en) 2002-05-08 2010-11-30 Renesas Electronics Corporation Semiconductor device having silicon-diffused metal wiring layer and its manufacturing method
US7737555B2 (en) 2002-05-08 2010-06-15 Nec Electronics Corporation Semiconductor method having silicon-diffused metal wiring layer
JP2003347299A (ja) * 2002-05-24 2003-12-05 Renesas Technology Corp 半導体集積回路装置の製造方法
US6816995B2 (en) 2002-05-29 2004-11-09 Nec Electronics Corporation Method of designing interconnects
JP4638140B2 (ja) * 2003-07-09 2011-02-23 マグナチップセミコンダクター有限会社 半導体素子の銅配線形成方法
JP2005033164A (ja) * 2003-07-09 2005-02-03 Hynix Semiconductor Inc 半導体素子の銅配線形成方法
WO2005083777A1 (en) * 2004-02-20 2005-09-09 Applied Materials, Inc. Methods and apparatuses promoting adhesion of dielectric barrier film to copper
JP2006196744A (ja) * 2005-01-14 2006-07-27 Nec Electronics Corp 半導体装置および半導体装置の製造方法
JP4655725B2 (ja) * 2005-04-01 2011-03-23 パナソニック株式会社 半導体装置の製造方法
JP2006287022A (ja) * 2005-04-01 2006-10-19 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法
JP4716323B2 (ja) * 2006-01-12 2011-07-06 次世代半導体材料技術研究組合 Ｃｕ配線膜構造物の製造方法
JP2007188982A (ja) * 2006-01-12 2007-07-26 Consortium For Advanced Semiconductor Materials & Related Technologies Ｃｕ配線膜構造、Ｃｕ配線膜構造物の製造方法、及びＣｕ拡散防止材
JP2006179950A (ja) * 2006-02-15 2006-07-06 Renesas Technology Corp 半導体集積回路装置の製造方法
JP4740071B2 (ja) * 2006-08-31 2011-08-03 株式会社東芝 半導体装置
JP2008060415A (ja) * 2006-08-31 2008-03-13 Toshiba Corp 半導体装置
JP2009130369A (ja) * 2007-11-27 2009-06-11 Interuniv Micro Electronica Centrum Vzw Ｃｕキャップ層としてＣｕゲルマナイドおよびＣｕシリサイドを集積および作製する方法
WO2010150430A1 (ja) * 2009-06-22 2010-12-29 パナソニック株式会社 半導体装置及びその製造方法
JP2011003859A (ja) * 2009-06-22 2011-01-06 Panasonic Corp 半導体装置及びその製造方法
US8927416B2 (en) 2009-06-22 2015-01-06 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device and method of manufacturing the same
JP2020181915A (ja) * 2019-04-25 2020-11-05 キヤノン株式会社 半導体装置および機器
US11488998B2 (en) 2019-04-25 2022-11-01 Canon Kabushiki Kaisha Semiconductor apparatus and equipment
JP7297516B2 (ja) 2019-04-25 2023-06-26 キヤノン株式会社 半導体装置および機器

Similar Documents

Publication Publication Date Title
JP2000058544A (ja) 半導体装置及びその製造方法
US7838441B2 (en) Deposition and densification process for titanium nitride barrier layers
US5569961A (en) Semiconductor device having a multi-layer metallization structure
US6706626B2 (en) Method of fabricating contact plug
US20070222071A1 (en) Nitrogen Rich Barrier Layers and Methods of Fabrication Thereof
US8440562B2 (en) Germanium-containing dielectric barrier for low-K process
KR20010023696A (ko) Ｃｖｄ 장벽층을 갖는 보더리스 비아들
KR20070045986A (ko) 낮은 Ｋ 금속간 유전체 및 에칭 스톱과의 통합을 위한무전해 Ｃｏ 합금막 상에서의 산화를 환원시키고 접착력을강화시키는 방법
JP2001223218A (ja) 半導体装置のタングステンコンタクトプラグの形成方法
KR20090085066A (ko) 이중 라이너 캡핑층 상호접속 구조물
US20090026626A1 (en) Method for fabricating semiconductor device and semiconductor device
JP2023182638A (ja) 銅配線のためのシード層
US6844627B2 (en) Metal film semiconductor device and a method for forming the same
US8008774B2 (en) Multi-layer metal wiring of semiconductor device preventing mutual metal diffusion between metal wirings and method for forming the same
JP4804725B2 (ja) 半導体装置の導電性構造体の形成方法
US9659817B1 (en) Structure and process for W contacts
JP2004179605A (ja) アルミニウム金属配線形成方法
JP2002057125A (ja) 金属配線形成方法
JP2009010016A (ja) 配線の形成方法及び半導体装置の製造方法
JP4457884B2 (ja) 半導体装置
JP3998937B2 (ja) 銅金属化プロセスにおけるＴａＣＮバリア層の製造方法
JP2000124310A (ja) 半導体装置およびその製造方法
US20040155348A1 (en) Barrier structure for copper metallization and method for the manufacture thereof
JPH11186390A (ja) 半導体装置の製造方法
KR100587594B1 (ko) 반도체 소자의 금속배선 형성방법

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20051004