KR0144422B1 - 반도체소자 및 그 제조방법 - Google Patents

Abstract

본 발명은 반도체소자 및 그 제조방법에 관한것으로서, 전하보존전국 콘택홀이 형성되어 있는 층간절연막상에 제1다결정 실리콘층과 기초산화막을 도포하고, 상기 제1다결정 실리콘층에서 전하보존전극으로 예정되어 있는 부분상에 액상증착 산화막을 성장시키고, 이를 마스크로 전면 이방성식각을 실시하여 제1다결정 실리콘층패턴을 형성하고, 상기 노출되는 제1다결정 실리콘층 패턴의 측벽으로부터 선택적 화학기상증착 방법으로 고리 형상의 제2다결정 실리콘층 패턴의 측벽으로부터 선택적 화학기상증착 방법으로 고리 형상의 제2다결정 실리콘층 패턴을 과성장시켜 전하보존적극을 형성하였으므로, 공정이 간단하고 전하보존전극의 표면적이 증가되어 소자의 고집적화에 유리하고 공정수율 및 소자동작의 신뢰성을 향상시킬 수 있다.

Description

반도체소자 및 그 제조방법

제1도는 종래 반도체소자의 단면도 제2a도 내지 제2c도는 본발명의 일실시예에 따른 반도체소자의 제조 공정도.

*도면의 주요부분에 대한 부호의 설명

1:반도체기판2:필드산화막

3:게이트산화막4:게이트전극

5:절연 스페이서6:소오스전극

6':드레인전극7:층간절연막

8:식각장벽층9:제1다결정실리콘층

10:기초산화막11:감광막패턴

12:액상증착 산화막13:제2다결정 실리콘층

14:유전막15:플레이트전극

20:전하보존전극 콘택홀

본 발명은 반도체소자 및 그 제조방법에 관한 것으로서, 특히 전하보존전극 콘택홀을 통하여 소오스전극과 접촉되는 제1다결정 실리콘층에서 패턴으로 예정되어 있는 부분상에 액상증착 산화막을 형성하고, 이를 마스크로 상기 제1다결정 실리콘층을 패턴닝하며 상기 제1다결정 실리콘층 패턴의 노출되어있는 측면에서부터 선택적 화학기상증착 방법으로 고리 형상의 제2다결정 실리콘층 패턴을 성장시켜 전하보존전극의 표면적이 증가되어 소자동작의 신뢰성과 공정수율을 향상시킬 수 있는 반도체소자 및 그 제조방법에 관한 것이다.

최근 반도체 소자의 고집적화 추세에 따라 셀 크기가 감소되어 충분한 정전 용량을 갖는 캐패시터를 형성하기가 어려워지고 있다.

특히, 하나의 모스 틀랜지스터와 캐패시터로 구성되는 디램 소자에서는 캐패시터의 정전용량을 증가시키기 위하여 유전상수가 높은 물질을 유전체로 사용하거나, 유전막을 얇게 형성하거나 또는 전하보존전극의 표면적을 증가시키는 등의 방법이 있다.

그러나 이러한 방법들은 모두 각각의 문제점을 가지고 있다.

즉,높은 유전상수를 갖는 유전물질, 예를들어 Ta₂O₅,TiO₂또는 SrTiO₃등이 연구되고 있으나, 이러한 물질들의 접합 파괴전압등과 같은 신뢰도 및 박막특성등이 확실하게 확인되어 있지 않아 실제소자에 적용하기가 어렵고, 유전막 두께를 감소시키는 것은 소자 동작시 유전막이 파괴되어 캐패시터의 신뢰도에 심각한 영향을 준다. 또한 패캐시터의 표면적을 증가시키기 위하여 폴리 실리콘을 다층으로 형성한 후, 이들을 관통하여 서로 연결시키는 핀(Fin)구조, 원통형 또는 사각틀체 형상의 미로 구조 또는 폴리 실리콘의 그레인을 이용하는 에이치.에스.지(hemispherical grain poly silicon;HSG)공정을 사용하기도 한다.

그러나 상기의 적층형 전하보존전극들은 각각 문제점을 가지고 있는데, 핀형 전하보존전극은 제조 공정이 복잡하여 공정수율이 떨어지고, 캐비티형은 셀영역과 주변회로 영역간의 단차가 증가되어 후속 마스크 공정에서 공정 여유도가 감소되고 금속공정이 어려우며, 실린더형은 폴리실리콘층 스페이서 형성시 폴리머등의 공정결함에 의해 단락이 발생되어 소자동작의 신뢰성과 공정수율이 떨어지는 문제점이 있다.

제1도는 종래 반도체소자의 단면도로서, 이를 참조하여 제조공정을 살펴보면 다음과 같다. 먼저, 반도체기판(1)상에 필드산화막(2)과 게이트산화막(3) 및 게이트전극(4)을 형성한 후, 상기 게이트 전극(4)의 측벽 및 양측의 반도체기판(1)에 절연 스페이서 (5) 및 확산영역인 드레인전극(6')과 소오스전극(6)을 형성한다. 그다음 상기 구조의 전표면에 층간절연막(7)을 순차적으로 형성하고, 전하보존적극 콘택으로 예정된 부분상의 층간절연막(7)을 식각하여 전하보존전극 콘택홀(20)을 형성한 후, 상기 전하보존전극 콘택홀(20)을 메우는 다결정 실리콘층(9)을 형성한다.

그후, 전하보존전극 마스크(도시되지 않음)를 사용하여 전하보존전극으로 예정되어 있는 전하보존전극 콘택홀(20)을 메우는 다결정 실리콘층(9)패턴을 형성하고, 상기 구조의 전표면에 유전막(14)과 플레이트 전극(15)을 순차적으로 형성하여 패키시터를 완성한다.

상기와 같은 캐패시터를 구비하는 종래 반도체소자는 전하보존전극 콘택홀을 통하여 소오스전극과 접촉되는 다결정 실리콘층 패턴으로 전하보존전극을 형성하므로, 소자의 크기가 작아지면 정전용량의 확보가 어려워져 공정수율 및 소자동작의 신뢰성이 떨어지는 문제점이 있다.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본발명의 목적은 전하보존전극 콘택홀을 메우고 층간절연막의 상측에 소정형상으로 형성되어 있는 제1다결정 실리콘층 패턴과 그 측벽에 연결되는 고리형사의 제2다결정 실리콘층 패턴을 형성하여 면적 증가 없이 전하보존전극의 표면적을 증가시켜 소자동작의 신뢰성을 향상시킬 수 있는 반도체소자를 제공함에 있다.

본발명의 다른 목적은 전하보존전극 콘택홀을 메우는 제1다결정 실리콘층에서 전하보존전극으로 예정되어 있는 부분상에 액상증착 산화막을 형성하고, 이를 마스크로 제1다결정 실리콘층을 패턴닝한 후, 그 양측의 노출되어 있는 측벽에서부터 선택적으로 제2다결정 실리콘층 패턴을 성장시켜 고리 형상으로 형성하여 면적의 증가 없이 전하보존전극의 표면적을 증가시키고 공정이 간단하여 공정수율 및 소자동작의 신뢰성을 향상시킬 수 있는 반도체소자의 제조방법을 제공함에 있다.

상기와 같은 목적을 달성하기 위한 본발명에 따른 반도체 소자의 특징은, 소자분리를 위한 필드산화막과 게이트산화막과 게이트전극 및 확산영역이 형성되어있는 반도체기판상의 전표면에 형성되어 있는 층간절연막과 상기 확산영역에서 전하보존전극 콘택으로 예정되어있는 부분상의 층간절연막이 제거되어 상기 확산영역을 노출시키는 전하보존전극 콘택홀과 상기 전하보존전극 콘택홀을 메우고 층간절연막의 상측에 예정된 면적을 갖는 제1다결정 실리콘층 패턴과, 상기 제1다결정 실리콘층 패턴의 측벽과 접촉되며 선택적 화학기상증착 방법으로 성장된 제2다결정 실리콘층 패턴을 형성하되 상측이 절곡되어 고리 형상의 구조를 갖는 제2다결정 실리콘층 패턴을 구비함에 있다.

다른 목적을 달성하기 위한 본발명에 따른 반도체소자 제조방법의 특징은 LDD구조의 확산영역을 갖는 반도체 기판 상부에 전하보존전극 콘택홀을 구비하는 층간절연막을 형성하는 공정과, 상기 전하보존전극 콘택홀을 메우는 제1다결정 실리콘층을 형성하는 공정과, 상기 제1다결정실리콘층 상부에 기초산화막을 형성하는 공정과, 상기 기초산화막 상부에 감광막패턴을 형성하는 공정과, 상기 감광막패턴을 방벽으로이용하여 전표면에 액상증착 산화막을 형상하는 공정과, 상기 감광막패턴을 제거한 후 상기 액상증착 산화막을 식각마스크로 이용한 식각공정으로 액상증착 산화막패턴과, 기초산화막패턴 및 제1다결정 실리콘층패턴을 형성하는 공정과, 상기 패턴들에 의해 노출되어 있는 측벽에서 부터 선택적 화학기상증착 방법으로 제 2다결정 실리콘층을 형성하되 상측이 절곡되는 고리 형상이 되도록 과성장시켜 표면적을 증가시키는 제2다결정 실리콘층을 형성하는 공정을 포함하는 것을 특징으로 한다. 이하, 본발명에 따른 반도체소자 및 그 제조방법에 관하여 첨부도면을 참조하여 상세히 설명한다. 제2A도 내지 제 2C도는 본발명에 따른 반도체소자의 제조 공정도로서, 완성된 상태가 제2C도 이므로 구조를 중복 설명하지 않는다.

먼저, 반도체기판(1)상에 소자분리를 위한 필드산화막(2)과 게이트산화막(3) 및 일년의 게이트전극(4)의 측벽에 절연 스페이서(5)를 형성하고, 그 양측의 반도체기판(1)에 소자의 고집적화에 적합한 엘.디.디(LDD: lightly doped drain)구조의 확산영역인 드레인전극(6')과 소오스전극(6)을 형성한다. 그다음 상기 구조의 전표면에 절연 및 평탄화를 위한 산화막재질의 층간절연막(7)과 식각자벽층(8)을 순차적으로 형성한다. 여기서 상기 식각장벽층(8)을 상기 층간절연막97) 및 다결정 실리콘층과의 식각선택비 차가 비교적 큰 물질, 예를 들어 질화막으로 형성한다.

그다음 상기 소오스전극(6) 상의 식각장벽층(8)과 층간절연막(7)을 순차적으로 제거하여 전하보존전극 콘택홀(20)을 형성한 후, 상기 구조의 전표면에 제1다결정 실리콘층(9)을 도포하여 상기 전하보존전극 콘택홀(20)을 메우고, 상기 제1다결정 실리콘층(9) 상에 기초산화막(10)을 형성한다.

그후, 상기 기초산화막(10)상에 상기 제1다결정 실리콘층99)의 전하보존전극으로 예정되어 있는 부분을 노출시키는 감광막패턴(11)을 형성한다. (제2A도 참조)

그다음 상기 감광막패턴(11)에 의해 노출되어 있는 기초산화막(10)상에 액상증착 산화막(12)을 소정두께 성장시킨 후, 상기 감광막패턴(11)을 제거한다. 이때 상기 액상증착 산화막(12)의 두께는 상기 제1다결정 실리콘층(9)과의 식각선택비를 고려하여 전면 식각시 액상증착산화막(12)이 완전히 제거되지 않는 정도의 두께로 형성한다.

그후, 상기 액상증착 산화막(12)을 마스크로하여 전면 이방성식각을 실시하여 노출되어 있는 기초산화막(10)과 제1다결정 실리콘층(9)을 제거하여 식각장벽층(8)을 노출시키는 제1다결정 실리콘층(9)패턴을 형성하고, 선택적 화학기상증착 방법을 사용하여 상기 노출되어 있는 제1다결정 실리콘층(9)패턴의 측벽에서부터 제2다결정 실리콘층(13)을 성장시키는데, 이때, 상기 남아 있는 액상증착 산화막(12)패턴의 상측까지 과성장시켜 고리 형상으로 형성한다. (제 2B도 참조).

그 다음, 상기 제1및 제2다결정 실리콘층(9),(13)패턴으로 구성되는 전하보전전극이 형성되어 있는 구조의 전표면에 단일 절연막이나 질화막-산화막 또는 산화막-질화막-산화막의 적층 구조로된 유전막(14)과 플레이트전극(15)을 형성하여 캐패시터를 완성한다.(제 2c도 참조).

상기에서는 식각장벽층을 형성하는 예를 들었으나, 제1다결정 실리콘층의 하부에 별도의 절연막, 예를들어 산화막을 형성하고, 이를 제거하여 언더컬에 의해 표면을 더욱 향상시킬수도 있다. 또한 도전층으로서 다결정 실리콘층을 예로 들었으나, 비정질실리콘층을 도포한 후 열처리하여 다결정화할 수도 있다. 이상에서 설명한 바와 같이, 본발명에 따른 반도체소자 및 그 제조방법은 전하보존전극 콘택홀이 형성되어 있는 층간절연막상에 제1다결정 실리콘층과 기초산화막을 도포하고, 상기 제 1다결정 실리콘층에서 전하보존전극으로 예정되어 있는 부분상에 액상증착 산화막을 성장시키고, 이를 마스크로 전면 이방성식각을 실시하여 제1다결정 실리콘층 패턴을 형성하고, 상기 노출되는 제1다결정 실리콘층 패턴의 측벽으로 부터 선택적 화학기상증착 방법으로 고리 형사의 제2다결정 실리콘층 패턴을 과성장시켜 전하보존전극을 형성하였으므로, 공정이 간단하고 전하보존전극의 표면적이 증가되어 소자의 고집적화에 유리하고 공정수율 및 소자동작의 신뢰성을 향상시킬 수 있는 이점이 있다.

Claims (4)

1. 소자분리를 위한 필드산화막과 게이트산화막과 게이트전극 및 확산 영역이 형성되어 있는 반도체기판상의 전표면에 형성되어 있는 층간절연막과, 상기 확산영역에서 전하보존전극 콘택으로 예정되어 있는 부분상의 층간절연막이 제거되어 상기 확산영역을 노출시키는 전하보존전극 콘택홀과, 상기 전하보전전극 콘택홀을 메우고 층간절연막의 상측에 예정된 면적을 갖는 제1다결정 실리콘층 패턴과, 상기 제1다결정 실리콘층 패턴의 측벽과 접촉되며 선택적 화학기상증착 방법으로 성장된 제2다결정 실리콘층 패턴을 형성하되 상측이 절곡되어 고리 형상의 구조를 갖는 제2다결정 실리콘층 패턴을 구비하는 것을 특징으로 하는 반도체소자
2. LDD구조의 확산영역을 갖는 반도체 기판 상부에 전하보존전극 콘택홀를 구비하는 층간절연막을 형성하는 공정과, 상기 전하보존전극 콘택홀을 메우는 제1다결정 실리콘층을 형성하는 공정과, 상기 제1다결정실리콘층 상부에 기초산화막을 형성하는 공정과, 상기 기초산화막 상부에 감광막패턴을 형성하는 공정과, 상기 감광막패턴을 장벽으로 이용하여 전표면에 액상증착 산화막을 형성하는 공정과 상기 감광막패턴을 제거한 후 상기 액상증착 산화막을 식각마스크로 이용한 식각공정으로 액상증착 산화막패턴과, 기초산화막패턴 및 제1다결정 실리콘층패턴을 형성하는 공정과, 상기 패턴들에 의해 노출되어 있는 측벽에서 부터 선택적 화학기상증착 방법으로 제2다결정 실리콘층을 형성하되 상측이 절곡되는 고리 형상이 되도록 과성장시켜 표면적을 증가시키는 제2다결정 실리콘층을 형성하는 고정을 포함하는것을 특징으로 하는 반도체소자의 제조방법.
3. 제2항에 있어서 상기 층간절연막과 제1다결정 실리콘층의 사이에 식각장벽층을 형성하는 공정을 추가하는 것을 특징으로 하는 반도체소자의 제조방법.
4. 제2항에 있어서, 상기 층간절연막과 제1다결정 실리콘층의 사이에 언더컬을 형성하여 표면적을 증가시키는 것을 특징으로 하는 반도체소자의 제조방법.