JP4123321B2 - 配線基板の接合方法 - Google Patents

配線基板の接合方法 Download PDF

Info

Publication number
JP4123321B2
JP4123321B2 JP30629999A JP30629999A JP4123321B2 JP 4123321 B2 JP4123321 B2 JP 4123321B2 JP 30629999 A JP30629999 A JP 30629999A JP 30629999 A JP30629999 A JP 30629999A JP 4123321 B2 JP4123321 B2 JP 4123321B2
Authority
JP
Japan
Prior art keywords
substrate
wiring pattern
adhesive material
wiring
substrates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP30629999A
Other languages
English (en)
Other versions
JP2001127425A (ja
Inventor
伸晃 橋元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP30629999A priority Critical patent/JP4123321B2/ja
Publication of JP2001127425A publication Critical patent/JP2001127425A/ja
Application granted granted Critical
Publication of JP4123321B2 publication Critical patent/JP4123321B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Combinations Of Printed Boards (AREA)
  • Wire Bonding (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、配線基板及びその接合方法、実装部品の実装及び接合方法、電子部品、回路基板並びに電子機器に関する。
【0002】
【発明の背景】
従来、フェースダウンボンディングを適用して実装された半導体チップと基板との間には、接合部を固定するとともに湿気から守るために、樹脂を充填していた。しかしながら、隙間が狭いために樹脂が回り込みにくいので、気泡が残ることがあり、接合部の信頼性を保てないことがあった。
【0003】
あるいは、例えば特開平7−99218号公報に記載されるように、接着材料を硬化させながら半導体チップを基板にフェースダウンボンディングする方法が知られている。しかしながら、この方法によれば、半導体チップのバンプと、基板に形成された配線パターンとの電気的な接合が不十分なうちに、接着材料が硬化することが考えられる。したがって、接合部の信頼性のさらなる向上が求められる。
【0004】
本発明は、この問題点を解決するものであり、その目的は、導電部材同士の接合部の信頼性が高い配線基板及びその接合方法、実装部品の実装及び接合方法、電子部品、回路基板並びに電子機器を提供することにある。
【0005】
【課題を解決するための手段】
(1)本発明に係る配線基板の接合方法は、第1の配線パターンが形成された第1の基板と、第2の配線パターンが形成された第2の基板と、のうち少なくとも一方に接着材料を設ける第1工程と、
前記第1及び第2の基板を前記接着材料を介して密着させ、前記第1の配線パターンの少なくとも一部と、前記第2の配線パターンの少なくとも一部と、を接合する第2工程と、
前記接着材料により、前記第1及び第2の基板を固定する第3工程と、
を含む。
【0006】
本発明によれば、接着材料が硬化することを避けながら、第1及び第2の配線パターンを接合した後に、接着材料の接着能を発現させて第1及び第2の基板を固定する。したがって、接着剤が硬化する前に、第1及び第2の配線パターンが接合されるので、接合部の信頼性が向上する。また、接着材料を介して第1及び第2の基板を密着させてから、第1及び第2の配線パターンの電気的接続を行うので、接着材料の回りに難さに起因する気泡の発生がなく、狭い隙間に接着材料を注入する工程も不要であるから工程時間を短縮することができる。
【0007】
(2)この配線基板の接合方法において、
前記第1の配線パターンは、前記第1の基板の一方の面に形成されてなり、
前記第2の配線パターンは、前記第2の基板の一方の面に形成されてなり、
前記第2工程で、前記第1の基板の前記第1の配線パターンが形成された面と、前記第2の基板の前記第2の配線パターンが形成された面と、を対面させて、前記第1の配線パターンの少なくとも一部と、前記第2の配線パターンの少なくとも一部と、を接合してもよい。
【0008】
(3)この配線基板の接合方法において、
前記第2工程で、前記第1及び第2の基板のうち少なくとも一方を介して、前記第1及び第2の配線パターンに超音波振動を印加して、前記第1の配線パターンの少なくとも一部と前記第2の配線パターンの少なくとも一部とを接合してもよい。
【0009】
(4)この配線基板の接合方法において、
前記第1の基板には、第1の貫通穴が形成されてなり、前記第1の配線パターンは、前記第1の貫通穴を通って形成されてなり、
前記第2の基板には、第2の貫通穴が形成されてなり、前記第2の配線パターンは、前記第2の貫通穴を通って形成されていてもよい。
【0010】
(5)この配線基板の接合方法において、
前記第2工程で、前記第1及び第2の貫通穴にツールを通して、前記第1及び第2の配線パターンに超音波振動を印加し、前記第1の配線パターンの少なくとも一部と前記第2の配線パターンの少なくとも一部とを接合してもよい。
【0011】
(6)この配線基板の接合方法において、
前記第1の基板には、貫通穴が形成されてなり、
前記第1の配線パターンは、前記第1の基板の一方の面に形成され、かつ、前記貫通穴を通って形成されてなり、
前記第2の配線パターンは、前記第2の基板の一方の面に形成されてなり、
前記第2工程で、前記第1の基板の前記第1の配線パターンが形成された面とは反対の面と、前記第2の基板の前記第2の配線パターンが形成された面と、を対面させ、前記貫通穴にツールを通して前記第1の配線パターンの一部を前記第2の配線パターンに押圧し、前記ツールによって前記第1の配線パターンに超音波振動を印加し、前記第1の配線パターンの少なくとも一部と前記第2の配線パターンの少なくとも一部とを接合してもよい。
【0012】
(7)この配線基板の接合方法において、
前記第1及び第2の基板の少なくとも一方の基板には貫通穴が形成されてなり、
前記貫通穴を介して、前記第1及び第2の配線パターンが接続するように、前記第1及び第2の基板を配置してもよい。
【0013】
本発明によれば、片面基板である第1及び第2の基板を使用して、両面基板の機能を果たす配線基板を製造することができる。
【0014】
(8)この配線基板の接合方法において、
前記第1及び第2の配線パターンの一方は、前記貫通穴内に形成される屈曲部を有してなり、
前記屈曲部が、前記第1及び第2の配線パターンの他方を押圧するように、前記第1及び第2の基板を配置してもよい。
【0015】
(9)この配線基板の接合方法において、
前記第1及び第2の基板には、それぞれ前記貫通穴が形成されてなり、
前記第1及び第2の配線パターンは、前記貫通穴内に形成される屈曲部を有し、
前記第1の基板の前記貫通穴内に形成された前記屈曲部と、前記第2の基板の前記貫通穴内に形成された前記屈曲部と、が積層するように、前記第1及び第2の基板を配置してもよい。
【0016】
(10)この配線基板の接合方法において、
前記屈曲部をツールによって形成してもよい。
【0017】
(11)この配線基板の接合方法において、
前記接着材料は、エネルギーによって硬化し、
前記第2工程を、前記エネルギーが前記接着材料に与えられることを避けて行い、
前記第3工程で、前記エネルギーを前記接着材料に与えてもよい。
【0018】
(12)この配線基板の接合方法において、
前記接着材料には、導電性物質が異方性導電性を示す範囲で混入していてもよい。
【0019】
(13)本発明に係る実装部品の実装方法は、実装部品の電極が形成された面と、基板の配線パターンが形成された面と、のうち少なくとも一方に接着材料を設ける第1工程と、
前記接着材料を介して前記実装部品を前記基板に密着させ、前記電極と前記配線パターンとを接合する第2工程と、
前記接着材料により、前記実装部品と前記基板とを固定する第3工程と、
を含む。
【0020】
本発明によれば、接着材料が硬化することを避けながら、電極と配線パターンとを接合した後に、接着材料の接着能を発現させて、実装部品と基板とを固定する。したがって、接着剤が硬化する前に、電極と配線パターンとが接合されるので、接合部の信頼性が向上する。また、接着材料を介して実装部品と基板とを密着させてから、電極と配線パターンとの電気的接続を行うので、接着材料の回りに難さに起因する気泡の発生がなく、狭い隙間に接着材料を注入する工程も不要であるから工程時間を短縮することができる。
【0021】
(14)この実装部品の実装方法において、
前記第2工程で、前記実装部品及び前記基板のうち少なくとも一方に超音波振動を印加し、前記実装部品と前記基板とを接合してもよい。
【0022】
(15)この実装部品の実装方法において、
前記接着材料は、エネルギーによって硬化し、
前記第2工程を、前記エネルギーが前記接着材料に与えられることを避けて行い、
前記第3工程で、前記エネルギーを前記接着材料に与えてもよい。
【0023】
(16)この実装部品の実装方法において、
前記実装部品は、半導体チップであってもよい。
【0024】
(17)この実装部品の実装方法において、
前記接着材料には、導電性物質が異方性導電性を示す範囲で混入していてもよい。
【0025】
(18)本発明に係る実装部品の接合方法は、第1の実装部品の第1の電極が形成された面と、第2の実装部品の第2の電極が形成された面と、のうち少なくとも一方に接着材料を設ける第1工程と、
前記接着材料を介して前記第1及び第2の実装部品を密着させ、前記第1及び第2の電極を接合する第2工程と、
前記接着材料により、前記第1及び第2の実装部品を固定する第3工程と、
を含む。
【0026】
本発明によれば、接着材料が硬化することを避けながら、第1及び第2の電極を接合した後に、接着材料の接着能を発現させて、第1及び第2の実装部品を固定する。したがって、接着剤が硬化する前に、第1及び第2の電極が接合されるので、接合部の信頼性が向上する。また、接着材料を介して第1及び第2の実装部品を密着させてから、第1及び第2の電極の電気的接続を行うので、接着材料の回りに難さに起因する気泡の発生がなく、狭い隙間に接着材料を注入する工程も不要であるから工程時間を短縮することができる。
【0027】
(19)この実装部品の接合方法において、
前記第2工程で、前記第1及び第2の実装部品のうち少なくとも一方に超音波振動を印加し、前記第1の実装部品と前記第2の実装部品とを接合してもよい。
【0028】
(20)この実装部品の接合方法において、
前記接着材料は、エネルギーによって硬化し、
前記第2工程を、前記エネルギーが前記接着材料に与えられることを避けて行い、
前記第3工程で、前記エネルギーを前記接着材料に与えてもよい。
【0029】
(21)この実装部品の接合方法において、
前記第1及び第2の実装部品うちの少なくとも一方は、半導体チップであってもよい。
【0030】
(22)この実装部品の接合方法において、
前記接着材料には、導電性物質が異方性導電性を示す範囲で混入していてもよい。
【0031】
(23)本発明に係る配線基板は、上記方法によって、前記第1及び第2の基板が固定されてなる。
【0032】
(24)本発明に係る電子部品は、上記方法によって、前記実装部品が前記基板に実装されてなり、前記基板がインターポーザとなっている。
【0033】
例えば、実装部品が半導体チップであれば、電子部品は半導体装置である。
【0034】
(25)本発明に係る電子部品は、上記方法によって、前記第1及び第2の実装部品が接合されてなる。
【0035】
例えば、第1及び第2の実装部品のうち少なくとも一方が半導体チップであれば、電子部品は半導体装置である。
【0036】
(26)本発明に係る回路基板には、上記電子部品が搭載されている。
【0037】
(27)本発明に係る回路基板は、上記方法によって、前記実装部品が前記基板に実装されてなる。
【0038】
(28)本発明に係る電子機器は、上記電子部品を備える。
【0039】
【発明の実施の形態】
以下、本発明の実施の形態を、図面を参照して説明する。
【0040】
(第1の実施の形態)
図1(A)〜図1(C)は、本発明を適用した第1の実施の形態に係る配線基板の接合方法を示す図である。
【0041】
本実施の形態で接合されるのは、図1(A)に示す第1の基板10と、第2の基板20と、である。第1及び第2の基板10、20は、異なる材料から形成されてもよいが、同じ材料で形成されていてもよい。材料として、有機系又は無機系のいずれの材料であってもよく、これらの複合構造からなるものであってもよい。有機系の材料から形成された第1又は第2の基板10、20として、例えばポリイミド樹脂からなるフレキシブル基板が挙げられる。フレキシブル基板として、FPC(Flexible Printed Circuit)や、TAB(Tape Automated Bonding)技術で使用されるテープを使用してもよい。また、無機系の材料から形成された第1又は第2の基板10、20として、例えばセラミック基板やガラス基板が挙げられる。有機系及び無機系の材料の複合構造として、例えばガラスエポキシ基板が挙げられている。また、第1及び第2の基板10、20は、異なる厚みであってもよいし、同じ厚みであってもよい。第1及び第2の基板10、20の平面的な大きさ及び形状も、特に限定されない。これらの基板は、多層基板やビルドアップ基板であってもよい。
【0042】
第1の基板10の一方の面には、第1の配線パターン12が形成されている。第1の配線パターン12は、銅などの導電材料で形成することができる。第1の配線パターン12が接着材料(図示せず)を介して基板10に貼り付けられて、3層基板を構成してもよい。この構成は、例えば、銅箔などの導電箔を基板10に貼り付けて、これをエッチングして形成することができる。あるいは、第1の配線パターン12を、接着材料なしで第1の基板10に形成して2層基板を構成してもよい。この構成は、スパッタリング等によって配線パターン12を形成して得られる。第1の配線パターン12は、ハンダ、スズ、金、ニッケルなどでメッキされていることが好ましい。第1及び第2の配線パターン12、22の表面間で共晶が作られるような金属メッキが施されていると、後述する金属接合が達成されやすく、好ましい。また、第1の配線パターン12には、他の導電部材例えば第2の基板20の第2の配線パターン22との接合部にバンプが形成されていてもよい。
【0043】
第2の基板20の一方の面には、第2の配線パターン22が形成されており、その詳細については、第1の基板10及び第1の配線パターン12について上述した内容を適用してもよい。
【0044】
また、安定した接合を行うために、第1及び第2の基板10、20の少なくとも一方の接合部において、第1又は第2の配線パターン12、22に、面積の広いランドを形成してもよい。
【0045】
(第1工程)
図1(A)に示すように、第1及び第2の基板10、20のうち、少なくとも一方(すなわち一方又は両方)に、接着材料30を設ける。接着材料30は、液状又はゲル状の接着剤であってもよいし、シート状の接着シートであってもよい。接着材料30は、熱、光、電子線、放射線等のエネルギーによって接着能を発現するものであり、例えば、熱硬化性樹脂、光硬化性樹脂、光熱硬化性樹脂等を含んでも良い。接着材料30は、接着能を発現すると硬化することが一般的である。
【0046】
さらに、接着材料30中には、被接続体(ここでは第1及び第2の配線パターン12、22)同士の電気的な接続性能を向上させるために、導電性物質を含んでいてもよい。電気的に接続異方性を示すように(接続したい部分のみが電気的に接続され、その他の部分間は絶縁性が保たれるように)、導電性物質の濃度は調整されていることが好ましい。導電性物質は、例えば、ロウ材、ハンダ等の粒子で構成され、それらが接着材料30中に分散している。こうすることで、被接続体(第1及び第2の配線パターン12、22)同士の接合時に、その粒子が接合のロウとして働き、接合性をさらに著しく向上することができる。
【0047】
本実施の形態では、第1及び第2の基板10、20を、第1及び第2の配線パターン12、22が形成された面の少なくとも一部同士を対面させて接合する。したがって、第1及び第2の基板10、20の、第1及び第2の配線パターン12、22が形成された面のうち、少なくとも一方に接着材料30を設ける。接着材料30は、接着される領域にのみ設ければ十分であるが、その領域からはみ出して設けてもよい。そうすれば、接着材料30で接合部の周囲を機械的に保護することができる。また、接着材料30は、第1又は第2の配線パターン12、22上にも設けてもよいし、これらを避けて設けてもよい。
【0048】
(第2工程)
図1(B)に示すように、第1及び第2の基板10、20を、接着材料30を介して密着させる。このとき、第1及び第2の配線パターン12、22の少なくとも一部同士を、例えば対面させて接触させる。
【0049】
続いて、第1及び第2の配線パターン12、22の、接触した部分に金属接合を形成する。例えば、第1及び第2の配線パターン12、22に、熱のみ、超音波振動のみ、あるいは超音波振動及び熱などを印加して両者を接合する。接合されると、振動や熱によって第1及び第2の配線パターン12、22を構成する材料が拡散して金属接合が形成される。
【0050】
こうして、第1及び第2の配線パターン12、22を接合するが、この第2工程は、上述した接着材料30が硬化することを避けて行う。すなわち、接着材料30を硬化させるエネルギーを与えないようにして第2工程を行う。また、第2工程は、接着材料30の接着能の発現も避けて行うことが好ましい。一般的には、接着材料30の硬化を避ければ、その接着能の発現も避けられる。例えば、接着材料30が熱硬化性を有する場合には、第2工程は熱を与えないで行う。接着材料30が光硬化性を有する場合には、光を与えずに第2工程を行う。もちろん、硬化が激しく進まない範囲で、熱や光を弱く加え、接着材料30の流動性を上げ、接合性を向上させてもよい。
【0051】
図1(B)に示す例では、ツール32、34で超音波振動を第1及び第2の配線パターン12、22に印加する。詳しくは、ツール32、34で、第1及び第2の配線パターン12、22が形成された面とは反対側の面から、第1及び第2の基板10、20を挟んで、これらに圧力を加える。圧力を加えることで、第1及び第2の基板10、20の間に介在する接着材料30が押し出されて、両者が接触する。そして、ツール32、34のうち少なくとも一方によって、第1及び第2の基板10、20の少なくとも一方を介して、超音波振動を印加する。こうして、第1及び第2の配線パターン12、22が接合されて、両者の電気的な接続が図られる。
【0052】
なお、接着材料30が熱硬化性を有しない場合には、熱のみ、あるいは超音波及び熱を加えて第2工程を行ってもよい。熱を加えた方が、金属接合を形成しやすい。
【0053】
(第3工程)
次に、接着材料30の接着能を発現させる。例えば、図1(C)に示すように、接着材料30の接着能を発現させるエネルギー36を、接着材料30に付与する。例えば、接着材料30が熱硬化性を有する場合には、エネルギー36として熱を接着材料30に与える。接着材料30が光硬化性を有する場合には、エネルギー36として光を接着材料30に与える。こうして、第1及び第2の基板10、20を固定することができる。なお、接着材料30の接着能が発現すると、一般的には接着材料30は3次元硬化する(キュアされる)。
【0054】
以上の工程によって、図1(C)に示すように、第1及び第2の基板10、20が接合されてなる配線基板が得られる。配線基板は、第1及び第2の配線パターン12、22が接合されることで電気的に接続されてなる。配線基板は、例えば半導体装置などの電子部品において、半導体チップなどの実装部品のインターポーザなどとして使用することができる。
【0055】
本実施の形態によれば、接着材料30の接着能の発現を避けながら、第1及び第2の配線パターン12、22を接合するので、接合の信頼性を向上させることができる。また、予め設けられた接着材料30を介して、第1及び第2の基板10、20を密着させるので空気の巻き込みなどによる気泡が形成され難い。
【0056】
なお、本発明は、上述した第1の実施の形態に限定されるものではなく、種々の変形が可能である。本実施の形態では、基板の片面に配線パターンを形成した基板同士を重ね合わせる例について述べたが、ビルドアップ基板を含む多層基板同士を接合したり、多層基板と片面基板とを接合してもよい。さらに、第1又は第2の基板10、20の配線パターン12、22の少なくとも一部は、他方の基板の配線パターン間をまたぐジャンパーリードのように形成されていても良い。こうすることで、基板に多層の配線パターンが必要になっても、片面基板で疑似的な多層構造を安価に構成することができる。
【0057】
以下、本発明のその他の実施の形態を説明する。以下の実施の形態でも、上述した第1の実施の形態で説明した内容を可能な限り適用することができる。
【0058】
(第2の実施の形態)
図2(A)〜図2(C)は、本発明を適用した第2の実施の形態に係る配線基板の接合方法を示す図である。本実施の形態では、第1及び第2の基板40、50が使用される。第1及び第2の基板40、50には、第1及び第2の配線パターン42、52が形成されている。第1及び第2の配線パターン42、52には、第1の実施の形態で説明した内容を適用することができる。
【0059】
第1及び第2の基板40、50には、少なくとも1つの(1つ又複数の)第1及び第2の貫通穴44、54が形成されている点を除き、第1の実施の形態で説明した内容を適用することができる。第1及び第2の貫通穴44、54は、第1及び第2の基板40、50の接合される領域に形成されている。また、第1及び第2の貫通穴44、54の内側を通って、第1及び第2の配線パターン42、52が形成されている。
【0060】
詳しくは、第1又は第2の配線パターン42、52は、第1又は第2の貫通穴44、54の開口を塞いで形成されていてもよい。例えば、第1及び第2の配線パターン42、52は、第1又は第2の貫通穴44、54の開口よりも大きいランド部を有し、このランド部が第1又は第2の貫通穴44、54を塞いでいてもよい。あるいは、第1又は第2の配線パターン42、52は、第1又は第2の貫通穴44、54の直径又は幅よりも小さい幅の接続部を有し、この接続部が第1又は第2の貫通穴44、54を通っていてもよい。この場合、第1又は第2の貫通穴44、54の開口の一部が塞がれないようになる。第1又は第2貫通穴44、54は、線状のスリットとなっていてもよい。
【0061】
(第1工程)
図2(A)に示すように、第1及び第2の基板40、50の少なくとも一方の、接合される領域に接着材料30を設ける。上述したように、接合される領域には、第1及び第2の貫通穴44、54が形成されている。第1又は第2の貫通穴44、54の開口が塞がれている場合には、接着材料30が、第1又は第2の貫通穴44、54の中に入らないので好ましい。その他の構成及び工程は、第1の実施の形態で説明した通りである。
【0062】
(第2工程)
図2(B)に示すように、第1及び第2の基板40、50を、接着材料30を介して密着させる。詳しくは、第1の実施の形態で説明した通りである。続いて、第1及び第2の配線パターン42、52の、接触した部分に金属接合を形成する。
【0063】
図2(B)に示す例では、ツール32、34を、第1及び第2の貫通穴44、54に通して、第1及び第2の配線パターン42、52に超音波振動を印加する。すなわち、第1及び第2の基板40、50を介することなく、第1及び第2の配線パターン42、52に、直接熱や超音波振動を印加する。そのため、接合エネルギーを第1及び第2の配線パターン42、52に伝達でき、接合の信頼性を向上させることができる。その他の詳細は、第1の実施の形態で説明した内容を適用することができる。こうして、第1及び第2の配線パターン42、52が接合されて、両者の電気的な接続が図られる。
【0064】
(第3工程)
次に、図2(C)に示すように、接着材料30の接着能を発現させる。その詳細は、第1の実施の形態で説明した内容を適用することができる。
【0065】
本実施の形態でも、接着材料30の空気の巻き込みなどによる気泡の形成をなくし、電気的な接続も含めた接合の信頼性を向上させることができる。
【0066】
(第3の実施の形態)
図3(A)〜図3(C)は、本発明を適用した第3の実施の形態に係る配線基板の接合方法を示す図である。本実施の形態では、第1及び第2の基板60、70が使用される。第1及び第2の基板60、70には、第1及び第2の配線パターン62、72が形成されている。第1及び第2の配線パターン62、72には、第1の実施の形態で説明した内容を適用することができる。
【0067】
第1の基板60には、少なくとも1つの(1つ又複数の)貫通穴64が形成されている点を除き、第1の実施の形態で説明した内容を適用することができる。貫通穴64は、第2の実施の形態で説明した第1及び第2の貫通穴44、54の内容を適用することができる。
【0068】
(第1工程)
図3(A)に示すように、第1及び第2の基板60、70のうち少なくとも一方の、接合される領域に、接着材料30を設ける。本実施の形態では、第1の基板60の、第1の配線パターン62が形成された面とは反対側の面の少なくとも一部か、あるいは第2の基板70の第2の配線パターン72が形成された面の少なくとも一部か、あるいはその両方に、接着材料30を設ける。第1の基板60の貫通穴64が、接合される領域に形成されているので、貫通穴64に接着材料30が入り込まないように、第1の配線パターン62が貫通穴64を塞いでいることが好ましい。。その他の詳細については、第1の実施の形態で説明した内容を適用することができる。
【0069】
(第2工程)
図3(B)に示すように、第1及び第2の基板60、70を、接着材料30を介して密着させる。このとき、第1の基板60の第1の配線パターン62が形成された面とは反対の面の少なくとも一部と、第2の基板70の第2の配線パターン72が形成された面の少なくとも一部と、を対面させる。
【0070】
続いて、第1及び第2の配線パターン62、72を接触させる。例えば、第1の基板60の貫通穴64の上で、第1の配線パターン62の一部を、ツール32によって貫通穴64内の方向に押圧する。そして、第1の基板60の貫通穴64にツール32を通して、第1の配線パターン62の一部を第2の配線パターン72に接触させる。
【0071】
そして、第1及び第2の配線パターン62、72の、接触した部分に金属接合を形成する。例えば、ツール32を第1の配線パターン62に当てて、ツール34を第2の基板70に当てて、ツール32、34の少なくとも一方から熱や超音波振動等を印加して金属接合を形成する。その詳細は、第1の実施の形態で説明した通りである。
【0072】
なお、予め第1工程か、それ以前の工程で貫通穴内部へ配線パターンを押圧し、もぐり込ませ、配線パターン形成面とは逆の面に配線パターンが露出しているようにしておいてもよい。
【0073】
(第3工程)
図3(C)に示すように、接着材料30の接着能を発現させる。その詳細は、第1の実施の形態で説明した通りである。こうして、第1及び第2の基板60、70を接合することができる。本実施の形態に係る接合方法にて第1及び第2の基板60、70が接合されてなる配線基板は、第1及び第2の配線パターン62、72が同じ方向を向いている点で、第1及び第2の実施の形態で説明した配線基板と異なる。第1及び第2の実施の形態で説明した配線基板は、第1及び第2の配線パターン12、22(42、52)が対面している。
【0074】
本実施の形態でも、接着材料30の空気の巻き込みなどによる気泡の形成をなくし、電気的な接続も含めた接合の信頼性を向上させることができる。
【0075】
(第4の実施の形態)
図4(A)〜図4(C)は、本発明を適用した第4の実施の形態に係る実装部品の実装方法を示す図である。本実施の形態で接合されるのは、図4(A)に示す実装部品80と、基板90と、である。
【0076】
実装部品80は表面実装部品であってもよい。実装部品80の代表的な例として半導体チップが挙げられる。半導体チップは、ベアチップ(フリップチップ)である。あるいは、実装部品80は、パッケージ部品であってもよい。実装部品80は、半導体チップ以外のチップ部品であってもよい。チップ部品は、能動部品であっても受動部品であってもよく、光素子、抵抗器、コンデンサ、コイル、発振器、フィルタ、温度センサ、サーミスタ、バリスタ、ボリューム又はヒューズ等が挙げられる。
【0077】
実装部品80は、複数の電極82を有する。電極82は、バンプであることが好ましい。詳しくは、実装部品80の基板90への実装面には、内部回路と電気的に接続されるパッドが形成されており、そのパッドにさらにバンプが形成されていることが多い。バンプは、金又はハンダで形成されることが多い。バンプが形成されないときにはパッドのみが電極82であり、バンプが形成されるときにはバンプが電極82である。
【0078】
基板90には、配線パターン92が形成されている。配線パターン92には、上述した電極82との接合部にバンプが形成されていてもよい。基板90及び配線パターン92には、第1の実施の形態で説明した第1又は第2の基板10、20並びに第1及び第2の配線パターン12、22と同じ構成を適用してもよい。基板90は、半導体チップ等の実装部品80が搭載されるインターポーザとされてもよい。
【0079】
以下に説明する実施の形態又は第5、6、7の実施の形態では、基板の配線パターン形成面と実装部品が重なる形で配置されているが、基板の配線パターン形成面とは逆の面から、基板に形成された孔、スリット等を通して、実装部品が配線パターンと電気的に接合され、接着材料を挟んで固定されているようにしてもよい。
【0080】
電極82と配線パターン92との接合と、実装部品接着の工程とを分離し、空気の巻き込みなどによる気泡を低減し、実装部品の実装信頼性を向上しようとするのが、本実施の形態の目的とするところである。
【0081】
(第1工程)
図4(A)に示すように、実装部品80及び基板90のうち、少なくとも一方(すなわち一方又は両方)に、接着材料30を設ける。詳しくは、実装部品80の電極82が形成された面と、基板90の配線パターン92が形成された面と、のうち少なくとも一方に接着材料30を設ける。接着材料30は、実装部品80及び基板90の接合される領域にのみ設ければ十分であるが、その領域からはみ出して設けてもよい。こうすることで、実装部品80の周囲に接着材料30のフィレットを作り出すことができ、特に耐湿性などの実装信頼性を向上することができる。また、接着材料30は、配線パターン92上にも設けてもよいし、これを避けて設けてもよい。こうすることで、配線パターン92が露出しなくなり、配線パターン92の絶縁信頼性を保持することができる。接着材料30は、第1の実施の形態で使用したものを用いればよいが、実装部品80と基板90との熱膨張差で発生する応力を緩和するように可撓性を有する樹脂であることが望ましい。さらに、この樹脂中に導電性物質が混入されたほうが好ましいことは前述した通りである。これらは、以下の実施の形態で述べる実装部品の実装方法でも共通である。
【0082】
基板90は、第1の実施の形態で説明したものを用いることができる。配線パターン92の表面には、金、スズ、ハンダ等のメッキが施されていることが多く、バンプの金属との間で共晶が作られる金属がメッキされていると、後述する金属接合がより達成されやすく、好ましい。
【0083】
(第2工程)
図4(B)に示すように、実装部品80及び基板90を、接着材料30を介して密着させる。このとき、実装部品80の電極82と、基板90に形成された配線パターン92とを、例えば対面させて接触させる。続いて、電極82及び配線パターン92の、接触した部分に金属接合を形成する。
【0084】
図4(B)に示す例では、ツール94、96で超音波振動を、実装部品80及び基板90を介して、電極82及び配線パターン92に印加する。詳しくは、ツール94、96で、実装部品80及び基板90を挟んで、これらに圧力を加える。圧力を加えることで、実装部品80及び基板90の間に介在する接着材料30が押し出されて、電極82及び配線パターン92が接触する。そして、ツール94、96のうち少なくとも一方によって、実装部品80及び基板90の少なくとも一方を介して、超音波振動を印加する。超音波振動によって電極82及び配線パターン92を構成する材料が拡散して金属接合が形成される。こうして、電極82及び配線パターン92が接合されて、両者の電気的な接続が図られる。
【0085】
この第2工程でも、第1の実施の形態と同様に接着材料30が硬化することを避けて行う。また、第2工程は、接着材料30の接着能の発現も避けて行うことが好ましい。一般的には、接着材料30の硬化を避ければ、その接着能の発現も避けられる。例えば、接着材料30が熱硬化性を有する場合には、第2工程では熱を与えないで行う。接着材料30が光硬化性を有する場合には、光を与えずに第2工程を行う。接着材料30が熱硬化性を有しない場合には、第2工程で、熱のみ、あるいは超音波振動とともに熱を加えてもよい。熱を加えた方が、金属接合を形成しやすい。
【0086】
また、基板90を、ツール96の代わりにテーブル又は台に載せて、ツール94から、電極82及び配線パターン92に対して超音波振動を印加してもよい。また、その両方を併用してもよい。
【0087】
(第3工程)
次に、接着材料30の接着能を発現させる。例えば、図4(C)に示すように、接着材料30の接着能を発現させるエネルギー36を、接着材料30に付与する。その詳細については、第1の実施の形態で説明した内容を適用することができる。
【0088】
以上の工程によって、図4(C)に示すように、実装部品80が基板90に実装される。すなわち、上述した方法で実装部品80が基板90に実装されてなる回路基板が得られる。
【0089】
本実施の形態によれば、接着材料30の接着能の発現を避けながら、電極82及び配線パターン92を接合するので、接合の信頼性を向上させることができる。また、予め設けられた接着材料30を介して、実装部品80及び基板90を密着させるので気泡が形成され難い。
【0090】
(第5の実施の形態)
図5(A)〜図5(C)は、本発明を適用した第5の実施の形態に係る実装部品の接合方法を示す図である。本実施の形態で接合されるのは、図5(A)に示す第1及び第2の実装部品100、110である。これらはもちろん、半導体チップ同士であってもよい。
【0091】
第1及び第2の実装部品100、110には、第4の実施の形態で説明した実装部品80の内容を適用することができる。第1及び第2の実装部品100、110は、それぞれ複数の第1及び第2の電極102、112を有する。第1又は第2の電極102、112にも、第4の実施の形態で説明した電極82の内容を適用することができる。双方の電極102、112は共晶を形成するような金属で形成されていれば、より容易に後述する金属接合が形成されやすく、好ましい。
【0092】
本実施の形態では、第1又は第2の電極102、112は、対向する位置に形成されている。例えば、第2の実装部品110が、第1の実装部品100よりも小さい場合には、小さい方の第2の実装部品110の周辺部(端部)に第2の電極112が形成され、大きい方の第1の実装部品100の中央部(周辺部よりも中央側の部分)に第1の電極102が形成されていてもよい。第1及び第2の実装部品100、110の大小関係が逆であれば、第1及び第2の電極102、112の位置関係も逆になる。
【0093】
また、第1及び第2の実装部品100、110のうち、大きい方には、さらに外部との接続のための電極104を設けてもよい。
【0094】
(第1工程)
図5(A)に示すように、第1及び第2の実装部品100、110のうち、少なくとも一方(すなわち一方又は両方)に、接着材料30を設ける。詳しくは、第1及び第2の実装部品100、110の、第1及び第2の電極102、112が形成された面の少なくとも一部同士に接着材料30を設ける。接着材料30は、第1及び第2の実装部品100、110の、接合される領域にのみ設ければ十分であるが、その領域からはみ出して設けてもよい。また、接着材料30は、第1及び第2の電極102、112上にも設けてもよいし、これらを避けて設けてもよい。
【0095】
(第2工程)
図5(B)に示すように、第1及び第2の実装部品100、110を、接着材料30を介して密着させる。このとき、第1及び第2の電極102、112を、例えば対面させて接触させる。続いて、第1及び第2の電極102、112の、接触した部分に金属接合を形成する。
【0096】
図5(B)に示す例では、ツール114、116で超音波振動を、第1及び第2の実装部品100、110を介して、第1及び第2の電極102、112に印加する。詳しくは、ツール114、116で、第1及び第2の実装部品100、110を挟んで、これらに圧力を加える。圧力を加えることで、第1及び第2の電極102、112間に介在する接着材料30が押し出されて、両者が接触する。そして、ツール114、116のうち少なくとも一方によって、第1及び第2の実装部品100、110の少なくとも一方を介して、超音波振動を印加する。超音波振動によって第1及び第2の電極102、112を構成する材料が拡散して金属接合が形成される。こうして、第1及び第2の電極102、112が接合されて、両者の電気的な接続が図られる。
【0097】
この第2工程でも、第1の実施の形態と同様に接着材料30が硬化することを避けて行う。また、第2工程は、接着材料30の接着能の発現も避けて行うことが好ましい。一般的には、接着材料30の硬化を避ければ、その接着能の発現も避けられる。例えば、接着材料30が熱硬化性を有する場合には、第2工程では熱を与えないで行う。接着材料30が光硬化性を有する場合には、光を与えずに第2工程を行う。接着材料30が熱硬化性を有しない場合には、第2工程で、超音波振動とともに熱を加えてもよい。熱を加えた方が、金属接合を形成しやすい。
【0098】
また、第1及び第2の実装部品100、110の一方(例えば図5(B)において大きい方の第1の実装部品100)を、ツール116の代わりにテーブル又は台に載せて、ツール114から、第1及び第2の電極102、112に対して超音波振動を印加してもよい。
【0099】
(第3工程)
次に、接着材料30の接着能を発現させる。例えば、図5(C)に示すように、接着材料30の接着能を発現させるエネルギー36を、接着材料30に付与する。その詳細については、第1の実施の形態で説明した内容を適用することができる。
【0100】
以上の工程によって、図5(C)に示すように、第1及び第2の実装部品100、110が接合されてなる電子部品が得られる。本実施の形態によれば、接着材料30の接着能の発現を避けながら、第1及び第2の電極102、112を接合するので、接合の信頼性を向上させることができる。また、予め設けられた接着材料30を介して、第1及び第2の実装部品100、110を密着させるので気泡が形成され難い。
【0101】
図6は、第5の実施の形態で説明した工程で製造された電子部品が実装された回路基板を示す図である。
【0102】
電子部品120は、第1及び第2の実装部品100、110の少なくとも一方が半導体チップであれば、半導体装置である。電子部品120は、ハンダボール等からなる複数の外部端子122を有する。例えば、第1及び第2の実装部品100、110のうち大きい方(図6では第1の実装部品100)に形成された複数の電極104に、外部端子122が形成されている。
【0103】
図6で、電子部品120は、回路基板124に実装されている。回路基板124には例えばガラスエポキシ基板等の有機系基板を用いることが一般的である。回路基板124には例えば銅からなる配線パターン126が所望の回路となるように形成されていて、その配線パターン126と電子部品120の外部端子122とを接続することでそれらの電気的導通が図られている。
【0104】
(第6の実施の形態)
図7は、本発明を適用して製造された第6の実施の形態に係る電子部品を示す図である。図7に示す電子部品は、実装部品130及び基板140を含む。実装部品130及び基板140には、第4の実施の形態で説明した実装部品80及び基板90の内容を適用することができる。また、第4の実施の形態で説明した実装方法を適用して、接着材料30によって、実装部品130及び基板140が固定されており、実装部品130の電極132及び基板140の配線パターン142が接合されている。
【0105】
基板140には、複数の貫通穴144が形成されている。貫通穴144は、配線パターン142に複数の外部端子146を電気的に接続するためのものである。すなわち、基板140における配線パターン142が形成された面とは反対側に突出する外部端子146が、貫通穴144を介して配線パターン142に電気的に接続されて設けられている。例えば、配線パターン142が貫通穴144上を通るようになっていれば、貫通穴144を介して、配線パターン142上に外部端子146を設けることができる。外部端子146は、ハンダ等で形成することができる。例えば、貫通穴144内に盛り上がった状態でクリームハンダを設け、これを溶融させてボール状の端子を形成してもよい。あるいは、貫通穴144内にハンダを設けたり、導電材料のメッキなどを施し、ハンダボールを搭載して外部端子146を設けてもよい。
【0106】
本実施の形態では、片面に配線パターンを有する基板(片面基板)を使用して、BGA(Ball Grid Array)型半導体装置を製造する例を述べたが、両面基板や多層基板、ビルドアップ基板を用いてももちろんよく、その場合には、実装部品が実装された面とは逆の面のランドに、直接外部端子を形成するようにしてもよい。
【0107】
また、外部端子146は必ずしも必要ではなく、基板の延出部をコネクタとしたり、コネクタを実装するなどの手段で配線を外部へ拡張させてもよいし、半導体チップ及びそれ以外の実装部品を基板上に実装して、半導体モジュールを構成してもよい。
【0108】
(第7の実施の形態)
図8は、本発明を適用して製造された第7の実施の形態に係る電子部品を示す図である。図8に示す電子部品は、第1及び第2の基板150、160と、第1及び第2の実装部品170、180と、を含む。
【0109】
第1及び第2の基板150、160には、それぞれ、第1及び第2の配線パターン152、162が形成されている。第1及び第2の基板150、160は、それぞれの第1及び第2の配線パターン152、162を同じ方向に向けて重ねられて、接着材料30によって接着固定されている。接着材料30には、第1の実施の形態で説明した内容が該当する。
【0110】
第1及び第2の基板150、160には、それぞれ少なくとも1つ(すなわち1つ又は複数)の第1及び第2の貫通穴154、164が形成されている。第1及び第2の配線パターン152、162は、それぞれ第1及び第2の貫通穴154、164上を通っている。詳しくは、第2の実施の形態で、第1及び第2の配線パターン42、52及び第1及び第2の貫通穴44、54について説明した内容(図2(A)〜図2(C)参照)が適用される。
【0111】
第1の基板150の第1の配線パターン152は、第1及び第2の基板150、160に形成された第1及び第2の貫通穴154、164を介して、第2の基板160の第2の配線パターン162に接合されている。その接合方法には、第3の実施の形態で説明した内容を適用することができる。すなわち、図3(B)に示すツール32を第1及び第2の貫通穴154、164に通して第1の配線パターン152の一部を屈曲させ、このツール32と、もう1つのツール34とで、第1及び第2の配線パターン152、162を接合する。
【0112】
第1及び第2の基板150、160には、第1及び第2の実装部品170、180が実装されている。第1及び第2の実装部品170、180には、第4の実施の形態で説明した内容が該当する。また、第1及び第2の実装部品170、180は、第4の実施の形態で説明した方法で、接着材料30を使用して第1及び第2の基板150、160に固定されるとともに、第1及び第2の配線パターン152、162と接合されている。
【0113】
第1の基板150には、第1の配線パターン152と電気的に接続された複数の外部端子156が設けられている。その詳細は、第6の実施の形態(図7参照)で説明した内容が該当する。
【0114】
以上の説明では、第1及び第2の基板150、160の接合と、第1及び第2の実装部品170、180の実装と、の両方に本発明を適用したが、いずれか一方のみに本発明を適用してもよい。例えば、第1及び第2の実装部品170、180の実装に、ワイヤーボンディング法によるフェースアップ方式、フライングリードによるTAB方式を適用してもよい。
【0115】
本実施の形態では、第1の基板150が屈曲している。また、第1及び第2の実装部品170、180が接着されている。詳しくは、第1の実装部品170における第1の基板150への搭載面とは反対側の面と、第2の実装部品180における第2の基板160への搭載面とは反対側の面と、が接着されている。接着には、接着剤190を使用することができる。あるいは、粘着剤を使用したり、かしめ、フリップ等の機械的な方法によって第1の基板150の屈曲を維持させてもよい。
【0116】
本実施の形態に係る半導体装置によれば、第1及び第2の実装部品170、180が積み重ねられて小型化されている。第1の基板150が第2の基板160から複数方向に延出している場合は、複数方向から第1の基板150が折り畳まれてもよい。また、複数の実装部品が搭載される場合は、それぞれの実装部品の間で第1の基板150が折り畳まれてもよい。
【0117】
本実施の形態に係る電子部品の製造方法は、第1の基板150を屈曲させて、第1の基板150上に搭載された第1の実装部品170と、第2の基板160上に搭載された第2の実装部品18と、を接着する工程を含む。なお、外部端子156は、第1の基板150を屈曲させる前に設けてもよいし、第1の基板150を屈曲させてから設けてもよい。
【0118】
本発明を適用した半導体装置を有する電子機器として、図9には、ノート型パーソナルコンピュータ200及び携帯電話300が示されている。
【0119】
(第8の実施の形態)
図10は、本発明を適用した第8の実施の形態に係る配線基板を示す図である。本実施の形態でも、第1の実施の形態で説明した接着部材30を使用して、第1及び第2の基板410、420が固定されている。
【0120】
本実施の形態では、第1の配線パターン412の一部が、第1の基板410に形成された貫通穴418内に入り込んで第2の配線パターン422に接続されている。詳しくは、貫通穴418の内部に、第1の配線パターン412の一部からなる屈曲部460が、ツール462により押圧されることで形成されている。屈曲部460は、第2の配線パターン422に接触している。貫通穴428中の第2の配線パターン422を屈曲時の加圧方向とは逆方向から保持すると接触が容易となる。ツール462の一点又は複数点を一括して加熱し、屈曲部460と第2の配線パターン422とをハンダ付け、ロウ付けしてもよく、導電接着剤等で接合してもよい。また、ツール462に超音波を印加する超音波接合を適用してもよい。また、ツール462の代わりにシングルポイントボンダを用いて1点ずつ屈曲部460と第2の配線パターン422とを接合してもよい。この際、貫通穴428中の第2の配線パターン422を、屈曲時の加圧方向とは逆方向から保持してもよい。その前提として、第1の基板410に形成された貫通穴418は、第2の配線パターン422上に位置している。なお、屈曲部460は、一部が破断していてもよい。また、第1の基板410における第1の配線パターン412が形成された面とは反対側の面が、第2の基板420における第2の配線パターン422が形成された面に貼り付けられている。
【0121】
本実施の形態によれば、屈曲部460によって、第1及び第2の配線パターン412、422の電気的接続が図られている。図10に示すように、第1の基板410に形成された貫通穴418と、第2の基板420に形成された貫通穴428と、が連通する位置に形成されていてもよい。この場合、第2の配線パターン422が貫通穴428上に形成されているときには、第2の配線パターン422の一部が貫通穴428の内部に入り込んでもよい。
【0122】
あるいは、図11に示すように、第1の基板410に形成された貫通穴418と、第2の基板420に形成された貫通穴428と、がずれた位置に形成されていてもよい。この場合、屈曲部464は、第2の配線パターン422における第2の基板420に密着する部分に接触又は接合される。その方法は、前述した通りである。
【0123】
本実施の形態に係る配線基板の製造方法でも、第1の実施の形態で説明したように、第1及び第2の基板410、420の少なくとも一方に接着材料30を設ける第1工程を行う。
【0124】
次に、第1及び第2の基板410、420を接着材料30を介して密着させ、第1の配線パターン412の少なくとも一部と、第2の配線パターン422の少なくとも一部と、を接合する第2工程を行う。
【0125】
詳しくは、ツール462を使用して第1の配線パターン412の一部を貫通穴418に入り込ませる。第1の基板410の貫通穴418上を第1の配線パターン412が通っており、第1の配線パターン412における貫通穴418上の部分を、ツール462によって貫通穴418内に入り込ませる。こうして、屈曲部460を形成することができる。屈曲部460を、第2の配線パターン422に押圧させることで、第1及び第2の配線パターン412、422を接合する。屈曲部460を形成する工程と、接合する工程は、第1の配線パターン412を曲げながら第2の配線パターン422に接合することで同一工程で行うこともでき、その場合、工程数を削減できる。なお、第2の基板420は、平面的に支える治具で保持してもよい。屈曲部460は、その一部が破断された状態で形成してもよい。
【0126】
そして、接着材料30により、前記第1及び第2の基板410、420を固定する第3工程を行う。その詳細は、第1の実施の形態で説明した通りである。こうして、製造された配線基板をインターポーザなどとして使用して半導体装置を製造することもできる。
【0127】
(第9の実施の形態)
図12は、本発明を適用した第9の実施の形態に係る配線基板を示す図である。本実施の形態でも、第1の実施の形態で説明した接着部材30を使用して、第1及び第2の基板410、420が固定されている。
【0128】
本実施の形態では、第2の配線パターン422の一部が、第1の基板410に形成された貫通穴418内に入り込んで第1の配線パターン412に接続されている。詳しくは、貫通穴418の内部に、第2の配線パターン422の一部からなる屈曲部466が形成されている。屈曲部466は、第1の配線パターン412に接触又は接合している。なお、屈曲部466は、図12に示すようにその一部が破断されていてもよいし、図10に示す屈曲部460のように破断のない連続的な形状であってもよい。なお、第1の基板410における第1の配線パターン412が形成された面とは反対側の面が、第2の基板420における第2の配線パターン422が形成された面に貼り付けられている。本実施の形態によれば、屈曲部466によって、第1及び第2の配線パターン412、422の電気的接続が図られている。
【0129】
本実施の形態に係る配線基板の製造方法でも、第1の実施の形態で説明したように、第1及び第2の基板410、420の少なくとも一方に接着材料30を設ける第1工程を行う。
【0130】
次に、第1及び第2の基板410、420を接着材料30を介して密着させ、第1の配線パターン412の少なくとも一部と、第2の配線パターン422の少なくとも一部と、を接合する第2工程を行う。
【0131】
詳しくは、ツール468を使用して第2の配線パターン422の一部を貫通穴418に入り込ませる。この工程を行うには、第2の基板420の貫通穴428と、第1の基板410の貫通穴418と、が連通する位置に形成されていることが好ましい。ツール468を、第2の基板420における第2の配線パターン422が形成された面とは反対側から、貫通穴428内に挿入する。そして、ツール468によって第2の配線パターン422を、貫通穴418内に入り込ませて第1の配線パターン412に接合する。こうして、屈曲部466を形成することができる。もちろん、複数の凸部を有するツールで複数点(複数箇所)を一括して接合してもよい。
【0132】
そして、接着材料30により、前記第1及び第2の基板410、420を固定する第3工程を行う。その詳細は、第1の実施の形態で説明した通りである。こうして、製造された配線基板をインターポーザなどとして使用して半導体装置を製造することもできる。
【0133】
(第10の実施の形態)
図13は、本発明を適用した第10の実施の形態に係る配線基板を示す図である。本実施の形態でも、第1の実施の形態で説明した接着部材30を使用して、第1及び第2の基板410、420が固定されている。
【0134】
本実施の形態では、第1の基板410における第1の配線パターン412が形成された面とは反対側の面が、第2の基板420における第2の配線パターン422が形成された面に貼り付けられている。
【0135】
また、第2の配線パターン422の一部が、第2の基板420に形成された貫通穴428内に入り込んで外部端子470を形成している。第2の配線パターン422は、外部端子470の少なくとも外壁部となっている。また、第1の配線パターン412の一部が、第1及び第2の基板410、420に形成された貫通穴418、428内に入り込んで第2の配線パターン422と積層している。
【0136】
第1の基板410に形成された貫通穴418と、第2の基板420に形成された貫通穴428と、が連通する位置に形成されている。第1の配線パターン412の一部は、第2の基板420の貫通穴428内に入り込んで、外部端子470の内壁部となる。
【0137】
本実施の形態によれば、第2の配線パターン422の一部あるいは第1及び第2の配線パターン412、422の一部によって外部端子470が形成されるので、別部材としての外部端子が不要になり部品点数を減らすことができる。
【0138】
本実施の形態に係る配線基板の製造方法でも、第1の実施の形態で説明したように、第1及び第2の基板410、420の少なくとも一方に接着材料30を設ける第1工程を行う。
【0139】
次に、第1及び第2の基板410、420を接着材料30を介して密着させ、第1の配線パターン412の少なくとも一部と、第2の配線パターン422の少なくとも一部と、を接合する第2工程を行う。
【0140】
詳しくは、図10に示すツール462を使用して第1の配線パターン412の一部を貫通穴418に入り込ませ、さらに、第2の配線パターン422を貫通穴428に入り込ませて、両者を積層させればよい。外部端子470を、第2の基板420から突出させたいときは、第2の配線パターン422の一部を第2の基板420から突出させる。外部端子470を、第2の基板420から突出させる必要がないときは、第2の配線パターン422の一部を貫通穴428の内部で止めてもよい。
【0141】
そして、接着材料30により、前記第1及び第2の基板410、420を固定する第3工程を行う。その詳細は、第1の実施の形態で説明した通りである。こうして、製造された配線基板をインターポーザなどとして使用して半導体装置を製造することもできる。
【図面の簡単な説明】
【図1】図1(A)〜図1(C)は、本発明を適用した第1の実施の形態に係る配線基板の接合方法を示す図である。
【図2】図2(A)〜図2(C)は、本発明を適用した第2の実施の形態に係る配線基板の接合方法を示す図である。
【図3】図3(A)〜図3(C)は、本発明を適用した第3の実施の形態に係る配線基板の接合方法を示す図である。
【図4】図4(A)〜図4(C)は、本発明を適用した第4の実施の形態に係る実装部品の実装方法を示す図である。
【図5】図5(A)〜図5(C)は、本発明を適用した第5の実施の形態に係る実装部品の接合方法を示す図である。
【図6】図6は、本発明を適用した第5の実施の形態に係る方法で得られた電子部品が実装された回路基板を示す図である。
【図7】図7は、本発明を適用した第6の実施の形態に係る電子部品を示す図である。
【図8】図8は、本発明を適用した第7の実施の形態に係る電子部品を示す図である。
【図9】図9は、本発明に係る方法を適用して製造された電子部品を備える電子機器を示す図である。
【図10】図10は、本発明を適用した第8の実施の形態に係る配線基板を示す図である。
【図11】図11は、本発明を適用した第8の実施の形態に係る配線基板の変形例を示す図である。
【図12】図12は、本発明を適用した第9の実施の形態に係る配線基板を示す図である。
【図13】図13は、本発明を適用した第10の実施の形態に係る配線基板を示す図である。
【符号の説明】
10 第1の基板
12 第1の配線パターン
20 第2の基板
22 第2の配線パターン
30 接着材料
32、34 ツール
36 エネルギー
40 第1の基板
42 第1の配線パターン
44 第1の貫通穴
50 第2の基板
52 第2の配線パターン
54 第2の貫通穴
60 第1の基板
62 第1の配線パターン
64 貫通穴
70 第2の基板
72 第2の配線パターン
80 実装部品
82 電極
90 基板
92 配線パターン
94、96 ツール
100 第1の実装部品
102 第1の配線パターン
104 電極
110 第2の実装部品
112 第2の配線パターン
114、116 ツール
120 電子部品
124 回路基板
130 実装部品
132 電極
140 基板
142 配線パターン
144 貫通穴
150 第1の基板
152 第1の配線パターン
154 第1の貫通穴
160 第2の基板
162 第2の配線パターン
164 第2の貫通穴
170 第1の実装部品
180 第2の実装部品

Claims (6)

  1. 第1の配線パターンが形成された第1の基板と、第2の配線パターンが形成された第2の基板と、のうち少なくとも一方に接着材料を設ける第1工程と、
    前記第1及び第2の基板を前記接着材料を介して密着させ、前記第1の配線パターンの少なくとも一部と、前記第2の配線パターンの少なくとも一部と、を接合する第2工程と、
    前記接着材料により、前記第1及び第2の基板を固定する第3工程と、
    を含み、
    前記第1の配線パターンは、前記第1の基板の一方の面に形成されてなり、
    前記第2の配線パターンは、前記第2の基板の一方の面に形成されてなり、
    前記第1の基板には、第1の貫通穴が形成されてなり、前記第1の配線パターンは、前記第1の貫通穴をまたいで形成されてなり、
    前記第2の基板には、第2の貫通穴が形成されてなり、前記第2の配線パターンは、前記第2の貫通穴をまたいで形成されてなり、
    前記第2工程で、前記第1の基板の前記第1の配線パターンが形成された面と、前記第2の基板の前記第2の配線パターンが形成された面と、を対面させて、前記第1の配線パターンの一部と、前記第2の配線パターンの一部と、を前記第1及び第2の貫通穴が形成された位置で接合する配線基板の接合方法。
  2. 請求項1記載の配線基板の接合方法において、
    前記第2工程で、前記第1及び第2の貫通穴にツールを通して、前記第1及び第2の配線パターンに超音波振動を印加し、前記第1の配線パターンの少なくとも一部と前記第2の配線パターンの少なくとも一部とを接合する配線基板の接合方法。
  3. 第1の配線パターンが形成された第1の基板と、第2の配線パターンが形成された第2の基板と、のうち少なくとも一方に接着材料を設ける第1工程と、
    前記第1及び第2の基板を前記接着材料を介して密着させ、前記第1の配線パターンの一部と、前記第2の配線パターンの一部と、を接合する第2工程と、
    前記接着材料により、前記第1及び第2の基板を固定する第3工程と、
    を含み、
    前記第1及び第2の基板には、それぞれ、貫通穴が形成されてなり、
    前記第1及び第2の配線パターンは、前記貫通穴内に形成される屈曲部を有し、
    前記第1の基板の前記貫通穴内に形成された前記屈曲部と、前記第2の基板の前記貫通穴内に形成された前記屈曲部と、が積層するように、前記第1及び第2の基板を配置し、前記第1及び第2の配線パターンを前記貫通穴が形成された位置で接合する配線基板の接合方法。
  4. 請求項3記載の配線基板の接合方法において、
    前記屈曲部をツールによって形成する配線基板の接合方法。
  5. 請求項1から請求項4のいずれかに記載の配線基板の接合方法において、
    前記接着材料は、エネルギーによって硬化し、
    前記第2工程を、前記エネルギーが前記接着材料に与えられることを避けて行い、
    前記第3工程で、前記エネルギーを前記接着材料に与える配線基板の接合方法。
  6. 請求項1から請求項5のいずれかに記載の配線基板の接合方法において、
    前記接着材料には、導電性物質が異方性導電性を示す範囲で混入している配線基板の接合方法。
JP30629999A 1999-10-28 1999-10-28 配線基板の接合方法 Expired - Fee Related JP4123321B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30629999A JP4123321B2 (ja) 1999-10-28 1999-10-28 配線基板の接合方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30629999A JP4123321B2 (ja) 1999-10-28 1999-10-28 配線基板の接合方法

Publications (2)

Publication Number Publication Date
JP2001127425A JP2001127425A (ja) 2001-05-11
JP4123321B2 true JP4123321B2 (ja) 2008-07-23

Family

ID=17955438

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30629999A Expired - Fee Related JP4123321B2 (ja) 1999-10-28 1999-10-28 配線基板の接合方法

Country Status (1)

Country Link
JP (1) JP4123321B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4003556B2 (ja) * 2002-06-27 2007-11-07 株式会社デンソー プリント基板の製造方法
JP2004094839A (ja) * 2002-09-04 2004-03-25 Hitachi Ltd Rfidタグ
JP4526813B2 (ja) * 2003-12-16 2010-08-18 株式会社フジクラ 接合体の製造方法
JP4417294B2 (ja) * 2005-06-16 2010-02-17 パナソニック株式会社 プローブカード用部品内蔵基板とその製造方法
JP4802907B2 (ja) * 2006-07-25 2011-10-26 パナソニック株式会社 半導体実装構造
KR100905404B1 (ko) * 2006-08-07 2009-06-30 닛뽕 아비오닉스 가부시끼가이샤 프린트 배선판의 접속 방법 및 접속 장치
WO2011092809A1 (ja) * 2010-01-27 2011-08-04 株式会社コグコフ 超音波接合方法及び超音波接合装置

Also Published As

Publication number Publication date
JP2001127425A (ja) 2001-05-11

Similar Documents

Publication Publication Date Title
JP4058607B2 (ja) 配線基板及びその製造方法、電子部品、回路基板並びに電子機器
JP3633559B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3994262B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4051531B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2001203319A (ja) 積層型半導体装置
KR20010078136A (ko) 전자 장치 및 그 제조 방법
JP2000133672A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2002198395A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004134606A (ja) 配線基板及びその製造方法、半導体装置、回路基板並びに電子機器
JP2005093551A (ja) 半導体装置のパッケージ構造およびパッケージ化方法
JP4019251B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2000082722A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4123321B2 (ja) 配線基板の接合方法
WO2000019515A1 (fr) Dispositif semi-conducteur et procede de fabrication de celui-ci, carte de circuit imprime et equipement electronique
JP2000307055A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004087936A (ja) 半導体装置及び半導体装置の製造方法並びに電子機器
JP3879803B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4562006B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2001068620A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2008311347A (ja) 半導体モジュール及びその製造方法
JP2003037244A (ja) 半導体装置用テープキャリア及びそれを用いた半導体装置
JP2004281899A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2000124251A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4117480B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2003142652A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040317

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20051220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061101

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070314

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070416

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070801

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070925

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080409

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080422

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110516

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120516

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120516

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130516

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees