KR0140778B1 - 세그먼트 동기 신호의 검출 및 타이밍 복원 방법 및 회로 - Google Patents

Abstract

본 발명은 디지탈 전송 시스템에서 송수신기를 동기적으로 동작 시키위한 방법 및 회로에 관한것으로, 특히 동기 신호 검출시 기억소자 크기를 줄이기 위하여 관찰구간 안에서 동기신호의 누적상태를 관찰하여 세그먼트 동기신호를 검출하고 타이밍을 복원하는 방법 및 회로에 관한 것이다. 본 발명은 동기 신호 검출시 기억소자의 크기를 줄이기 위하여 한 세그먼트의 심볼 수13보다 매우작은 2 개의 기억소자를 사용하여 관찰구간 안에서 동기 신호의 누적상태를 관찰하여 세그먼트 동기 신호를 찾는것으로, 첫번째 기억소자(109)를 포함하는 1단계 누적기에서 상관기의 출력신호를 누적하여 세그먼트 동기 신호로 기대되는 누적값을 찾고, 1단계 누적기의 제어에 따라서 2단계 누적기는 동기 신호로 기대되는 위치에 한하여 상관값을 누적하고 이 값들 중에서 최초로 문턱값 2 보다 큰것을 세그먼트 동기 신호로 최종 판정한다.

Description

세그먼트 동기 신호의 검출 및 타이밍 복원 방법 및 회로

제1도는 데이타 프레임을 도시한 구조도

제2도는 동기구간 1/4에 해당하는 기억소자를 이용한 기대되는 동기위치 파형

제3도는 본 발명에 따른 세그먼트 및 타이밍 복원의 블록도

* 도면의 주요 부분에 대한 부호의 설명

100:수신기101:튜너

105:A/D변환기106:상관기

108:덧셈기109, 113:기억소자

110, 115, 127:비교기111, 117:카운터

131, 132:누적기

본 발명은 디지탈 전송 시스템에서 송수신기를 동기적으로 동작시키기위한 방법 및 회로에 관한 것으로, 특히 동기 신호 검출시 기억소자 크기를 줄이기 위하여 관찰 구간 안에서 동기신호의 누적상태를 관찰하여 세그먼트 동기신호를 검출하고 타이밍을 복원하는 방법 및 회로에 관한 것이다.

일반적으로, 디지탈 전송 시스템의 수신기에서 데이타를 복원하기 위하여, 수신기의 동작을 송신기에 동기화 시킨다. 이때 송신측에서 세그먼트 동기를 맞추기 위하여 데이타 프레임(10)에 짧은 세그먼트 동기신호(11)를 주기적으로 삽임하여 전송하는 방법이 공지되어 있다.

수신측은 약속된 동기신호의 패턴과 주기를 알고 있음으로 수신기 자체에서 참조신호(107;제3도 참조)를 발생할 수 있다. 이 참조신호에 수신신호를 상관시킨다. 각각의 세그먼트 동기신호들은 주어진 참조신호와 상관 누적되면 그 결과가 일정한 방향성을 유지하는 반면, 임의 데이타는 방향성이 없다. 이 특성을 이용하여 세그먼트 동기신호를 찾는다.

이와 같은 종래의 프레임 표시자 방법은 세그먼트 길이가 짧다는 장점이 있으나, 동기신호를 검출하기 위한 수신신호의 세그먼트 구간(13)이 길 경우 세그먼트 동기신호의 누적 계산을 위하여 이 구간 만큼의 기억소자가 요구되는 하드웨어적인 문제점을 발생시킨다.

상기와 같은 종래의 문제점을 해결하기 위하여 세그먼트 신호를 자주 제공하는 방법이 공지되어 있으나, 유효 데이타(12)가 감소하는 타협관계(trade off)이므로 근본적인 해결책이 되지는 못한다. 그리고 수신단(100;제3도참조)에서 수신 데이타를 정확하게 복원하기 위하여, 수신기의 표본화가 송신기에 동기되어야 한다.

이로 인하여 종래의 공지 기술에서는 동기화된 심볼 블록을 복원하기 위하여 별도의 추가 회로를 사용하여야 한다는 문제점을 가진다.

본 발명의 목적은 많은 기억 소자를 필요로 하는 종래기술이 가지는 문제점을 극복하여 기억 소자의 크기를 줄이고, 동기신호 복원에 이용된 일부회로를 클럭복원, ACC제어에 이용하여 하드웨어 구현을 용이하게 하는 세그먼트 동기신호를 검출하고 타이밍을 복원하는 방법 및 회로를 제공하는데 있다.

상기한 본 발명의 목적을 달성하기 위한 본 발명의 원리는 다음과 같다.

제1도와 같이 수신된 데이타 프레임에 일정 간격으로 세그먼트 동기신호가 포함된 경우 세그먼트 동기신호 검출 알고리즘은 입력 데이타를 참조신호와 상관시키고 이 결과를 여러 주기 동안 누적하여 최대점을 찾는다.

이것은 각 데이타의 세그먼트 동기신호들이 주어진 참조신호와 상관누적되면 그 결과가 일정한 방향성을 지니는 반면 임의의 데이타들에 대하여는 누적된 상관값은 일정한 방향성이 없다는 특성을 이용하는 것이다.

기존 방법에서는 세그먼트 주기동안 상관기(106)의 출력을 누적하여 신뢰할 수 있는 동기 신호의 위치를 찾는 것이다. 그러나 이것은 한 세그먼트의 구간 크기의 기억소자가 필요하므로 하드웨어 구현이 비경제적이다.

따라서 본 발명에서는 1단계 누적기(131)의 기억소자의 크기를 효과적으로 줄이기 위하여 세그먼트 구간보다 작은 소자로 상관기의 출력을 누적하여 세그먼트 동기 신호로 기대되는 위치를 찾는다.

그리고 2단계 누적기(132)에서는 1단계 누적기 출력중에서 동기 위치로 기대되는 상관기의 출력을 누적한다. 상기 누적값중에서 최대치를 세그먼트 동기 신호로 최종 판정하는 것이다. 예를 들어, 1단계에서 기억소자의 크기가 1/2, 1/4, 1/8, ...... 1/2M중 하나로 선택하여 누적치를 구한다면, 문턱값 1 보다 큰 누적치들이 한 세그먼트 구간에 2, 4, 8, ......2N개의 세그먼트 신호로 기대되는 누적값이 존재할 것이다.

즉, 본 발명의 일예에 따르면, 동기 신호 검출시 기억소자의 크기를 줄이기 위하여 한 세그먼트의 심볼 수 13보다 매우 작은 2 개의 기억소자를 사용하여 관찰구간 안에서 동기 신호의 누적상태를 관찰하여 세그먼트 동기 신호를 찾는 방법에 있어서,

첫번째 기억소자를 포함하는 1단계 누적기에서 상관기의 출력신호를 누적하여 세그먼트 동기 신호로 기대되는 누적값을 찾는 단계; 및 1단계 누적기의 제어에 따라서 2단계 누적기는 동기 신호로 기대되는 위치에 한하여 상관값을 누적하고 이 값들 중에서 최초로 문턱값 2 보다 큰 것을 세그먼트 동기 신호로 최종 판정하는 단계를 포함하는 것을 특징으로 한다.

본 발명의 다른 예에 따르면, 기억소자의 크기 및 다른 기억소자의 크기는 한 세그먼트 심볼 수에 대하여 약수 관계에 있으며, 상기 기억소자 크기의 곱은 한 세그먼트의 총 심볼 수와 같은 것을 특징으로 한다.

본 발명의 다른 예에 따르면, 사용된 상관기는 수신신호에 참조신호를 상관시켜 세그먼트 동기 신호 복원, 타이밍 복원 및 AGC에 공통으로 이용되는 것을 특징으로 한다.

본 발명의 다른 예에 따르면, 기억소자 구간에 기대되는 동기신호를 찾고, 이 신호를 기준으로 관찰 구간 이내에 또 다른 동기 신호 위치는 카운터를 이용하여 파형과 같이 구하며, 관찰 구간 동안 기대되는 동기 신호 위치가 한 세그먼트의 심볼 수에 대하여 약수 개 되는 것을 특징으로 한다.

본 발명의 다른 예에 따르면, 세그먼트 동기 신호가 복원되면 이 신호를 이용하여 타이밍 신호를 복원하며, 세그먼트 동기 신호를 타이밍 복원에 이용하기 위하여 세그먼트 동기 신호를 기준으로 1 심볼 전후에 상관값을 서로 비교하여 수신 신호의 심볼 위상과 표본화 클럭의 위상 오차를 추정하고, 이 오차 신호로 VCO의 주파수를 제어하는 것을 특징으로 한다.

본 발명의 다른 예에 따르면, 상기 복원된 최초의 세그먼트 동기 신호를 기준으로 카운터에서 연속되는 세그먼트 동기 신호를 만드는 것을 특징으로 한다.

본 발명의 다른 예에 따르면, 튜너 및 IF의 이득을 자동제어 하기 위하여, 정상 동작시 이미 동기신호 검출에 이용된 상관기의 출력신호를 이용하며, 채널의 초기화 또는 AFC에 의하여 이득을 최대로 제어하는 것을 특징으로 한다.

본 발명의 또 다른 예에 따르면, 수신기의 튜너에서 원하는 채널에 동조되고, IF단에서 주파수를 변환된 신호를 본래의 기저대역 신호로 복원하는 복조단; 아날로그 기저대역 신호를 디지탈 신호로 표본화 하는 A/D변환기; 필터의 출력신호와 참조신호의 상관값을 1단계 누적기에 보내는 상관기; 덧셈기를 포함하며 동기신호 주기보다 짧은 기억소자를 이용하여 상관기의 출력값을 누적하고 문턱값 1 과 비교하는 1단계 누적기; 누적치가 문턱값 1 보다 크면 카운터를 동작(enable)시키고 1단계 누적기의 동작을 중지시키는 비교기; 동작시점(enable)을 기점으로 동기 신호 구간내에서 동기 신호로 기대되는 파형(23)을 발생시키는 카운터; 및 이 파형(23) 의하여 동기 신호로 기대되는 위치의 상관값만을 누적하도록 제어되는 2단계 누적기를 포함하는 것을 특징으로 한다.

이하 첨부한 도면을 참조로 본 발명을 설명하면 다음과 같다.

제3도는 본 발명에 따른 세그먼트 및 타이밍 복원의 블록도이다. 송신기에서는 동일 패턴의 세그먼트 동기 신호를 삽입하는 전송 프레임(10)의 데이타를 변조하여 전송한다. 수신기(100)의 튜너에서 원하는 채널에 동조시키고, IF단에서 주파수를 변환하고 복조단(104)에서 본래의 기저대역 신호로 복원한다. 아날로그 기저대역 신호는 디지탈 신호로 표본화된다.

수신기의 기저대역 신호가 송신기와 동기되어 표본화 되어야 한다.

상관기(106)는 필터의 출력신호와 참조신호의 상관값을 1단계 누적기(131)에 보낸다.

덧셈기(108)을 포함하는 1단계 누적기(131)는 동기신호 주기보다 짧은 기억소자(109)를 이용하여 상관기의 출력값을 누적하고 문턱값 1 과 비교한다.

누적치가 문턱값 1 보다 크면 비교기(110)의 출력신호(21)는 카운터를 동작(enable)시키고 1단계 누적기의 동작을 중지시킨다.

이때 카운터(111)는 동작시점(enable)을 기점으로 동기 신호 구간내에서 동기 신호로 기대되는 파형(23)을 발생시킨다.

이 파형 roc는 동기 신호 구간내에서 동기 신호로 기대되는 것이 2N개 있음을 보여준다.

이 파형 rco 신호는 2단계 누적기(132)가 동기 신호로 기대되는 위치의 상관값만을 누적하도록 제어한다.

누적기(2)의 기대되는 동기 위치중에서 최초로 문턱값 2 보다 큰 값을 갖는 것을 세그먼트 동기신호로 판정한다.

1단계 누적기에서와 마찬가지 방법으로 2단계 누적기에서도 세그먼트 동기신호를 찾으면 이 신호를 기준으로 카운터(117)를 동기신호 주기로 동작(load)시킨다.

즉 첫번재 동기신호만 찾고 이후 동기신호는 카운터로 만들어 준다. 카운터가 정상동작하면 누적기(2)의 동작은 휴면상태(Disable)로 된다.

즉 첫째 누적기에서는 1/2M에 해당하는 메모리를 이용하여 M의 관찰구간에서 동기신호 가능성이 있는 2N개의 누적치를 찾고, 둘째 누적기에서는 첫째 누적기에서 찾은 2N개의 누적값중에서 최대치를 동기 신호로 판정하는 알고리즘이다.

여기서 M은 동기 신호 주기의 총 샘플 수를 말한다.

또한 본 발명에서는 세그먼트 동기 신호를 이용하여 타이밍을 복원하는 알고리즘을 채택하였다.

여러 세그먼트에 걸쳐 누적되는 상관값의 분포를 이용하면 심볼 클럭을 복원할 수 있다.

즉 동기가 획득된 동기 신호를 중심으로 앞뒤 1 심볼위치에 해당하는 누적기의 상관값의 절대치의 크기는 다음과 같다.

수신 심볼 위상이 표본기의 위상과 같을 때 앞뒤의 상관기의 값은 같고, 표본 클록 위상이 수신기 위상보다 빠를 때에는 뒤상관기의 누적값이 더 크다.

표본 클록 위상이 수신기 위상보다 느릴 때는 앞상관기의 누적값이 더 크다.

상기 원리를 적용하기 위하여 카운터(117)로 앞상관기(118) 및 뒤상관기(119)에 상관기(107)의 출력신호를 입력한다.

덧셈기(112)에서 이들의 입력으로 부터 위상차를 추적하고, 이값은 필터를 통과하여 VCO(124)에 전달된다. A/D(105), 덧셈기(122), 저역 통과 필터(LPF, 123) 및 VCO(124)가 PLL회로를 구성한다.

그러므로 덧셈기(122)의 추정된 에러에 따라 VCO를 제어함으로써 표본기 위상은 심볼 위상을 따라간다. 따라서 세그먼트 동기화되어 복원된 VCO(124) 출력은 심볼 클럭으로 간주될 수 있다.

상기 심볼 클럭을 기준으로 시스템에 필요한 클럭 신호를 만든다(125). 또한 상관기의 출력신호는 AGC(Automatic Gain Control, 자동 이득 제어)에도 이용된다.

비교기(127)에서는 채널변경, 전원인가......등으로 AFC신호가 1 또는 입력 데이타값이 문턱값 3 보다 클때는 초기화 상태로써 AGC신호의 이득을 최대로 제어한다.

정상상태(동기신호 획득후)에서는 AGC누적기(126)는 상관기의 출력신호를 누적하여 적절하게 튜너 및 IF이득을 제어한다.

또한 본 발명은 세그먼트 동기 신호를 찾기 위하여 관찰 구간에 해당하는 메모리를 이용할 수 있다.

본 발명은 많은 기억 소자를 필요로 하는 종래기술이 가지는 문제점을 극복하여 기억 소자의 크기를 줄이고, 동기신호 복원에 이용된 일부회로를 클럭복원, AGC제어에 이용하여 하드웨어 구현을 용이하게 하여 제조비용을 절감시키는 효과를 가진다.

Claims (8)

1. 동기 신호 검출시 기억소자의 크기를 줄이기 위하여 한 세그먼트의 심볼 수 13보다 매우작은 2 개의 기억소자를 사용하여 관찰구간 안에서 동기 신호의 누적상태를 관찰하여 세그먼트 동기 신호를 찾는 방법에 있어서, 첫번째 기억소자(109)를 포함하는 1단계 누적기에서 상관기의 출력신호를 누적하여 세그먼트 동기 신호로 기대되는 누적값을 찾는 단계; 및 1단계 누적기의 제어에 따라서 2단계 누적기는 동기 신호로 기대되는 위치에 한하여 상관값을 누적하고 이 값들 중에서 최초로 문턱값 2 보다 큰 것을 세그먼트 동기 신호로 최종 판정하는 단계를 포함하는 것을 특징으로 하는 세그먼트 동기신호의 검출 및 타이밍 복원 방법.
2. 제1항에 있어서, 기억소자(109)의 크기 및 기억소자(103)의 크기는 한 세그먼트 심볼 수에 대하여 약수 관계에 있으며, 상기 기억소자 크기의 곱은 한 세그먼트의 총 심볼 수와 같은 것을 특징으로 하는 세그먼트 동기신호의 검출 및 타이밍 복원 방법.
3. 제1항에 있어서, 사용된 상관기(106)는 수신신호에 참조신호를 상관시켜 세그먼트 동기 신호 복원, 타이밍 복원 및 AGC에 공통으로 이용되는 것을 특징으로 하는 세그먼트 동기신호의 검출 및 타이밍 복원 방법.
4. 제1항에 있어서, 기억소자 구간에 기대되는 동기신호를 찾고, 이 신호를 기준으로 관찰 구간 이내에 또 다른 기대되는 동기 신호 위치는 카운터를 이용하여 파형(23)과 같이 구하며, 관찰 구간 동안 기대되는 동기 신호 위치가 한 세그먼트의 심볼 수에 대하여 약수 개 되는 것을 특징으로 하는 세그먼트 동기신호의 검출 및 타이밍 복원 방법.
5. 제1항에 있어서, 세그먼트 동기 신호가 복원되면 이 신호를 이용하여 타이밍 신호를 복원하며, 세그먼트 동기 신호를 타이밍 복원에 이용하기 위하여 세그먼트 동기 신호를 기준으로 1 심볼 전후에 상관값을 서로 비교하여 수신 신호의 심볼 위상과 표본화 클럭의 위상 오차를 추정하고, 이 오차 신호로 VCO의 주파수를 제어하는 것을 특징으로 하는 세그먼트 동기신호의 검출 및 타이밍 복원 방법.
6. 제5항에 있어서, 상기 복원된 최초의 세그먼트 동기 신호를 기준으로 카운터(117)에서 연속되는 세그먼트 동기 신호를 만드는 것을 특징으로 하는 세그먼트 동기신호의 검출 및 타이밍 복원 방법.
7. 제1항에 있어서, 튜너 및 IF의 이득을 자동제어 하기 위하여, 정상 동작시 이미 동기신호 검출에 이용된 상관기의 출력신호를 이용하며, 채널의 초기화 또는 AFC에 의하여 이득을 최대로 제어하는 것을 특징으로 하는 세그먼트 동기신호의 검출 및 타이밍 복원 방법.
8. 수신기(100)의 튜너에서 원하는 채널에 동조되고, IF단의 주파수를 본래의 기저대역 신호로 복원하는 복조단(104); 아날로그 기저대역 신호를 디지탈 신호로 표본화하는 A/D변환기(105); 필터의 출력신호와 참조신호의 상관값을 1단계 누적기(131)에 보내는 상관기(106); 덧셈기(108)을 포함하며 동기신호 주기보다 짧은 기억소자(109)를 이용하여 상관기의 출력값을 누적하고 문턱값 1 과 비교하는 1단계 누적기(131); 누적치가 문턱값 1 보다 크면 카운터를 동작(enable)시키고 1단계 누적기의 동작을 중지시키는 비교기(110); 동작시점(enable)을 기점으로 동기 신호 구간내에서 동기 신호로 기대되는 파형(23)을 발생시키는 카운터(111); 및 이 파형(23) 의하여 동기 신호로 기대되는 위치의 상관값만을 누적하도록 제어되는 2단계 누적기(132)를 포함하는 것을 특징으로 하는 제1항에 따른 방법을 수행하기 위한 세그먼트 동기신호의 검출 및 타이밍 복원 회로.