KR0121155Y1 - 망 동기장치의 신호 불연속 방지회로 - Google Patents

Abstract

본 고안은 DP-PLL로 구성된 망 동기 장치에서 각 유니트간의 절체시 동작중인 유니트의 프레임 펄스와 대기중인 유니트의 프레임 펄스사이의 위상 편차로 인하여 데이터가 손실되거나 중복되는 현상을 방지할 수 있도록 한 망 동기 장치의 신호 불연속 방지 회로에 관한 것이다.

이러한 본 고안은 외부 기준 클럭보다 낮은 주파수의 타이밍에 대해 두 유니트 사이의 위상이 동기될 수 있도록 하는 프레임 펄스 보정 수단과, 두 유니트간의 클럭에 대해 상대적인 위상의 앞섬 또는 뒤짐 상태 뿐만 아니라 얼마만큼의 위상이 앞서거나 뒤졌는지도 알 수 있도록 하는 미세 위상 검출 수단을 구비하게 된다.

Description

망 동기 장치의 신호 불연속 방지 회로

제 1도는 종래의 외부 기준 클럭 동기 회로도.

제 2도는 종래의 미세 위상 조정용 위상차 검출 회로도.

제 3도는 본 고안의 프레임 펄스 보정 회로도.

제 4도는 본 고안의 미세 위상 검출 회로도.

*도면의 주요부분에 대한 부호의 설명

10, 30:로우드 발생기 20:분주기

40:프레임 펄스/멀티 프레임 펄스 발생기 50:지연부

60, FF1-FF5:플립플럽

본 고안은 DP-PLL로 구성된 망 동기 장치에서 각 유니트간의 절체시 동작중인 유니트의 프레임 펄스와 대기중인 유니트의 프레임 펄스사이의 위상 편차로 인하여 데이터가 손실되거나 중복되는 현상을 방지할 수 있도록 한 망 동기 장치의 신호 불연속 방지 회로에 관한 것이다.

종래의 DP-PLL로 구성된 망 동기 장치에서는 각 유니트의 전원 공급시 외부 기준 클럭 신호를 이용하여 클럭 및 프레임 펄스의 발생부에 리세트 신호를 주기 위한 외부 기준 클럭 동기 회로와, 정상 동작시 동작중인 유니트에 대기중인 유니트의 클럭을 동기시키기 위한 미세 위상 조정용 위상차 검출회로와, 미세 위상 보정 알고리즘등이 이용되고 잇다.

종래의 외부 기준 클럭 동기 회로는 제 1도에 도시된 바와 같이, 외부 기준 클럭 신호에 동기되어 소프트웨어적인 리세트 인에이블 신호를 지연시키는 플립플럽(FF1)(FF2)과, 플립플럽(FF1)의 출력신호와 플립플럽(FF2)의 반전 출력 신호를 부정 논리곱하는 낸드 게이트(NAND1)와, 유니트의 시스템 클럭 신호에 동기되어 상기 낸드 게이트(NAND1)의 출력 신호를 지연시키는 플립플럽(FF3)(FF4)과, 플립플럽(FF3)의 출력 신호와 플립플럽(FF4)의 반전 출력 신호를 부정 논리곱하여 리세트 인에이블 신호를 출력하는 낸드 게이트(NAND2)로 구성되어 있었다.

또, 종래의 미세 위상 조정용 위상차 검출회로는 제 2도에 도시된 바와 같이, 동작중인 유니트의 시스템 클럭 신호와 대기중인 유니트의 시스템 클럭 신호사이의 위상 편차를 검출하여 미세 위상 정보를 출력하는 플립플럽(FF5)과, 동작중인 유니트의 시스템 클럭 신호와 대기중인 유니트이 시스템 클럭 신호를 비교하여 미세 위상 정보를 출력하는 익스클루시브 오아 게이트(EX-OR)로 구성되어 있었다.

그리하여 종래에는 상기와 같이 구성된 제 1도의 외부 기준 클럭 동기 회로를 이용하여 DP-PLL로 구성된 망 동기 장치의 이중화된 각 유니트에 리세트 신호를 인가함으로써 두 유니트를 외부 기준 클럭에 동기화시켰다.

그리고 정상 상태에서는 제 2도의 미세 위상 조정용 위상차 검출회로를 이용하여 동작중인 유니트의 클럭과 대기중인 유니트의 클럭사이의 위상 편차를 검출하고, 대기중인 유니트의 미세 위상 보정 알고리즘을 이용하여 두 유니트를 동기화시켰다.

그러나 이러한 방식은 외부 기준 클럭 동기 회로의 경우 외부 기준 클럭보다 낮은 주파수의 타이밍에 대해서는 두 유니트 사이의 위상이 동기될 수 없는 문제점이 있었다.

또, 미세 위상 조정용 위상차 검출회로의 경우에도 두 유니트간의 클럭에 대해 상대적인 위상의 앞선 상태 또는 뒤짐 상태만을 알 수 있으므로 얼마만큼의 위상이 앞서거나 뒤졌는지를 알 수 없게 되는 문제점이 있었다.

본 고안은 상기와 같은 종래의 문제점을 해결하기 위한 것으로, 본 고안의 목적은 외부 기준 클럭 동기 회로의 경우 외부 기준 클럭보다 낮은 주파수의 타이밍에 대해서는 두 유니트 사이의 위상이 동기될 수 있도록 하는 망 동기 장치의 신호 불연속 방지 회로를 제공하는데 있다.

본 고안의 다른 목적은 미세 위상 조정용 위상차 검출회로의 경우 두 유니트간의 클럭에 대해 상대적인 위상의 앞선 상태 또는 뒤짐 상태 뿐만 아니라 얼마만큼의 위상이 앞서거나 뒤졌는지도 알 수 있도록 하는 망 동기 장치의 신호 불연속 방지 회로를 제공하는데 있다.

이하, 첨부된 제 3도 및 제 4도를 참조하여 본 고안의 실시예를 상세히 설명하면 다음과 같다.

제 3도는 DP-PLL로 구성된 망 동기 장치에서의 두 유니트간 프레임 펄스를 동기시키기 위한 프레임 펄스 보정 회로도이다.

이에 도시된 바와 같이, 본 고안의 프레임 펄스 보정 회로는 프로세서에서 주는 로우드 인에이블 신호와 동작중인 유니트에서 오는 멀티 프레임 펄스에 따라 로우드 신호를 발생시키는 제1 로우드 발생기(10)와, 제1 로우드 발생기(10)에서 출력된 로우드 신호에 따라 대기중인 유니트의 시스템 클럭 신호를 분주하는 분주기(20)와, 프로세서에서 주는 로우드 인에이블 신호와 동작중인 유니트에서 오는 멀티 프레임 펄스에 따라 로우드 신호를 발생시키는 제2 로우드 발생기(30)와, 대기중인 유니트의 시스템 클럭 신호와 상기 분주기(20)의 출력 신호를 입력받아 제2 로우드 발생기(30)에서 출력된 로우드 신호에 따라 동작중인 유니트의 멀티 프레임 펄스에 동기된 대기중인 유니트의 멀티 프레임 펄스와 프레임 펄스를 출력하는 프레임 펄스/멀티 프레임 펄스 발생기(40)로 구성되어 있다.

상기와 같이 구성된 프레임 펄스 보정 회로에서 동작중인 유니트에서 오는 멀티 프레임 펄스 신호(SKHz)와 대기중인 유니트의 멀티 프레임 펄스 신호(2KHz)는 망 동기 장치에서 가장 낮은 주파수의 타이밍 신호인 멀티 프레임 펄스이다.

대기중인 유니트의 초기 프로그램 수행중 프로세서가 제1 로우드 발생기(10)로 로우드 인에이블 신호를 주면, 제1 로우드 발생기(10)는 동작중인 유니트에서 오는 멀티 프레임 펄스에 따라 분주기(20)에 강제로 로우드 신호를 가하게 된다.

그러면 분주기(20)는 입력된 대기중인 유니트의 시스템 클럭 신호를 분주하여 동작중인 유니트의 클럭 신호에 대기중인 유니트의 클럭 신호를 동기시키게 된다.

또다시 소프트웨어적으로 프로세서가 제2 로우드 발생기(30)로 로우드 인에이블 신호를 주면, 제2 로우드 발생기(30)는 동작중인 유니트에서 오는 멀티 프레임 펄스에 따라 프레임 펄스/멀티 프레임 펄스 발생기(40)에 강제로 로우드 신호를 가하게 된다.

그러면 대기중인 유니트의 시스템 클럭 신호와 상기 분주기(20)의 출력 신호가 입력되는 프레임 펄스/멀티 프레임 펄스 발생기(40)는 동작중인 유니트의 멀티 프레임 펄스에 대기중인 유니트의 멀티 프레임 펄스를 동기시켜 출력한다.

이와 같은 과정을 통해 두 유니트간의 멀티 프레임 펄스는 분주기(20)에서 출력된 클럭의 1VI만큼 위상 편차가 생기게 되고, 이 위상 편차를 보상하기 위한 회로를 필요로 하게 된다.

제 4도는 정상 상태에서 두 유니트간의 멀티 프레임 펄스의 위상 편차를 검출하기 위한 회로도이다.

이에 도시된 바와 같이, 본 고안의 미세 위상 검출 회로는 대기중인 유니트에서 발생되는 멀티 프레임 펄스를 일정 시간 간격으로 위상 지연시켜 출력하는 지연부(50)와, 대기중인 유니트의 멀티 프레임 펄스와 지연부(50)에서 출력된 일정 간격으로 지연된 신호의 위상차를 동작중인 유니트의 멀티 프레임 펄스에 따라 읽어 위상 지연 정보를 프로세서로 출력하는 플립플럽(60)으로 구성되어 있다.

상기와 같이 구성된 미세 위상 검출 회로에 대기중인 유니트로부터 오는 멀티 프레임 펄스가 입력되면, 이 신호는 지연부(50)에서 각각 일정 시간 간격으로 위상 지연되어 단자(TAP1-TAP5)를 통해 출력된다.

지연부(50)에서 출력된 신호와 대기중인 유니트의 멀티 프레임 펄스는 플립플럽(60)으로 입력되고, 플립플럽(60)은 동작중인 유니트에서 오는 멀티 프레임 펄스를 클럭 신호로하여 일정 간격으로 지연된 위상차를 읽은 후 이 정보를 프로세서로 보낸다.

플립플럽(60)에서 출력되는 위상 지연 정보는 두 유니트간의 위상 편차를 정확하게 보정하기 위한 데이터로서, 프로세서는 이 데이터를 이용하여 미세 위상 보정 프로그램을 수행한다.

미세 위상 보정 프로그램에서는 상기 위상 지연 정보를 이용하여 로킹(locking)하고자 하는 기준값을 소프트웨어적으로 가변시켜 두 유니트간의 위상 편차를 없앤다.

이상에서와 같이 본 고안은 망 동기 장치의 각 유니트간의 절체시 외부 기준 클럭보다 낮은 주파수의 타이밍에 대해서도 두 유니트 사이의 위상이 동기될 수 있고, 두 유니트간의 클럭에 대해서도 얼마만큼의 위상이 앞서거나 뒤졌는지를 알 수 있으므로 프레임 펄스, 멀티 프레임 펄스, 기타 타이밍 신호들의 불연속으로 인해 발생되는 데이터 손실이나 중복을 방지할 수 있는 효과가 있다.

Claims (3)

1. 외부 기준 클럭보다 낮은 주파수의 타이밍에 대해 두 유니트 사이의 위상이 동기될 수 있도록 하는 프레임 펄스보정 수단과, 두 유니트간의 클럭에 대해 상대적인 위상의 앞섬 또는 뒤짐 상태를 검출하는 동시에 얼마만큼의 위상이 앞서거나 뒤졌는지 여부를 검출할 수 있도록 하는 미세 위상 검출 수단을 구비한 것을 특징으로 하는 망 동기장치의 신호 불연속 방지회로.
2. 제 1항에 있어서, 프레임 펄스보정수단은 프로세서에서 주는 로우드 인에이블 신호와 동작중인 유니트에서 오는 멀티 프레임 펄스에 따라 로우드 신호를 발생시키는 제 1로우드 발생기(10)와, 제 1로우드 발생기(10)에서 출력된 로우드 신호에 따라 대기중인 유니트의 시스템 클럭 신호를 분주하는 분주기(20)와, 프로세서에서 주는 로우드 인에이블 신호와 동작중인 유니트에서 오는 멀티 프레임 펄스에 따라 로우드 신호를 발생시키는 제 2로우드 발생기(30)와 대기중인 유니트의 시스템 클럭 신호와 상기 분주기(20)의 출력 신호를 입력 받아 제 2로우드 발생기(30)에서 출력된 로우드 신호에 따라 동작중인 유니트의 멀티 프레임 펄스에 동기된 대기중인 유니트의 멀티 프레임 펄스와 프레임 펄스를 출력하는 프레임 펄스/멀티프레임 펄스발생기(40)로 이루어진 것을 특징으로 하는 망 동기장치의 신호 불연속 방지회로.
3. 미세위상 검출수단은 대기중인 유니트에서 발생되는 멀티 프레임 펄스를 일정시간 간격으로 위상 지연시켜 출력하는 지연부(50)와, 대기중인 유니트의 멀티 프레임 펄스와 지연부(50)에서 출력된 일정간격으로 지연된 신호의 위상차를 동작중인 유니트의 멀티 프레임 펄스에 따라 읽어 위상 지연 정보를 프로세서로 출력하는 플립플럽(60)으로 이루어진 것을 특징으로 하는 망 동기장치의 신호 불연속 방지회로.