JP3144735B2 - 同期信号発生器 - Google Patents
同期信号発生器Info
- Publication number
- JP3144735B2 JP3144735B2 JP17754393A JP17754393A JP3144735B2 JP 3144735 B2 JP3144735 B2 JP 3144735B2 JP 17754393 A JP17754393 A JP 17754393A JP 17754393 A JP17754393 A JP 17754393A JP 3144735 B2 JP3144735 B2 JP 3144735B2
- Authority
- JP
- Japan
- Prior art keywords
- storage
- gray code
- signal
- signal generator
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、シリアルデータ通信装
置の受信回路等に使用され、シリアルデータの変化か
ら、シリアルデータをパラレルデータに変換するための
シリアルデータの変化に同期した同期信号を発生させる
同期信号発生器に関する。
置の受信回路等に使用され、シリアルデータの変化か
ら、シリアルデータをパラレルデータに変換するための
シリアルデータの変化に同期した同期信号を発生させる
同期信号発生器に関する。
【０００２】
【従来の技術】図６は、ＰＬＬ回路によりシリアル信号
から同期信号を発生する同期信号発生器の従来例を示す
ブロック図である。同図で３０は位相検出器、３１はロ
ーパスフィルター（ＬＰＦ）、３２は電圧制御発振器
（ＶＣＯ）で、シリアル信号ＩＮと電圧制御発振器３２
からの同期信号ＰＬＬＯを位相検出器３０にて位相比較
し、シリアル信号ＩＮと同期信号ＰＬＬＯとの位相差に
比例したパルス電圧信号ＰＰをローパスフィルター３１
へ出力する。ローパスフィルター３１では、位相検出器
３１からのパルス電圧信号ＰＰを平滑化し、直流信号Ｄ
Ｃに変換して電圧制御発振器３２へ出力する。電圧制御
発振器３２は、直流信号ＤＣの電圧に比例した周波数の
同期信号ＰＬＬＯを出力する。以上のようなＰＬＬ回路
によって、シリアル信号ＩＮの変化に同期信号ＰＬＬＯ
を同期させることができる。
から同期信号を発生する同期信号発生器の従来例を示す
ブロック図である。同図で３０は位相検出器、３１はロ
ーパスフィルター（ＬＰＦ）、３２は電圧制御発振器
（ＶＣＯ）で、シリアル信号ＩＮと電圧制御発振器３２
からの同期信号ＰＬＬＯを位相検出器３０にて位相比較
し、シリアル信号ＩＮと同期信号ＰＬＬＯとの位相差に
比例したパルス電圧信号ＰＰをローパスフィルター３１
へ出力する。ローパスフィルター３１では、位相検出器
３１からのパルス電圧信号ＰＰを平滑化し、直流信号Ｄ
Ｃに変換して電圧制御発振器３２へ出力する。電圧制御
発振器３２は、直流信号ＤＣの電圧に比例した周波数の
同期信号ＰＬＬＯを出力する。以上のようなＰＬＬ回路
によって、シリアル信号ＩＮの変化に同期信号ＰＬＬＯ
を同期させることができる。
【０００３】
【発明が解決しようとする課題】前述したＰＬＬ回路を
用いた従来の同期信号発生器では、ローパスフィルター
によってノイズ等による誤動作の影響が少ない半面、こ
のローパスフィルターによって同期信号がシリアル信号
と同期するための応答時間がかかり過ぎ、シリアルのデ
ータ信号を送る前に同期を確定するための信号を長い時
間入れる必要がある。したがって、通信データの転送効
率が低下するという問題があった。また、この問題を解
決するために、ＰＬＬ回路をデジタル回路で実現し、ロ
ーパスフィルターを除去した回路もあるが、従来のデジ
タル回路による同期信号発生器は、同期信号がシリアル
信号に同期する応答が早い半面、シリアル信号にノイズ
が混入すると誤動作し易いという問題があった。その
他、デジタル回路による同期信号発生器は、その動作に
高い周波数のクロック信号が必要なため、高い周波数の
同期信号を得ることが困難であった。本発明は上述した
事情から成されたものであり、本発明の目的は、応答性
が良く、シリアル信号にノイズが混入しても誤動作しづ
らい同期信号発生器を提供することにある。
用いた従来の同期信号発生器では、ローパスフィルター
によってノイズ等による誤動作の影響が少ない半面、こ
のローパスフィルターによって同期信号がシリアル信号
と同期するための応答時間がかかり過ぎ、シリアルのデ
ータ信号を送る前に同期を確定するための信号を長い時
間入れる必要がある。したがって、通信データの転送効
率が低下するという問題があった。また、この問題を解
決するために、ＰＬＬ回路をデジタル回路で実現し、ロ
ーパスフィルターを除去した回路もあるが、従来のデジ
タル回路による同期信号発生器は、同期信号がシリアル
信号に同期する応答が早い半面、シリアル信号にノイズ
が混入すると誤動作し易いという問題があった。その
他、デジタル回路による同期信号発生器は、その動作に
高い周波数のクロック信号が必要なため、高い周波数の
同期信号を得ることが困難であった。本発明は上述した
事情から成されたものであり、本発明の目的は、応答性
が良く、シリアル信号にノイズが混入しても誤動作しづ
らい同期信号発生器を提供することにある。
【０００４】
【課題を解決するための手段】本発明は入力信号の変化
に同期し、一定間隔のパルス信号を発生する同期信号発
生器に関するものであり、本発明の上記目的は、前記入
力信号が変化する最小間隔のほぼＮ倍（Ｎ≧２の整数）
に等しい周波数のカウントパルスを出力する発振器と、
この発振器からのカウントパルスにより、カウントパル
スのＮ倍の周期で繰り返すグレーコードを出力するグレ
ーコードカウンタと、前記入力信号の立ち上がりまたは
立ち下がり時に、記憶指令を出力する記憶指令手段と、
前記記憶指令により前記グレーコードを記憶する記憶手
段と、前記グレーコードカウンタからのグレーコードと
前記記憶手段に記憶された記憶値とを比較し、両者が一
致したときに同期信号を出力する比較手段とを具備する
ことによって達成される。また、前記記憶手段を、前記
記憶指令の一回以上前までの前記グレーコードを記憶す
る複数の第１の記憶器と、これら複数の第１の記憶器の
うち少なくとも２個以上の記憶値が一致したときの値を
記憶し、前記比較手段へ出力する第２の記憶器とから構
成することによって達成される。
に同期し、一定間隔のパルス信号を発生する同期信号発
生器に関するものであり、本発明の上記目的は、前記入
力信号が変化する最小間隔のほぼＮ倍（Ｎ≧２の整数）
に等しい周波数のカウントパルスを出力する発振器と、
この発振器からのカウントパルスにより、カウントパル
スのＮ倍の周期で繰り返すグレーコードを出力するグレ
ーコードカウンタと、前記入力信号の立ち上がりまたは
立ち下がり時に、記憶指令を出力する記憶指令手段と、
前記記憶指令により前記グレーコードを記憶する記憶手
段と、前記グレーコードカウンタからのグレーコードと
前記記憶手段に記憶された記憶値とを比較し、両者が一
致したときに同期信号を出力する比較手段とを具備する
ことによって達成される。また、前記記憶手段を、前記
記憶指令の一回以上前までの前記グレーコードを記憶す
る複数の第１の記憶器と、これら複数の第１の記憶器の
うち少なくとも２個以上の記憶値が一致したときの値を
記憶し、前記比較手段へ出力する第２の記憶器とから構
成することによって達成される。
【０００５】
【作用】本発明にあっては、入力信号の変化によって、
グレーコードカウンタのカウント値を記憶し、この値を
次回からの同期信号発生タイミングとするため、応答性
が良い。また、入力信号にノイズが混入して間違ったカ
ウント値を記憶しても、その記憶値が前回までの記憶値
と一致しない限り間違ったカウント値を出力しないた
め、ノイズによって誤動作しづらい。
グレーコードカウンタのカウント値を記憶し、この値を
次回からの同期信号発生タイミングとするため、応答性
が良い。また、入力信号にノイズが混入して間違ったカ
ウント値を記憶しても、その記憶値が前回までの記憶値
と一致しない限り間違ったカウント値を出力しないた
め、ノイズによって誤動作しづらい。
【０００６】
【実施例】以下、図面に基づいて本発明の実施例を説明
する。図１は、本発明の同期信号発生器の一例を示すブ
ロック図である。図２，図３，図４は、それぞれ図１の
グレーコードカウンタ２，記憶手段３，記憶指令手段４
の内部回路例を示している。また、図５はこれらの動作
を説明するタイミングチャートである。発振器１は、入
力信号ＩＮの変化する最小間隔のほぼ４倍の周波数のカ
ウントクロック信号ＣＬＫをグレーコードカウンタ２へ
出力する。グレーコードカウンタ２では、ＮＯＴ回路
６，１０とＴタイプフィリップフロップ回路７，８とＤ
タイプフィリップフロップ回路９によって、図５のよう
にカウントクロック信号ＣＬＫの２倍の周波数でカウン
トアップする３ビットグレーコード信号Ｃ０，Ｃ１，Ｃ
２を記憶手段３および比較手段５へ出力する。記憶指令
手段４は、Ｄタイプフィリップフロップ回路２１，２
２，２３，２４，２５，２６とＮＯＴ回路２０と排他論
理和回路２８とＯＲ回路２７によって、入力信号ＩＮの
立ち上がりまたは立ち下がりの変化を検出し、カウント
クロック信号ＣＬＫの変化に同期して、記憶指令信号Ｅ
Ｇを記憶手段３へ出力する。
する。図１は、本発明の同期信号発生器の一例を示すブ
ロック図である。図２，図３，図４は、それぞれ図１の
グレーコードカウンタ２，記憶手段３，記憶指令手段４
の内部回路例を示している。また、図５はこれらの動作
を説明するタイミングチャートである。発振器１は、入
力信号ＩＮの変化する最小間隔のほぼ４倍の周波数のカ
ウントクロック信号ＣＬＫをグレーコードカウンタ２へ
出力する。グレーコードカウンタ２では、ＮＯＴ回路
６，１０とＴタイプフィリップフロップ回路７，８とＤ
タイプフィリップフロップ回路９によって、図５のよう
にカウントクロック信号ＣＬＫの２倍の周波数でカウン
トアップする３ビットグレーコード信号Ｃ０，Ｃ１，Ｃ
２を記憶手段３および比較手段５へ出力する。記憶指令
手段４は、Ｄタイプフィリップフロップ回路２１，２
２，２３，２４，２５，２６とＮＯＴ回路２０と排他論
理和回路２８とＯＲ回路２７によって、入力信号ＩＮの
立ち上がりまたは立ち下がりの変化を検出し、カウント
クロック信号ＣＬＫの変化に同期して、記憶指令信号Ｅ
Ｇを記憶手段３へ出力する。
【０００７】記憶手段３では、記憶器であるラッチ回路
１１，１２，１３によって、それぞれ記憶指令手段４か
らの記憶指令信号ＥＧの立ち上がりエッジ時と，一つ前
のＥＧの立ち上がりエッジ時と、２つ前のＥＧの立ち上
がりエッジ時のグレーコードカウンタ２からのグレーコ
ード信号Ｃ０，Ｃ１，Ｃ２を記憶する。一致回路１５，
１６とＯＲ回路１７，ＡＮＤ回路１８，ＮＯＴ回路１９
は、ラッチ回路１１の値Ｊ０，Ｊ１，Ｊ２とラッチ回路
１３の値Ｌ０，Ｌ１，Ｌ２が一致するか、またはラッチ
回路１１の値Ｊ０，Ｊ１，Ｊ２とラッチ回路１２の値Ｋ
０，Ｋ１，Ｋ２が一致した時に、記憶指令信号ＥＧの立
ち下がりで信号ＳＥＴを立ち上げる。ラッチ回路１４は
信号ＳＥＴの立ち上がりで、ラッチ回路１１の記憶値を
記憶し比較手段５へその値Ｍ０，Ｍ１，Ｍ２を出力す
る。
１１，１２，１３によって、それぞれ記憶指令手段４か
らの記憶指令信号ＥＧの立ち上がりエッジ時と，一つ前
のＥＧの立ち上がりエッジ時と、２つ前のＥＧの立ち上
がりエッジ時のグレーコードカウンタ２からのグレーコ
ード信号Ｃ０，Ｃ１，Ｃ２を記憶する。一致回路１５，
１６とＯＲ回路１７，ＡＮＤ回路１８，ＮＯＴ回路１９
は、ラッチ回路１１の値Ｊ０，Ｊ１，Ｊ２とラッチ回路
１３の値Ｌ０，Ｌ１，Ｌ２が一致するか、またはラッチ
回路１１の値Ｊ０，Ｊ１，Ｊ２とラッチ回路１２の値Ｋ
０，Ｋ１，Ｋ２が一致した時に、記憶指令信号ＥＧの立
ち下がりで信号ＳＥＴを立ち上げる。ラッチ回路１４は
信号ＳＥＴの立ち上がりで、ラッチ回路１１の記憶値を
記憶し比較手段５へその値Ｍ０，Ｍ１，Ｍ２を出力す
る。
【０００８】比較手段５は一致回路であり、グレーコー
ドカウンタ２からのグレーコード信号Ｃ０，Ｃ１，Ｃ２
の値と記憶手段３からの記憶値Ｍ０，Ｍ１，Ｍ２が一致
したときに同期信号ＳＹＮＣを出力する。図５に示され
るように、同期信号ＳＹＮＣは、従来のＰＬＬによる同
期信号発生器の同期信号ＰＬＬＯがゆっくりと同期して
いくのに対し、入力信号ＩＮが最初に変化するｔ１から
３回目の変化直後のｔ２までの短い時間で、入力信号Ｉ
Ｎの変化に高速に同期することが理解できる。また、ｔ
２からｔ３の間で入力信号ＩＮにノイズが混入しても、
記憶手段の内部では間違った値を記憶し比較手段へ出力
しないため、ノイズに強いことが理解できる。
ドカウンタ２からのグレーコード信号Ｃ０，Ｃ１，Ｃ２
の値と記憶手段３からの記憶値Ｍ０，Ｍ１，Ｍ２が一致
したときに同期信号ＳＹＮＣを出力する。図５に示され
るように、同期信号ＳＹＮＣは、従来のＰＬＬによる同
期信号発生器の同期信号ＰＬＬＯがゆっくりと同期して
いくのに対し、入力信号ＩＮが最初に変化するｔ１から
３回目の変化直後のｔ２までの短い時間で、入力信号Ｉ
Ｎの変化に高速に同期することが理解できる。また、ｔ
２からｔ３の間で入力信号ＩＮにノイズが混入しても、
記憶手段の内部では間違った値を記憶し比較手段へ出力
しないため、ノイズに強いことが理解できる。
【０００９】
【発明の効果】以上述べたように、本発明の同期信号発
生器によれば、応答性がよく、ノイズに強い同期信号の
発生が可能となるため、通信データの転送効率を大幅に
向上させることができると共に、正常動作を長時間維持
することが可能となる。また、グレーコードカウンタを
利用しているため、カウンタのカウント周波数をカウン
トクロックの２倍の周波数でカウントでき、かつこのカ
ウント値をカウントクロックと非同期で記憶しても、グ
レーコードのため間違ったデータを記憶する心配がない
ため、高速動作が容易となる。
生器によれば、応答性がよく、ノイズに強い同期信号の
発生が可能となるため、通信データの転送効率を大幅に
向上させることができると共に、正常動作を長時間維持
することが可能となる。また、グレーコードカウンタを
利用しているため、カウンタのカウント周波数をカウン
トクロックの２倍の周波数でカウントでき、かつこのカ
ウント値をカウントクロックと非同期で記憶しても、グ
レーコードのため間違ったデータを記憶する心配がない
ため、高速動作が容易となる。
【図１】本発明の同期信号発生器の一例を示すブロック
図である。
図である。
【図２】図１のグレーコードカウンタの回路例を示す図
である。
である。
【図３】図１の記憶手段の回路例を示す図である。
【図４】図１の記憶指令手段の回路例を示す図である。
【図５】図１，２，３，４，５の動作を説明するタイミ
ングチャートである。
ングチャートである。
【図６】ＰＬＬ回路による従来の同期信号発生器の一例
を示すブロック図である。
を示すブロック図である。
１ 発振器 ５，１５，１６ 一致回路 ６，１０，１９，２０ ＮＯＴ回路 ７，８ Ｔタイプフィリップフロップ回路 ９、２１、２２、２３、２４，２５，２６ Ｄタイプフ
ィリップフロップ回路 １１，１２，１３，１４ ラッチ回路 １７ ＯＲ回路 １８ ＡＮＤ回路 ２８ 排他論理和回路 ３０ 位相検出器 ３１ ローパスフィルター（ＬＰＦ） ３２ 電圧制御発振器（ＶＣＯ）
ィリップフロップ回路 １１，１２，１３，１４ ラッチ回路 １７ ＯＲ回路 １８ ＡＮＤ回路 ２８ 排他論理和回路 ３０ 位相検出器 ３１ ローパスフィルター（ＬＰＦ） ３２ 電圧制御発振器（ＶＣＯ）
Claims (2)
- 【請求項１】 入力信号の変化に同期し、一定間隔のパ
ルス信号を発生する同期信号発生器において、前記入力
信号が変化する最小間隔のほぼＮ倍（Ｎ≧２の整数）に
等しい周波数のカウントパルスを出力する発振器と、前
記カウントパルスにより前記カウントパルスのＮ倍の周
期で繰り返すグレーコードを出力するグレーコードカウ
ンタと、前記入力信号の立ち上がりまたは立ち下がり時
に、記憶指令を出力する記憶指令手段と、前記記憶指令
により前記グレーコードを記憶する記憶手段と、前記グ
レーコードカウンタからのグレーコードと前記記憶手段
に記憶された記憶値とを比較し、両者が一致したときに
同期パルス信号を出力する比較手段とを具備したことを
特徴とする同期信号発生器。 - 【請求項２】 前記記憶手段が、前記記憶指令の一回以
上前までの前記グレーコードを記憶する複数の第１の記
憶器と、前記複数の第１の記憶器のうち少なくとも２個
以上の記憶値が一致したときの値を記憶し前記比較手段
へ出力する第２の記憶器とからなる請求項１に記載の同
期信号発生器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17754393A JP3144735B2 (ja) | 1993-06-25 | 1993-06-25 | 同期信号発生器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17754393A JP3144735B2 (ja) | 1993-06-25 | 1993-06-25 | 同期信号発生器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0786924A JPH0786924A (ja) | 1995-03-31 |
| JP3144735B2 true JP3144735B2 (ja) | 2001-03-12 |
Family
ID=16032792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17754393A Expired - Fee Related JP3144735B2 (ja) | 1993-06-25 | 1993-06-25 | 同期信号発生器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3144735B2 (ja) |
-
1993
- 1993-06-25 JP JP17754393A patent/JP3144735B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0786924A (ja) | 1995-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5864250A (en) | Non-servo clock and data recovery circuit and method | |
| JPS6338584Y2 (ja) | ||
| EP0810736A1 (en) | PLL frequency synthesizer | |
| US4831338A (en) | Synchronizing clock signal generator | |
| EP0214676B1 (en) | Clock signal regenerator arrangement | |
| EP0897229A2 (en) | Clock recovery circuit | |
| JP3144735B2 (ja) | 同期信号発生器 | |
| GB2227136A (en) | Frequency tracking system | |
| JPS5923496B2 (ja) | タイミング抽出方式 | |
| JPH09502594A (ja) | デジタル位相ロック・ループ | |
| US4354164A (en) | Digital phase lock loop for TIM frequency | |
| JP2808967B2 (ja) | クロックホールドオーバ回路 | |
| JP2800305B2 (ja) | クロック発生回路 | |
| JP2748746B2 (ja) | 位相同期発振器 | |
| JP2580564B2 (ja) | 受信デイスタツフ回路 | |
| JP2630057B2 (ja) | ディジタル同期網のデスタッフ回路 | |
| JP3240229B2 (ja) | 位相比較器 | |
| KR0162461B1 (ko) | 저주파수에 적합한 전폭 디지탈 피엘엘 | |
| KR0172459B1 (ko) | 클럭재생방법 및 장치 | |
| JPH07273648A (ja) | Ｐｌｌ回路 | |
| JPH02162833A (ja) | 位相同期回路の同期はずれ検出回路 | |
| SU1109806A1 (ru) | Устройство дл синхронизации воспроизведени оптоэлектронного запоминающего устройства | |
| JPH08321772A (ja) | Ｐｌｌ回路 | |
| JPH11308098A (ja) | 同期検出装置 | |
| JPH0832567A (ja) | 複数の信号系のｐｌｌ使用による同期切替え方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110105 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |