KR0119966B1 - 반도체 소자의 금속층간 절연막 형성방법 - Google Patents
반도체 소자의 금속층간 절연막 형성방법Info
- Publication number
- KR0119966B1 KR0119966B1 KR1019940011483A KR19940011483A KR0119966B1 KR 0119966 B1 KR0119966 B1 KR 0119966B1 KR 1019940011483 A KR1019940011483 A KR 1019940011483A KR 19940011483 A KR19940011483 A KR 19940011483A KR 0119966 B1 KR0119966 B1 KR 0119966B1
- Authority
- KR
- South Korea
- Prior art keywords
- imo
- film
- semiconductor device
- interlayer insulating
- metal layer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자의 금속층간 절연막 형성방법에 관한 것으로, 플라즈마 질화막 형성시 하부층으로 침투되는 H+이온에 대한 장벽역할이 증대될 수 있는 금속층간 절연막을 형성시키기 위하여 금속층간 산화막 형성후 수소이온(Hydrogen ion)을 주입시켜 SOG막 큐어링(curing)시 수분의 방출을 촉진시키고 금속층간 산화막내에 실리콘 댕글링 본드(Si dangling bond)를 다량으로 존재하게 하여 H+이온의 침투에 대한 장벽역할이 증대될 뿐만 아니라 상부금속층 및 보호막의 질을 향상시킬 수 있는 반도체 소자의 금속층간 절연막 형성방법에 관한 것이다.
Description
제1a 및 제1b도는 종래 반도체 소자의 금속층간 절연막 형성방법을 설명하기 위한 소자의 단면도.
제2a 및 제2b도는 본 발명에 따른 반도체 소자의 금속층간 절연막 형성방법을 설명하기 위한 소자의 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘 2 : 불순물 영역
3 : 절연막 4 : 제1금속층
5 : 제1 IMO 6 : SOG 막
7 : 제2 IMO 8 : 제2금속층
9 : 제1보호막 10 : 제2보호막
본 발명은 반도체 소자의 금속층간 절연막 형성방법에 관한 것으로, 특히 보호막(passivation)으로 사용되는 플라즈마 질화막(plasmanitride)형성시 하부층으로 침투되는 H+이온(ion)에 대한 장벽(Barrier) 역할이 증대될 수 있는 금속층간 절연막을 형성시키기 위해 금속층간 산화막 형성후 수소이온(Hydrogen ion)을 주입시켜 SOG막 큐어링(curing)시 수분의 방출을 촉진시키고 금속층간 산화막내에 실리콘 댕글링 본드(Si dangling bond)를 다량으로 존재하게 하여 H+이온의 침투에 대한 장벽역할을 증대시킬 수 있을 뿐만 아니라 상부금속층 및 보호막의 질을 향상시킬 수 있는 반도체 소자의 금속층간 절연막 형성방법에 관한 것이다.
일반적으로 금속배선이 다층화 됨에 따라 금속배선간의 절연 및 표면 평탄화를 위해 절연막 형성공정을 실시하게 된다. 이 절연막은 제1 IMO(Inter Metal Oxide), SOG(Spin-On-Glass) 및 제2 IMO의 3중층으로 이루어지는데, 통상적으로 제1 IMO로는 TEOS 산화물을, 그리고 제2 IMO로는 SiH4산화물을 주로 사용한다. 그러면 종래 반도체 소자의 금속층간 절연막 형성방법을 제1a 및 제1b도를 통해 설명하면 다음과 같다.
제1a 및 제1b도는 종래 반도체 소자의 금속층간 절연막 형성방법을 설명하기 위한 소자의 단면도로서, 제1a도는 절연막(3)이 형성된 실리콘 기판(1)의 불순물 영역(2)과 접속되도록 제1금속층(4)을 형성하고, 그 상부에 TEOS 산화물을 증착하여 제1 IMO(5)을 형성한 다음 SOG막(6)을 형성하고, SiH4산화물을 이용하여 제2 IMO(7)을 형성시켜 상기 제1금속층(4) 상부에 금속층간 절연막이 형성된 상태에서, 상기 제1금속층(4)과 접속되도록 마스크를 이용하여 사진 및 식각공정에 의해 상기 금속층간 절연막을 식각하여 비아 홀(Via hole)을 형성시킨 상태의 단면도이다.
제1b도는 제1a도의 상태에서 제2금속층(8)을 형성하고, 플라즈마 산화막(plasma oxide) 증착하여 제1보호막(Passivation)(9)을 형성시킨 후 N2열처리(Annealing) 공정을 진행하고, 플라즈마 질화막(plasmanitride)을 증착하여 제2보호막(10)을 형성시킨 상태의 단면도인데, 이때 상기 제2보호막(10)형성시 H+이온(ion)이 하부층으로 침투되기 때문에 상기 제1보호막(9)은 일반적으로 실리콘-리치 산화막(Si-rich oxide)을 사용한다. 그러나 SOG를 사용하는 공정에서는 SOG막의 큐어링이 완벽할 수 없기 때문에 이후 여러번의 열처리 단계에서 상기 SOG막은 수분(Moisture)을 외부 확산(Out diffusion)시켜 상기 제2금속층(8) 및 제1보호막(9)의 질(Quality)을 저하시킨다.
즉, 하기의 (식1) 및 (식2)와 같은 반응이 연쇄적으로 이루어지면서 H20 성분이 외부 확산되는데, 이 성분은 하기의 (식3)에서와 같이 상기 제1보호막(9)의 산화막과 반응한다.
또한 상기 (식3)과 같은 반응에 의해 상기 제2 IMO(7)내의 실리콘 댕글링 본드(Si Dangling Bond)가 소실되어 침투되는 H+이온에 대하여 장벽 역할을 효과적으로 할 수 없기 때문에 소자의 신뢰도를 저하시키는 원인이 된다.
따라서 본 발명은 금속층간 산화막 형성후 수소이온(Hydrogen ion)을 주입시켜 SOG막 큐어링(curing)시 수분의 방출을 촉진시키고 금속층간 산화막내에 실리콘 댕글링 본드(Si dangling bond)를 다량으로 존재하게 하여 상기한 단점을 해소할 수 있는 반도체 소자의 금속층간 절연막 형성방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은 하부 금속층상에서 제1 IMO(5), SOG막(6) 및 제2 IMO(7)을 순차적으로 형성한 후, 상기 제2 IMO(7)에 수소이온을 주입시키는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
제2a 및 제2b도는 본 발명에 따른 반도체 소자의 금속층간 절연막 형성방법을 설명하기 위한 소자의 단면도로서, 제2a도는 절연막(3)이 형성된 실리콘 기판(1)의 불순물영역(2)과 접속되도록 제1금속층(4)을 형성하고 그 상부에 TEOS 산화물을 증착하여 제1 IMO(5)을 형성한 다음 SOG막(6)을 형성하고 SiH4산화물을 이용하여 제2 IMO(7)을 형성시켜 금속층간 절연막(5,6 및 7)이 형성된 상태에서 수소 이온을 주입시키는 상태의 단면도이다.
제2b도는 마스크를 이용하여 사진 및 식각공정에 의해 상기 제1금속층(4)과 접속되도록 상기 금속층간 절연막(5,6 및 7)을 식각하여 비아홀을 형성시킨 후 그 상부에 제2금속층(8)을 형성하고, 플라즈마 산화막을 증착하여 제1보호막(9)을 형성시킨 후 N2열처리공정을 진행하고 플라즈마 질화막을 증착하여 제2보호막(10)을 형성시킨 상태의 단면도이다.
상기한 공정단계에서 SOG막(6)을 도포한 후 1차 큐어링(curing)하여 SOG막(6)내에 포함되어 있는 수분을 어느 정도 방출시키고, 상기 비아 홀 형성후에 다시 2차 큐어링공정을 실시하여 SOG막(6)내의 수분을 방출시킨다.
상기 2차 큐어링공정시 SOG막(6)으로부터의 수분이 상부층을 이루는 제2 IMO(7)를 통하여 외부로 확산이 이루어져야 하는데, 상기 제2 IMO(7) 형성시 수소이온의 주입에 의하여 Si-H 본드 및 수소이온이 많아 SOG막(6)으로부터의 수분 방출을 용이하게 하여 1차 및 2차 큐어링공정으로 SOG막(6)내에 포함되어 있는 수분을 대부분 외부 확산시킬 수 있다.
따라서 후속공정으로 형성되는 제2금속층(8) 및 제1보호막(9) 형성시 SOG막(6)으로부터의 수분침투에 의한 막질의 저하를 방지할 수 있다. 또한 후속공정으로 제2보호막(10)을 형성할 때 침투되는 H+이온은 상기 막질의 저하가 없는 제1보호막(9)과 상기 실리콘 댕글링 본드가 많은 제2 IMO(7)이 우수한 장벽층 역할을 하기 때문에 소자 내부로 H+이온의 침투를 방지한다.
이해를 돕기 위하여, 전술한 (식1)과 (식2)에 덧붙여 하기 (식4)와 (식5)의 반응이 일어난다.
상기 (식4)와 (식5)의 반응이 일어나게 함으로써 2차 SOG 큐어링시 수분은 거의 완벽하게 외부 확산시킬 수 있어 제1보호막의 막질을 보호할 수 있다.
상술한 바와 같이 수분 및 H+이온에 대한 장벽효과를 증대시켜 이들로 인하여 유발되는 소자의 결함을 방지함으로써 소자의 신뢰도를 증가시킬 수 있는 탁월한 효과가 있다.
Claims (2)
- 반도체 소자의 금속층간 절연막 형성방법에 있어서, 하부 금속층상에 제1 IMO(5), SOG막(6) 및 제2 IMO(7)을 순차적으로 형성한 후 상기 제2 IMO(7)에 수소이온을 주입시키는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 금속층간 절연막 형성방법.
- 제1항에 있어서, 상기 제1 IMO(5)는 TEOS 산화물이고, 제2 IMO(7)는 SiH4산화물인 것을 특징으로 하는 반도체 소자의 금속층간 절연막 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940011483A KR0119966B1 (ko) | 1994-05-26 | 1994-05-26 | 반도체 소자의 금속층간 절연막 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940011483A KR0119966B1 (ko) | 1994-05-26 | 1994-05-26 | 반도체 소자의 금속층간 절연막 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950034596A KR950034596A (ko) | 1995-12-28 |
| KR0119966B1 true KR0119966B1 (ko) | 1997-10-17 |
Family
ID=19383800
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940011483A KR0119966B1 (ko) | 1994-05-26 | 1994-05-26 | 반도체 소자의 금속층간 절연막 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0119966B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100599439B1 (ko) * | 2000-06-30 | 2006-07-12 | 주식회사 하이닉스반도체 | 리프레쉬 특성을 향상시킬 수 있는 디램 소자 제조 방법 |
-
1994
- 1994-05-26 KR KR1019940011483A patent/KR0119966B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950034596A (ko) | 1995-12-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6465325B2 (en) | Process for depositing and planarizing BPSG for dense trench MOSFET application | |
| JP3020543B2 (ja) | タングステンコンタクトの製造方法および半導体デバイス | |
| JPS6151435B2 (ko) | ||
| US6432844B1 (en) | Implanted conductor and methods of making | |
| US20090017614A1 (en) | Semiconductor device | |
| KR19980025015A (ko) | 반도체장치 및 반도체장치의 제조방법 | |
| JP2932552B2 (ja) | 半導体装置及びその製造方法 | |
| KR0119966B1 (ko) | 반도체 소자의 금속층간 절연막 형성방법 | |
| JP3252397B2 (ja) | 配線形成方法 | |
| KR100219102B1 (ko) | 신뢰성있는 반도체 소자를 제조하기 위한 방법 | |
| JP2937886B2 (ja) | 半導体素子の層間絶縁膜形成方法 | |
| JP2794594B2 (ja) | 半導体装置の製法 | |
| KR100220936B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR20030000822A (ko) | 반도체소자의 제조방법 | |
| KR100526452B1 (ko) | 반도체 장치의 콘택 전극 형성방법 | |
| JP3113957B2 (ja) | 半導体装置 | |
| KR100358128B1 (ko) | 게이트전극형성방법 | |
| KR100448245B1 (ko) | 반도체 소자의 금속배선간 절연막 형성방법 | |
| JPH0774167A (ja) | 半導体装置の製造方法 | |
| KR20080029151A (ko) | 반도체 장치의 절연막 형성 방법 | |
| KR0172283B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100268795B1 (ko) | 반도체소자의제조방법 | |
| KR100257749B1 (ko) | 반도체 소자의 보호막 형성 방법 | |
| JP3252801B2 (ja) | 半導体装置およびその製造方法 | |
| KR0144256B1 (ko) | 박막트랜지스터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100726 Year of fee payment: 14 |
|
| LAPS | Lapse due to unpaid annual fee |