JP3113957B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3113957B2 JP3113957B2 JP04329913A JP32991392A JP3113957B2 JP 3113957 B2 JP3113957 B2 JP 3113957B2 JP 04329913 A JP04329913 A JP 04329913A JP 32991392 A JP32991392 A JP 32991392A JP 3113957 B2 JP3113957 B2 JP 3113957B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- interlayer insulating
- insulating film
- oxide film
- mos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Formation Of Insulating Films (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ＭＯＳトランジスタを
備えた半導体装置に関し、さらに詳しくは、上部に多層
配線を形成する場合に適用される層間絶縁膜からの水分
によるＭＯＳトランジスタ劣化を低減させるための膜構
造の改良に係るものである。
備えた半導体装置に関し、さらに詳しくは、上部に多層
配線を形成する場合に適用される層間絶縁膜からの水分
によるＭＯＳトランジスタ劣化を低減させるための膜構
造の改良に係るものである。
【０００２】
【従来の技術】半導体集積回路の製造においては、素子
構成の高集積化に伴って多層配線技術が必須のこととな
っており、この多層配線技術の中でも、特に、層間絶縁
膜の平坦化形成技術に関して数多くの手段が開発されて
いる。
構成の高集積化に伴って多層配線技術が必須のこととな
っており、この多層配線技術の中でも、特に、層間絶縁
膜の平坦化形成技術に関して数多くの手段が開発されて
いる。
【０００３】そして、従来から主に利用されているこの
種の層間絶縁膜の形成手段には、所要の平坦性を比較的
容易に得られるＳＯＧ（有機シランを含む溶液）を塗布
し、かつアニールを施してなだらかなＳｉＯ2 膜を形成
する方法があり、また、最近では、化学反応を利用する
ＴＥＯＳ（テトラエトキシシラン）−ＣＶＤ法（化学気
相反応法）なども併用されるようになってきた。
種の層間絶縁膜の形成手段には、所要の平坦性を比較的
容易に得られるＳＯＧ（有機シランを含む溶液）を塗布
し、かつアニールを施してなだらかなＳｉＯ2 膜を形成
する方法があり、また、最近では、化学反応を利用する
ＴＥＯＳ（テトラエトキシシラン）−ＣＶＤ法（化学気
相反応法）なども併用されるようになってきた。
【０００４】ここで、この種の手段によって形成される
層間絶縁膜を適用した従来のＭＯＳトランジスタを含む
半導体集積回路装置の模式的に表わした断面構造を図３
に示す。
層間絶縁膜を適用した従来のＭＯＳトランジスタを含む
半導体集積回路装置の模式的に表わした断面構造を図３
に示す。
【０００５】すなわち、この図３の構成において、従来
装置は、ゲート酸化膜１上にゲート電極２が設けられて
おり、その上に第１層の層間絶縁膜３としてのホウ素
（Ｂ）とか燐（Ｐ）の酸化物を含むＣＶＤ・ＳｉＯ2 膜
を形成すると共に、この第１層の層間絶縁膜３での開口
部を通して基板主面上の活性領域，ならびにゲート電極
２に接続する第１層の金属配線層４を形成させる。ま
た、これらの上にＴＥＯＳ−ＣＶＤ膜とかＳＯＧ膜など
からなる第２層の層間絶縁膜５を形成させることによっ
て、下地側のゲート電極２や第１層の金属配線層４で形
成される段差が緩和され、ここでは、比較的なだらかな
断面形状が得られる。さらに、引き続き第２層の層間絶
縁膜５での開口部を通して所望配線パターンによる第２
層の金属配線層６を形成するものである。
装置は、ゲート酸化膜１上にゲート電極２が設けられて
おり、その上に第１層の層間絶縁膜３としてのホウ素
（Ｂ）とか燐（Ｐ）の酸化物を含むＣＶＤ・ＳｉＯ2 膜
を形成すると共に、この第１層の層間絶縁膜３での開口
部を通して基板主面上の活性領域，ならびにゲート電極
２に接続する第１層の金属配線層４を形成させる。ま
た、これらの上にＴＥＯＳ−ＣＶＤ膜とかＳＯＧ膜など
からなる第２層の層間絶縁膜５を形成させることによっ
て、下地側のゲート電極２や第１層の金属配線層４で形
成される段差が緩和され、ここでは、比較的なだらかな
断面形状が得られる。さらに、引き続き第２層の層間絶
縁膜５での開口部を通して所望配線パターンによる第２
層の金属配線層６を形成するものである。
【０００６】
【発明が解決しようとする課題】しかしながら、このよ
うにして形成される従来の層間絶縁膜の場合には、第２
層の層間絶縁膜５としてのＴＥＯＳ−ＣＶＤ膜やＳＯＧ
膜などの膜形成温度が低いこともあって、形成される膜
中に反応生成物としての多量の水分を含むことが知られ
ている。
うにして形成される従来の層間絶縁膜の場合には、第２
層の層間絶縁膜５としてのＴＥＯＳ−ＣＶＤ膜やＳＯＧ
膜などの膜形成温度が低いこともあって、形成される膜
中に反応生成物としての多量の水分を含むことが知られ
ている。
【０００７】一方、この種のＭＯＳトランジスタにおい
ては、その微細化によってドレイン電界が増加し、これ
に伴ってホットキャリアの問題を生じており、特に、水
分からのＯＨ，またはＨによるホットキャリア耐性の劣
化が、素子の信頼性上，極めて重要な課題となる。
ては、その微細化によってドレイン電界が増加し、これ
に伴ってホットキャリアの問題を生じており、特に、水
分からのＯＨ，またはＨによるホットキャリア耐性の劣
化が、素子の信頼性上，極めて重要な課題となる。
【０００８】すなわち、前記したＳＯＧによる塗布法，
ＴＥＯＳ−ＣＶＤ法によって形成されるそれぞれの層間
絶縁膜では、膜中に多量の水分を含むことから、この水
分が下層のゲート酸化膜１中にまで拡散すると、このゲ
ート酸化膜１中にＯＨ基やＨ基が形成されて、ホットキ
ャリアによる素子劣化を加速する可能性があり、このた
めに、これらの各形成法によって得られる層間絶縁膜を
使用することは、素子の信頼性上問題がある。
ＴＥＯＳ−ＣＶＤ法によって形成されるそれぞれの層間
絶縁膜では、膜中に多量の水分を含むことから、この水
分が下層のゲート酸化膜１中にまで拡散すると、このゲ
ート酸化膜１中にＯＨ基やＨ基が形成されて、ホットキ
ャリアによる素子劣化を加速する可能性があり、このた
めに、これらの各形成法によって得られる層間絶縁膜を
使用することは、素子の信頼性上問題がある。
【０００９】本発明は、このような従来の問題点を解消
するためになされたもので、その目的とするところは、
ＴＥＯＳ−ＣＶＤ法によって形成される層間絶縁膜にあ
っても、ホットキャリアによる素子劣化を与える惧れの
ないようにした，この種の層間絶縁膜を備えたＭＯＳト
ランジスタからなる半導体装置を提供することである。
するためになされたもので、その目的とするところは、
ＴＥＯＳ−ＣＶＤ法によって形成される層間絶縁膜にあ
っても、ホットキャリアによる素子劣化を与える惧れの
ないようにした，この種の層間絶縁膜を備えたＭＯＳト
ランジスタからなる半導体装置を提供することである。
【００１０】
【課題を解決するための手段】前記目的を達成するため
に、本発明に係る半導体装置は、シリコン基板上にゲー
ト酸化膜を介して形成されたゲート電極からなるＭＯＳ
トランジスタと、シリコン基板およびＭＯＳトランジス
タ上に形成されたホウ素とリンのいずれか一方もしくは
両方を含むシリコン酸化膜からなりＭＯＳトランジスタ
を保護するための層間絶縁膜と、この層間絶縁膜上に形
成されたＥＣＲプラズマＣＶＤ法によるシリコン酸化膜
からなる水分の透過を阻止する能力の高い水分透過防止
膜と、この水分透過防止膜上に形成された金属配線層と
を備えたものである。
に、本発明に係る半導体装置は、シリコン基板上にゲー
ト酸化膜を介して形成されたゲート電極からなるＭＯＳ
トランジスタと、シリコン基板およびＭＯＳトランジス
タ上に形成されたホウ素とリンのいずれか一方もしくは
両方を含むシリコン酸化膜からなりＭＯＳトランジスタ
を保護するための層間絶縁膜と、この層間絶縁膜上に形
成されたＥＣＲプラズマＣＶＤ法によるシリコン酸化膜
からなる水分の透過を阻止する能力の高い水分透過防止
膜と、この水分透過防止膜上に形成された金属配線層と
を備えたものである。
【００１１】
【作用】従って、本発明においては、ＭＯＳトランジス
タの上層側に、ホウ素または燐のいずれか一方もしくは
両方の酸化物を含むシリコン酸化膜による層間絶縁膜を
形成し、かつこの層間絶縁膜上に、ＥＣＲプラズマＣＶ
Ｄ法によるシリコン酸化膜からなる水分の透過を阻止す
る能力の高い水分透過防止膜を備えるようにしたので、
その後の金属配線間での層間絶縁膜として、水分を多く
含む塗布法による絶縁膜や、熱化学反応を中心にした化
学気相成長法による絶縁膜を形成させても、各絶縁膜中
の水分が下層側の半導体デバイス領域に到達するような
おそれがなく、このために水分による素子のホットキャ
リア劣化を容易に回避し得る。
タの上層側に、ホウ素または燐のいずれか一方もしくは
両方の酸化物を含むシリコン酸化膜による層間絶縁膜を
形成し、かつこの層間絶縁膜上に、ＥＣＲプラズマＣＶ
Ｄ法によるシリコン酸化膜からなる水分の透過を阻止す
る能力の高い水分透過防止膜を備えるようにしたので、
その後の金属配線間での層間絶縁膜として、水分を多く
含む塗布法による絶縁膜や、熱化学反応を中心にした化
学気相成長法による絶縁膜を形成させても、各絶縁膜中
の水分が下層側の半導体デバイス領域に到達するような
おそれがなく、このために水分による素子のホットキャ
リア劣化を容易に回避し得る。
【００１２】
【実施例】以下、本発明に係る半導体装置の実施例につ
き、図１および図２を参照して詳細に説明する。
き、図１および図２を参照して詳細に説明する。
【００１３】図１は、本発明の第１実施例における層間
絶縁膜を適用したＭＯＳトランジスタを含む半導体集積
回路装置を模式的に示す断面図である。
絶縁膜を適用したＭＯＳトランジスタを含む半導体集積
回路装置を模式的に示す断面図である。
【００１４】この図１に示す構成において、第１実施例
装置は、ゲート酸化膜１１上に燐ドープポリシリコン膜
などからなるゲート電極１２が設けられており、これら
の上にホウ素（Ｂ）とか燐（Ｐ）の酸化物を含むＣＶＤ
・シリコン酸化膜などによる第１層の層間絶縁膜１３が
形成され、かつこれを８００℃〜１０００℃程度の温度
でアニール処理する。
装置は、ゲート酸化膜１１上に燐ドープポリシリコン膜
などからなるゲート電極１２が設けられており、これら
の上にホウ素（Ｂ）とか燐（Ｐ）の酸化物を含むＣＶＤ
・シリコン酸化膜などによる第１層の層間絶縁膜１３が
形成され、かつこれを８００℃〜１０００℃程度の温度
でアニール処理する。
【００１５】そして、この第１層の層間絶縁膜１３のも
つ重要な役割の一つは、下層側でのゲート電極２の形成
によって生じた段差を緩和することにあり、特に、Ｂと
かＰの酸化物を含むシリコン酸化膜においては、このよ
うに８００℃〜１０００℃程度の温度によるアニール処
理によって流動性を生じ、膜表面がなだらかになる。ま
た、今一つの重要な役割は、膜中でのこれらのＢとかＰ
の酸化物が、ＭＯＳトランジスタの特性にとって悪影響
を及ぼすＮａなどの可動イオンを捕捉し、これを不活性
化する効果を有効に利用することである。
つ重要な役割の一つは、下層側でのゲート電極２の形成
によって生じた段差を緩和することにあり、特に、Ｂと
かＰの酸化物を含むシリコン酸化膜においては、このよ
うに８００℃〜１０００℃程度の温度によるアニール処
理によって流動性を生じ、膜表面がなだらかになる。ま
た、今一つの重要な役割は、膜中でのこれらのＢとかＰ
の酸化物が、ＭＯＳトランジスタの特性にとって悪影響
を及ぼすＮａなどの可動イオンを捕捉し、これを不活性
化する効果を有効に利用することである。
【００１６】すなわち、第１層の層間絶縁膜１３とし
て、このようなＢとかＰの酸化物を含むシリコン酸化膜
を用いることにより、上層側からのＮａなどの可動イオ
ンの侵入を防止すると共に、８００℃〜１０００℃程度
の温度によるアニール処理に際し、下層側でのＭＯＳデ
バイス領域に、デバイス形成プロセスで侵入したＮａな
どの可動イオンをも吸収して、当該可動イオンなどによ
る汚染からデバイスを防護するという利点がある。
て、このようなＢとかＰの酸化物を含むシリコン酸化膜
を用いることにより、上層側からのＮａなどの可動イオ
ンの侵入を防止すると共に、８００℃〜１０００℃程度
の温度によるアニール処理に際し、下層側でのＭＯＳデ
バイス領域に、デバイス形成プロセスで侵入したＮａな
どの可動イオンをも吸収して、当該可動イオンなどによ
る汚染からデバイスを防護するという利点がある。
【００１７】引き続き、第１層の層間絶縁膜１３上にあ
って、電子サイクロトロン共鳴法を用いたＥＣＲプラズ
マＣＶＤ法によるシリコン酸化膜とか、プラズマＣＶＤ
法，熱分解ＣＶＤ法によるシリコン窒化膜などのような
水分の透過を阻止する能力の高い水分透過防止膜１４を
形成することにより、その後、水分透過防止膜１４の上
層側に順次に形成される第１層の配線金属１５，ＳＯＧ
膜とかＴＥＯＳ−ＣＶＤ膜などによる第２層の層間絶縁
膜１６，および第２層の配線金属１７に関して、特に、
第２層の層間絶縁膜１６の形成に際し、膜中の水分が下
層のデバイスに侵入するのを効果的に阻止し得るのであ
る。
って、電子サイクロトロン共鳴法を用いたＥＣＲプラズ
マＣＶＤ法によるシリコン酸化膜とか、プラズマＣＶＤ
法，熱分解ＣＶＤ法によるシリコン窒化膜などのような
水分の透過を阻止する能力の高い水分透過防止膜１４を
形成することにより、その後、水分透過防止膜１４の上
層側に順次に形成される第１層の配線金属１５，ＳＯＧ
膜とかＴＥＯＳ−ＣＶＤ膜などによる第２層の層間絶縁
膜１６，および第２層の配線金属１７に関して、特に、
第２層の層間絶縁膜１６の形成に際し、膜中の水分が下
層のデバイスに侵入するのを効果的に阻止し得るのであ
る。
【００１８】ここで、この種のＭＯＳトランジスタでの
ホットキャリアによる経時劣化を防止するための簡単な
構成としては、このトランジスタ部の直上に、例えば、
シリコン窒化膜などのような水分の透過を阻止する能力
の高い膜を形成した後に、その上層に第１層の層間絶縁
膜１３としてのＢとかＰの酸化物を含むＣＶＤ・シリコ
ン酸化膜などを形成し、かつこれを８００℃〜１０００
℃程度の温度でアニール処理すればよいものと考えられ
るのであるが、このようにトランジスタ部の直上にシリ
コン窒化膜などの水分透過防止膜を形成するのみでは、
下層側でのデバイス形成プロセスで侵入したＮａなどの
可動イオンの拡散が抑制されて、この可動イオンなどに
よる汚染からデバイスを防護するという観点からは好ま
しくはない。
ホットキャリアによる経時劣化を防止するための簡単な
構成としては、このトランジスタ部の直上に、例えば、
シリコン窒化膜などのような水分の透過を阻止する能力
の高い膜を形成した後に、その上層に第１層の層間絶縁
膜１３としてのＢとかＰの酸化物を含むＣＶＤ・シリコ
ン酸化膜などを形成し、かつこれを８００℃〜１０００
℃程度の温度でアニール処理すればよいものと考えられ
るのであるが、このようにトランジスタ部の直上にシリ
コン窒化膜などの水分透過防止膜を形成するのみでは、
下層側でのデバイス形成プロセスで侵入したＮａなどの
可動イオンの拡散が抑制されて、この可動イオンなどに
よる汚染からデバイスを防護するという観点からは好ま
しくはない。
【００１９】従って、本実施例でのように、一旦，Ｂと
かＰの酸化物を含むＣＶＤ・シリコン酸化膜などによる
第１層の層間絶縁膜１３を形成した後、シリコン酸化膜
とかシリコン窒化膜などのような水分の透過を阻止する
能力の高い水分透過防止膜１４を形成するのが効果的で
ある。
かＰの酸化物を含むＣＶＤ・シリコン酸化膜などによる
第１層の層間絶縁膜１３を形成した後、シリコン酸化膜
とかシリコン窒化膜などのような水分の透過を阻止する
能力の高い水分透過防止膜１４を形成するのが効果的で
ある。
【００２０】次に、図２は、本発明の第２実施例による
層間絶縁膜を適用したＭＯＳトランジスタを含む半導体
集積回路装置の模式的に示す断面図である。
層間絶縁膜を適用したＭＯＳトランジスタを含む半導体
集積回路装置の模式的に示す断面図である。
【００２１】先にも述べたように、第１実施例において
は、第１層の層間絶縁膜１３として、ＢとかＰの酸化物
を含むＣＶＤ・シリコン酸化膜などを形成した後、シリ
コン酸化膜とかシリコン窒化膜などのような水分の透過
を阻止する能力の高い水分透過防止膜１４を形成してい
るが、必ずしも、この構成にのみ限定されるものではな
く、単に水分透過防止膜１４の下層側にあって、Ｂとか
Ｐの酸化物を含むＣＶＤ・シリコン酸化膜などによる第
１層の層間絶縁膜１３が形成されておればよく、例え
ば、図２に示されているように、ここでの第１層の層間
絶縁膜１３ａの形成後、この第１層の層間絶縁膜１３ａ
上に水分透過防止膜１４を形成し、さらに、この水分透
過防止膜１４上に再度，第１層の層間絶縁膜１３ｂを形
成することも効果的である。この場合での、前記８００
℃〜１０００℃程度の温度によるアニール処理は、上層
側，下層側での各第１層の層間絶縁膜１３ａ，１３ｂの
形成毎にそれぞれ行なってもよいが、下層側での第１層
の層間絶縁膜１３ｂの形成後にのみ行なうだけでも足り
る。
は、第１層の層間絶縁膜１３として、ＢとかＰの酸化物
を含むＣＶＤ・シリコン酸化膜などを形成した後、シリ
コン酸化膜とかシリコン窒化膜などのような水分の透過
を阻止する能力の高い水分透過防止膜１４を形成してい
るが、必ずしも、この構成にのみ限定されるものではな
く、単に水分透過防止膜１４の下層側にあって、Ｂとか
Ｐの酸化物を含むＣＶＤ・シリコン酸化膜などによる第
１層の層間絶縁膜１３が形成されておればよく、例え
ば、図２に示されているように、ここでの第１層の層間
絶縁膜１３ａの形成後、この第１層の層間絶縁膜１３ａ
上に水分透過防止膜１４を形成し、さらに、この水分透
過防止膜１４上に再度，第１層の層間絶縁膜１３ｂを形
成することも効果的である。この場合での、前記８００
℃〜１０００℃程度の温度によるアニール処理は、上層
側，下層側での各第１層の層間絶縁膜１３ａ，１３ｂの
形成毎にそれぞれ行なってもよいが、下層側での第１層
の層間絶縁膜１３ｂの形成後にのみ行なうだけでも足り
る。
【００２２】従って、この第２実施例の構成では、水分
透過防止膜１４を挟んだ一方の下層側での第１層の層間
絶縁膜１３ａが、デバイス形成プロセスで侵入したＮａ
などの可動イオンを捕捉する役割りを果たし、他方の上
層側での第１層の層間絶縁膜１３ｂが、第１層の金属配
線１５を形成するためのなだらかに平滑化された構造を
得る役割りを果たすと共に、上部側から侵入するＮａな
どの可動イオンを捕捉する役割りを合わせて果たすこと
になる。
透過防止膜１４を挟んだ一方の下層側での第１層の層間
絶縁膜１３ａが、デバイス形成プロセスで侵入したＮａ
などの可動イオンを捕捉する役割りを果たし、他方の上
層側での第１層の層間絶縁膜１３ｂが、第１層の金属配
線１５を形成するためのなだらかに平滑化された構造を
得る役割りを果たすと共に、上部側から侵入するＮａな
どの可動イオンを捕捉する役割りを合わせて果たすこと
になる。
【００２３】また、この第２実施例の構成において、水
分透過防止膜１４として、水分透過の阻止能力が極めて
高いシリコン窒化膜を用いる場合には、その上層側での
第１層の層間絶縁膜１３ｂとしてのＢとかＰの酸化物を
含むＣＶＤ・シリコン酸化膜の形成後のアニール処理に
ついて、水蒸気を含む雰囲気で行なうようにすることに
より、比較的低い７５０℃〜９００℃程度のアニール温
度によるのみで高い流動性が得られて、なだらかに平滑
化された膜構造を容易に形成できるもので、このように
比較的低い温度によるアニール処理では、微細化された
デバイスの形成工程として、ドーピングされる不純物の
他への拡散を可及的に抑制できるために有利である。そ
して、この場合，水蒸気雰囲気でのアニール処理を中間
部での水分透過防止膜１４としてのシリコン窒化膜の介
在なしに行なうと、水分が下層側のデバイス領域にまで
拡散されて、基板とかゲートポリシリコンの酸化を引き
起してデバイスに悪影響を与えるものであり、従って、
この第２実施例でのように、中間部に水分透過防止膜１
４としてのシリコン窒化膜を介在させることで、実質的
に比較的低い温度でのアニール処理を可能にするとき
は、下層側のデバイス領域に与える影響が少なく、併せ
て、表面平滑化形状を得られるという利点がある。な
お、ここでの水分透過防止膜１４としてのシリコン窒化
膜の膜厚については、おおよそ１００オングストローム
程度であれば十分であるが、膜形成法にもよるが５０オ
ングストローム程度では、水分の透過を十分には阻止で
きないという可能性がある。
分透過防止膜１４として、水分透過の阻止能力が極めて
高いシリコン窒化膜を用いる場合には、その上層側での
第１層の層間絶縁膜１３ｂとしてのＢとかＰの酸化物を
含むＣＶＤ・シリコン酸化膜の形成後のアニール処理に
ついて、水蒸気を含む雰囲気で行なうようにすることに
より、比較的低い７５０℃〜９００℃程度のアニール温
度によるのみで高い流動性が得られて、なだらかに平滑
化された膜構造を容易に形成できるもので、このように
比較的低い温度によるアニール処理では、微細化された
デバイスの形成工程として、ドーピングされる不純物の
他への拡散を可及的に抑制できるために有利である。そ
して、この場合，水蒸気雰囲気でのアニール処理を中間
部での水分透過防止膜１４としてのシリコン窒化膜の介
在なしに行なうと、水分が下層側のデバイス領域にまで
拡散されて、基板とかゲートポリシリコンの酸化を引き
起してデバイスに悪影響を与えるものであり、従って、
この第２実施例でのように、中間部に水分透過防止膜１
４としてのシリコン窒化膜を介在させることで、実質的
に比較的低い温度でのアニール処理を可能にするとき
は、下層側のデバイス領域に与える影響が少なく、併せ
て、表面平滑化形状を得られるという利点がある。な
お、ここでの水分透過防止膜１４としてのシリコン窒化
膜の膜厚については、おおよそ１００オングストローム
程度であれば十分であるが、膜形成法にもよるが５０オ
ングストローム程度では、水分の透過を十分には阻止で
きないという可能性がある。
【００２４】
【発明の効果】以上、各実施例によって詳述したよう
に、この発明によれば、ＭＯＳトランジスタの上層側
に、ホウ素とか燐の酸化物を含むシリコン酸化膜などに
よる層間絶縁膜を形成すると共に、この層間絶縁膜上に
あって、ＥＣＲプラズマＣＶＤ法によるシリコン酸化膜
からなる水分の透過を阻止する能力の高い水分透過防止
膜を形成したので、その後の金属配線間での層間絶縁膜
として、水分含有量の多い塗布法，熱化学反応を中心に
した化学気相成長法による絶縁膜を形成させても、これ
らの絶縁膜中での水分が下層側のＭＯＳトランジスタ領
域内に到達して拡散されるようなおそれがなく、結果的
に、この水分による素子のホットキャリア劣化を容易に
回避し得るという優れた特長がある。
に、この発明によれば、ＭＯＳトランジスタの上層側
に、ホウ素とか燐の酸化物を含むシリコン酸化膜などに
よる層間絶縁膜を形成すると共に、この層間絶縁膜上に
あって、ＥＣＲプラズマＣＶＤ法によるシリコン酸化膜
からなる水分の透過を阻止する能力の高い水分透過防止
膜を形成したので、その後の金属配線間での層間絶縁膜
として、水分含有量の多い塗布法，熱化学反応を中心に
した化学気相成長法による絶縁膜を形成させても、これ
らの絶縁膜中での水分が下層側のＭＯＳトランジスタ領
域内に到達して拡散されるようなおそれがなく、結果的
に、この水分による素子のホットキャリア劣化を容易に
回避し得るという優れた特長がある。
【図１】本発明の第１実施例による層間絶縁膜を適用し
たＭＯＳトランジスタを含む半導体集積回路装置の模式
的に示す断面図である。
たＭＯＳトランジスタを含む半導体集積回路装置の模式
的に示す断面図である。
【図２】本発明の第２実施例による層間絶縁膜を適用し
たＭＯＳトランジスタを含む半導体集積回路装置の模式
的に示す断面図である。
たＭＯＳトランジスタを含む半導体集積回路装置の模式
的に示す断面図である。
【図３】従来の層間絶縁膜を適用したＭＯＳトランジス
タを含む半導体集積回路装置の模式的に示す断面図であ
る。
タを含む半導体集積回路装置の模式的に示す断面図であ
る。
１１ ゲート酸化膜 １２ ゲート電極 １３，１３ａ，１３ｂ 第１層の層間絶縁膜 １４ 水分透過防止膜 １５ 第１層の金属配線 １６ 第２層の層間絶縁膜 １７ 第２層の金属配線
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−15678（ＪＰ，Ａ) 特開 平５−13404（ＪＰ，Ａ) 特開 昭63−181434（ＪＰ，Ａ) 特開 平５−62967（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/316 H01L 21/318
Claims (2)
- 【請求項１】 シリコン基板上にゲート酸化膜を介して
形成されたゲート電極からなるＭＯＳトランジスタと、前記シリコン基板および前記ＭＯＳトランジスタ上に形
成されたホウ素とリンのいずれか一方もしくは両方を含
むシリコン酸化膜からなり前記ＭＯＳトランジスタを保
護するための層間絶縁膜と、 この層間絶縁膜上に形成されたＥＣＲプラズマＣＶＤ法
によるシリコン酸化膜からなる水分の透過を阻止する能
力の高い水分透過防止膜と、 この水分透過防止膜上に形成された金属配線層と を備え
た ことを特徴とする半導体装置。 - 【請求項２】 シリコン基板上にゲート酸化膜を介して
形成されたゲート電極からなるＭＯＳトランジスタと、 前記シリコン基板および前記ＭＯＳトランジスタ上に形
成されたホウ素とリンのいずれか一方もしくは両方を含
むシリコン酸化膜からなり前記ＭＯＳトランジスタを保
護するための第１の層間絶縁膜と、 この層間絶縁膜上に形成されたＥＣＲプラズマＣＶＤ法
によるシリコン酸化膜からなる水分の透過を阻止する能
力の高い水分透過防止膜と、 この水分透過防止膜上に形成されたホウ素とリンのいず
れか一方もしくは両方を含むシリコン酸化膜からなる第
２の層間絶縁膜と、 を備えた ことを特徴とする半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04329913A JP3113957B2 (ja) | 1992-11-17 | 1992-11-17 | 半導体装置 |
| US08/005,670 US5376590A (en) | 1992-01-20 | 1993-01-19 | Semiconductor device and method of fabricating the same |
| US08/296,025 US5512513A (en) | 1992-01-20 | 1994-08-25 | Method of fabricating semiconductor device with water protective film |
| US08/594,947 US5811872A (en) | 1992-01-20 | 1996-01-31 | Semiconductor device and method of farbricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04329913A JP3113957B2 (ja) | 1992-11-17 | 1992-11-17 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06163522A JPH06163522A (ja) | 1994-06-10 |
| JP3113957B2 true JP3113957B2 (ja) | 2000-12-04 |
Family
ID=18226667
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04329913A Expired - Fee Related JP3113957B2 (ja) | 1992-01-20 | 1992-11-17 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3113957B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5840624A (en) * | 1996-03-15 | 1998-11-24 | Taiwan Semiconductor Manufacturing Company, Ltd | Reduction of via over etching for borderless contacts |
| US6071784A (en) * | 1997-08-29 | 2000-06-06 | Advanced Micro Devices, Inc. | Annealing of silicon oxynitride and silicon nitride films to eliminate high temperature charge loss |
| JP3245136B2 (ja) | 1999-09-01 | 2002-01-07 | キヤノン販売株式会社 | 絶縁膜の膜質改善方法 |
-
1992
- 1992-11-17 JP JP04329913A patent/JP3113957B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06163522A (ja) | 1994-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3716404B2 (ja) | 集積回路製造のための低誘電率材料 | |
| US5518962A (en) | Planarized interlayer insulating film formed of stacked BPSG film and ozone-teos NSG film in semiconductor device and method for forming the same | |
| KR100194912B1 (ko) | 반도체 장치의 제조방법 | |
| GB2313232A (en) | A non volatile semiconductor memory device and method of manufacturing the same | |
| JPS61214555A (ja) | 半導体装置 | |
| USRE40507E1 (en) | Method of forming pre-metal dielectric film on a semiconductor substrate including first layer of undoped oxide of high ozone:TEOS volume ratio and second layer of low ozone doped BPSG | |
| KR100380890B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JP3435186B2 (ja) | 半導体装置 | |
| KR20040075316A (ko) | 집적되고 활성인 수분 및 산소 게터 층 | |
| JP3113957B2 (ja) | 半導体装置 | |
| US6888183B1 (en) | Manufacture method for semiconductor device with small variation in MOS threshold voltage | |
| JP3231645B2 (ja) | 半導体装置およびその製造方法 | |
| JP2002016249A (ja) | 半導体装置及びその製造方法 | |
| JPH07335753A (ja) | 半導体装置及びその製造方法 | |
| US5391519A (en) | Method for increasing pad bonding of an IC (1) | |
| JP3538679B2 (ja) | 電界効果型トランジスタの製造方法 | |
| KR0126637B1 (ko) | 반도체소자 및 그 제조방법 | |
| JPH118234A (ja) | 半導体装置 | |
| KR100272661B1 (ko) | 반도체디바이스의층간절연막형성방법 | |
| KR960011816B1 (ko) | 반도체소자의 캐패시터 및 그의 제조방법 | |
| KR0172283B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JP3252801B2 (ja) | 半導体装置およびその製造方法 | |
| JPH05343534A (ja) | 半導体装置および半導体装置の層間膜形成方法 | |
| JPH11238800A (ja) | 多層配線を有する素子の製造方法 | |
| JPH05308057A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070929 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080929 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080929 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090929 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |