KR100220936B1 - 반도체 소자의 금속배선 형성방법 - Google Patents

반도체 소자의 금속배선 형성방법 Download PDF

Info

Publication number
KR100220936B1
KR100220936B1 KR1019950050492A KR19950050492A KR100220936B1 KR 100220936 B1 KR100220936 B1 KR 100220936B1 KR 1019950050492 A KR1019950050492 A KR 1019950050492A KR 19950050492 A KR19950050492 A KR 19950050492A KR 100220936 B1 KR100220936 B1 KR 100220936B1
Authority
KR
South Korea
Prior art keywords
metal layer
tin
plasma treatment
oxygen
tin metal
Prior art date
Application number
KR1019950050492A
Other languages
English (en)
Other versions
KR970052244A (ko
Inventor
서환석
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019950050492A priority Critical patent/KR100220936B1/ko
Publication of KR970052244A publication Critical patent/KR970052244A/ko
Application granted granted Critical
Publication of KR100220936B1 publication Critical patent/KR100220936B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 반도체 소자의 금속배선 형성방법에 관한 것으로, 특히 확산방지금속으로 사용되는 TiN 금속층의 후속 열처리로 스터핑(stutffing) 처리하는 대신에 산소, 또는 산소와 질소의 혼합 가스로서 플라즈마 처리를 해줌으로써 플라즈마 처리에 의해 산소를 TiN 금속층과 Ti 금속층 표면층에 함유시키게 되면 박막 증착후 같은 스퍼터링 장비의 같은 챔버에서 플라즈마 처리가 가능하므로 공정시간과 비용이 감소하게 되며, 또한 TiN 금속층 표면 이외에 하지층이 Ti 금속층의 표면에서 Ti-O 결합을 형성시킴에 따라 TiN 금속층의 확산방지막 성능도 더욱 향상된다.

Description

반도체 소자의 금속배선 형성방법
제1(a)도 내지 제1(g)도는 본 발명에 따른 반도체 소자의 금속배선 형성공정단계를 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체 기판 2 : 제1Ti 금속층
3 : TiN 금속층 4 : 제2Ti 금속층
5 : Al 금속층 10 : 콘택홀
11 : 산화막
본 발명은 반도체 소자의 금속배선 형성방법에 관한 것으로, 특히 확산방지금속으로 사용되는 TiN의 후속 열처리로 스터핑(stutffing) 처리하는 대신에 산소, 또는 산소와 질소의 혼합 가스로서 플라즈마 처리를 해줌으로써 TiN의 확산방지 성능을 향상시키는 반도체 소자의 금속배선 형성방법에 관한 것이다.
반도체 소자의 금속배선 형성공정 중 콘택 구조에서 Al 배선층과 Si 사이에는 배선 금속과 Si 사이의 확산으로 인한 졍선실패(junction failure)를 방지하기 위한 확산방지금속(barrier metal) 증착 과정이 존재한다.
반도체 소자에서 Al 배선 재료와 Si 사이의 콘택에서는 Al/Ti/TiN/Ti/si 구조를 사용하고 있으며, 특히 상기 Al은 배선 금속, Al과 TiN 사이의 Ti은 Al 증착을 용이하게 하기 위한 웨팅(wetting)층, TiN은 상기 언급한 확산방지금속이며, TiN과 Si 사이의 Ti은 실리사이드를 형성시켜서 이 구조의 콘택 저항을 감소시켜 전기적 특성을 향상시키기 위한 목적으로 증착한다.
종래의 기술에서는 TiN의 확산방지 성능을 향상시키기 위해 질소분위기에서 열처리하는 스터핑 또는 베리어 메탈 어닐(barrier metal anneal)이라는 공정이 존재하는데, 이러한 공정이 존재함으로 인해 TiN 증착후 진공을 깨지 않고 바로 Al/Ti 층을 증착하는 것이 불가능하여 공정 스텝과 공정시간이 늘어나게 되는 문제점이 있다.
따라서 본 발명은 상기의 문제점을 해결하기 위한 것으로, 본 발명에서는 베리어 메탈 어닐 과정에 의해 산소를 TiN 내로 스터핑시키는 대신에 TiN 증착 전과 후에 같은 챔버 내에서 진공을 깨지 않고 Ti(TiN의 하지층으로 존재하는 Ti)증착 후와 TiN 증착 후 2차례에 걸쳐서 산소 플라즈마로서 후처리를 실시하여 TiN과 Ti의 표면에 Ti-O 결합을 형성시키는 것이다. 이렇게 Ti-O 결합의 산소 원자는 Al 확산시 Al 산화물을 결정 입계(grain boundary)와 같은 Al의 확산 경로에 형성시킴으로써 확산방지 성능을 향상시키게 되며, 또한 2번의 산소 플라즈마 처리를 해줌으로 인해 이러한 효과가 TiN층의 상부와 하부에서 2번 일어나게 되어 확산방지막 성능이 배가 된다.
이하, 첨부된 도면을 참조하여 본 발명의 상세한 설명을 하기로 한다.
제1(a)도 내지 제1(g)도는 본 발명의 반도체 소자의 금속배선 형성공정에 따른 단면도이다.
제1(a)도는 반도체 기판(1)상에 금속배선이 증착되기 전에 콘택홀(10)이 구비된 산화막(11)의 형상을 도시하고 있다.
제1(b)도는 전체구조 상부에 콘택 저항을 줄이기 위해 제1Ti 금속층(2)을 250∼300Å 증착한 상태의 도면이다.
제1(c)도를 참조하면, 상기 제1(a)도의 상태에서 100-500W 정도(8인치 웨이퍼 기준)의 파워와 1-15m Torr의 압력 범위에서 산소 플라즈마 처리를 실시하여 상기 제1Ti 금속층(2) 표면에 Ti-O 결합을 형성시킨다.
이 경우에는 상기 제1Ti 금속층(2)의 표면이 과도하게 산화되어 전기적인 특성이 악화되는 것을 방지하기 위하여 산소 가스 단독으로 사용하는 대신에 산소와 질소의 혼합 가스로서 플라즈마 처리를 실시할 수도 있다.
제1(d)도는 전체구조 상부에 확산방지금속인 TiN 금속층(3)을 증착한다.
제1(e)도는 다시 100-5000W의 산소 플라즈마 처리를 실시하여 상기 TiN 금속층(3) 표면에 Ti-O 결합을 형성시킨다.
제1(f)도는 이후 웨팅층인 제2Ti 금속층(4)을 450∼500Å 정도 증착하는 상태를 도시한 도면이고, 제1(g)도는 전체구조 상부에 최종 배선금속인 Al금속층(5)을 증착한다.
상기와 같이 이뤄지는 본 발명의 콘택 구조에서 TiN 금속층(3) 동작 설명을 하면 다음과 같다.
Al금속층(5)이 TiN 금속층(3)을 통하여 확산하려고 할 때 Ti-O 결합의 산소는 Al과 반응하여 열역학적으로 더 안정한 Al2O3의 산화물을 형성한다. 이러한 산화물은 결정입계와 같은 확산경로를 차단하면서 Al의 확산을 방해하게 된다. 또한 이러한 산화물의 형성이 1차적으로 TiN 금속층(3)의 상부에서 형성되어 1차적 방지막의 역할을 하게 되고, 또한 2차적으로 TiN 금속층 하부의 제1Ti 금속층(2)과의 계면에서 2차적으로 산화층이 형성되어 2차적 방지막의 역할을 하게 된다.
종래 기술에서 Al의 확산방지막으로 TiN 금속층(3)을 사용할 경우에는 확산방지막 성능을 향상시키기 위해 상기 TiN 금속층(3) 증착후 질소 분위기에서 450℃, 30분간 열처리 함으로써 질소 분위기 하에서 존재하는 산소를 TiN 금속층(3) 내로 스터핑시키는 과정(barrier metal anneal)이 존재한다. 이렇게 TiN 금속층(3) 내로 스터핑된 산소는 차후 Al 금속층(5)의 확산 침투시 Al2O3를 형성하고 이 Al2O3는 결정입계와 같은 곳에 석출되어 Al 금속층(5)의 확산 경로를 차단하는 역할을 하게 된다.
그러나 이와 같은 열처리 과정이 존재함에 따라 TiN 금속층(3)증착후 웨이퍼가 스퍼터링 장비에서 나와 열처리를 하는 튜브로 옮겨지게 되고, 열처리후 다시 스퍼터링 장비로 돌아가 제2Ti 금속층(4)과 Al 금속층(5)을 증착하는 단계를 거치게 되므로 공정시간이 길어지고 복잡하게 된다.
그러나 본 발명과 같이 제1Ti 금속층(2)과 TiN 금속층(3) 증착 후 산소 플라즈마 처리에 의해 산소를 TiN 금속층(3)과 제1Ti 금속층(2) 표면층에 함유시키게 되면 박막 증착후 같은 스퍼터링 장비의 같은 챔버에서 플라즈마 처리가 가능하므로 공정시간과 비용이 감소하게 되며, 또한 TiN 금속층(3) 표면 이외에 하지층인 제1Ti 금속층(2)의 표면에서 Ti-O 결합을 형성시킴에 따라 TiN 금속층(3)의 확산방지막 성능도 더욱 향상될 것이다.

Claims (6)

  1. 반도체 기판 상부에 콘택홀이 구비된 층간절연막을 형성하는 단계와, 전체구조 상부에 제1Ti 금속층을 증착하는 단계와, 상기 제1Ti 금속층 표면을 산소플라즈마처리하여 상기 제1Ti 금속층 표면에 Ti-O 결합을 형성시키는 단계와, 전체구조 상부에 확산방지금속인 TiN 금속층을 소정두께 증착하는 단계와, 상기 TiN 금속층 표면을 산소플라즈마처리하여 상기 TiN 금속층 표면에 Ti-O 결합을 형성시키는 단계와, 전체표면 상부에 제2Ti 금속층을 소정 두께로 증착하는 단계와, 전체구조 상부에 Al금속층을 증착하는 단계로 구성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  2. 제1항에 있어서, 상기 제1Ti 금속층 증착 후 산소 플라즈마로 표면 처리를 하는 과정과 상기 TiN 금속층 증착 후 산소 플라즈마 처리를 하는 과정에 있어서 산소 이외에 산소와 질소의 혼합 가스로 플라즈마 처리를 하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  3. 제1항에 있어서, 상기 산소플라즈마처리는 100-5000W의 전력, 1-15mTorr의 압력 조건하에서 실시되는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  4. 제1항에 있어서, 상기 제1Ti 금속층의 증착두께는 250-300Å인 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  5. 제1항에 있어서, 상기 TiN 금속층 상부에서 실시되는 산소플라즈마처리는 100-5000W하에서 실시되는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  6. 제1항에 있어서, 상기 제2Ti 금속층의 증착두께는 450∼500Å인 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
KR1019950050492A 1995-12-15 1995-12-15 반도체 소자의 금속배선 형성방법 KR100220936B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950050492A KR100220936B1 (ko) 1995-12-15 1995-12-15 반도체 소자의 금속배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950050492A KR100220936B1 (ko) 1995-12-15 1995-12-15 반도체 소자의 금속배선 형성방법

Publications (2)

Publication Number Publication Date
KR970052244A KR970052244A (ko) 1997-07-29
KR100220936B1 true KR100220936B1 (ko) 1999-09-15

Family

ID=19440465

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950050492A KR100220936B1 (ko) 1995-12-15 1995-12-15 반도체 소자의 금속배선 형성방법

Country Status (1)

Country Link
KR (1) KR100220936B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990026626A (ko) * 1997-09-25 1999-04-15 윤종용 반도체 공정의 금속배선 형성방법
KR20170084434A (ko) * 2016-01-12 2017-07-20 삼성전자주식회사 관통 비아 구조체를 갖는 반도체 소자

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990026626A (ko) * 1997-09-25 1999-04-15 윤종용 반도체 공정의 금속배선 형성방법
KR20170084434A (ko) * 2016-01-12 2017-07-20 삼성전자주식회사 관통 비아 구조체를 갖는 반도체 소자
US10103098B2 (en) 2016-01-12 2018-10-16 Samsung Electronics Co., Ltd. Semiconductor devices including a through via structure and methods of forming the same
KR102495587B1 (ko) 2016-01-12 2023-02-03 삼성전자주식회사 관통 비아 구조체를 갖는 반도체 소자

Also Published As

Publication number Publication date
KR970052244A (ko) 1997-07-29

Similar Documents

Publication Publication Date Title
US5360996A (en) Titanium nitride/titanium silicide multiple layer barrier with preferential (111) crystallographic orientation on titanium nitride surface
KR0147682B1 (ko) 반도체 소자의 금속배선 제조방법
KR20000041424A (ko) 강유전체 기억 소자의 캐패시터 형성 방법
KR100218728B1 (ko) 반도체 소자의 금속 배선 제조방법
KR100205301B1 (ko) 금속배선구조 및 형성방법
JPH05144811A (ja) 薄膜半導体装置及びその製造方法
JP3252397B2 (ja) 配線形成方法
KR100220936B1 (ko) 반도체 소자의 금속배선 형성방법
US7256122B2 (en) Method of fabricating semiconductor device
KR100210898B1 (ko) 반도체 소자의 금속배선 형성방법
KR100414306B1 (ko) 반도체장치의금속콘택방법
KR100626741B1 (ko) 반도체 소자의 티타늄 실리사이드 오믹 콘택층 형성 방법
KR100451493B1 (ko) 반도체소자의금속배선형성방법
EP0225224A2 (en) After oxide metal alloy process
KR100227622B1 (ko) 반도체 소자의 비트 라인 형성 방법
KR100935193B1 (ko) 반도체 소자의 금속배선 및 그의 형성방법
KR0168163B1 (ko) 반도체 소자의 금속배선 형성방법
KR100208444B1 (ko) 반도체 소자의 금속배선 형성방법
KR100265968B1 (ko) 반도체장치의비아콘택형성방법
KR0119966B1 (ko) 반도체 소자의 금속층간 절연막 형성방법
KR100187669B1 (ko) 반도체 소자의 확산 방지막 형성 방법
KR100373364B1 (ko) 금속배선 형성방법
JPH06163522A (ja) 半導体装置の層間絶縁膜
KR100342827B1 (ko) 반도체소자의베리어금속층형성방법
JPH05308057A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090526

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee