JPWO2020095872A1 - SiC半導体基板及びその製造方法及びその製造装置 - Google Patents
SiC半導体基板及びその製造方法及びその製造装置 Download PDFInfo
- Publication number
- JPWO2020095872A1 JPWO2020095872A1 JP2020556059A JP2020556059A JPWO2020095872A1 JP WO2020095872 A1 JPWO2020095872 A1 JP WO2020095872A1 JP 2020556059 A JP2020556059 A JP 2020556059A JP 2020556059 A JP2020556059 A JP 2020556059A JP WO2020095872 A1 JPWO2020095872 A1 JP WO2020095872A1
- Authority
- JP
- Japan
- Prior art keywords
- sic
- semiconductor substrate
- layer
- sic semiconductor
- raw material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 276
- 239000004065 semiconductor Substances 0.000 title claims abstract description 138
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 66
- 238000000034 method Methods 0.000 claims description 116
- 239000002994 raw material Substances 0.000 claims description 111
- 238000010438 heat treatment Methods 0.000 claims description 61
- 238000006243 chemical reaction Methods 0.000 claims description 42
- 125000004429 atom Chemical group 0.000 claims description 40
- 238000005255 carburizing Methods 0.000 claims description 33
- 125000004432 carbon atom Chemical group C* 0.000 claims description 32
- 229910052710 silicon Inorganic materials 0.000 claims description 25
- 238000000354 decomposition reaction Methods 0.000 claims description 16
- 230000008569 process Effects 0.000 claims description 15
- 238000005229 chemical vapour deposition Methods 0.000 claims description 9
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 300
- 229910010271 silicon carbide Inorganic materials 0.000 description 297
- 238000005530 etching Methods 0.000 description 49
- 208000030963 borderline personality disease Diseases 0.000 description 27
- 206010006475 bronchopulmonary dysplasia Diseases 0.000 description 27
- 229910052715 tantalum Inorganic materials 0.000 description 25
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 24
- 239000007789 gas Substances 0.000 description 23
- 229910021332 silicide Inorganic materials 0.000 description 20
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 20
- 239000012071 phase Substances 0.000 description 15
- 230000007547 defect Effects 0.000 description 13
- 239000013078 crystal Substances 0.000 description 12
- 230000007423 decrease Effects 0.000 description 12
- 238000005092 sublimation method Methods 0.000 description 12
- 239000011261 inert gas Substances 0.000 description 9
- 239000000463 material Substances 0.000 description 8
- 238000001878 scanning electron micrograph Methods 0.000 description 8
- 239000007790 solid phase Substances 0.000 description 8
- 239000000126 substance Substances 0.000 description 8
- 238000006073 displacement reaction Methods 0.000 description 5
- 239000000203 mixture Substances 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 4
- 238000004090 dissolution Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000007791 liquid phase Substances 0.000 description 3
- 229910003468 tantalcarbide Inorganic materials 0.000 description 3
- 238000005979 thermal decomposition reaction Methods 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 206010037660 Pyrexia Diseases 0.000 description 2
- 238000003795 desorption Methods 0.000 description 2
- 238000001887 electron backscatter diffraction Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- NFFIWVVINABMKP-UHFFFAOYSA-N methylidynetantalum Chemical compound [Ta]#C NFFIWVVINABMKP-UHFFFAOYSA-N 0.000 description 2
- 239000002052 molecular layer Substances 0.000 description 2
- 239000008188 pellet Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000001179 sorption measurement Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000007666 vacuum forming Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- -1 Si 2 C Chemical compound 0.000 description 1
- 229910003923 SiC 4 Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000003763 carbonization Methods 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 239000003610 charcoal Substances 0.000 description 1
- 239000013626 chemical specie Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 150000003839 salts Chemical class 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000000859 sublimation Methods 0.000 description 1
- 230000008022 sublimation Effects 0.000 description 1
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
- C30B23/02—Epitaxial-layer growth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02529—Silicon carbide
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
- C30B25/18—Epitaxial-layer growth characterised by the substrate
- C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/10—Inorganic compounds or compositions
- C30B29/36—Carbides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02378—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02428—Structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02433—Crystal orientation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02658—Pretreatments
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
Description
さらに、非特許文献2には、このようなエピ層に作りこまれたpn接合ダイオードでは、オン状態の特性の信頼性はBPD密度の減少によって確かに向上しているものの、オフ状態の特性は逆に悪化することが報告されている。
また、本発明は、BPDの変換率が99.95%より大きい成長層を有するSiC半導体基板及びその製造方法及びその製造装置を提供することを課題とする。
このように、SiC基板をSiC-C平衡蒸気圧環境下で成長させるエピタキシャル成長工程を含むことにより、成長層中のBPD密度を低減させることができる。
このように、Si原子供給源及びC原子供給源を配置することにより、原料供給空間内にSiC-C平衡蒸気圧環境を形成することができる。
このように、CVD法を用いてSiC基板をCリッチ環境下で成長させるエピタキシャル成長工程を含むことにより、成長層中のBPD密度を低減させることができる。
このように、マクロステップバンチングが形成されていない表面に対して成長させるエピタキシャル成長工程を含むことにより、成長層中のBPD変換率を99.95%より大きくすることができる。
このような温度領域でエピタキシャル成長を行うことにより、高品質かつ高速に成長層を形成することができる。
このように、成長層上のMSBを分解するバンチング分解工程を含むことにより、SiC半導体デバイスに好ましい表面を提供することができる。
このように、成長層における前記基底面転位の変換率が99.95%より大きいことにより、BPD起因の積層欠陥の発生を抑制することができる。
このように、バルク層の表面が1ユニットセル高さのステップが配列していることにより、成長層における前記基底面転位の変換率が99.95%より大きくなる。すなわち、BPD起因の積層欠陥の発生を抑制することができる。
このような構成とすることにより、原料供給空間内にSiC-C平衡蒸気圧環境を形成してSiC基板を成長させることができる。その結果、成長層中のBPDを低減することができる。
このように、原料供給空間は、Si蒸気圧空間を介して排気(真空引き)されることにより、原料供給空間内のSiC-C平衡蒸気圧環境を長時間維持することができる。
このような温度勾配が設けられていることにより、効率よく原料をSiC基板へ輸送することができる。
このように、原料供給空間を本加熱室から予備加熱室へ移動可能な構成とすることにより、SiC基板を急速に昇温及び降温させることが可能である。
また、本発明は、BPDの変換率が99.95%より大きい成長層を有するSiC半導体基板及びその製造方法及びその製造装置を提供することができる。
以下、本発明の一実施形態であるSiC半導体基板の製造方法について詳細に説明する。
SiC基板10としては、何れのポリタイプのものも用いることができる。SiC半導体デバイスの基板としては昇華法等で作製したバルク結晶から加工したSiC基板10を用いる。
この歪層11の有無は、SEM−EBSDやTEM、μXRD等で確認することができる。
歪層除去工程S10は、SiC基板10の表面に存在する歪層11を除去する工程である。この歪層除去工程S10は、歪層11を除去可能な手法であれば当然に採用することができ、Si蒸気圧エッチング法やH2エッチング法等を例示することができる。
以下、本工程の実施形態について説明する。
Si蒸気圧エッチング法(SiVE:Si-Vapor Etching)は、Si雰囲気下で、SiC基板10の温度を約1400〜2300℃に加熱することで、SiC基板10表面をエッチングする手法である。
このように、C原子を取り込んでSi蒸気圧空間S1にSi蒸気圧環境を形成可能であれば、浸炭容器20として採用することができる。
本手法におけるタンタルシリサイド層24の組成は、好ましくはTaSi2,Ta5Si3等が選択され、さらに好ましくはTa5Si3が選択される。
本手法におけるエッチング速度は、上記加熱温度及びタンタルシリサイド層24の組成によって制御することができ、1〜10000nm/minの範囲で設定することが可能である(図4参照)。
本手法におけるエッチング量は、SiC基板10に導入された歪層11を除去可能な範囲に設定される。このエッチング量としては、市販のCMP後のSiCウェハに導入された歪層11厚さとして1〜5μmを例示することができる。
なお、エッチング時間は、所望のエッチング量となるよう、任意の時間に設定することができる。例えば、エッチング速度を1μm/minの条件で、エッチング量を3μmとしたい場合には、エッチング時間は3分となる。
本手法で用いる高温真空炉40(本加熱室41)の真空度は、10−5〜10Paであり、より好ましくは10−4〜10−2Paである。
本手法においては、エッチング中に不活性ガスを導入することも可能である。この不活性ガスは、Ar等を選択することができ、この不活性ガスを10−5〜10000Paの範囲で導入することによって、高温真空炉40(本加熱室41)の真空度を調整することができる。
2) TaxSiy→Si(v)II+Tax’Siy’
3) 2C(s)+Si(v)I+II→SiC2(v)
4) C(s)+2Si(v)I+II→Si2C(v)
2)の説明:タンタルシリサイド層(TaxSiy)からSi蒸気(Si(v)II)が供給される。
3)及び4)の説明:熱分解によってSi原子(Si(v)I)が脱離することで残存したC(C(s))は、Si蒸気(Si(v)I及びSi(v)II)と反応することで、Si2C又はSiC2等となって昇華する。
図4は、Si蒸気圧エッチング法における、加熱温度とエッチング速度の関係を示すグラフである。このグラフの横軸は温度の逆数であり、このグラフの縦軸はエッチング速度を対数表示している。このグラフでは、Ta5Si3のタンタルシリサイド層24を有した浸炭容器20を用いてSi蒸気圧エッチングを施した結果を〇印及び△印で、TaSi2のタンタルシリサイド層24を有した浸炭容器20を用いてSi蒸気圧エッチングを施した結果を●印及び▲印でそれぞれ示している。また、MSBが形成されなかった条件を〇印及び●印で示し、MSBが形成された条件を△印及び▲印で示している。さらに、図4中の破線はタンタルシリサイド層24がTa5Si3の結果のアレニウスプロットであり、二点鎖線はタンタルシリサイド層24がTaSi2の結果のアレニウスプロットである。
一方で、図5(b)は、図4の▲印箇所の一例であり、TaSi2のタンタルシリサイド層24を有した浸炭容器20を用いて1800℃で加熱処理した4H−SiC(0001)面側のSEM像である。この表面では、例えば、テラス幅が40〜200nm、ステップ高さが3〜14nmのステップ−テラス構造が形成されており、MSBが形成されている。
また、加熱温度や加熱時間、タンタルシリサイド層の種類、Arガスの導入の有無等、の条件を適宜変更することにより、テラス幅が異なるSiC基板10を得ることができる。
なお、このステップ高さやテラス幅は、原子間力顕微鏡(AFM)や特開2015−179082号公報に記載の走査型電子顕微鏡(SEM)像コントラストを評価する手法により確認することができる。
また、同じ加熱温度であっても、テラス幅とMSBの形成・分解を制御することができる。
H2エッチング法は、水素雰囲気下で、SiC基板10の温度を1400〜1700℃に加熱することで、SiC基板10表面をエッチングする手法である。このH2エッチング法を用いて、歪層11を除去しても良い。
エピタキシャル成長工程S20は、歪層11を除去したSiC基板10上に、成長層13をエピタキシャル成長させる工程である(図2参照)。このエピタキシャル成長工程S20は、SiC基板10をSiC−C平衡蒸気圧環境下やCリッチ環境下で成長可能な手法であれば当然に採用することができ、昇華法や化学蒸着法(CVD:Chemical Vapor Deposition)等を例示することができる。
以下、本工程の実施形態について説明する。
昇華法は、原料とSiC基板10を成長空間内に配置し加熱することで、原料から昇華した原料ガスをSiC基板10上に輸送して再結晶化・成長させる手法である。
なお、原料に多結晶SiCを用いる場合には、多結晶SiC(原料)と単結晶SiC(SiC基板10)の蒸気圧差(化学ポテンシャル差)を成長駆動力とすることができる。
なお、温度勾配としては、上から下に向かって温度が下がる場合を示したが、これに限られず任意の方向に温度勾配がつくよう高温真空炉40を設計しても良い。
一方、距離Lが20mm以下である場合には、原料と基板との距離が近くなり、原料ガスの輸送が効率良く行われ、成長速度が増大する。
本手法における成長速度は、上記温度領域や成長環境によって制御することができ、0.001〜1μm/minの範囲で選択することが可能である。
本手法における成長量は、好ましくは5〜15μmであり、より好ましくは8〜10μmである。
本手法における成長時間は、所望の成長量となるよう任意の時間に設定することができる。例えば、成長速度が10nm/minの時に、成長量を10μmとしたい場合には、成長時間は100分間成長させればよい。
本手法における真空度(本加熱室41)は、10−5〜10Paであり、より好ましくは10−3〜1Paである。
本手法においては、成長中に不活性ガスを導入することも可能である。この不活性ガスは、Ar等を選択することができ、この不活性ガスを10−5〜10000Paの範囲で導入することによって、高温真空炉40(本加熱室41)の真空度を調整することができる。
2) 2C(s)+Si(v)→SiC2(v)
3) C(s)+2Si(v)→Si2C(v)
4) Si(v)+SiC2(v)→2SiC(s)
5) Si2C(v)→Si(v)+SiC(s)
2)及び3)の説明:Si原子(Si(v))が脱離することで残存したC(C(s))は、原料供給空間S2内のSi蒸気(Si(v))と反応することで、Si2C又はSiC2等となって原料供給空間S2内に昇華する。
4)及び5)の説明:昇華したSi2C又はSiC2等が、温度勾配(及び化学ポテンシャル差)によってSiC基板10のテラス16に到達・拡散し、ステップ15に到達することで下地のSiC基板10の多型を引き継いで成長する(ステップフロー成長)。
言い換えれば、本明細書における「SiC−Si蒸気圧環境」とは、SiC(固体)とSi(液相)とが気相を介して相平衡状態となっているときの蒸気圧の環境を指す。
SiC−Si平衡蒸気圧環境は、例えば、原子数比Si/Cが1を超える準閉鎖空間が熱処理されることで形成される。具体的には、化学量論比1:1を満たすSiC製の原料容器30内に、化学量論比1:1を満たすSiC基板10と、Si蒸気供給源(Si基板やSiペレット等)と、を配置した場合には、原料容器30内の原子数比Si/Cは1を超える。
なお、本明細書における「準閉鎖空間」とは、容器内の真空引きは可能であるが、容器内に発生した蒸気の少なくとも一部を閉じ込め可能な空間のことをいう。この準閉鎖空間は、原料容器30内や浸炭容器20内に形成することができる。
言い換えれば、本明細書における「SiC-C平衡蒸気圧環境」とは、SiC(固相)とC(固相)とが気相を介して相平衡状態となっているときの蒸気圧の環境を指す。
SiC-C平衡蒸気圧環境は、例えば、原子数比Si/Cが1以下である準閉鎖空間が熱処理されることで形成される。具体的には、化学量論比1:1を満たすSiC製の原料容器30内に、化学量論比1:1を満たすSiC基板10を配置した場合には、原料容器30内の原子数比Si/Cは1となる。また、C蒸気供給源(Cペレット等)を配置して原子数比Si/Cを1以下としても良い。
また、P原料i−P基板iは、原料ガスが過飽和な状態となって、SiCとして析出した成長量であり、原料ガスとしてはSiC,Si2C,SiC2が想定される。
一方で、図8(b)は、SiC基板10を原料供給空間S2内の原子数比Si/Cが1以下を超えるよう配置し、1800℃でエピタキシャル成長を施した4H−SiC(0001)面側のSEM像である。すなわち、図7の×印箇所の一例であり、SiC-Si平衡蒸気圧環境下で成長させた表面の一例である。この表面では、テラス幅が14nm、ステップ高さが1.0nm(フルユニットセル)のステップ−テラス構造が形成されており、MSBは形成されていない。
なお、このステップ高さやテラス幅は、AFMや特開2015−179082号公報に記載のSEM像コントラストを評価する手法により確認することができる。
CVD法は、SiC基板10温度を1400〜1700℃に加熱し、水素ガスをキャリアガスに用いてSiH4ガスとC3H8ガスを供給することで、SiC基板10上に成長層13を形成する手法である。このCVD法は、SiH4ガスとC3H8ガスの供給量により、成長環境中の原子数比Si/Cを制御することができる。そのため、Cリッチ環境下でSiC基板10を成長させることができる。なお、本明細書におけるCリッチ環境とは、成長中の原料ガスの原子数比Si/Cが1以下であることを言う。
このCVD法において、SiC基板をCリッチ環境下で成長させた場合には、図8(a)に示したようなMSBが形成された表面を得ることができる。
バンチング分解工程S30は、SiC半導体基板14の表面に形成されたMSBを分解する工程である(図2参照)。本発明の一実施形態に係るSiC半導体基板の製造方法においては、バンチング分解工程S30として、上述したSi蒸気圧エッチング法や昇華法を採用することができる。また、これらの手法以外であっても、MSBを分解可能な手法であれば当然に採用することができる。
図4の○印及び●印で示した条件で、Si蒸気圧エッチング法によるエッチングを施すことにより、エピタキシャル成長工程S20で形成されたMSBを分解することができる(図5(a)参照)。
図8の×印で示した条件で、昇華法によるエピタキシャル成長を施すことにより、エピタキシャル成長工程S20で形成されたMSBを分解することができる(図8(b)参照)。
図9は、エピタキシャル成長工程S20中にBPDから他の欠陥・転位(TED等)に変換した変換率を求める手法の説明図である。
図9(a)は、歪層11を有したSiC基板10を示している。この段階ではバルク層12から歪層11まで、BPDが存在している。
図9(b)は、歪層除去工程S10により歪層11を除去したSiC基板10を示している。この段階では、バルク層12にBPDが存在している。
図9(c)は、エピタキシャル成長工程S20により成長層13を成長させたSiC半導体基板14を示している。この工程でバルク層12に存在していたBPDが、ある確率でTEDに変換される。ここで成長層13の表面には、100%変換されない限り、TEDとBPDが混在していることとなる。
図9(d)は、エピタキシャル成長工程S20後のSiC半導体基板14に対し、KOH溶解エッチング法を用いて成長層13中の欠陥を確認した様子を示している。このKOH溶解エッチング法は、約500℃に加熱した溶解塩(KOH等)にSiC基板を浸し、転位や欠陥部分にエッチピットを形成し、そのエッチピットの大きさ・形状により転位の種類を判別する手法である。この手法により、エピタキシャル成長工程S20後の成長層13中を伝播したBPDの数を得る。
図9(e)は、KOH溶解エッチング法後に成長層13を除去する様子を示している。本手法では、エッチピット深さまで機械研磨やCMP等により平坦化した後、Si蒸気圧エッチング法により成長層13を除去し、バルク層12を表出させている。
図9(f)は、成長層13を除去したバルク層12に対し、KOH溶解エッチング法を用いてバルク層12中の欠陥を確認した様子を示している。この手法により、成長層13直下のバルク層12に存在しているBPDの数を得る。
本発明の一実施形態のSiC半導体基板14は、BPDを有するバルク層12と、BPDをBPD以外の転位・欠陥に変換させる成長層13と、を備え、成長層13におけるBPDの変換率が略100%となっている。具体的には、前記変換率は99.95%より大きく、好ましくは99.96%以上であり、また好ましくは99.97%以上であり、また好ましくは99.98%以上であり、また好ましくは99.99%以上である。
すなわち、SiC半導体基板14は、バルク層12に存在していたBPDが、エピタキシャル成長工程S20中に他の転位・欠陥に変換されるため、表面にBPDが存在していない成長層13を有している。
例えば、本発明のSiC半導体基板14は、10mm×5mmの面積において、バルク層12表面のBPDの個数は1200個以上であり、成長層13表面のBPDの個数は0個である。
すなわち、バルク層12のBPD密度は、2400個/cm2以上であり、成長層13表面のBPD密度は、0個/cm2である、SiC半導体基板14である。
例えば、本発明の他の実施形態のSiC半導体基板14は、10mm×5mmの面積において、バルク層12表面のBPDの個数は669個以上であり、成長層13表面のBPDの個数は2個以下である。すなわち、バルク層12のBPD密度は、1338個/cm2以上であり、成長層13表面のBPD密度は、4個/cm2以下である、SiC半導体基板14である。
また、バルク層12のBPD密度は、1000個/cm2以上であり、成長層13表面のBPD密度は、50個/cm2以下である、SiC半導体基板14である。
また、バルク層12のBPD密度は、500個/cm2以上であり、成長層13表面のBPD密度は、25個/cm2以下である、SiC半導体基板14である。
また、バルク層12のBPD密度は、100個/cm2以上であり、成長層13表面のBPD密度は、5個/cm2以下である、SiC半導体基板14である。
また、本発明の他の実施形態のSiC半導体基板14は、10mm×5mmの面積において、バルク層12表面のBPDの個数は669個以上であり、成長層13表面のBPDの個数は2個である。すなわち、バルク層12のBPD密度は、1338個/cm2以上であり、成長層13表面のBPD密度は、4個/cm2以下である、SiC半導体基板14である。
例えば、本発明の他の実施形態のSiC半導体基板14は、10mm×5mmの面積において、バルク層12表面のBPDの個数は276個以上であり、成長層13表面のBPDの個数は12個である。すなわち、バルク層12のBPD密度は、552個/cm2以上であり、成長層13表面のBPD密度は、24個/cm2以下である、SiC半導体基板14である。
例えば、本発明の他の実施形態のSiC半導体基板14は、10mm×5mmの面積において、バルク層12表面のBPDの個数は62個以上であり、成長層13表面のBPDの個数は2個である。すなわち、バルク層12のBPD密度は、124個/cm2以上であり、成長層13表面のBPD密度は、4個/cm2以下である、SiC半導体基板14である。
このように、バルク層12表面に同じ高さのステップ15が配列していることにより、成長層13におけるBPDの変換率を99.95%より大きくすることができる。
以下、本発明に係るSiC半導体基板の製造装置について、図10を参照して詳細に説明する。この実施形態に係る製造装置は、Si蒸気圧空間S1を有する浸炭容器20と、原料供給空間S2を有する原料容器30と、原料供給空間S2を加熱可能な高温真空炉40備える。なお、同実施形態において、先のSiC半導体基板及びその製造方法と基本的に同一の構成要素については、同一の符号を付してその説明を簡略化する。
これにより、SiC基板10を加熱し、1000℃以上2300℃以下の温度まで昇温させることができる。なお、ヒータ47としては、例えば、抵抗加熱式のヒータ又は高周波誘導加熱式のヒータを用いることができる。
なお、この予備加熱室42には、本加熱室41のようなヒータ47は設けられておらず、本加熱室41の余熱により昇温される。例えば、本加熱室41が2000℃の場合、予備加熱室42は1000℃程度まで昇温し、浸炭容器20等の脱ガス処理を行えるよう構成されている。
また、図5においては、本加熱室41の下方に予備加熱室42を配置しているが、これに限られず、任意の方向に設置することができる。
一方、Si蒸気圧環境のSi蒸気圧空間S1を介して原料容器30内を排気する場合には、原料供給空間S2からSi原子が排気されることを抑制して、原料供給空間S2内の原子数比Si/Cを保つことができる。
表1に示す条件で、実施例1〜4、比較例1のSiC半導体基板を製造した。なお、これらの実施例及び比較例にて使用したSiC基板10の歪層11の深さは、SEM−EBSDにより5μm程度と確認した。また、使用した浸炭容器20のサイズは直径160mm×高さ60mmであり、原料容器30のサイズは直径60mm×高さ4mmである。
また、ステップ高さは、AFMにより測定した。
なお、この結果から、エピタキシャル成長前のSiC基板10表面にMSBが形成されている場合には、実施例1と比較してBPD変換率が低下していることがわかる。
この結果から、SiC基板10をSiC-C平衡蒸気圧環境下で成長させるエピタキシャル成長工程S20を含むことにより、成長層13のBPD変換率が95%以上となることがわかる。また、エピタキシャル成長前のSiC基板10に歪層11が残存している場合には、実施例1及び実施例2と比較してBPD変換率が低下していることがわかる。
この結果から、SiC基板10をSiC-C平衡蒸気圧環境下で成長させるエピタキシャル成長工程S20を含むことにより、成長層13のBPD変換率が95%以上となることがわかる。また、エピタキシャル成長工程S20において、SiC基板のテラス幅が増大する条件で成長させない場合には、実施例1及び実施例2と比較してBPD変換率が低下していることがわかる。
すなわち、実施例1によれば、バルク層12表面のBPD密度は、2400個/cm2であり、成長層13表面のBPD密度は、0個/cm2である、SiC半導体基板14を製造することができる。
言い換えれば、実施例1によれば、バルク層12表面のBPD密度は、2000個/cm2以上であり、成長層13表面のBPD密度は、1個/cm2未満である、SiC半導体基板14を製造することができる。
すなわち、実施例2によれば、バルク層12表面のBPD密度は、1338個/cm2であり、成長層13表面のBPD密度は、4個/cm2である、SiC半導体基板14を製造することができる。
言い換えれば、実施例2によれば、バルク層12表面のBPD密度は、1000個/cm2以上であり、成長層13表面のBPD密度は、5個/cm2未満である、SiC半導体基板14を製造することができる。
すなわち、実施例3によれば、バルク層12表面のBPD密度は、552個/cm2であり、成長層13表面のBPD密度は、24個/cm2である、SiC半導体基板14を製造することができる。
言い換えれば、実施例3によれば、バルク層12表面のBPD密度は、500個/cm2以上であり、成長層13表面のBPD密度は、25個/cm2以下である、SiC半導体基板14を製造することができる。
すなわち、実施例4によれば、バルク層12表面のBPD密度は、552個/cm2であり、成長層13表面のBPD密度は、4個/cm2である、SiC半導体基板14を製造することができる。
言い換えれば、実施例4によれば、バルク層12表面のBPD密度は、100個/cm2以上であり、成長層13表面のBPD密度は、5個/cm2以下である、SiC半導体基板14を製造することができる。
この結果から、SiC-Si平衡蒸気圧環境下で成長させた場合には、実施例1〜4と比較してBPD変換率が低下していることがわかる。
この結果によれば、テラス幅増大率が0より大きい場合、すなわち、歪層11を除去したSiC基板10に対して、エピタキシャル成長中にテラス幅Wが増大する条件で成長させた場合には、BPD変換率が99.00%以上であった。
S20 エピタキシャル成長工程
S30 バンチング分解工程
10 SiC基板
11 歪層
12 バルク層
13 成長層
14 SiC半導体基板
15 ステップ
16 テラス
20 浸炭容器
30 原料容器
40 高温真空炉
41 本加熱室
42 予備加熱室
43 移動手段
S1 Si蒸気圧空間
S2 原料供給空間
BPD 基底面転位
MSB マクロステップバンチング
W テラス幅
Claims (28)
- SiC基板の歪層を除去する歪層除去工程と、
前記SiC基板のテラス幅が増大する条件で成長させるエピタキシャル成長工程と、を含む、SiC半導体基板の製造方法。 - 前記エピタキシャル成長工程は、SiC-C平衡蒸気圧環境下で成長させる、請求項1に記載のSiC半導体基板の製造方法。
- 前記エピタキシャル成長工程は、原料供給空間内の原子数比Si/Cが1以下となるよう、Si原子供給源及びC原子供給源を配置して成長させる、請求項1又は請求項2に記載のSiC半導体基板の製造方法。
- 前記エピタキシャル成長工程は、CVD法を用いて前記SiC基板をCリッチ環境下で成長させる、請求項1に記載のSiC半導体基板の製造方法。
- 前記エピタキシャル成長工程は、マクロステップバンチングが形成されていないSiC基板に対して成長させる、請求項1〜4の何れかに記載のSiC半導体基板の製造方法。
- 前記エピタキシャル成長工程は、オフ方向が<11−20>であるSiC基板に対して成長させた際に、ステップ端形状がジグザグ形状のマクロステップバンチングが形成される成長条件でエピタキシャル成長を行う、請求項1〜5の何れかに記載のSiC半導体基板の製造方法。
- 前記エピタキシャル成長工程は、1600℃以上の温度で行う、請求項1〜6の何れかに記載のSiC半導体基板の製造方法。
- 前記エピタキシャル成長工程後に、マクロステップバンチングを分解させるバンチング分解工程をさらに含む、請求項1〜7の何れかに記載のSiC半導体基板の製造方法。
- 基底面転位を有するバルク層と、
前記基底面転位を基底面転位以外に変換させる成長層と、を備え、
前記成長層における前記基底面転位の変換率は99.95%より大きい、SiC半導体基板。 - 前記バルク層の表面は、1ユニットセル高さのステップが配列している、請求項9に記載のSiC半導体基板。
- SiC基板にSi原子及びC原子を供給して成長させる原料供給空間と、
前記原料供給空間を加熱可能な高温真空炉と、を備え、
前記原料供給空間は、Si原子供給源と、C原子供給源と、を有し、
前記Si原子供給源及び前記C原子供給源は、前記原料供給空間内の原子数比Si/Cが1以下となるよう配置される、SiC半導体基板の製造装置。 - Si蒸気圧環境が形成されるSi蒸気圧空間をさらに備え、
前記原料供給空間は、前記Si蒸気圧空間を介して排気される、請求項11に記載のSiC半導体基板の製造装置。 - 前記原料供給空間を有する原料容器と、
前記Si蒸気圧空間を有する浸炭容器と、を備える、請求項12に記載のSiC半導体基板の製造装置。 - 前記原料供給空間内には、前記SiC基板に向かって温度が下がるような温度勾配が設けられている、請求項11〜13の何れかに記載のSiC半導体基板の製造装置。
- 前記高温真空炉は、前記原料供給空間を加熱可能な本加熱室と、
前記本加熱室に接続する予備加熱室と、
前記原料供給空間を移動させる移動手段と、を有し、
前記移動手段は、前記本加熱室と前記予備加熱室の間を移動可能に構成されている、請求項11〜14の何れかに記載のSiC半導体基板の製造装置。 - SiC基板のテラス幅が増大する条件で成長させるエピタキシャル成長工程を含む、SiC半導体基板の基底面転位を低減する方法。
- SiC基板をSiC-C平衡蒸気圧環境下でエピタキシャル成長させるエピタキシャル成長工程を含む、SiC半導体基板の基底面転位を低減する方法。
- 前記エピタキシャル成長工程は、テラス幅が40nm未満である前記SiC基板にエピタキシャル成長させる、請求項16又は請求項17に記載のSiC半導体基板の基底面転位を低減する方法。
- 前記エピタキシャル成長工程は、原料供給空間内の原子数比Si/Cが1以下となるよう、Si原子供給源及びC原子供給源を配置して成長させる、請求項16〜18の何れかに記載のSiC半導体基板の基底面転位を低減する方法。
- 前記エピタキシャル成長工程は、マクロステップバンチングが形成されていないSiC基板に対して成長させる、請求項16〜19の何れかに記載のSiC半導体基板の基底面転位を低減する方法。
- SiC基板をSiC-C平衡蒸気圧環境下で成長させるエピタキシャル成長工程を含む、SiC半導体基板の製造方法。
- 前記エピタキシャル成長工程は、テラス幅が40nm未満である前記SiC基板にエピタキシャル成長させる、請求項21に記載のSiC半導体基板の製造方法。
- 前記エピタキシャル成長工程は、原料供給空間内の原子数比Si/Cが1以下となるよう、Si原子供給源及びC原子供給源を配置して成長させる、請求項21又は請求項22に記載のSiC半導体基板の製造方法。
- 前記エピタキシャル成長工程は、マクロステップバンチングが形成されていないSiC基板に対して成長させる、請求項21〜23の何れかに記載のSiC半導体基板の製造方法。
- 基底面転位を有するバルク層と、
前記基底面転位を基底面転位以外に変換させる成長層と、を備え、
前記バルク層の表面の基底面転位の密度は、2000個/cm2以上であり、前記成長層の表面の基底面転位の密度は、100個/cm2以下である、SiC半導体基板。 - 基底面転位を有するバルク層と、
前記基底面転位を基底面転位以外に変換させる成長層と、を備え、
前記バルク層の表面の基底面転位の密度は、2000個/cm2以上であり、前記成長層の表面の基底面転位の密度は、1個/cm2未満である、SiC半導体基板。 - 基底面転位を有するバルク層と、
前記基底面転位を基底面転位以外に変換させる成長層と、を備え、
前記バルク層の表面の基底面転位の密度は、2000個/cm2以上であり、前記成長層の表面の基底面転位の密度は、0個/cm2である、SiC半導体基板。 - 請求項1〜8、21〜23の何れかに記載の製造方法により製造されたSiC半導体基板。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018208475 | 2018-11-05 | ||
JP2018208475 | 2018-11-05 | ||
PCT/JP2019/043203 WO2020095872A1 (ja) | 2018-11-05 | 2019-11-05 | SiC半導体基板及びその製造方法及びその製造装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2020095872A1 true JPWO2020095872A1 (ja) | 2021-09-24 |
JP7278550B2 JP7278550B2 (ja) | 2023-05-22 |
Family
ID=70610707
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020556059A Active JP7278550B2 (ja) | 2018-11-05 | 2019-11-05 | SiC半導体基板及びその製造方法及びその製造装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US12020928B2 (ja) |
EP (1) | EP3879011A4 (ja) |
JP (1) | JP7278550B2 (ja) |
CN (1) | CN113227465B (ja) |
TW (1) | TW202037773A (ja) |
WO (1) | WO2020095872A1 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20220181149A1 (en) * | 2019-03-05 | 2022-06-09 | Kwansei Gakuin Educational Foundation | METHOD AND DEVICE FOR MANUFACTURING SiC SUBSTRATE, AND METHOD FOR REDUCING MACRO-STEP BUNCHING OF SiC SUBSTRATE |
EP4209626A1 (en) * | 2019-03-05 | 2023-07-12 | Kwansei Gakuin Educational Foundation | Sic epitaxial substrate manufacturing method and manufacturing device therefor |
EP4403677A2 (en) * | 2019-08-06 | 2024-07-24 | Kwansei Gakuin Educational Foundation | Sic seed crystal and method for producing same, sic ingot produced by growing said sic seed crystal and method for producing same, and sic wafer produced from said sic ingot and sic wafer with epitaxial film and methods respectively for producing said sic wafer and said sic wafer with epitaxial film |
EP4239112A4 (en) * | 2020-10-28 | 2024-07-17 | Kwansei Gakuin Educational Found | HEAT TREATMENT ENVIRONMENT EVALUATION METHOD AND SILICON CARBIDE SUBSTRATE |
CN113668052B (zh) * | 2021-08-13 | 2022-12-06 | 厦门大学 | 非平衡条件下化学势调控生长单体的SiC台阶流快速生长方法 |
WO2023058493A1 (ja) | 2021-10-05 | 2023-04-13 | 学校法人関西学院 | エピタキシャル層のキャリア濃度を均一化する方法及びそれらの方法により作製された構造 |
JPWO2023058492A1 (ja) | 2021-10-05 | 2023-04-13 | ||
WO2023058491A1 (ja) | 2021-10-05 | 2023-04-13 | 学校法人関西学院 | 炭化ケイ素の積層欠陥を低減する方法及びその方法により作製された構造 |
WO2024034448A1 (ja) * | 2022-08-09 | 2024-02-15 | 学校法人関西学院 | フォトルミネッセンス測定におけるバックグラウンドの発光強度のバラツキを抑制する方法及び半導体基板の評価方法 |
WO2024057845A1 (ja) * | 2022-09-13 | 2024-03-21 | 住友電気工業株式会社 | 炭化珪素基板、炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014125550A1 (ja) * | 2013-02-13 | 2014-08-21 | 三菱電機株式会社 | SiCエピタキシャルウエハの製造方法 |
WO2014199615A1 (ja) * | 2013-06-13 | 2014-12-18 | 学校法人関西学院 | SiC基板の表面処理方法 |
WO2017018533A1 (ja) * | 2015-07-29 | 2017-02-02 | 新日鐵住金株式会社 | エピタキシャル炭化珪素単結晶ウェハの製造方法 |
JP2017059670A (ja) * | 2015-09-16 | 2017-03-23 | ローム株式会社 | SiCエピタキシャルウェハ、SiCエピタキシャルウェハの製造装置、SiCエピタキシャルウェハの製造方法、および半導体装置 |
WO2017188381A1 (ja) * | 2016-04-28 | 2017-11-02 | 学校法人関西学院 | 気相エピタキシャル成長方法及びエピタキシャル層付き基板の製造方法 |
JP2018113303A (ja) * | 2017-01-10 | 2018-07-19 | 昭和電工株式会社 | SiCエピタキシャルウェハ及びその製造方法 |
WO2018174105A1 (ja) * | 2017-03-22 | 2018-09-27 | 東洋炭素株式会社 | 改質SiCウエハの製造方法、エピタキシャル層付きSiCウエハ、その製造方法、及び表面処理方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002099169A1 (fr) | 2001-06-04 | 2002-12-12 | The New Industry Research Organization | Carbure de silicium monocristal et son procede de production |
US7018554B2 (en) | 2003-09-22 | 2006-03-28 | Cree, Inc. | Method to reduce stacking fault nucleation sites and reduce forward voltage drift in bipolar devices |
JP2004193631A (ja) * | 2004-03-19 | 2004-07-08 | Matsushita Electric Ind Co Ltd | 炭化珪素薄膜の製造方法 |
JP2008108824A (ja) | 2006-10-24 | 2008-05-08 | Matsushita Electric Ind Co Ltd | 炭化珪素半導体素子およびその製造方法 |
JP2008205296A (ja) * | 2007-02-21 | 2008-09-04 | Matsushita Electric Ind Co Ltd | 炭化珪素半導体素子及びその製造方法 |
JP5353800B2 (ja) * | 2010-04-07 | 2013-11-27 | 新日鐵住金株式会社 | 炭化珪素エピタキシャル膜の製造方法 |
WO2014125508A1 (en) | 2013-02-12 | 2014-08-21 | Massimo Papucci | Method for the production of semifinished textile products for felt like hats, hats and semifinished products so obtained |
US10241564B2 (en) | 2013-06-07 | 2019-03-26 | Seiko Epson Corporation | Electronic apparatus and method of detecting tap operation |
JP6525189B2 (ja) | 2014-02-28 | 2019-06-05 | 学校法人関西学院 | 走査型電子顕微鏡用標準試料、その製造方法、走査型電子顕微鏡の評価方法、及びSiC基板の評価方法。 |
JP2017071525A (ja) | 2015-10-06 | 2017-04-13 | 住友電気工業株式会社 | 半導体積層体の製造方法 |
-
2019
- 2019-11-05 WO PCT/JP2019/043203 patent/WO2020095872A1/ja unknown
- 2019-11-05 EP EP19882902.0A patent/EP3879011A4/en active Pending
- 2019-11-05 US US17/291,574 patent/US12020928B2/en active Active
- 2019-11-05 JP JP2020556059A patent/JP7278550B2/ja active Active
- 2019-11-05 CN CN201980072577.4A patent/CN113227465B/zh active Active
- 2019-11-05 TW TW108140004A patent/TW202037773A/zh unknown
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014125550A1 (ja) * | 2013-02-13 | 2014-08-21 | 三菱電機株式会社 | SiCエピタキシャルウエハの製造方法 |
WO2014199615A1 (ja) * | 2013-06-13 | 2014-12-18 | 学校法人関西学院 | SiC基板の表面処理方法 |
WO2017018533A1 (ja) * | 2015-07-29 | 2017-02-02 | 新日鐵住金株式会社 | エピタキシャル炭化珪素単結晶ウェハの製造方法 |
JP2017059670A (ja) * | 2015-09-16 | 2017-03-23 | ローム株式会社 | SiCエピタキシャルウェハ、SiCエピタキシャルウェハの製造装置、SiCエピタキシャルウェハの製造方法、および半導体装置 |
WO2017188381A1 (ja) * | 2016-04-28 | 2017-11-02 | 学校法人関西学院 | 気相エピタキシャル成長方法及びエピタキシャル層付き基板の製造方法 |
JP2018113303A (ja) * | 2017-01-10 | 2018-07-19 | 昭和電工株式会社 | SiCエピタキシャルウェハ及びその製造方法 |
WO2018174105A1 (ja) * | 2017-03-22 | 2018-09-27 | 東洋炭素株式会社 | 改質SiCウエハの製造方法、エピタキシャル層付きSiCウエハ、その製造方法、及び表面処理方法 |
Also Published As
Publication number | Publication date |
---|---|
EP3879011A4 (en) | 2022-07-20 |
WO2020095872A1 (ja) | 2020-05-14 |
CN113227465B (zh) | 2024-03-29 |
JP7278550B2 (ja) | 2023-05-22 |
US20210398807A1 (en) | 2021-12-23 |
US12020928B2 (en) | 2024-06-25 |
CN113227465A (zh) | 2021-08-06 |
EP3879011A1 (en) | 2021-09-15 |
TW202037773A (zh) | 2020-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7278550B2 (ja) | SiC半導体基板及びその製造方法及びその製造装置 | |
US20220282395A1 (en) | SiC SUBSTRATE, SiC EPITAXIAL SUBSTRATE, SiC INGOT AND PRODUCTION METHODS THEREOF | |
JP7464806B2 (ja) | SiC半導体基板及びその製造方法及びその製造装置 | |
WO2020179796A1 (ja) | SiCエピタキシャル基板の製造方法及びその製造装置 | |
US20220333270A1 (en) | SiC SEED CRYSTAL AND METHOD FOR PRODUCING SAME, SiC INGOT PRODUCED BY GROWING SAID SiC SEED CRYSTAL AND METHOD FOR PRODUCING SAME, AND SiC WAFER PRODUCED FROM SAID SiC INGOT AND SiC WAFER WITH EPITAXIAL FILM AND METHODS RESPECTIVELY FOR PRODUCING SAID SiC WAFER AND SAID SiC WAFER WITH EPITAXIAL FILM | |
JP2017065986A (ja) | 低抵抗率炭化珪素単結晶基板の製造方法 | |
WO2021060368A1 (ja) | SiC単結晶の製造方法、SiC単結晶の製造装置及びSiC単結晶ウェハ | |
JP2005041710A (ja) | 炭化珪素単結晶、炭化珪素単結晶ウェハ及びその製造方法 | |
WO2020218482A1 (ja) | SiC基板の製造方法、その製造装置、及び、エピタキシャル成長方法 | |
WO2021060369A1 (ja) | SiC基板、SiC基板の製造方法、SiC半導体装置およびSiC半導体装置の製造方法 | |
WO2021060365A1 (ja) | 半導体基板の製造方法及び半導体基板の製造装置 | |
WO2021025086A1 (ja) | SiC基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210517 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221025 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221223 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230411 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230426 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7278550 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |