JP2017071525A - 半導体積層体の製造方法 - Google Patents
半導体積層体の製造方法 Download PDFInfo
- Publication number
- JP2017071525A JP2017071525A JP2015198811A JP2015198811A JP2017071525A JP 2017071525 A JP2017071525 A JP 2017071525A JP 2015198811 A JP2015198811 A JP 2015198811A JP 2015198811 A JP2015198811 A JP 2015198811A JP 2017071525 A JP2017071525 A JP 2017071525A
- Authority
- JP
- Japan
- Prior art keywords
- main surface
- forming
- pits
- manufacturing
- pit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Drying Of Semiconductors (AREA)
- Weting (AREA)
Abstract
【課題】エピ層の大幅な研磨を必要とすることなく、エピ層内の基底面転位の密度を低減することが可能な炭化珪素からなる半導体積層体の製造方法を提供する。【解決手段】半導体積層体の製造方法は、炭化珪素からなり、c面に対するオフ角が4°以下であるシリコン面である第1主面10Aを有する基板10を準備する工程と、第1主面10Aに、基板10に含まれる転位に対応するピットを形成する工程と、ピットが形成された第1主面10A上に、炭化珪素からなるエピ層20を形成する工程と、を備える。ピットを形成する工程では、深さ50nm以下のピットが形成される。【選択図】図8
Description
本発明は半導体積層体の製造方法に関するものである。
炭化珪素(SiC)層を動作層として含む半導体装置(SiC半導体装置)は、炭化珪素からなる基板上に炭化珪素からなるエピ層が形成された半導体積層体を準備し、エピ層上に二酸化珪素からなる絶縁膜や金属などの導電体からなる電極を形成することにより製造することができる。炭化珪素からなる基板内には、貫通転位および基底面転位が不可避的に形成される。そして、何ら対策を講じることなく基板上にエピ層を形成すると、基板に含まれる転位に起因して、エピ層にも貫通転位および基底面転位が形成される。
このような半導体積層体を用いてSiC半導体装置を製造した場合、SiC半導体装置の動作中に、特性が劣化する場合がある。これは、エピ層に電流が流れることで、基底面転位が生成サイトとなって積層欠陥が生成し、エピ層の結晶性が低下することが原因である。
この基底面転位に起因したSiC半導体装置の特性の劣化を抑制する目的で、炭化珪素からなる基板の主面を溶融水酸化カリウムによりエッチングする技術が提案されている(たとえば、特許文献1参照)。これにより、基板の主面に露出する転位(貫通転位および基底面転位)に対応する領域にピットが形成される。そして、当該主面上にエピ層を形成すると、エピ層内で基底面転位が貫通転位に変換される。その結果、エピ層内の基底面転位の密度が低減され、上記動作中のSiC半導体装置の特性の劣化が抑制される。
しかし、上記特許文献1に記載のように炭化珪素からなる基板の主面を溶融水酸化カリウムによりエッチングした場合、基板の主面には深さ5〜10μm程度のピットが形成される。そして、基板の主面上にエピ層を形成すると、基板のピットに起因して、エピ層の基板とは反対側の主面にも深さ5〜10μm程度の凹部が形成される。このような凹部は、その後の半導体装置の製造の妨げとなる。そのため、エピ層の主面を研磨により、たとえば15μm程度の厚み分だけ除去して平坦化する必要が生じる(たとえば、特許文献1の段落[0042]参照)。このようなエピ層の大幅な研磨は、半導体装置の製造コストを上昇させる原因となる。
そこで、エピ層の大幅な研磨を必要とすることなく、エピ層内の基底面転位の密度を低減することが可能な炭化珪素からなる半導体積層体の製造方法を提供することを目的の1つとする。
本発明に従った半導体積層体の製造方法は、炭化珪素からなり、c面に対するオフ角が4°以下であるシリコン面である第1主面を有する基板を準備する工程と、第1主面に、基板に含まれる転位に対応するピットを形成する工程と、ピットが形成された第1主面上に、炭化珪素からなるエピ層を形成する工程と、を備える。ピットを形成する工程では、深さ50nm以下のピットが形成される。
上記半導体積層体の製造方法によれば、エピ層の大幅な研磨を必要とすることなく、エピ層内の基底面転位の密度を低減することができる。
[本願発明の実施形態の説明]
最初に本願発明の実施態様を列記して説明する。本願の半導体積層体の製造方法は、炭化珪素からなり、c面に対するオフ角が4°以下であるシリコン面である第1主面を有する基板を準備する工程と、第1主面に、基板に含まれる転位に対応するピットを形成する工程と、ピットが形成された第1主面上に、炭化珪素からなるエピ層を形成する工程と、を備える。ピットを形成する工程では、深さ50nm以下のピットが形成される。
最初に本願発明の実施態様を列記して説明する。本願の半導体積層体の製造方法は、炭化珪素からなり、c面に対するオフ角が4°以下であるシリコン面である第1主面を有する基板を準備する工程と、第1主面に、基板に含まれる転位に対応するピットを形成する工程と、ピットが形成された第1主面上に、炭化珪素からなるエピ層を形成する工程と、を備える。ピットを形成する工程では、深さ50nm以下のピットが形成される。
本発明者は、エピ層の大幅な研磨を必要とすることなく、エピ層内の基底面転位の密度を低減する方策について検討した。その結果、上記特許文献1に記載のような深さ5〜10μm程度のピットではなく、同様の観察方法、同様の観点では、認識されないような深さ(具体的には1/100〜1/200程度の以下の深さ)の微小なピットを基板の主面に形成し、その後、当該主面上にエピ層を形成することによって、エピ層内の基底面転位の密度を十分に低減できることを見出した。
より具体的には、本願の半導体積層体の製造方法では、c面に対するオフ角が4°以下であるシリコン面である第1主面に、転位に対応する深さ50nm以下のピットを形成し、その後、エピ層を形成することで、エピ層内の基底面転位の密度を低減する。そして、第1主面に形成されるピットの深さが50nm以下であることにより、エピ層の基板とは反対側の主面に形成される凹部も同程度の深さとなる。そのため、凹部の形成は、その後の半導体装置の製造への影響が小さい。したがって、エピ層の大幅な研磨は必要とならない。このように、本願の半導体積層体の製造方法によれば、エピ層の大幅な研磨を必要とすることなく、エピ層内の基底面転位の密度を低減することができる。
なお、六方晶炭化珪素の{0001}面(c面)のうち、最表面に珪素原子が並ぶ面はシリコン面、炭素原子が並ぶ面はカーボン面と定義される。本願において、第1主面が、c面に対するオフ角が4°以下であるシリコン面である状態とは、第1主面が、シリコン面を主体とする結晶面から構成される面であって、{0001}面とのなす角が4°以下である状態を意味する。
上記半導体積層体の製造方法において、上記転位は、貫通転位および基底面転位を含んでいてもよい。貫通転位および基底面転位の両方に対応する深さ50nm以下の上記ピットを形成することで、エピ層内の基底面転位の密度を十分に低減することができる。
上記半導体積層体の製造方法において、上記ピットを形成する工程では、深さ5nm以上の上記ピットが形成されてもよい。このようにすることにより、エピ層内の基底面転位の密度低減をより確実に達成することができる。
上記半導体積層体の製造方法において、上記ピットを形成する工程では、深さ20nm以下の上記ピットが形成されてもよい。このようにすることにより、エピ層の基板とは反対側の主面の平坦性を一層向上させることができる。エピ層の基板とは反対側の主面の平坦性をさらに向上させる観点から、上記ピットを形成する工程では、深さ10nm以下の上記ピットが形成されてもよい。
上記半導体積層体の製造方法において、上記ピットを形成する工程は、第1主面を含む領域を酸化することにより酸化膜を形成する工程と、酸化膜を除去する工程と、を含んでいてもよい。このような手順により、深さ50nm以下の上記ピットを容易に形成することができる。
上記半導体積層体の製造方法において、上記酸化膜を形成する工程では、膜厚が100nm以下の上記酸化膜が形成されてもよい。このようにすることにより、適切な深さのピットを容易に形成することができる。
上記半導体積層体の製造方法において、上記ピットを形成する工程では、第1主面を、塩素を含むガス(塩素原子を含むガスを含有するガス)によってエッチングすることにより上記ピットが形成されてもよい。これにより、深さ50nm以下の上記ピットを容易に形成することができる。
上記半導体積層体の製造方法において、上記ピットを形成する工程では、第1主面を、塩酸を含むエッチャントによってエッチングすることにより上記ピットが形成されてもよい。これにより、深さ50nm以下の上記ピットを容易に形成することができる。
[本願発明の実施形態の詳細]
次に、本発明にかかる半導体積層体の製造方法の実施の形態を、以下に図面を参照しつつ説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。
次に、本発明にかかる半導体積層体の製造方法の実施の形態を、以下に図面を参照しつつ説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。
(実施の形態1)
図1を参照して、本実施の形態の半導体積層体であるエピ基板の製造方法では、まず工程(S10)として基板準備工程が実施される。この工程(S10)では、図2を参照して、たとえば所望の濃度でn型不純物を含む4H−SiCからなるインゴットがスライスされる。その後、表面の平坦化処理、洗浄等のプロセスを経て、基板10が準備される。
図1を参照して、本実施の形態の半導体積層体であるエピ基板の製造方法では、まず工程(S10)として基板準備工程が実施される。この工程(S10)では、図2を参照して、たとえば所望の濃度でn型不純物を含む4H−SiCからなるインゴットがスライスされる。その後、表面の平坦化処理、洗浄等のプロセスを経て、基板10が準備される。
基板10の第1主面10Aは、c面に対するオフ角が4°以下であるシリコン面である。基板10の第2主面10Bは、c面に対するオフ角が4°以下であるカーボン面である。図3を参照して、基板10内には、第1主面10Aに露出する転位81が不可避的に複数含まれる。複数の転位81は、貫通転位および基底面転位を含む。
次に、工程(S21)として酸化膜形成工程が実施される。この工程(S21)では、工程(S10)において準備された基板10が、たとえば熱酸化される。これにより、図2および図4を参照して、第1主面10Aを含むように、酸化膜91が形成される。酸化膜91は、二酸化珪素からなる。酸化膜91の膜厚は100nm以下とすることが好ましく、50nm以下とすることがより好ましい。熱酸化は、たとえば常圧下において1slm(standard liter/min)の流量で酸素ガスを供給しつつ基板10を1350℃に加熱して20分間保持することにより実施することができる。これにより、たとえば厚み50nmの酸化膜91を形成することができる。
このとき、図3および図5を参照して、第1主面10Aにおいて転位81が露出している領域では、他の領域に比べて酸化速度が速くなる。そのため、酸化膜91の転位81に対応する領域には、突出部91Aが形成される。上記条件にて熱酸化が実施されると、転位81が貫通転位である場合、突出部91Aの高さは5〜10nm程度となる。また、転位81が基底面転位である場合、突出部91Aの高さは2〜4nm程度となる。
次に、工程(S22)として酸化膜除去工程が実施される。この工程では、図4および図6を参照して、工程(S21)において形成された酸化膜91が除去される。酸化膜91の除去は、たとえばフッ酸を用いて実施することができる。
このとき、図5および図7を参照して、突出部91Aに対応する領域には、ピット91Bが形成される。上記条件にて熱酸化が実施されると、転位81が貫通転位である場合、ピット91Bの深さd1は5〜10nm程度となる。また、転位81が基底面転位である場合、ピット91Bの深さd1は2〜4nm程度となる。これにより、第1主面10Aに、基板10に含まれる転位に対応するピット91Bが形成される。工程(S21)および(S22)は、第1主面10Aに、基板10に含まれる転位に対応するピットを形成する工程を構成する。ピット91Bの深さd1は、たとえば熱酸化の時間により調整することができる。
次に、工程(S30)としてエピタキシャル成長工程が実施される。この工程(S30)では、図6および図8を参照して、工程(S21)および(S22)においてピット91Bが形成された第1主面10A上に、炭化珪素からなるエピ層20がエピタキシャル成長により形成される。エピ層20の厚みは、たとえば30μmとすることができる。これにより、本実施の形態の半導体積層体であるエピ基板1が完成する。
本実施の形態のエピ基板1の製造方法においては、工程(S21)および(S22)において、c面に対するオフ角が4°以下であるシリコン面である第1主面10Aに、1μmを超えるようなピットを形成することなく、転位に対応する深さ50nm以下のピット91Bが形成される。そして、工程(S30)において、ピット91Bが形成された第1主面10A上に、炭化珪素からなるエピ層20がエピタキシャル成長により形成される。これにより、エピ層20の成長に際して、第1主面10Aに露出する転位81のうち基底面転位が貫通転位に変換される。そのため、エピ層20内の基底面転位の密度が低減される。そして、第1主面10Aに形成されるピット91Bの深さが50nm以下であることにより、エピ層20の基板10とは反対側の主面20Aに形成される凹部も同程度の深さとなる。
具体的には、たとえば上記条件により工程(S21)および(S22)を実施してピット91Bを形成し、工程(S30)において厚み30μmのエピ層20を形成した場合、第1主面10Aに露出する基底面転位のうち99.95%が貫通転位に変換される。また、エピ層20の主面20AをAFM(Atomic Force Microscope)により観察した場合の粗さRMS(Root Mean Square)を、一辺5μmの正方形領域内において0.25μm以下とすることができる。このようなエピ層20の主面20Aの表面粗さは、半導体装置の製造において障害とならない範囲である。したがって、エピ層20の大幅な研磨は必要とならない。このように、本実施の形態の半導体積層体であるエピ基板1の製造方法によれば、エピ層20の大幅な研磨を必要とすることなく、エピ層20内の基底面転位の密度を低減することができる。
上記ピット91Bを形成する工程である工程(S21)および(S22)では、深さ5nm以上のピット91Bが形成されてもよい。これにより、エピ層20内の基底面転位の密度低減をより確実に達成することができる。
さらに、上記ピット91Bを形成する工程である工程(S21)および(S22)では、深さ20nm以下のピット91Bが形成されてもよい。このようにすることにより、エピ層20の主面20Aの平坦性を一層向上させることができる。エピ層20の主面20Aの平坦性をさらに向上させる観点から、ピット91Bを形成する工程では、深さ10nm以下のピット91Bが形成されてもよい。
(実施の形態2)
次に、他の実施の形態である実施の形態2における半導体積層体であるエピ基板の製造方法について説明する。実施の形態2におけるエピ基板1の製造方法は、基本的には上記実施の形態1の場合と同様に実施され、同様の効果を奏する。しかし、実施の形態2におけるエピ基板1の製造方法は、ピット91Bの形成方法において実施の形態1の場合とは異なっている。
次に、他の実施の形態である実施の形態2における半導体積層体であるエピ基板の製造方法について説明する。実施の形態2におけるエピ基板1の製造方法は、基本的には上記実施の形態1の場合と同様に実施され、同様の効果を奏する。しかし、実施の形態2におけるエピ基板1の製造方法は、ピット91Bの形成方法において実施の形態1の場合とは異なっている。
図9を参照して、実施の形態2におけるエピ基板1の製造方法では、上記実施の形態1の場合と同様に工程(S10)が実施された後、工程(S23)として塩素エッチング工程が実施される。この工程(S23)では、工程(S10)において準備された基板10の第1主面10Aが、塩素を含むガス、たとえば塩素ガス、酸素ガス、および窒素ガスの混合ガスによってエッチングされることによりピット91Bが形成される。
このとき、図2および図3を参照して、第1主面10Aにおいて転位81が露出している領域では、他の領域に比べて塩素ガスによるエッチングの速度が速くなる。そのため、図3および図7を参照して、第1主面10Aの転位81に対応する領域には、実施の形態1の場合と同様にピット91Bが形成される。エッチングは、たとえば塩素ガス、酸素ガス、および窒素ガスの混合ガスを第1主面10Aに対して供給することにより実施することができる。エッチング温度は1000℃、エッチング時間は10秒間とすることができる。このような条件でガスエッチングが実施されると、転位81が貫通転位である場合、ピット91Bの深さは5〜10nm程度となる。また、転位81が基底面転位である場合、ピット91Bの深さは2〜4nm程度となる。工程(S23)は、第1主面10Aに、基板10に含まれる転位に対応するピットを形成する工程である。ピット91Bの深さd1は、たとえばエッチングの時間により調整することができる。
その後、上記実施の形態1の場合と同様に工程(S30)が実施されることにより、本実施の形態の半導体積層体であるエピ基板1が完成する。
(実施の形態3)
次に、さらに他の実施の形態である実施の形態3における半導体積層体であるエピ基板の製造方法について説明する。実施の形態3におけるエピ基板1の製造方法は、基本的には上記実施の形態1の場合と同様に実施され、同様の効果を奏する。しかし、実施の形態3におけるエピ基板1の製造方法は、ピット91Bの形成方法において実施の形態1の場合とは異なっている。
次に、さらに他の実施の形態である実施の形態3における半導体積層体であるエピ基板の製造方法について説明する。実施の形態3におけるエピ基板1の製造方法は、基本的には上記実施の形態1の場合と同様に実施され、同様の効果を奏する。しかし、実施の形態3におけるエピ基板1の製造方法は、ピット91Bの形成方法において実施の形態1の場合とは異なっている。
図10を参照して、実施の形態3におけるエピ基板1の製造方法では、上記実施の形態1の場合と同様に工程(S10)が実施された後、工程(S24)として塩酸エッチング工程が実施される。この工程(S24)では、工程(S10)において準備された基板10の第1主面10Aが、塩酸を含むエッチャントによってエッチングされることによりピット91Bが形成される。
このとき、図2および図3を参照して、第1主面10Aにおいて転位81が露出している領域では、他の領域に比べてエッチングの速度が速くなる。そのため、図3および図7を参照して、第1主面10Aの転位81に対応する領域には、実施の形態1の場合と同様にピット91Bが形成される。エッチングは、第1主面10Aを、たとえば35%の塩酸によりエッチングすることにより実施することができる。エッチング温度は50℃、エッチング時間は600秒間とすることができる。このような条件で塩酸エッチングが実施されると、転位81が貫通転位である場合、ピット91Bの深さは5〜10nm程度となる。また、転位81が基底面転位である場合、ピット91Bの深さは2〜4nm程度となる。工程(S24)は、第1主面10Aに、基板10に含まれる転位に対応するピットを形成する工程である。ピット91Bの深さd1は、たとえばエッチングの時間により調整することができる。
その後、上記実施の形態1の場合と同様に工程(S30)が実施されることにより、本実施の形態の半導体積層体であるエピ基板1が完成する。
なお、上記実施の形態においては、ピット91Bの形成方法として、酸化膜の形成および除去、塩素ガスによるガスエッチングおよび塩酸によるエッチングを例示したが、ピット91Bの形成方法はこれらに限られず、深さ50nm以下のピット91Bを形成可能な種々の方法を採用することができる。
今回開示された実施の形態はすべての点で例示であって、どのような面からも制限的なものではないと理解されるべきである。本発明の範囲は上記した説明ではなく、特許請求の範囲によって規定され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
本願の半導体積層体は、基底面転位の低減が求められる炭化珪素からなる半導体積層体の製造に、特に有利に適用され得る。
1 エピ基板
10 基板
10A 第1主面
10B 第2主面
20 エピ層
20A 主面
81 転位
91 酸化膜
91A 突出部
91B ピット
10 基板
10A 第1主面
10B 第2主面
20 エピ層
20A 主面
81 転位
91 酸化膜
91A 突出部
91B ピット
Claims (8)
- 炭化珪素からなり、c面に対するオフ角が4°以下であるシリコン面である第1主面を有する基板を準備する工程と、
前記第1主面に、前記基板に含まれる転位に対応するピットを形成する工程と、
前記ピットが形成された前記第1主面上に、炭化珪素からなるエピ層を形成する工程と、を備え、
前記ピットを形成する工程では、深さ50nm以下のピットが形成される、半導体積層体の製造方法。 - 前記転位は、貫通転位および基底面転位を含む、請求項1に記載の半導体積層体の製造方法。
- 前記ピットを形成する工程では、深さ5nm以上のピットが形成される、請求項1または2に記載の半導体積層体の製造方法。
- 前記ピットを形成する工程では、深さ20nm以下のピットが形成される、請求項1〜3のいずれか1項に記載の半導体積層体の製造方法。
- 前記ピットを形成する工程は、
前記第1主面を含む領域を酸化することにより酸化膜を形成する工程と、
前記酸化膜を除去する工程と、を含む、請求項1〜4のいずれか1項に記載の半導体積層体の製造方法。 - 前記酸化膜を形成する工程では、膜厚が100nm以下の前記酸化膜が形成される、請求項5に記載の半導体積層体の製造方法。
- 前記ピットを形成する工程では、前記第1主面を、塩素を含むガスによってエッチングすることにより前記ピットが形成される、請求項1〜4のいずれか1項に記載の半導体積層体の製造方法。
- 前記ピットを形成する工程では、前記第1主面を、塩酸を含むエッチャントによってエッチングすることにより前記ピットが形成される、請求項1〜4のいずれか1項に記載の半導体積層体の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015198811A JP2017071525A (ja) | 2015-10-06 | 2015-10-06 | 半導体積層体の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015198811A JP2017071525A (ja) | 2015-10-06 | 2015-10-06 | 半導体積層体の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017071525A true JP2017071525A (ja) | 2017-04-13 |
Family
ID=58538593
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015198811A Pending JP2017071525A (ja) | 2015-10-06 | 2015-10-06 | 半導体積層体の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017071525A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020095872A1 (ja) | 2018-11-05 | 2020-05-14 | 学校法人関西学院 | SiC半導体基板及びその製造方法及びその製造装置 |
WO2021025085A1 (ja) | 2019-08-06 | 2021-02-11 | 学校法人関西学院 | SiC基板、SiCエピタキシャル基板、SiCインゴット及びこれらの製造方法 |
-
2015
- 2015-10-06 JP JP2015198811A patent/JP2017071525A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020095872A1 (ja) | 2018-11-05 | 2020-05-14 | 学校法人関西学院 | SiC半導体基板及びその製造方法及びその製造装置 |
US12020928B2 (en) | 2018-11-05 | 2024-06-25 | Kwansei Gakuin Educational Foundation | SiC semiconductor substrate, method for manufacturing same, and device for manufacturing same |
WO2021025085A1 (ja) | 2019-08-06 | 2021-02-11 | 学校法人関西学院 | SiC基板、SiCエピタキシャル基板、SiCインゴット及びこれらの製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11208719B2 (en) | SiC composite substrate and method for manufacturing same | |
JP6524233B2 (ja) | エピタキシャル炭化珪素単結晶ウェハの製造方法 | |
JP6237848B2 (ja) | エピタキシャル炭化珪素ウエハ用炭化珪素単結晶基板の製造方法及びエピタキシャル炭化珪素ウエハ用炭化珪素単結晶基板 | |
JP4937685B2 (ja) | エピタキシャル炭化珪素単結晶基板及びその製造方法 | |
JP4842094B2 (ja) | エピタキシャル炭化珪素単結晶基板の製造方法 | |
JP5245380B2 (ja) | Soiウェーハの製造方法 | |
JP2008024554A (ja) | 単結晶の製造方法 | |
US20130207237A1 (en) | Method for producing gallium nitride substrates for electronic and optoelectronic devices | |
JP2014189422A (ja) | 単結晶4H−SiC基板及びその製造方法 | |
JP2013214686A (ja) | Iii族窒化物半導体層およびiii族窒化物半導体層の製造方法 | |
CN103137434B (zh) | 硅基GaN薄膜的制造方法 | |
JP2013170104A (ja) | エピタキシャル炭化珪素ウエハの製造方法 | |
JP2017071525A (ja) | 半導体積層体の製造方法 | |
JP5522175B2 (ja) | Soiウェーハの製造方法 | |
JP2007142291A (ja) | 半導体構造およびその成長方法 | |
CN111509095B (zh) | 复合式基板及其制造方法 | |
JP4283840B2 (ja) | Iii族窒化物半導体の製造方法 | |
JP4826373B2 (ja) | 単結晶ウェハの製造方法 | |
JP2010171330A (ja) | エピタキシャルウェハの製造方法、欠陥除去方法およびエピタキシャルウェハ | |
JP6432879B2 (ja) | エピタキシャルウェーハの製造方法 | |
JP2006216632A (ja) | Soiウエハの製造方法 | |
JP6178206B2 (ja) | Iii族窒化物半導体層の製造方法 | |
JP2010278210A (ja) | 炭化シリコン膜の製造方法 | |
JP2009302238A (ja) | 発光素子用半導体基板及び発光素子 | |
JP2019192828A (ja) | Ramo4基板のエッチング方法 |