JP2004193631A - 炭化珪素薄膜の製造方法 - Google Patents

炭化珪素薄膜の製造方法 Download PDF

Info

Publication number
JP2004193631A
JP2004193631A JP2004081316A JP2004081316A JP2004193631A JP 2004193631 A JP2004193631 A JP 2004193631A JP 2004081316 A JP2004081316 A JP 2004081316A JP 2004081316 A JP2004081316 A JP 2004081316A JP 2004193631 A JP2004193631 A JP 2004193631A
Authority
JP
Japan
Prior art keywords
silicon carbide
thin film
substrate
carbon
sic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004081316A
Other languages
English (en)
Other versions
JP2004193631A5 (ja
Inventor
Makoto Kitahata
真 北畠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004081316A priority Critical patent/JP2004193631A/ja
Publication of JP2004193631A publication Critical patent/JP2004193631A/ja
Publication of JP2004193631A5 publication Critical patent/JP2004193631A5/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

【課題】Si基板表面にヘテロエピタキシャル成長させることにより、Siウェハ上に結晶欠陥の少ない単相の3C-SiC単結晶薄膜を形成する方法を提供する。
【解決手段】炭素を供給しSi基板表面を加熱することにより表面を炭化させて炭化珪素を形成する工程と、炭化後に炭素と珪素を供給して炭化珪素を成長させる工程からなり、前記Siのoffcut基板表面にはテラス5とステップ6が多数存在した。これは、ステップエッジ10に平行な長く連なる原子列のP方向8と、ステップエッジ10に垂直でステップエッジ10により分断された短いテラス上の原子列のN方向7について異なった表面反応性を示すためである。この異方性によって、アンチフェーズバウンダリー(APB)を含まない結晶欠陥の少ない単相のSiC単結晶薄膜を形成可能とした。
【選択図】 図2

Description

本発明は、高パワーデバイス・高温デバイス・耐環境性デバイスなどの半導体素子に応用可能なワイドバンドギャップ半導体材料である炭化珪素(SiC)の単結晶薄膜の製造方法に関する。特に、Si基板表面にヘテロエピタキシャル成長させることにより、Siウェハ上に結晶欠陥の少ない単相の3C-SiC単結晶薄膜を形成する方法に関する。
従来、6H型、4H型のSiC単結晶基板は市販されているが、移動度が最も大きい3C-SiCに関しては、Si基板上にヘテロエピタキシャル成長させた結晶が形成されていた。Si基板表面に炭化珪素を成長させる場合は、まずSi表面に炭素水素ガスを供給し加熱して炭化させ、その後に炭素と珪素を供給して炭化珪素をヘテロエピタキシャル成長させていた(特許文献1)。
特開平7−172997号公報
この従来の技術によって形成された炭化珪素薄膜は、SiC/Si界面において、高密度の格子欠陥・ツウィン等の成長が起こり、電子デバイスを形成するための炭化珪素基板を作成するためには問題であった。更に、Si基板上に2種類のフェーズの単結晶粒が成長し、お互いに異なるフェーズの2種類の結晶粒の界面にアンチフェーズバウンダリー(APB)が形成されて、欠陥が多数導入されて問題であった。
図1にSi表面に炭素を供給して加熱し、炭化させてSiC結晶粒を形成するプロセスのメカニズムの概念図を示す。清浄なSi(001)表面において、2本のダングリングボンドを有するSi原子が[110]方向に連なっている。このダングリングボンドを炭素原子によりコンペンセイトすると、Si-C-Si..と連なったSi-C原子列が[110]方向に連なって形成される。ここで、炭素原子1と結合したSi原子2とそのもう一層下のSi原子3との間のボンドが切断されると、上記[110]方向に連なるSi-C-Si..原子列1−2がSi[110]方向に収縮し、SiC原子構造が形成される。off-cutの無いjust Si(001)表面においては、Si[110]方向と直行する下記式(数1)方向は区別することができず、Si(001)表面に同じ確立で現れる。
Figure 2004193631
このため、上記Si[110]方向への収縮は互いに直行する2方向に対してほぼ同じ確立で起こり、この異なる方向性を有する2種類のSiC結晶粒は互いに異なるフェーズを有する。異なるフェーズを有するSiC結晶粒は、成長によって互いに結合して一体になることが出来ず、界面にAPBを含む2フェーズの薄膜となってしまい問題であった。
本発明は、前記従来の問題を解決するため、Si基板表面にヘテロエピタキシャル成長させることにより、Siウェハ上に結晶欠陥の少ない単相の3C-SiC単結晶薄膜を形成する方法を提供することを目的とする。
前記目的を達成するため、本発明の炭化珪素薄膜の製造方法は、炭化珪素(Si−C)薄膜の製造方法であって、炭素を供給しSi基板表面を加熱することにより表面を炭化させて炭化珪素を形成する工程と、炭化後に炭素と珪素を供給して炭化珪素を成長させる工程からなり、前記Si基板表面に異方性がありテラスとステップを形成することを特徴とする。
前記構成においては、Si基板表面のテラスの幅が5オングストローム(0.5nm)以上1000オングストローム(100nm)以下であることが好ましい。
また前記構成においては、炭化珪素形成工程において、Si基板表面の温度が600℃以下の段階で炭素を供給することが好ましい。
また前記構成においては、Si基板表面を加熱して炭化し炭化珪素を形成する時に供給する炭素源が、少なくとも炭素原子等の分子線を含むことが好ましい。
また前記構成においては、炭化後に炭素とSiを供給して炭化珪素を成長させる工程において、炭化珪素表面がSiターミネイト表面に過剰なSi原子が付加している構造を成長表面として保持していることが好ましい。
前記した本発明において、炭化して炭化珪素を形成するSi基板の表面に異方性を付けてテラスとステップを導入することにより、従来の技術において問題であった2種類のフェーズを有する結晶粒の形成が、1つのフェーズの結晶粒に限定され、APBの形成が抑制される。
更に、Si基板表面を加熱して炭化し炭化珪素を形成する時に供給する炭素源が、炭化水素等のガス状の物質だけではなく、少なくとも炭素原子等の分子線を含む場合にツウィンの形成が抑制される。
本発明によれば、炭化珪素(Si−C)薄膜の製造方法であって、炭素を供給しSi基板表面を加熱することにより表面を炭化させて炭化珪素を形成する工程と、炭化後に炭素と珪素を供給して炭化珪素を成長させる工程からなり、前記Si基板表面に異方性がありテラスとステップを形成することにより、Si基板表面にヘテロエピタキシャル成長させ、Siウェハ上に結晶欠陥の少ない単相の3C-SiC単結晶薄膜を形成できる。
また本発明の炭化珪素薄膜の製造方法により、APBを含まない単相の3C-SiC単結晶薄膜が制御性良く成長可能となり、電子デバイスに応用可能な3C-SiC単結晶薄膜が、Si基板上に形成できるようになった。
本発明の異方性をつけてテラスとステップを導入したSi基板表面の模式図を図2に示す。Si(001)表面4が[110]方向に傾けてoff-cutされており、テラス5とステップ6が導入されている。テラスの幅(ステップエッジと垂直方向:図2中のN方向7)は、ステップエッジと平行(図2中のP方向8)なテラスの長さに比べて非常に短く、off-cut角度が4度でステップ6の高さが1原子層の場合は、20オングストローム程度である。この短く連なったSi[110]原子列(図2のN方向7)は、長く連なっている図2のP方向8のSi[110]原子列に比べて、炭素と反応して収縮しSiC原子構造を形成することが容易である。つまり、テラスとステップが導入された表面においては、テラスの幅方向(図2のN方向7)のSi[110]原子列が選択的に収縮し供給炭素9とともにSiC原子構造を形成する。このように、just Si(001)表面に形成され問題であった2つのフェーズのSi結晶粒が、テラスとステップの導入により1つのフェーズに限定され単相のSiC単結晶薄膜となることを本発明者は確認した。
テラス5とステップ6を含むSi(001)表面に炭素9を供給し炭化しSiC結晶粒を形成する場合、炭素9を炭化水素などのガス状の物質として供給するとツウィンが形成されやすく、例えば炭素原子などの分子線を含む炭素源を供給するとツウィンの形成が抑制されることも、本発明者は確認した。これは、次のような理由によると考えられる。ガスフェーズの炭素源とSi表面との反応を考えると、Si表面で最も反応性の高い状態にある原子から炭素との反応が始まると考えられる。Si表面で最も反応性の高い状態にあるSi原子は、表面に存在するステップエッジ10の位置にある原子であり、ガスフェーズの炭素9によるSi表面4の炭化は、ステップエッジ10から始まると考えられる。ステップエッジ10においては、基板のSi原子配列に段差が存在するため、その位置から方位の異なるツウィンが成長しやすい。一方、ガスフェーズの炭素だけでなく、例えば炭素原子などの分子線を含む炭素源を供給すると、Si基板との反応が、炭素が供給された任意の位置から起こり、ステップエッジ10の位置から選択的に起こることが抑制されテラス5上で起こる。このため、ステップエッジ10の位置からのツウィンの成長も抑制され、ツウィンの少ないSiC結晶薄膜が形成されることを確認した。
以下実施例により本発明をさらに具体的に説明する。
(実施例1)
まず、Si(001) 4度-offcut基板をMBE装置内に導入し、10-9Torr以下の高真空下で900℃以上に加熱し、RHEED観察によりSi(001)(2x1)表面再配列が観測されるSi清浄表面を形成した。この清浄表面を400℃以下に冷却した後、昇温速度100−250℃/分で昇温した。基板温度が400℃に達した時点から、黒鉛粒を充填した坩堝に電子銃を照射する電子線蒸着器から炭素原子を蒸発させて、基板表面に供給した。この場合の坩堝から基板までの距離は40cm程度で、電子線蒸着器への供給電力は、8kV,100mA程度が適当であった。基板温度は、炭素の供給を受けつつ昇温され、昇温過程で炭化処理がなされた。この場合、上記offcut基板を用いると、炭化過程で形成されるSiC結晶粒の結晶方向が揃うことが確認された。これは、図2に示したように、offcut基板表面にはテラス5とステップ6が多数存在し、ステップエッジ10に平行な長く連なる原子列のP方向8と、ステップエッジ10に垂直でステップエッジ10により分断された短いテラス上の原子列のN方向7について異なった表面反応性を示すためである。
炭素原子1がSi(001)表面のSi[110]原子列2と反応して収縮することが、炭化の基本メカニズムであるため、Si[110]の原子列の連なりが短い方がより容易に収縮することができ、均一な3C-SiC(001)/Si(001)界面が形成できると考えられる。上記図2のoffcut基板表面においては、上記N方向にSi[110]原子列の収縮が容易に起こり、3C-SiC結晶の[110]のSi(下)C(上)方向がN方向と一致する。
基板温度が1050℃に達した時点から、炭素に加えて珪素もクヌーセンセルから供給され、その後は1050℃に保持された。この場合のSiクヌーセンセルの温度は1357℃に保たれた。基板表面の結晶性は、MBEの成長室中で常にRHEEDにより観測されており、in-situ分析が行われている。3C-SiC(001)成長表面に供給されるC/Si量は、3C-SiC(001)表面が安定な(3x2)表面再配列構造を常に保つように制御された(表面制御成長)。3C-SiC(001)(3x2)表面は、Si-terminated表面に過剰なSi原子が付加された構造を有し、C/Si=1のSiCの構造に比べてSi過剰な表面となっている。この表面制御成長による3C-SiC(001)表面の成長は、常にSi過剰な表面からSi原子が供給されるため、Si(上)C(下)の方向への成長が選択的に起こり結晶粒がこの方向へより長く成長する。この結晶粒の選択成長方向がoff-cut基板表面のテラス上に長く連なっている図2中のP方向8に一致していれば、結晶粒の成長がテラス上でステップによる妨害無しに進行し、容易に単相の3C-SiC単結晶の成長が得られる。一方上記結晶方向と90度の関係にあるアンチフェーズドメインは、選択成長方向が図2中のN方向7となり、成長がステップによって常に阻害される。上記2種類のアンチフェーズドメインが成長する場合には、選択成長方向がP方向8に一致している結晶粒が選択的に成長し、もう一方のアンチフェーズドメインは成長に伴って消失してゆくと考えられる。上記、off-cut表面の炭化によって形成される3C-SiCの結晶方向はSi(下)C(上)//N方向であったが、この結晶方位は、テラス上の選択成長を考慮したSi(上)C(下)//P方向と一致する。つまり、上記炭化処理と表面制御成長を行えば、方位の揃った3C-SiC単結晶が選択的に成長し、他のアンイフェーズドメインの成長は阻害され、ある程度の膜厚を成長させれば単相の3C-SiC単結晶薄膜が得られる。
図3に上記表面制御成長を3時間行った1000オングストローム(100nm)膜厚の単相3C-SiC(001)表面のSEM写真を示す。方位の揃った結晶粒がテラス上を選択的に成長しコアレスして大型の単結晶を形成していっているのが観察できる。膜厚1000オングストローム(100nm)に対して、観測されるそれぞれの結晶粒の大きさは1000オングストローム(100nm)程度であった。さらにこの薄膜の成長を続けると、膜厚の増大に伴ってこれらの結晶粒は更に大きくコアレスして大きな単結晶粒を形成した。
図4に、この(a)1000オングストローム(100nm)厚の単相3C-SiC単結晶薄膜のESRスペクトルを、(b)just-cut Si(001)表面上に形成されたAPBを含む2フェーズの薄膜のESRスペクトルと比較して示す。(b)において観測される格子欠陥に対応するSiダングリングボンドのスペクトルが、本発明の炭化珪素薄膜の製造方法により形成された(a)においては確認されず,薄膜中のAPBに起因する格子欠陥が飛躍的に減少していることが確認された。
本実施例においては、異方性を有するSi基板としてoff-cut基板を用いたが、表面に異方性がありテラスとステップを含んでいれば、just-cut基板であって異方性エッチングなどにより表面に凸凹を付けた表面でも良く、off-cutの方向も[110]方向に限るものではなく、[110]方向と下記式(数2)方向について同等でなく異方性があればどの方向にoff-cutしたものでも良い。
Figure 2004193631
本実施例において、off-cutの角度は4度でテラスの幅は20オングストローム(2nm)程度であったが、off-cutの角度を変化させてテラス幅を変えても、テラス幅が5オングストローム(0.5nm)−1000オングストローム(100nm)の範囲では、良好な単相の3C-SiC単結晶薄膜が得られた。5オングストローム(0.5nm)以下のテラス幅の場合は、炭化によって多数のツウィンが形成され、単相の単結晶薄膜が形成できない。また、1000オングストローム(100nm)以上のテラス幅においては、炭化メカニズムにおいて異方性が有効に機能せず、APBを含む2フェーズの薄膜となった。
本実施例においては、炭化処理において基板の昇温中に400℃から炭素の供給を始めたが、600℃以下の温度であれば適用でき、400℃に限るものではない。600℃以上の温度から炭素を供給し炭化するとSiC/Si界面にピットが形成され易くなり、薄膜中に結晶方位の異なる結晶粒が成長しやすい。
本実施例において、炭素は電子線蒸着器から原子またはクラスターの形で供給されており、ガス状の炭素の供給とは異なっている。本実施例の薄膜形成中にC2H4等のガス状の炭素源を5x10-8Torr以上供給すると、実施例で述べた単相の3C-SiCの形成が悪化、多数のツウィンが形成されることが確認された。このことより、本発明の炭化珪素薄膜の形成方法の実現のためには、ガス状ではない分子線の炭素の供給が必要であることが確認された。
本実施例においては、炭化後に炭素と珪素を供給して炭化珪素を成長させるプロセスにおいて、3C-SiC(001)表面が(3x2)の表面再配列を有しSiターミネイト(001)表面上に付加Siが存在するSi過剰な表面を保持して成長させた。表面再配列がSi過剰な他の再配列構造(5x2),(7x2),・・(2n+1,2)(nは任意の正の整数)を保持するように成長させた場合も本発明は有効であった。また、Siターミネイト(001)表面である(2x1)表面でも有効であった。
本実施例においては、Si(001)表面について説明したが、例えばSi(111)面のようなSi基板の他の表面でも本発明が有効であることを発明者は確認した。
Si(001)基板の表面炭化のプロセス概念図。 本発明の一実施例の炭化珪素薄膜の製造方法に用いるSi基板の表面の模式図。 本発明の一実施例の炭化珪素薄膜の製造方法により形成された3C-SiC(001)表面のSEM写真のトレース図。 (a)は本発明の一実施例の炭化珪素薄膜の製造方法により形成された単相3C-SiC単結晶薄膜のESRスペクトルのトレース図、(b)は比較例のjust-cut Si(001)表面上に形成されたAPBを含む2フェーズの薄膜のESRスペクトルのトレース図。
符号の説明
1 炭素原子
2 炭素と結合したSi基板原子(Si[110]原子列)
3 炭素と結合したSi原子の一層下のSi基板原子
4 Si基板表面
5 テラス
6 ステップ
7 ステップエッジと垂直なN方向
8 ステップエッジと平行なP方向
9 供給炭素
10 ステップエッジ

Claims (5)

  1. 炭化珪素(Si−C)薄膜の製造方法であって、炭素を供給しSi基板表面を加熱することにより表面を炭化させて炭化珪素を形成する工程と、炭化後に炭素と珪素を供給して炭化珪素を成長させる工程からなり、前記Si基板表面に、異方性がありテラスとステップを形成することを特徴とする炭化珪素薄膜の製造方法。
  2. Si基板表面のテラスの幅が5オングストローム(0.5nm)以上1000オングストローム(100nm)以下である請求項1に記載の炭化珪素薄膜の製造方法。
  3. 炭化珪素形成工程において、Si基板表面の温度が600℃以下の段階で炭素を供給する請求項1に記載の炭化珪素薄膜の製造方法。
  4. Si基板表面を加熱して炭化し炭化珪素を形成する時に供給する炭素源が、少なくとも炭素原子等の分子線を含む請求項1に記載の炭化珪素薄膜の製造方法。
  5. 炭化後に炭素とSiを供給して炭化珪素を成長させる工程において、炭化珪素表面がSiターミネイト表面に過剰なSi原子が付加している構造を成長表面として保持している請求項1に記載の炭化珪素薄膜の製造方法。

JP2004081316A 2004-03-19 2004-03-19 炭化珪素薄膜の製造方法 Withdrawn JP2004193631A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004081316A JP2004193631A (ja) 2004-03-19 2004-03-19 炭化珪素薄膜の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004081316A JP2004193631A (ja) 2004-03-19 2004-03-19 炭化珪素薄膜の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP23748895A Division JP3735145B2 (ja) 1995-09-14 1995-09-14 炭化珪素薄膜およびその製造方法

Publications (2)

Publication Number Publication Date
JP2004193631A true JP2004193631A (ja) 2004-07-08
JP2004193631A5 JP2004193631A5 (ja) 2005-05-26

Family

ID=32768311

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004081316A Withdrawn JP2004193631A (ja) 2004-03-19 2004-03-19 炭化珪素薄膜の製造方法

Country Status (1)

Country Link
JP (1) JP2004193631A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7678671B2 (en) 2005-10-27 2010-03-16 Toyota Jidosha Kabushiki Kaisha Method of forming epitaxial SiC using XPS characterization
CN113227465A (zh) * 2018-11-05 2021-08-06 学校法人关西学院 SiC半导体衬底及其制造方法和制造装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7678671B2 (en) 2005-10-27 2010-03-16 Toyota Jidosha Kabushiki Kaisha Method of forming epitaxial SiC using XPS characterization
CN113227465A (zh) * 2018-11-05 2021-08-06 学校法人关西学院 SiC半导体衬底及其制造方法和制造装置
CN113227465B (zh) * 2018-11-05 2024-03-29 学校法人关西学院 SiC半导体衬底及其制造方法和制造装置
US12020928B2 (en) 2018-11-05 2024-06-25 Kwansei Gakuin Educational Foundation SiC semiconductor substrate, method for manufacturing same, and device for manufacturing same

Similar Documents

Publication Publication Date Title
JP4694144B2 (ja) SiC単結晶の成長方法およびそれにより成長したSiC単結晶
JP5908853B2 (ja) Iii−n基板製造方法
JP2005320237A (ja) 非極性a面窒化物半導体単結晶基板およびその製造方法
JPWO2003078702A1 (ja) SiC結晶の製造方法およびSiC結晶
JP2006032655A (ja) 炭化珪素基板の製造方法
JP7290135B2 (ja) 半導体基板の製造方法及びsoiウェーハの製造方法
JP2007273524A (ja) 複層構造炭化シリコン基板の製造方法
JP3750622B2 (ja) エピタキシャル膜付きSiCウエハ及びその製造方法並びにSiC電子デバイス
Yakimova et al. Progress in 3C-SiC growth and novel applications
WO2011135065A1 (en) Semiconductor wafer and method for manufacturing the same
WO2013088948A1 (ja) SiC結晶の結晶成長方法およびSiC結晶基板
JP3735145B2 (ja) 炭化珪素薄膜およびその製造方法
JP3628079B2 (ja) 炭化珪素薄膜製造方法並びに炭化珪素薄膜および積層基板
JP2001181095A (ja) SiC単結晶およびその成長方法
JP2006253617A (ja) SiC半導体およびその製造方法
JP2004193631A (ja) 炭化珪素薄膜の製造方法
JP4313000B2 (ja) 3C−SiC半導体の製造方法
JP2004262709A (ja) SiC単結晶の成長方法
JP2005203666A (ja) 化合物半導体デバイスの製造方法
JP2023096845A (ja) 窒化物半導体膜を作製するためのテンプレート及びその製造方法
JP2004193631A5 (ja)
JP2007261900A (ja) 単結晶炭化シリコン基板の製造方法
CN113841260A (zh) 具有n掺杂中间层的半导体基板
JP4766642B2 (ja) SiC半導体とSiCエピタキシャル成長方法
CN113874981A (zh) n-共掺杂的半导体基板

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040416

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040416

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040512

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20060510