JPWO2019146568A1 - ブリッジ回路、それを用いた電子機器、ディスプレイ装置 - Google Patents

Abstract

ビデオ入力インタフェース３０２は、通常状態においてビデオデータＳ１を受信する。制御入力インタフェース３１０は、セットアップ状態において、ＯＳＤ（On Screen Display）用の図形データＳ５を受信する。エンコーダ３２２は、セットアップ状態において、図形データＳ５をエンコードし、エンコードされた圧縮画像データＳ６をメモリ３０４に格納する。デコーダ３２４は、通常状態において、メモリ３０４から指示信号Ｓ８に応じたひとつの圧縮画像データＳ６を読み出してデコードし、元の図形データを再生する。マルチプレクサ３３０は、フレームデータＳ１０に図形データＳ９を重ねて出力する。

Description

本発明は、ブリッジ回路に関する。

図１は、画像表示システムのブロック図である。画像表示システム１００Ｒは、液晶パネルや有機ＥＬパネルなどのディスプレイパネル１０２と、ゲートドライバ１０４、ソースドライバ１０６、グラフィックコントローラ１１０およびタイミングコントローラ２００Ｒを備える。グラフィックコントローラ１１０は、ディスプレイパネル１０２に表示すべき画像データを生成する。この画像データに含まれるピクセル（ＲＧＢ）データは、シリアル形式で、タイミングコントローラ２００Ｒに伝送される。

タイミングコントローラ２００Ｒは、画像データを受け、各種の制御／同期信号を生成する。ゲートドライバ１０４は、タイミングコントローラ２００Ｒからの信号と同期してディスプレイパネル１０２の走査線Ｌ_Ｓを順に選択する。またＲＧＢデータは、ソースドライバ１０６に供給される。

タイミングコントローラ２００Ｒは、受信回路２０２、送信回路２０４、ロジック回路２１０を備える。受信回路２０２は、グラフィックコントローラ１１０からシリアル形式で画像データを受信する。外付けのＲＯＭ１１１には、ディスプレイパネル１０２のＩＤ（識別情報）、解像度やリフレッシュレートなどが格納されている。ロジック回路２１０は、受信回路２０２が受信した画像データにもとづいて、制御／同期信号を生成する。送信回路２０４は、制御信号や画像データを、ゲートドライバ１０４およびソースドライバ１０６に出力する。

タイミングコントローラ２００Ｒには、受信回路２０２が受信する画像データとは別に、あらかじめ決められた文字、図形、アイコン（以下、単に図形と称する）などを表示するＯＳＤ（On Screen Display）機能が要求される場合がある。このためにロジック回路２１０は、ＯＳＤ回路２１２を備える。

ＲＯＭ１１１には、いくつかの文字やアイコンのビットマップデータが格納されている。タイミングコントローラ２００Ｒは、画像データとは別に入力される制御信号に応じた図形のビットマップデータをＲＯＭ１１１から読み出し、ディスプレイパネル１０２に表示させる。

特開平６−３１７７８２号公報 特開２００２−１６９５２４号公報

課題１． 従来のタイミングコントローラ２００Ｒでは、図形のビットマップデータをＲＯＭ１１１に格納する必要があるところ、ＲＯＭ１１１の容量には制限があるため、図形のピクセル数を大きくしにくいという問題がある。またタイミングコントローラ２００Ｒは、ＲＯＭ１１１に格納された図形しか表示することができないため、一旦、製品が出荷された後には、図形の修正や追加が困難である。このように従来のタイミングコントローラにおけるＯＳＤ機能は柔軟性に欠けるという問題があった。

課題２． 通常、タイミングコントローラ２００Ｒとグラフィックコントローラ１１０の間は、差動シリアルインタフェースで接続される。画像表示システム１００Ｒの起動開始から、タイミングコントローラ２００Ｒとグラフィックコントローラ１１０の間のシリアルインタフェースのリンクが確立するまでの間、画像データの伝送ができず、したがってディスプレイパネル１０２に画像を表示できない。あるいは、一旦リンクが確立した後に、ノイズなどの影響でリンクが切断されると、再びリンクが確立するまでの間、ディスプレイパネル１０２に画像を表示できない。そのほか、ケーブルの抜け、断線が生じた場合、シリアルインタフェースやグラフィックコントローラ１１０の一部が故障した場合も同様である。本明細書において、これらのように、画像が表示できない状態を、「表示不能状態」と称する。

近年、自動車のパネルの液晶化が進められており、複数のメータや警告灯が、液晶パネル（クラスターパネルと称する）に置き換えられている。自動車のクラスターパネルと、グラフィックコントローラの間の通信に不具合が生じ、表示不能状態となると、運転車に必要な情報を提示できなくなる。このような表示不能状態を放置することは望ましくない。自動車に限らず、医療用など、高い信頼性の求められる用途においても同様である。

本発明のある態様は課題１に鑑みてなされたものであり、その例示的な目的のひとつは、画像表示システムに、柔軟性のあるＯＳＤ機能を追加可能なブリッジ回路の提供にある。また本発明の別の態様は課題２に鑑みてなされたものであり、その例示的な目的のひとつは、画像表示システムに、異常状態の検出機能を追加可能なブリッジ回路の提供にある。

本発明のある態様はブリッジ回路に関する。ブリッジ回路は、別の画像処理用半導体デバイスから入力ビデオデータを受信し、別の画像処理用半導体デバイスに中継する。ブリッジ回路は、通常状態において入力ビデオデータを受信するビデオ入力インタフェースと、セットアップ状態において、ＯＳＤ（On Screen Display）用の複数の図形データを受信する制御入力インタフェースと、セットアップ状態において、複数の図形データをエンコードし、エンコード後の複数の圧縮画像データをメモリに格納するエンコーダと、通常状態において、複数の圧縮画像データのうち、指示信号に応じたひとつをメモリから読み出してデコードし、元の図形データを再生するデコーダと、入力ビデオデータに図形データを重ねて出力するマルチプレクサと、を備える。

本発明の別の態様も、ブリッジ回路に関する。ブリッジ回路は、入力ビデオデータを受信するビデオ入力インタフェースと、入力ビデオデータに含まれうる所定図形を記述する基準図形データを保持するメモリと、入力ビデオデータにもとづいて、ディスプレイパネルに表示すべき出力ビデオデータを生成する画像処理回路と、入力ビデオデータと基準図形データにもとづいて異常の有無を判定する異常検出器と、を備える。

本発明のある態様によれば、画像表示システムに柔軟なＯＳＤ機能を追加でき、あるいは、表示異常状態の検出機能を追加できる。

画像表示システムのブロック図である。 第１の実施の形態に係るブリッジ回路を備える画像表示システムのブロック図である。 図形データのランレングス圧縮を説明する図である。 圧縮画像データがメモリに格納される様子を示す図である。 図５（ａ）〜（ｃ）は、同色セグメントのデータ構造を示す図である。 図５（ｂ）の第２のデータ構造を採用したときの同色セグメントの圧縮率を示す図である。 ２個の図形データが表示されたディスプレイパネルを示す図である。 図８（ａ）〜（ｃ）は、タイミングコントローラを用いた車載用ディスプレイ装置を示す図である。 電子機器を示す斜視図である。 第２の実施の形態に係るタイミングコントローラを備える画像表示システムのブロック図である。 所定図形の例を示す図である。 図１２（ａ）、（ｂ）は、タイミングコントローラによる異常検出を説明する図である。 一実施例に係るタイミングコントローラを備える画像表示システムのブロック図である。 一実施例に係るタイミングコントローラを備える画像表示システムのブロック図である。 二個の図形データが表示されたディスプレイパネルを示す図である。 図１６（ａ）〜（ｃ）は、ブリッジ回路のアプリケーションを示すブロック図である。

（実施の形態の概要）
１． 本明細書に開示される一実施の形態は、ブリッジ回路に関する。ブリッジ回路は、グラフィックコントローラからタイミングコントローラへのビデオデータの伝送経路上に設けられる。

ブリッジ回路は、通常状態において入力ビデオデータを受信するビデオ入力インタフェースと、セットアップ状態において、ＯＳＤ（On Screen Display）用の複数の図形データを受信する制御入力インタフェースと、セットアップ状態において、複数の図形データをエンコードし、エンコード後の複数の圧縮画像データをメモリに格納するエンコーダと、通常状態において、複数の圧縮画像データのうち、指示信号に応じたひとつをメモリから読み出してデコードし、元の図形データを再生するデコーダと、入力ビデオデータに図形データを重ねて出力するマルチプレクサと、を備える。

ＯＳＤ用の図形データのエンコーダ、デコーダを内蔵するブリッジ回路を、グラフィックプロセッサやタイミングコントローラを備える画像表示システムに追加し、ブリッジチップに対して、セットアップごとに図形データを与えることにより、様々な図形データの表示が可能となる。なお図形データは、図形、アイコン、文字、それらに任意の組み合わせを含みうる。

エンコーダは、ランレングス圧縮により図形データを圧縮してもよい。圧縮画像データは、少なくともひとつのセグメントデータを含み、各セグメントデータは、同一色の連続するピクセルである同色セグメントを表してもよい。これによりエンコーダの回路規模を小さくでき、またメモリの容量を小さくできる。

セグメントデータは、色を表すカラーデータと、連続ピクセル数を表すランレングス値と、を含んでもよい。ランレングス値のフォーマット長は可変であってもよい。これによりさらに圧縮率を高めることができる。

セグメントデータは、カラーワードと、少なくともひとつのランレングスワードとを含んでもよい。カラーワードは、セパレータビットおよびカラーデータを含み、ランレングスワードは、セパレータビットおよびランレングス値を含んでもよい。

セグメントデータは、カラーデータを含むカラーワードと、ランレングス値のワード数を表すワード数指定ビットと、ワード数分のランレングスワードと、を含んでもよい。

制御入力インタフェースは、図形データのピクセルサイズを指定するサイズデータを受信し、圧縮画像データとともにメモリに格納してもよい。これにより、さまざまな大きさの図形データを表示可能となる。

指示信号は、図形データを表示すべき位置を指定する位置情報を含んでもよい。マルチプレクサは、位置情報に応じた位置に、図形データを表示してもよい。これによりさらに柔軟なＯＳＤ機能が提供される。

制御入力インタフェースは、ＳＰＩ（Serial Peripheral Interface）またはＩ^２Ｃ（Inter-Integrated Circuit）インタフェースであってもよい。これらは広く一般に利用されるインタフェースであるため、実装が容易である。

２． 本明細書に開示される一実施の形態も、ブリッジ回路に関する。ブリッジ回路は、入力ビデオデータを受信するビデオ入力インタフェースと、入力ビデオデータに含まれうる所定図形を記述する基準図形データを保持するメモリと、入力ビデオデータにもとづいて、ディスプレイパネルに表示すべき出力ビデオデータを生成する画像処理回路と、入力ビデオデータと基準図形データにもとづいて、異常の有無を判定する異常検出器と、を備える。

このブリッジ回路を、画像表示システムに追加することにより、グラフィックプロセッサから入力ビデオデータが正常に送信されているかを判定でき、ひいては異常状態を検出できる。なお図形データは、図形、アイコン、文字、それらに任意の組み合わせを含みうる。

ブリッジ回路は、ビデオ入力インタフェースとは別に設けられた制御入力インタフェースをさらに備え、プロセッサと通信可能に構成されてもよい。

所定図形の表示位置は可変であってもよい。制御入力インタフェースがプロセッサから受信する制御信号は、所定図形の表示位置を示す位置情報を含んでもよい。

所定図形は、ユーザが識別不能な状態で所定箇所に固定的に配置されてもよい。異常検出器は、毎フレーム、判定処理を行ってもよい。所定図形は、ディスプレイパネル上の端部のユーザから見えない所定箇所に固定的に配置されてもよい。

制御入力インタフェースがプロセッサから受信する制御信号は、所定図形が異常検出器による判定対象か否かを示す情報を含んでもよい。また制御信号は、現在のフレームが異常検出器による判定対象か否かを示す情報を含んでもよい。

ブリッジ回路はＯＳＤ機能を備えてもよい。メモリは、ＯＳＤ用図形データを格納しており、画像処理回路は、ＯＳＤモードにおいて、入力ビデオデータにＯＳＤ用図形データを重ね合わせてもよい。

基準図形データは、ＯＳＤ用図形データと共用されてもよい。これにより、メモリの容量を節約できる。

タイミングコントローラは、ＯＳＤモードと異常検出器による判定を行う判定モードとが、選択可能であってもよい。

メモリは不揮発性メモリであってもよい。

メモリは揮発性メモリであってもよい。制御入力インタフェースは、セットアップ状態において、所定図形を示す図形データを受信可能であってもよい。ブリッジ回路は、セットアップ状態において図形データをエンコードして圧縮画像データを生成し、圧縮画像データを基準図形データとしてメモリに格納するエンコーダと、通常状態において、基準図形データをデコードし、元の所定図形を再生するデコーダと、を含んでもよい。これにより、様々な図形データの表示が可能となる。

エンコーダは、ランレングス圧縮により基準図形データを圧縮してもよい。圧縮画像データは、少なくともひとつのセグメントデータを含んでもよい。各セグメントデータは、同一色の連続するピクセルである同色セグメントを表してもよい。これによりエンコーダの回路規模を小さくでき、またメモリの容量を小さくできる。

制御入力インタフェースは、ＳＰＩ（Serial Peripheral Interface）またはＩ^２Ｃ（Inter-Integrated Circuit）インタフェースであってもよい。これらは広く一般に利用されるインタフェースであるため、実装が容易である。

ブリッジ回路は、異常検出器により異常が検出されると、プロセッサに割り込みをかけてもよい。これによりプロセッサに、表示不能状態が発生していることを通知できる。プロセッサは、表示不能状態の発生前はブリッジ回路を判定モードで動作させ、割り込みがかかると、ブリッジ回路をＯＳＤモードで動作させ、制御入力インタフェースを使用して、ＯＳＤによって入力ビデオデータの欠損を補ってもよい。

（実施の形態）
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさず、あるいは機能を阻害しない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさず、あるいは機能を阻害しない他の部材を介して間接的に接続される場合も含む。

（第１の実施の形態）
図２は、第１の実施の形態に係るブリッジ回路３００を備える画像表示システム１００のブロック図である。

画像表示システム１００は、ブリッジ回路３００に加えて、ディスプレイパネル１０２、ゲートドライバ１０４、ソースドライバ１０６、グラフィックコントローラ１１０、プロセッサ１１４、タイミングコントローラ１２０を備える。

グラフィックコントローラ１１０は、ＧＰＵ（Graphics Processing Unit）などであり、ビデオデータＳ_１を生成する。グラフィックコントローラ１１０は、ＨＤＭＩ（登録商標）規格やDisplayPort規格あるいはＤＶＩ（Digital Visual Interface）規格に準拠したトランスミッタ（ビデオ出力インタフェース）を含み、ビデオ伝送ライン１１２を介してブリッジ回路３００と接続される。ビデオデータＳ_１を含むデジタルビデオ信号は、シリアル形式でブリッジ回路３００に伝送される。ブリッジ回路３００は、グラフィックコントローラ１１０からの入力ビデオデータＳ_１を受け、タイミングコントローラ１２０に中継する。

マイクロコントローラ（プロセッサ）１１４は、画像表示システム１００を統合的に制御する。プロセッサ１１４とブリッジ回路３００とは、ビデオ伝送ライン１１２とは別系統の制御ライン１１６を介して接続される。制御ライン１１６には、Ｉ^２ＣインタフェースやＳＰＩを用いることができる。

タイミングコントローラ１２０は、ブリッジ回路３００からの出力ビデオデータＳ_２を受け、ひとつまたは複数のソースドライバ１０６およびゲートドライバ１０４を制御する。

ブリッジ回路３００は、ビデオ入力インタフェース３０２、メモリ３０４、メインロジック３０６、ビデオ出力インタフェース３０８、制御入力インタフェース３１０、ＯＳＤ処理部３２０、を備える。

ビデオ入力インタフェース３０２、メインロジック３０６、ビデオ出力インタフェース３０８は、グラフィックコントローラ１１０からタイミングコントローラ１２０へのビデオデータの中継に関する回路ブロックである。ビデオ入力インタフェース３０２は、グラフィックコントローラ１１０とビデオ伝送ライン１１２を介して接続され、入力ビデオデータＳ_１を受信する。ビデオ入力インタフェース３０２とグラフィックコントローラ１１０とのインタフェースには、ＬＶＤＳ（Low Voltage Differential Signaling）などの差動高速シリアルインタフェースを採用することができる。ビデオ入力インタフェース３０２が受信した入力ビデオデータＳ_１は、フレームデータＳ_４としてメモリ３０４に格納される。メモリ３０４はその限りでないがＳＲＡＭ（Static Random Access Memory）であってもよい。

メインロジック３０６は、フレームデータＳ_４に必要な信号処理を施す。ビデオ出力インタフェース３０８は、メインロジック３０６の処理後の出力ビデオデータＳ_２を、タイミングコントローラ１２０に出力する。

制御入力インタフェース３１０、ＯＳＤ処理部３２０およびマルチプレクサ３３０は、ＯＳＤ機能に関連して設けられる。

ブリッジ回路３００は、電源投入直後において、セットアップ状態となる。一例として、ブリッジ回路３００には、起動時に、ビデオ信号をディスプレイパネル１０２に表示する前段階として、ブリッジ回路３００の動作に必要なパラメータ等をセッティングする期間（イニシャライズ期間）が存在する。このイニシャライズ期間の一部を、セットアップ状態としてもよい。

あるいはブリッジ回路３００に対して外部からコマンドを与えることにより、セットアップ状態に設定できるようにしてもよい。たとえばブリッジ回路３００の内部に、セットアップ状態と関連づけたレジスタを設け、外部（たとえばプロセッサ１１４）からそのレジスタへ１をライトすることにより、セットアップ状態に遷移させてもよい。この場合、ブリッジ回路３００の起動直後のみでなく、任意のタイミングでセットアップ状態に移行することができる。

制御入力インタフェース３１０は、セットアップ状態において、プロセッサ１１４からＯＳＤ（On Screen Display）用の図形データＳ_５を受信する。図形データＳ_５は、不揮発性メモリ１１８に格納されており、プロセッサ１１４から制御入力インタフェース３１０に送信される。図形データＳ_５は、その限りでないがモノクロ、あるいはカラーのビットマップデータであってもよい。また図形データＳ_５が表す対象は、アイコン、図形、文字など任意である。制御入力インタフェース３１０は、レジスタアクセス型のインタフェースを用いることができ、たとえばＳＰＩ（Serial Peripheral Interface）またはＩ^２Ｃ（Inter-Integrated Circuit）インタフェースが好適であるがその限りでない。図２では、プロセッサ１１４がグラフィックコントローラ１１０と別に設けられる構成を示すが、プロセッサ１１４の機能がグラフィックコントローラ１１０に統合されていてもよい。

ＯＳＤ処理部３２０は、エンコーダ３２２およびデコーダ３２４を含む。エンコーダ３２２は、セットアップ状態において、図形データＳ_５をエンコードし、エンコードされた圧縮画像データＳ_６をメモリ３０４に格納する。また圧縮画像データＳ_６を格納したアドレスを示すアドレス情報Ｓ_７が、図形データＳ_５と対応付けて保持される。

セットアップ状態において、複数の図形データＳ_５を入力してもよい。この場合、図形データＳ_５ごとにＩＤを付与し、ＩＤを圧縮画像データＳ_６およびアドレス情報Ｓ_７と対応付けてメモリ３０４に格納すればよい。

制御入力インタフェース３１０は、通常状態において、表示すべき図形データを指定するＩＤを含む指示信号Ｓ_８を受信する。デコーダ３２４は、ＩＤに対応するアドレス情報Ｓ_７を参照し、メモリ３０４からＩＤ情報に応じたひとつの圧縮画像データＳ_６を読み出してデコードし、元の図形データＳ_９を再生する。

マルチプレクサ３３０は、メインロジック３０６から出力されるフレームデータＳ_１０に、図形データＳ_９を重ねて、ビデオ出力インタフェース３０８に出力する。

図形データＳ_９の表示位置を制御可能とすることが望ましい。指示信号Ｓ_８は、図形データＳ_９を表示すべき位置を指定する位置情報ＰＯＳを含んでもよい。マルチプレクサ３３０は、位置情報ＰＯＳに応じた位置に、図形データＳ_９を表示する。

以上がブリッジ回路３００の全体構成である。続いて図形データＳ_５の圧縮について説明する。図形データＳ_５の圧縮には、ランレングス圧縮を用いることができる。

図３は、図形データＳ_５のランレングス圧縮を説明する図である。図３では説明の簡易化のために７×６ピクセルの図形データが示されるが、実際の図形データは、５０×５０ピクセル、１００×１００ピクセル、あるいはその他のピクセル数で構成することができる。また縦のピクセル数と横のピクセル数は異なっていてもよい。

ランレングス圧縮では、同一色の連続するピクセル（同色セグメントという）を、カラーデータＣＤと、連続回数値を表すランレングス値ＲＬに変換する。ランレングス圧縮は、上のラインから下のラインに向かって、各ラインでは左端のピクセルから右端のピクセルに向かって順に処理される。図３の矢印は、同色セグメントＳＥＧを表している。

カラーデータＣＤは、ＲＧＢ各８ビットの２４ビットで表すことができる。

図３の図形データＳ_５は、５個の同色セグメントＳＥＧ_１〜ＳＥＧ_５に分割される。同色セグメントＳＥＧ_１〜ＳＥＧ_５それぞれのランレングス値ＲＬは１７，２，５，２，１６である。また同色セグメントＳＥＧ_１，ＳＥＧ_３，ＳＥＧ_５は、第１の色を有し、同色セグメントＳＥＧ_２，ＳＥＧ_４は、第２の色を有している。したがって、ひとつの図形データＳ_５に対応する圧縮画像データＳ_６は、ひとつまたは複数のセグメントデータＳＥＧの組み合わせで表すことができる。

図４は、圧縮画像データＣＯＭＰ（Ｓ_６）がメモリ３０４に格納される様子を示す図である。１個目の圧縮画像データＣＯＭＰ_１は、Ｍ個の同色セグメントを表すＭ個のセグメントデータを含み、２個目の圧縮画像データＣＯＭＰ_２は、Ｎ個のセグメントデータを含み、３個目の圧縮画像データＣＯＭＰ_３は、Ｋ個のセグメントデータを含んでいる。各圧縮画像データＣＯＭＰの先頭アドレスが、アドレス情報ＡＤＲとしてメモリ３０４に記録される。

図形データＳ_５のサイズ（ピクセル数）は、５０ピクセル×５０ピクセルのように固定してもよいが、さらなる柔軟性を提供するために、複数の選択肢からユーザが選択可能としてもよい。たとえばブリッジ回路３００を、５０×５０ピクセル、１００×１００ピクセルの２つのサイズをサポートするように構成してもよい。この場合、セットアップ状態において、図形データＳ_５とともに、サイズを指定するサイズデータＳＩＺＥを入力すればよい。このサイズデータＳＩＺＥは、図形データＳ_５のＩＤと対応付けて、メモリ３０４に記録される。

さらなる柔軟性を提供するために、図形データＳ_５のサイズを、ユーザが自由に指定可能としてもよい。たとえばセットアップ状態において、図形データＳ_５とともに、縦のピクセル数、横のピクセル数を指定するサイズデータＳＩＺＥを入力すればよい。このサイズデータは、図形データＳ_５のＩＤと対応付けて、メモリ３０４に記録される。

図５（ａ）〜（ｃ）は、同色セグメントＳＥＧのデータ構造を示す図である。図５（ａ）は、第１のデータ構造を表す。ひとつの同色セグメントＳＥＧのデータ（セグメントデータ）は、カラーワードＣＷとランレングスワードＲＬＷのセットＳＥＴを、ひとつあるいは複数含む。

ランレングスワードＲＬＷのビット数を３とした場合、連続回数（ランレングス値）にゼロがないものとすれば、ランレングスワードＲＬＷの<000>〜<111>は、ランレングス値１〜８を表すことができる。

同色セグメントＳＥＧ_２（ＳＥＧ_３，ＳＥＧ_４）のように、ランレングス値ＲＬが８以下の場合、図５（ａ）に示すように、その圧縮画像データは、１個のカラーワードＣＷと１個のランレングスワードＲＬＷを含む１セットＳＥＴ_１で表される。

ひとつの同色セグメントＳＥＧのランレングス値ＲＬが９以上の場合、ひとつの同色セグメントＳＥＧは、カラーデータＣＤの値を同一とする複数のセットを含む。たとえばランレングス値ＲＬが１７である同色セグメントＳＥＧ_１は、連続回数値１６と１に分割される。つまり同色セグメントＳＥＧ_１は、２セットＳＥＴ_１，ＳＥＴ_２で表される。２セットＳＥＴ_１，ＳＥＴ_２のカラーワードＣＷは同値であり、１個目のランレングスワードＲＬＷは<111>、２個目のランレングスワードＲＬＷは<011>となる。

ランレングス値ＲＬが１７〜２４の場合、８＋８＋ａ（ただし１≦ａ≦８）に分割することができ、同色セグメントＳＥＧは、３つのセットＳＥＴを含みうる。

なお、ここでは理解の容易化のため、１ワード３ビットとしたがその限りではなく、４〜６ビット程度としてもよい。１ワードの最適なビット数は、図形データの形状やサイズを考慮して、圧縮率が高くなるように決めればよい。

図５（ｂ）は、第２のデータ構造を表す。第２のデータ構造では、ランレングス値ＲＬのフォーマット長を可変とする。

カラーワードＣＷおよびランレングスワードＲＬＷの先頭には、同色セグメントＳＥＧの境界を表すセパレートビットが含まれる。図５（ｂ）の例では、セパレートビットは、同色セグメントの終端を示す終端ビットＴＢであり、値１が終端を表す。セパレートビットは終端に代えて、始点を表すようにしてもよい。

ランレングス値ＲＬが１の同色セグメントは、終端ビットＴＢが１であるカラーワードＣＷのみを含み、ランレングスワードＲＬＷを含まないものとしてもよい。これにより、圧縮率をさらに高めることができる。この場合、４ビットのランレングスワードＲＬＷの<0000>〜<1111>は、ランレングス値２〜１７を表すことができる。

たとえば図形データが文字を表す場合、滑らかなフォントを表示するために、アンチエイリアスが施される場合があり、文字の輪郭部分に、ランレングス値ＲＬが１の同色セグメントが発生しやすい。ランレングス値ＲＬ＝１をランレングスワードＲＬＷ無しで表すことにより、特に文字の圧縮率を高めることができる。

終端ビットＴＢ＝１が、２個目のランレングスワードＲＬＷに付加されているとき、ランレングス値は、２ワード８ビットで表される。たとえば、１個目のランレングスワードＲＬＷを下位４ビットに、２個目のランレングスワードＲＬＷを上位４ビットに割り当ててもよいし、その逆であってもよい。２個のランレングスワードＲＬＷを結合して得られる８ビットのランレングス値ＲＬ<00000000>〜<11111111>は、２〜２５７を表す。

なおランレングス値の下位ビットから順に、先行するランレングスワードＲＬＷから割り当てることにより、デコードする際に、後続のランレングスワードＲＬＷを読み出す前に、先行するランレングスワードＲＬＷが表すランレングス値ＲＬに相当するピクセル群をマーク（すなわちラスタライズ）することができる。

終端ビットＴＢ＝１が、３個目のランレングスワードＲＬＷに付加されているとき、ランレングス値ＲＬは、３ワード１２ビットで表される。

図５（ａ）の第１のデータ構造では、セットＳＥＴごとに同じ値のカラーワードＣＷが含まれるため冗長であり、圧縮率が低くなる場合がある。これに対して第２のデータ構造によれば、カラーワードＣＷの冗長性をなくせるため、圧縮率を高めることができる。

図５（ｃ）は、第３のデータ構造を表す。第３のデータ構造は、第２のデータ構造と同様に、ランレングス値ＲＬのフォーマット長が可変となっている。第３のデータ構造においてセグメントデータは、ワード毎の終端ビットＴＢは含まず、ランレングス値ＲＬのワード数を指定するビット（ワード数指定ビット）ＷＢが挿入されている。ワード数指定ビットＷＢのビット数は特に限定されないが、ここでは例として２ビットとする。ランレングス値ＲＬが２〜１７のとき、ワード数指定ビットＷＢは１（バイナリで<01>）であり、セグメントデータは、１個のランレングスワードＲＬＷを含む。ランレングス値ＲＬが２〜２５７のとき、ワード数指定ビットＷＢは２（バイナリで<10>）であり、セグメントデータは、２個のランレングスワードＲＬＷを含む。先頭のランレングスワードＲＬＷはランレングス値ＲＬの下位４ビットを、２個目のランレングスワードＲＬＷはランレングス値ＲＬの上位４ビットを表してもよい。

図５（ｂ）の第２のデータ構造では、ランレングス値のワード数が増加するに従い、終端ビットＴＢの総個数が増えていくため、圧縮率が低下する傾向にある。これに対して、第３のデータ構造では、ランレングス値のワード数が増加しても、ワード数ビットＷＢのビット数は一定であるため、圧縮率の低下を抑制できる。なお、第２のデータ構造と第３のデータ構造は、図形データの形状やサイズを考慮して、圧縮率が高くなるように選択すればよい。

その他のデータ構造として、以下のものが考えられる。たとえば第２，第３のデータ構造において、第１のデータ構造と同様に、複数のランレングスワードＲＬＷそれぞれの値の合計をランレングス値ＲＬとしてもよい。たとえばセグメントデータに、値<0001>と<1111>の２個のランレングスワードＲＬＷが含まれるとき、ランレングス値ＲＬを３＋１７＝２０としてもよい。

以上がブリッジ回路３００の構成である。続いてその動作を説明する。

１． セットアップ状態
ブリッジ回路３００を備える機器あるいはシステムが起動すると、ブリッジ回路３００がセットアップ状態となる。プロセッサ１１４は、図形データＳ_５を、サイズデータＳＩＺＥとともに制御入力インタフェース３１０に送信する。エンコーダ３２２は受信した図形データＳ_５を圧縮し、圧縮画像データＳ_６をメモリ３０４に格納する。図形データＳ_５が複数ある場合、複数の図形データが順に圧縮される。

２． 通常状態
グラフィックコントローラ１１０は、ビデオ伝送ライン１１２を介してビデオ入力インタフェース３０２にビデオデータＳ_１を送信する。ブリッジ回路３００は、ビデオデータＳ_１を処理しタイミングコントローラ１２０に供給する。タイミングコントローラ１２０は、ゲートドライバ１０４およびソースドライバ１０６を制御し、ディスプレイパネル１０２に画像を表示させる。

プロセッサ１１４は、ディスプレイパネルにＯＳＤ機能を用いて図形を表示したいときに、ビデオデータＳ_１とは別系統で、指示信号Ｓ_８を送信する。指示信号Ｓ_８は、セットアップ状態においてブリッジ回路３００に送信した複数の図形データＳ_５のうちひとつを指定するＩＤ情報、表示位置を指示する位置情報ＰＯＳを含む。

デコーダ３２４は、ＩＤ情報に対応するアドレス情報Ｓ_７を参照し、それに対応する圧縮画像データＳ_６にアクセスする。そしてサイズデータＳＩＺＥにもとづいて圧縮画像データＳ_６をデコードしてビットマップ形式の図形データＳ_９に展開する。マルチプレクサ３３０は、図形データＳ_９を、位置情報ＰＯＳが指定する位置に表示させる。図７は、２個の図形データＳ_９１，Ｓ_９２が表示されたディスプレイパネル１０２を示す図である。

マルチプレクサ３３０は、図形データＳ_９が配置される領域のフレームデータＳ_１０の輝度値を、図形データＳ_９の輝度値に置換してもよい。

以上がブリッジ回路３００の動作である。続いてその利点を説明する。

ＯＳＤ用の図形データのエンコーダ、デコーダをブリッジ回路３００に内蔵し、ブリッジ回路３００のセットアップごとに図形データＳ_５を与えることにより、様々な図形データの表示が可能となる。

また図形データは、圧縮された形式でメモリ３０４に格納されるため、メモリ３０４の容量を小さくでき、コストを下げることができる。図６は、図５（ｂ）の第２のデータ構造を採用したときの同色セグメントの圧縮率を示す図である。ここではランレングスワードＲＬＷのビット幅を４ビットとする。ランレングス値ＲＬが大きくなるにしたがい、高圧縮率が得られている。ランレングス値が１あるいは２の場合、セグメントデータは、元のピクセルデータのデータ量より大きくなる。しかしながら、多くの文字、アイコン、図形において、ランレングス値が１あるいは２はアンチエイリアシング等に限られ、その出現確率は非常に低いため、図形データ全体としてみたときの圧縮率を十分に高めることができる。

また図１では、ＯＳＤ用の図形データを格納するＲＯＭ１１１を、タイミングコントローラ２００Ｒ側に設ける必要があるが、図２の画像表示システム１００では、図形データをＲＯＭに格納する必要はない。ＳＲＡＭなどのメモリ３０４は、ＲＯＭに比べて安価であるため、コストを削減できる。

図１のシステムでは、ＲＯＭ１１１は、ＯＴＰ（ワンタイムプログラマブル）ＲＯＭが用いられる。したがってＯＳＤ用の図形データを変更あるいは追加したい場合、ＲＯＭ１１１を交換する必要があるが、多くの場合、ＲＯＭの交換は不可能であり、あるいはできたとしても膨大なコストがかかる。

多くのシステムにおいて、プロセッサ１１４には、ワンタイムＲＯＭではなく、書き換え可能な不揮発性メモリ１１８、たとえばハードディスクやＳＳＤ（Solid State Drive）、ＥＥＰＲＯＭ（Electrically Erasable Programmable Read-Only Memory）、フラッシュメモリなどが接続される。したがって図２の画像表示システム１００では、不揮発性メモリ１１８に格納される図形データを変更し、あるいは追加することにより、ＯＳＤ用の図形を変更、追加できる。

続いてブリッジ回路３００の用途を説明する。図８（ａ）は、ブリッジ回路３００を用いた車載用ディスプレイ装置６００を示す図である。車載用ディスプレイ装置６００は、コクピット正面のコンソール６０２に埋め込まれており、車両側のプロセッサから、スピードメータ６０４、エンジンの回転数を示すタコメータ６０６、燃料の残量６０８、ハイブリッド自動車や電気自動車にあってはバッテリの残量などを含むビデオデータＳ_１を受け、それを表示する（図８（ａ））。

従来では、図８（ｂ）に示すような、何らかの異常や、バッテリ上がりを示す表示灯や警告灯（以下、単に警告灯と総称する）は、ディスプレイパネルの外に、独立したＬＥＤを用いて表示していた。ディスプレイパネル上に警告灯を表示させない理由は以下の通りである。すなわち従来（図１のシステム）のタイミングコントローラ２００Ｒとグラフィックコントローラ１１０の間は、差動シリアルインタフェースで接続され、システムの起動開始から、タイミングコントローラ２００Ｒとグラフィックコントローラ１１０の間のシリアルインタフェースのリンクが確立するまでの間、画像データの伝送ができず、したがってディスプレイパネル１０２に画像を表示できない。あるいは、一旦リンクが確立した後に、ノイズなどの影響でリンクが切断されると、再びリンクが確立するまでの間、ディスプレイパネル１０２に画像を表示できない。そのほか、ケーブルの抜け、断線が生じた場合、シリアルインタフェースやグラフィックコントローラ１１０の一部が故障した場合も同様である。これらのように、画像が表示できない状態を、「表示不能状態」と称する。

警告灯は、ドライバに知らせるべき重要な情報を含んでいるため、表示不能状態であっても点灯可能であることが要求される。かかる事情から警告灯はディスプレイパネルの外部に設ける必要があった。

これに対して、実施の形態に係るブリッジ回路３００を従来の画像表示システム１００Ｒに追加することで、ＯＳＤ用の図形データＳ_５として、警告灯を、ディスプレイパネル上に表示することが可能となる。ＯＳＤの表示には、差動シリアルインタフェースの通信を必要としないからである。これによりＬＥＤやその駆動回路が不要となるため、コストを下げることができる。またＩ^２ＣなどのＥＣＵの標準機能を用いることができるため、さらにコストを下げることができる。

また、車載用ディスプレイ装置６００において、ビデオデータＳ_１が表示できない状況（表示不能状態）が生ずると、ディスプレイパネル１０２がブラックアウトし、運転に支障をきたす。そこで数字やアルファベットなどを、ＯＳＤ用の図形データＳ_５として用意しておいてもよい。図８（ｃ）に示すように、走行中に何らかの異常が発生し、スピードメータ６０４、やタコメータ６０６が表示不能となった場合に、ＯＳＤ機能を利用して、車速情報６１０やエンジンの回転数の情報６１２をリアルタイムで表示することができ、安全性を高めることができる。

あるいは、自動車のイグニションオンに際して、車載用ディスプレイ装置６００が起動する際に、ビデオデータＳ_１が表示できるようになるまでの間、”PLEASE WAIT...”や、現在の時刻などの文字列を、ＯＳＤ機能を利用して表示することが可能となる。

ブリッジ回路３００は、医療用ディスプレイ装置に用いることもできる。医療用ディスプレイ装置は、診察、治療あるいは手術中に、医師や看護師が必要な情報を表示する。医療用ディスプレイ装置においては、ビデオデータＳ_１が表示できない状況においても、重要な情報（たとえば患者の心拍数、血圧など）をＯＳＤ機能を用いて表示することが可能となる。

図９は、電子機器５００を示す斜視図である。図９の電子機器５００は、ラップトップコンピュータやタブレット端末、スマートホン、ポータブルゲーム機、オーディオプレイヤなどであり得る。電子機器５００は、筐体５０２に内蔵されたグラフィックコントローラ１１０、ディスプレイパネル１０２、ゲートドライバ１０４、ソースドライバ１０６を備える。タイミングコントローラ１２０とグラフィックコントローラ１１０の間には、ブリッジ回路３００Ａ、伝送路３８０およびブリッジ回路３００Ｂが設けられる。上述のＯＳＤ機能は、２つのブリッジ回路３００Ａ，３００Ｂのいずれに実装してもよいが、プロセッサ１１４は、ブリッジ回路３００Ａと同じ筐体に実装されるため、ブリッジ回路３００ＡにＯＳＤ機能を実装した方が、制御ライン１１６の長さを短くできるため好適である。

第１の実施の形態に関連する変形例を説明する。

（第１変形例）
実施の形態では、フレームデータＳ_１０を背景としてＯＳＤ用の図形データＳ_９を表示するものとしたが、その限りではなく、アルファブレンディングによって、ＯＳＤ用の図形を、透明あるいは半透明で表示してもよい。この場合、カラーデータＣＤを、透明度を表すα値としてもよい。これにより、図形データＳ_９の背景を透明あるいは半透明として、フレームデータＳ_１０に重ねて表示できる。

（第２変形例）
エンコーダ３２２は、２４ビットのカラーデータＣＤを、カラーパレットを利用してさらに圧縮してもよい。たとえば圧縮画像データＳ_６が１６色以下で構成されるとき、４ビットのカラーパレットが生成される。エンコーダ３２２は、新しいカラーのセグメントが現れるたびに、そのカラーをパレットに追加し、カラーデータＣＤとして、カラーパレットにおける識別子を保持する。すでにカラーパレットに含まれている色の同色セグメントが現れた場合、カラーデータＣＤとして、その色の識別子を保持する。これによりセグメントデータをさらに圧縮できる。

（第３変形例）
制御入力インタフェース３１０の形式は、レジスタアクセス型には限定されない。たとえばビデオ伝送ライン１１２と同様に、差動シリアル伝送を用いても良いし、任意のインタフェースで設計することができる。

（第４変形例）
実施の形態では、セットアップ状態における図形データＳ_５と、通常状態における指示信号Ｓ_８を、共通の制御入力インタフェース３１０によって受信したが、それらは別々のインタフェースであってもよい。

（第５変形例）
実施の形態では、実装の容易なランレングス圧縮を説明したが、その他の画像圧縮を用いてもよい。また図形データＳ_５や指示信号Ｓ_８などに、ＣＲＣ（Cyclic Redundancy Check）などの誤り検出を付加してもよい。ＣＲＣの他、パリティやチェックサムなどの誤り検出を付加してもよい。

（第２の実施の形態）
図１０は、第２の実施の形態に係るブリッジ回路４００を備える画像表示システム１００のブロック図である。ブリッジ回路４００の機能は説明した通りであり、別のデバイスから他のデバイスへとビデオデータを中継する機能を備える。

ブリッジ回路４００は、ビデオ入力インタフェース３０２、フレームメモリ３０３、画像処理回路３０６、ビデオ出力インタフェース３０８、制御入力インタフェース３１０、異常検出器３４０、メモリ３４２を備える。

ビデオ入力インタフェース３０２、フレームメモリ３０３、画像処理回路３０６、ビデオ出力インタフェース３０８は、グラフィックコントローラ１１０からのビデオデータの伝送に関する回路ブロックである。ビデオ入力インタフェース３０２は、グラフィックコントローラ１１０とビデオ伝送ライン１１２を介して接続され、ビデオデータＳ_１を受信する。ビデオ入力インタフェース３０２とグラフィックコントローラ１１０とのインタフェースには、ＬＶＤＳ（Low Voltage Differential Signaling）などの差動高速シリアルインタフェースを採用することができる。ビデオ入力インタフェース３０２が受信したビデオデータＳ_１は、フレームデータＳ_４としてフレームメモリ３０３に格納される。フレームメモリ３０３はその限りでないがＳＲＡＭ（Static Random Access Memory）であってもよい。なおフレームメモリ３０３は、１フレームの画像データを保持するフレームバッファであってもよいし、１ライン分、あるいは複数のライン分のデータを保持するラインバッファであってもよく、フレームデータＳ_４はラインデータと読み替えてもよい。

画像処理回路３０６は、フレームデータＳ_４にさまざまな信号処理を施す。画像処理回路３０６の信号処理は特に限定されず、公知技術を用いればよいが、たとえば、γ（ガンマ）補正、ＦＲＣ（Frame Rate Control）処理、ＲＧＢマッピングなどが例示される。ビデオ出力インタフェース３０８は、画像処理回路３０６の処理後の出力ビデオデータＳ_２を、タイミングコントローラ１２０（あるいは別のブリッジ回路）へと出力する。

異常検出器３４０およびメモリ３４２は、異常状態、特に表示不能状態の検出機能に関連して設けられる。

メモリ３４２は、ビデオデータＳ_１に含まれうる所定図形を記述する基準図形データＳ_ＲＥＦを保持する。メモリ３４２は、ＲＯＭ（Read Only Memory）であってもよいし、フラッシュメモリのような書き換え可能な不揮発性メモリであってもよい。あるいは図１３の実施例に関連して説明するように揮発性メモリであってもよい。

異常検出器３４０は、ビデオデータＳ_１が表すフレームに所定図形が含まれるべきとき、ビデオデータＳ_４と基準図形データＳ_ＲＥＦにもとづいて異常（すなわち表示不能状態）の有無を判定する。具体的には、ビデオデータＳ_４に、基準図形データＳ_ＲＥＦが表す所定図形が正しく含まれているか否かを判定し、含まれていれば正常、含まれていなければ異常と判定する。

プロセッサ１１４は、画像表示システム１００を統括的に制御するＣＰＵ（Central Processing Unit）やマイコンである。図１０では、プロセッサ１１４がグラフィックコントローラ１１０と別に設けられる構成を示すが、プロセッサ１１４の機能がグラフィックコントローラ１１０に統合されていてもよい。

制御入力インタフェース３１０は、ビデオ入力インタフェース３０２とは別に設けられており、ブリッジ回路４００はプロセッサ１１４と通信可能に構成され、プロセッサ１１４からさまざまな制御信号Ｓ_１１を受信可能となっている。制御入力インタフェース３１０は、レジスタアクセス型のインタフェースを用いることができ、たとえばＳＰＩ（Serial Peripheral Interface）またはＩ^２Ｃ（Inter-Integrated Circuit）インタフェースが好適であるがその限りでない。

ブリッジ回路４００は、異常検出器３４０により異常が検出されると、プロセッサ１１４に割り込みをかけてもよい。これによりプロセッサ１１４に、異常の発生（表示不能状態の発生）を通知できる。割り込みをかける手法は特に限定されないが、たとえばＩＲＱ（Interrupt Request）を利用してもよい。

以上がブリッジ回路４００の構成である。続いてその動作を説明する。
図１１は、所定図形の例を示す図である。その限りでないが、所定図形の一例はバッテリを表すアイコンである。メモリ３４２には、このような所定図形を表す基準図形データＳ_ＲＥＦが格納されている。

図１２（ａ）、（ｂ）は、ブリッジ回路４００による異常検出を説明する図である。図１２（ａ）、（ｂ）には、ビデオ入力インタフェース３０２が受信したビデオデータＳ_１にもとづくフレームデータＳ_４が示される。ここでは理解の簡単のため、所定図形はすべてのフレームに、所定の位置に含まれているものとする。

図１２（ａ）は、ビデオ入力インタフェース３０２がビデオデータＳ_１を正常に受信したときのフレームデータＳ_４ａを示す。フレームデータＳ_４ａには、スピードメータやタコメータなど、さまざまな図形が含まれうる。図１２（ａ）のフレームデータＳ_４ａには、図１１の所定図形が所定の位置に正しく含まれているため、異常検出器３４０は正常と判定する。

図１２（ｂ）は、ビデオ入力インタフェース３０２がビデオデータＳ_１を正しく受信できないときのフレームデータＳ_４ｂを示す。この例では、通信エラーによりフレームデータＳ_４ｂの下半分の情報が欠損しおり、フレームデータＳ_４ｂには、図１１の所定図形の下側半分が正しく含まれていない。したがって異常検出器３４０は異常と判定する。

このように、図１０のブリッジ回路４００によれば、ビデオデータＳ_１がグラフィックコントローラ１１０から正しく送信されてるかを判定でき、ひいては異常状態を検出できる。

以下、ブリッジ回路４００のさらなる機能や特徴を説明する。

好ましくは制御入力インタフェース３１０がプロセッサ１１４から受信する制御信号Ｓ_１１には、現在のフレームが異常検出器に３４０よる判定対象か否かを示す情報Ｓ_１１Ａを含んでもよい。これにより、たとえば全フレームに所定図形が含まれている場合に、異常判定を行う頻度（たとえば６０フレームに１回、１秒間に１回など）を制御することができる。

この情報Ｓ_１１Ａを利用することにより、所定の条件を満たしたときだけ表示されるような図形（文字）を、所定図形とすることも可能である。たとえばクラスターパネルに表示される各種警告灯が、このような図形に該当する。

所定図形の表示位置を可変とすることもできる。この場合、制御入力インタフェース３１０がプロセッサ１１４から受信する制御信号Ｓ_１１は、所定図形の表示位置を示す位置情報Ｓ_１１Ｂを含んでもよい。これにより異常検出器３４０は、フレームデータＳ_４の位置情報Ｓ_１１Ｂが示す位置に、所定図形が正しく含まれているかを判定すればよい。

所定図形は、ディスプレイパネル上の端部の、ユーザから見えない所定箇所に、固定的に配置されてもよい。これにより、全フレームを異常検出器３４０による判定対象とすることができる。

所定図形はひとつに限らず、複数を用意してもよい。この場合、所定図形ごとに基準図形データＳ_ＲＥＦを用意しておけばよい。

本発明は、図１０のブロック図や回路図として把握され、あるいは上述の説明から導かれるさまざまな装置、回路に及ぶものであり、特定の構成に限定されるものではない。以下、本発明の範囲を狭めるためではなく、発明の本質や回路動作の理解を助け、またそれらを明確化するために、より具体的な構成例や変形例を説明する。

図１３は、一実施例に係るブリッジ回路４００Ａを備える画像表示システム１００Ａのブロック図である。

ブリッジ回路４００Ａは、電源投入直後において、セットアップ状態となる。一例として、ブリッジ回路４００Ａには、起動時に、ビデオ入力データを受信してパネルに出力する前段階として、γ補正やＲＧＢマッピングのパラメータ等をセッティングする期間（イニシャライズ期間）が存在する。このイニシャライズ期間の一部を、セットアップ状態としてもよい。

あるいはブリッジ回路４００に対して外部からコマンドを与えることにより、セットアップ状態に設定できるようにしてもよい。たとえばブリッジ回路４００Ａの内部に、セットアップ状態と関連づけたレジスタを設け、外部（たとえばプロセッサ１１４）からそのレジスタへ１をライトすることにより、セットアップ状態に遷移させてもよい。この場合、ブリッジ回路４００Ａの起動直後のみでなく、任意のタイミングでセットアップ状態に移行することができる。

この実施例においてメモリ３４２はＳＲＡＭ（Static Random Access Memory）であってもよい。制御入力インタフェース３１０は、セットアップ状態において、プロセッサ１１４から所定図形を表す図形データＳ_５を受信可能となっている。図形データＳ_５は、不揮発性メモリ１１８に格納されており、プロセッサ１１４から制御入力インタフェース３１０に送信される。図形データＳ_５は、その限りでないがモノクロ、あるいはカラーのビットマップデータであってもよい。また図形データＳ_５が表す対象は、アイコン、図形、文字など任意である。図形データＳ_５は複数であってよい。

ブリッジ回路４００Ａは、エンコーダ３２２およびデコーダ３２４をさらに備える。エンコーダ３２２は、セットアップ状態において制御入力インタフェース３１０が受信した図形データＳ_５をエンコードし、基準図形データＳ_ＲＥＦを生成し、メモリ３４２に格納する。デコーダ３２４は、通常状態において、メモリ３４２から読み出した基準図形データＳ_ＲＥＦをデコードし、元の所定図形を再生する。

以上がブリッジ回路４００Ａの構成である。続いて図形データＳ_５の圧縮について説明する。図形データＳ_５の圧縮には、ランレングス圧縮を用いることができる。ランレングス圧縮については図３〜図５を参照して説明した通りである。

以上がブリッジ回路４００Ａの構成である。続いてその動作を説明する。

１． セットアップ状態
ブリッジ回路４００Ａを備える機器あるいはシステムが起動すると、ブリッジ回路４００がセットアップ状態となる。プロセッサ１１４は、図形データＳ_５を、サイズデータＳＩＺＥとともに制御入力インタフェース３１０に送信する。エンコーダ３２２は受信した図形データＳ_５を圧縮し、圧縮画像データＳ_６を基準図形データＳ_ＲＥＦとしてメモリ３４２に格納する。図形データＳ_５が複数ある場合、複数の図形データそれぞれが順に圧縮される。

２． 通常状態
グラフィックコントローラ１１０は、ビデオ伝送ライン１１２を介してビデオ入力インタフェース３０２にビデオデータＳ_１を送信する。ブリッジ回路４００は、ビデオデータＳ_１を処理し、ゲートドライバ１０４およびソースドライバ１０６を制御し、ディスプレイパネルに画像を表示させる。異常検出器３４０は、デコーダ３２４が再生した所定図形が、フレームデータＳ_４に正しく含まれているか否かを判定する。

以上がブリッジ回路４００Ａの動作である。続いてその利点を説明する。

異常判定用の図形データのエンコーダ、デコーダをブリッジ回路４００Ａに内蔵し、ブリッジ回路４００Ａのセットアップごとに図形データＳ_５を与えることにより、様々な図形データを利用して、異常判定が可能となる。

また図形データは、圧縮された形式でメモリ３４２に格納されるため、メモリ３４２の容量を小さくでき、コストを下げることができる。図６は、図５（ｂ）の第２のデータ構造を採用したときの同色セグメントの圧縮率を示す図である。ここではランレングスワードＲＬＷのビット幅を４ビットとする。ランレングス値ＲＬが大きくなるにしたがい、高圧縮率が得られている。ランレングス値が１あるいは２の場合、セグメントデータは、元のピクセルデータのデータ量より大きくなる。しかしながら、多くの文字、アイコン、図形において、ランレングス値が１あるいは２はアンチエイリアシング等に限られ、その出現確率は非常に低いため、図形データ全体としてみたときの圧縮率を十分に高めることができる。

基準図形データＳ_ＲＥＦを格納するメモリ３４２をＲＯＭとするとコストが高くなるが、図１３のブリッジ回路４００Ａでは、メモリ３４２としてＳＲＡＭなどの揮発性メモリを利用できるため、コストを削減できる。

プロセッサ１１４に接続される不揮発性メモリ１１８として、ワンタイムＲＯＭではなく、書き換え可能な不揮発性メモリ１１８、たとえばハードディスクやＳＳＤ（Solid State Drive）、ＥＥＰＲＯＭ（Electrically Erasable Programmable Read-Only Memory）、フラッシュメモリなどを用いると、以下の利点を享受できる。すなわちメモリ３４２をワンタイムＲＯＭとして、ワンタイムＲＯＭに基準図形データＳ_ＲＥＦを格納しておくと、所定図形の追加や変更ができなくなる。これに対してメモリ３４２を揮発性メモリとし、プロセッサ１１４を書き換え可能な不揮発性メモリとすれば、不揮発性メモリ１１８に格納される図形データを変更し、あるいは追加することにより、異常検出用の図形を容易に変更、追加できる。

図１４は、一実施例に係るブリッジ回路４００Ｂを備える画像表示システム１００Ａのブロック図である。ブリッジ回路４００Ｂは、ＯＳＤ機能を備える。メモリ３４２は、ＯＳＤ用図形データを格納している。好ましくは異常検出のための基準図形データＳ_ＲＥＦは、ＯＳＤ用図形データと共用される。これにより、メモリ３４２の容量を節約できる。

ブリッジ回路４００Ｂは、ＯＳＤモードと異常検出モードが切り替え可能となっている。ＯＳＤモードと異常検出モードは、プロセッサ１１４からの制御信号Ｓ_１１に応じて選択可能であってもよい。

ＯＳＤモードと異常検出器による判定を行う判定モードとが、選択可能であってもよい。判定モードでは異常検出器３４０がアクティブとなり、デコーダ３２４が再生した図形データにもとづいて、異常判定が行われる。異常判定については上述した通りである。

ＯＳＤモードでは異常検出器３４０が無効化され、画像処理回路３０６のＯＳＤ処理部３２０がアクティブとなる。ＯＳＤ処理部３２０は、デコーダ３２４が再生した図形データを、フレームデータＳ_４と重ね合わせて、出力ビデオデータＳ_２を生成する。

プロセッサ１１４は、ディスプレイパネルにＯＳＤ機能を用いて図形を表示したいときに、制御信号Ｓ_１１によって、ブリッジ回路４００ＢをＯＳＤモードにセットする。

そしてプロセッサ１１４は、ビデオデータＳ_１とは別系統で、指示信号Ｓ_８を送信する。指示信号Ｓ_８は、セットアップ状態においてブリッジ回路４００に送信した複数の図形データＳ_５のうちひとつを指定するＩＤ情報、表示位置を指示する位置情報ＰＯＳを含む。

デコーダ３２４は、ＩＤ情報に対応するアドレス情報Ｓ_７を参照し、それに対応する圧縮画像データＳ_６にアクセスする。そしてサイズデータＳＩＺＥにもとづいて圧縮画像データＳ_６をデコードしてビットマップ形式の図形データＳ_９に展開する。ＯＳＤ処理部３２０は、図形データＳ_９を、位置情報ＰＯＳが指定する位置に表示させる。図１５は、２個の図形データＳ_９１，Ｓ_９２が表示されたディスプレイパネル１０２を示す図である。

このブリッジ回路４００Ｂによれば、ＯＳＤ機能と異常検出機能の両方を提供できる。ＯＳＤ用の図形データと、異常検出用の図形データを共通化することでメモリ３４２の容量を削減できる。

このブリッジ回路４００Ｂによれば、あるプラットフォームではＯＳＤ機能を提供でき、別のプラットフォームでは、異常検出機能を提供できる。

あるいは、ひとつのプラットフォームにおいて、ＯＳＤ機能と異常検出機能を適応的に選択する自由度を提供することができる。たとえばデフォルトで異常検出機能を有効にしておき、異常検出器３４０によって異常が検出された場合に、ＯＳＤ機能を使用してもよい。ビデオ伝送ライン１１２を介した画像データの伝送に異常が発生すると、プロセッサ１１４にブリッジ回路４００Ｂから割り込みがかかる。この割り込みを契機としてプロセッサ１１４は、ブリッジ回路４００ＢをＯＳＤモードにセットする。そしてプロセッサ１１４は、指示信号Ｓ_８を適切に発生することにより、ディスプレイに画像を表示することができる。

より好ましくは、ＯＳＤモードと、異常検出モードにおいて、ＯＳＤ用の指示信号Ｓ_８と、異常検出のための制御信号Ｓ_１１を共通化してもよい。言い換えれば、ＯＳＤの制御のためのレジスタと、異常検出のためのレジスタを共通化してもよい。たとえばＯＳＤのための位置情報ＰＯＳが書き込まれるアドレスと、異常検出モードにおいて所定図形の位置情報Ｓ_１１Ｂが書き込まれるアドレスは同一であってもよい。これによりレジスタの容量を削減できる。

続いて第２の実施の形態に係るブリッジ回路４００の用途を説明する。ブリッジ回路４００は、図８（ａ）の車載用ディスプレイ装置６００に用いることができる。車載用ディスプレイ装置６００は、コクピット正面のコンソール６０２に埋め込まれており、車両側のプロセッサから、スピードメータ６０４、エンジンの回転数を示すタコメータ６０６、燃料の残量６０８、ハイブリッド自動車や電気自動車にあってはバッテリの残量などを含むビデオデータＳ_１を受け、それを表示する（図８（ａ））。

従来では、図８（ｂ）に示すような、何らかの異常や、バッテリ上がりを示す表示灯や警告灯（以下、単に警告灯と総称する）は、ディスプレイパネルの外に、独立したＬＥＤを用いて表示していた。ディスプレイパネル上に警告灯を表示させない理由は以下の通りである。すなわちブリッジ回路４００とグラフィックコントローラ１１０の間は、差動シリアルインタフェースで接続され、システムの起動開始から、ブリッジ回路４００とグラフィックコントローラ１１０の間のシリアルインタフェースのリンクが確立するまでの間、画像データの伝送ができず、したがってディスプレイパネル１０２に画像を表示できない。あるいは、一旦リンクが確立した後に、ノイズなどの影響でリンクが切断されると、再びリンクが確立するまでの間、ディスプレイパネル１０２に画像を表示できない。そのほか、ケーブルの抜け、断線が生じた場合、シリアルインタフェースやグラフィックコントローラ１１０の一部が故障した場合も同様である。これらのように、画像が表示できない状態を、「表示不能状態」と称する。

警告灯は、ドライバに知らせるべき重要な情報を含んでいるため、表示不能状態であっても点灯可能であることが要求される。かかる事情から警告灯はディスプレイパネルの外部に設ける必要があった。

これに対して、実施の形態に係るブリッジ回路４００を利用し、ＯＳＤ用の図形データＳ_５として、警告灯を、ディスプレイパネル上に表示することが可能となる。ＯＳＤの表示には、差動シリアルインタフェースの通信を必要としないからである。これによりＬＥＤやその駆動回路が不要となるため、コストを下げることができる。またＩ^２ＣなどのＥＣＵの標準機能を用いることができるため、さらにコストを下げることができる。

また、車載用ディスプレイ装置６００において、ビデオデータＳ_１が表示できない状況（表示不能状態）が生ずると、ディスプレイパネル１０２がブラックアウトし、運転に支障をきたす。そこで数字やアルファベットなどを、ＯＳＤ用の図形データＳ_５として用意しておいてもよい。走行中に何らかの異常が発生し、スピードメータ６０４、やタコメータ６０６が表示不能となった場合に、図８（ｃ）に示すように、ＯＳＤ機能を利用して、車速情報６１０やエンジンの回転数の情報６１２をリアルタイムで表示することができ、安全性を高めることができる。

あるいは、自動車のイグニションオンに際して、車載用ディスプレイ装置６００が起動する際に、ビデオデータＳ_１が表示できるようになるまでの間、”PLEASE WAIT...”や、現在の時刻などの文字列を、ＯＳＤ機能を利用して表示することが可能となる。

ブリッジ回路４００は、医療用ディスプレイ装置に用いることもできる。医療用ディスプレイ装置は、診察、治療あるいは手術中に、医師や看護師が必要な情報を表示する。医療用ディスプレイ装置においては、ビデオデータＳ_１が表示できない状況においても、重要な情報（たとえば患者の心拍数、血圧など）をＯＳＤ機能を用いて表示することが可能となる。

またブリッジ回路４００は、図９の電子機器５００に搭載してもよい。

図１６（ａ）〜（ｃ）は、ブリッジ回路３００（４００）のアプリケーションを示すブロック図である。図１６（ａ）では、ブリッジ回路３００（４００）は、グラフィックコントローラ１１０とタイミングコントローラ１２０の間に設けられる。

図１６（ｂ）は、図９の電子機器に採用されるアプリケーションであり、２つのブリッジ回路３００（４００）が、グラフィックコントローラ１１０とタイミングコントローラ１２０の間に直列に設けられる。ＯＳＤ機能や異常検出機能は、前段または後段のブリッジ回路３００に実装することができる。

図１６（ｃ）では、ブリッジ回路３００（４００）は、２系統の出力を有し、２系統のタイミングコントローラに、ビデオ信号を伝送する。

実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。

１００…画像表示システム、１０２…ディスプレイパネル、１０４…ゲートドライバ、１０６…ソースドライバ、１１０…グラフィックコントローラ、１１１…ＲＯＭ、１１４…プロセッサ、１１８…不揮発性メモリ、３００…ブリッジ回路、４００…ブリッジ回路、３０２…ビデオ入力インタフェース、３０３…メモリ、３０４…メモリ、３０６…メインロジック、３０８…出力インタフェース、３１０…制御入力インタフェース、３２０…ＯＳＤ処理部、３２２…エンコーダ、３２４…デコーダ、３３０…マルチプレクサ、３４０…異常検出器、３４２…メモリ、Ｓ_１…ビデオデータ、Ｓ_２…出力ビデオデータ、Ｓ_４…フレームデータ、Ｓ_５…図形データ、Ｓ_６…圧縮画像データ、Ｓ_７…アドレス情報、Ｓ_８…指示信号、Ｓ_９…図形データ、Ｓ_１０…フレームデータ、Ｓ_１１…制御信号、５００…電子機器、６００…車載用ディスプレイ装置。

本発明は、ブリッジ回路に関する。

Claims (23)

1. 通常状態において入力ビデオデータを受信するビデオ入力インタフェースと、
   セットアップ状態において、ＯＳＤ（On Screen Display）用の複数の図形データを受信する制御入力インタフェースと、
   前記セットアップ状態において、前記複数の図形データをエンコードし、エンコード後の複数の圧縮画像データをメモリに格納するエンコーダと、
   前記通常状態において、前記複数の圧縮画像データのうち、指示信号に応じたひとつを前記メモリから読み出してデコードし、元の前記図形データを再生するデコーダと、
   前記入力ビデオデータに前記図形データを重ねて出力するマルチプレクサと、
   を備えることを特徴とするブリッジ回路。
2. 前記エンコーダは、ランレングス圧縮により前記図形データを圧縮し、
   前記圧縮画像データは、少なくともひとつのセグメントデータを含み、各セグメントデータは、同一色の連続するピクセルである同色セグメントを表すことを特徴とする請求項１に記載のブリッジ回路。
3. 前記セグメントデータは、色を表すカラーデータと、連続ピクセル数を表すランレングス値と、を含み、
   前記ランレングス値のフォーマット長は可変であることを特徴とする請求項２に記載のブリッジ回路。
4. 前記セグメントデータは、セパレータビットおよび前記カラーデータを含むカラーワードと、それぞれがセパレータビットおよびランレングス値を含む少なくともひとつのランレングスワードと、を含むことを特徴とする請求項３に記載のブリッジ回路。
5. 前記セグメントデータは、前記カラーデータを含むカラーワードと、前記ランレングス値のワード数を表すワード数指定ビットと、前記ワード数分のランレングスワードと、を含むことを特徴とする請求項３に記載のブリッジ回路。
6. 前記制御入力インタフェースは、前記図形データのピクセルサイズを指定するサイズデータを受信し、前記圧縮画像データとともに前記メモリに格納することを特徴とする請求項１から５のいずれかに記載のブリッジ回路。
7. 前記指示信号は、前記図形データを表示すべき位置を指定する位置情報を含み、前記マルチプレクサは、前記位置情報に応じた位置に、前記図形データを表示することを特徴とする請求項１から６のいずれかに記載のブリッジ回路。
8. 前記制御入力インタフェースは、ＳＰＩ（Serial Peripheral Interface）またはＩ^２Ｃ（Inter-Integrated Circuit）インタフェースであることを特徴とする請求項１から７のいずれかに記載のブリッジ回路。
9. 入力ビデオデータを受信するビデオ入力インタフェースと、
   前記入力ビデオデータに含まれうる所定図形を記述する基準図形データを保持するメモリと、
   前記入力ビデオデータにもとづいて、ディスプレイパネルに表示すべき出力ビデオデータを生成する画像処理回路と、
   前記入力ビデオデータと前記基準図形データにもとづいて異常の有無を判定する異常検出器と、
   を備えることを特徴とするブリッジ回路。
10. 前記ビデオ入力インタフェースとは別に設けられた制御入力インタフェースをさらに備え、外部のプロセッサと通信可能に構成されることを特徴とする請求項９に記載のブリッジ回路。
11. 前記所定図形の表示位置は可変であり、
    前記制御入力インタフェースが前記プロセッサから受信する制御信号は、前記所定図形の前記表示位置を示す位置情報を含むことを特徴とする請求項１０に記載のブリッジ回路。
12. 前記所定図形は、ユーザが識別不能な状態で所定箇所に固定的に配置されることを特徴とする請求項９に記載のブリッジ回路。
13. 前記制御入力インタフェースが前記プロセッサから受信する制御信号は、前記所定図形が前記異常検出器による判定対象か否かを示す情報、現在のフレームが前記異常検出器による判定対象か否かを示す情報、の少なくとも一方を含むことを特徴とする請求項１０または１１に記載のブリッジ回路。
14. ＯＳＤ機能を備え、
    前記メモリはＯＳＤ用図形データを格納しており、
    前記画像処理回路はＯＳＤモードにおいて、前記入力ビデオデータに前記ＯＳＤ用図形データを重ね合わせることを特徴とする請求項９から１３のいずれかに記載のブリッジ回路。
15. 前記基準図形データは、前記ＯＳＤ用図形データと共用されることを特徴とする請求項１４に記載のブリッジ回路。
16. 前記ＯＳＤモードと、前記異常検出器による判定を行う判定モードとが、選択可能であることを特徴とする請求項１４または１５に記載のブリッジ回路。
17. 前記メモリは不揮発性メモリであることを特徴とする請求項９から１６のいずれかに記載のブリッジ回路。
18. 前記メモリは揮発性メモリであり、
    前記制御入力インタフェースは、セットアップ状態において、前記所定図形を示す画像データを受信可能であり、
    前記ブリッジ回路は、
    前記セットアップ状態において前記入力ビデオデータをエンコードして圧縮画像データを生成し、前記圧縮画像データを前記基準図形データとして前記メモリに格納するエンコーダと、
    通常状態において、前記基準図形データをデコードし、元の前記所定図形を再生するデコーダと、
    をさらに備えることを特徴とする請求項１０に記載のブリッジ回路。
19. 前記エンコーダは、ランレングス圧縮により前記基準図形データを圧縮し、
    前記圧縮画像データは、少なくともひとつのセグメントデータを含み、各セグメントデータは、同一色の連続するピクセルである同色セグメントを表すことを特徴とする請求項１８に記載のブリッジ回路。
20. 前記制御入力インタフェースは、ＳＰＩ（Serial Peripheral Interface）またはＩ^２Ｃ（Inter-Integrated Circuit）インタフェースであることを特徴とする請求項１０に記載のブリッジ回路。
21. 前記異常検出器により異常が検出されると、前記プロセッサに割り込みをかけることを特徴とする請求項１０に記載のブリッジ回路。
22. 請求項１から２１のいずれかに記載のブリッジ回路を備えることを特徴とするディスプレイ装置。
23. 請求項１から２１のいずれかに記載のブリッジ回路を備えることを特徴とする電子機器。

Images