JP6698412B2 - タイミングコントローラ、それを用いた電子機器、車載用または医療用ディスプレイ装置 - Google Patents
タイミングコントローラ、それを用いた電子機器、車載用または医療用ディスプレイ装置 Download PDFInfo
- Publication number
- JP6698412B2 JP6698412B2 JP2016083131A JP2016083131A JP6698412B2 JP 6698412 B2 JP6698412 B2 JP 6698412B2 JP 2016083131 A JP2016083131 A JP 2016083131A JP 2016083131 A JP2016083131 A JP 2016083131A JP 6698412 B2 JP6698412 B2 JP 6698412B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- segment
- sub
- timing controller
- character
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012545 processing Methods 0.000 claims description 38
- 239000004065 semiconductor Substances 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 5
- 230000005540 biological transmission Effects 0.000 claims description 4
- 230000002093 peripheral effect Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 34
- 238000012986 modification Methods 0.000 description 22
- 230000004048 modification Effects 0.000 description 22
- 238000000034 method Methods 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 5
- 230000006835 compression Effects 0.000 description 3
- 238000007906 compression Methods 0.000 description 3
- 101100422768 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SUL2 gene Proteins 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 239000000446 fuel Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 101100191136 Arabidopsis thaliana PCMP-A2 gene Proteins 0.000 description 1
- 101100048260 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) UBX2 gene Proteins 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000036772 blood pressure Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 238000001356 surgical procedure Methods 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
Images
Landscapes
- Controls And Circuits For Display Device (AREA)
- Digital Computer Display Output (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
本明細書において「セグメント型キャラクタ」には、16セグメント、14セグメントや7セグメントなどのキャラクタのほか、複数のドットで構成されるドットマトリクス型キャラクタも含まれる。
これにより簡易な構成で、セグメント型キャラクタをラスターイメージ化できる。
これにより表示不能状態において、セグメント型キャラクタを用いた情報表示が可能となる。
これにより表示不能状態のみで無く、通常状態においても、セグメント型キャラクタを用いた情報表示が可能となる。
これにより、セグメントデータのデータ量を大幅に減らすことができ、タイミングコントローラの回路面積を削減できる。
これにより、セグメント型キャラクタを自由に設計でき、ユーザが独自のキャラクタを使用することも可能となる。
この場合、ユーザは、セグメントの形状等を意識せずに、表示したい文字のコードを指定すればよい。
「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。
同様に、「部材Cが、部材Aと部材Bの間に設けられた状態」とは、部材Aと部材C、あるいは部材Bと部材Cが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
(i)複数のセグメントで共通の形状データS7(x×yビット)
(ii)セグメントごとの移動データS6(X+Y)×セグメント数(6個)
の合計である。つまり、圧縮した場合の第1グループのセグメントデータのデータ量Zは、
Z=x×y+6×(X+Y)ビット
となる。
一方、非圧縮の場合、第1グループのセグメントデータのデータ量Z’は、
Z’=(X×Y)×6
となる。
サブデータS3のデータ形式は、実施の形態のそれには限定されない。図11は、第1変形例に係るタイミングコントローラ200aの一部のブロック図である。この変形例において、グラフィックコントローラ110からのサブデータS3’は、セグメント型キャラクタを指定する文字コードを含む。文字コードは、ASCII(American Standard Code for Information Interchange)コードであってもよい。タイミングコントローラ200aのセグメントデコーダ220は、文字コードを、複数のセグメントのオン、オフを示す複数のビットに変換するキャラクタデコーダ230をさらに含む。
図12は、第2変形例に係るタイミングコントローラ200bの一部のブロック図である。タイミングコントローラ200bは、ローカルのサブデータS3bを生成する画像生成部232をさらに備える。画像生成部232は、サブデータS3bをレジスタ214に書き込む。セグメントデコーダ220bは、サブ入力インタフェース210に外部から入力されるサブデータS3aとタイミングコントローラ200bの内部で生成したサブデータS3bのうち、レジスタ214に書き込まれた一方にもとづいて、セグメント型キャラクタをラスターイメージ化する。これにより、タイミングコントローラ200bのデバッグ情報や、エラー情報などを表示することが可能となる。
サブ入力インタフェース210の形式は、レジスタアクセス型には限定されない。たとえば第1ライン112と同様に、差動シリアル伝送を用いても良いし、任意のインタフェースで設計することができる。
実施の形態では、サブ画像900を構成する複数のセグメント型キャラクタ800のフォントサイズや位置が固定されるものとしたが、本発明はそれに限定されない。たとえばセグメント型キャラクタ800のフォントサイズは、複数から選択可能であってもよい。この場合、フォントサイズごとに、セグメントデータS4を用意しておき、サブデータS3に、フォントサイズを指定するデータを追加すればよい。
メイン画像を背景として、サブ画像を重ねて描画する場合に、図6の第2輝度値L2として、メイン画像に対応するピクセルシーケンスを入力してもよい。
実施の形態では16セグメント型キャラクタについて説明したが本発明はそれに限定されず、14セグメント型(図3(a)のA,Bがひとつのセグメント、E,Fがひとつのセグメント)、あるいは7セグメント型(図3(a)のA,H,J,P,G,N,F)などを用いてもよい。
図13(a)、(b)は、第7変形例に係るセグメント型キャラクタを示す図である。このセグメント型キャラクタ800aは、複数のドット806で構成されるドットマトリクス型キャラクタである。図13には、4×7のドットマトリクスが示されるが、縦横のドット数は特に限定されない。複数のドット806は、複数のセグメント802と把握することができる。なおドット806は、ディスプレイパネル102の1ピクセルではなく、複数のピクセルを含むことに留意されたい。またドットの形状806は矩形には限定されず、円形や菱形、八角形、その他の形状であってもよい。
図14(a)、(b)は、第8変形例に係るセグメント型キャラクタを示す図である。図14(a)はアルファベット大文字のAを、図14(b)はアルファベット大文字のCを示している。この変形例では、各セグメント型キャラクタは、複数のタイプ(この例ではA〜Dの4つのタイプ)のセグメントの組み合わせで構成される。各セグメントの形状は、矩形には限定されない。
Claims (19)
- 入力画像データを受信するメイン入力インタフェースと、
セグメント型キャラクタを構成する複数のセグメントに対応する複数のセグメントデータを保持するメモリであって、各セグメントデータは、対応するセグメントの画像フレーム上の画素のオン、オフを記述するものである、メモリと、
表示すべきセグメント型キャラクタを指定するサブデータを受信するサブ入力インタフェースと、
前記サブデータおよび前記複数のセグメントデータにもとづいて、前記セグメント型キャラクタをラスターイメージ化するセグメントデコーダと、
前記入力画像データおよび前記セグメントデコーダの出力データ少なくとも一方にもとづいて、ディスプレイパネルに表示すべき出力画像データを生成する画像処理回路と、
前記出力画像データをデータドライバに出力する出力インタフェースと、
を備え、
前記セグメント型キャラクタは、2つ以上のセグメントが同一形状を有するようにデザインされており、
同一形状を有する前記2つ以上のセグメントの前記セグメントデータは、セグメントの形状を示す形状データと、垂直方向および水平方向への移動量を示すデータと、を含むことを特徴とするタイミングコントローラ。 - 前記セグメントデコーダは、
オンに対応するセグメント輝度値とオフに対応する背景輝度値を受け、一方を選択するマルチプレクサと、
前記サブデータおよび前記セグメントデータにもとづいて、前記マルチプレクサを制御するタイミング発生器と、
を含むことを特徴とする請求項1に記載のタイミングコントローラ。 - 前記画像処理回路は、前記入力画像データおよび前記セグメントデコーダの出力データの一方を選択し、前記出力画像データを生成することを特徴とする請求項1または2に記載のタイミングコントローラ。
- 前記画像処理回路は、前記入力画像データおよび前記セグメントデコーダの出力データを重ね合わせて、前記出力画像データを生成することを特徴とする請求項1または2に記載のタイミングコントローラ。
- 前記画像処理回路は、
(i)前記入力画像データおよび前記セグメントデコーダの出力データの一方を選択し、前記出力画像データを生成するモードと、
(ii)前記入力画像データおよび前記セグメントデコーダの出力データを重ね合わせて、前記出力画像データを生成するモードと、
が切りかえ可能であることを特徴とする請求項1または2に記載のタイミングコントローラ。 - 前記サブデータは、前記複数のセグメントのオン、オフを指示する複数のビットを含み、
前記サブ入力インタフェースは、前記複数のビットを格納するレジスタを含むことを特徴とする請求項1から5のいずれかに記載のタイミングコントローラ。 - 入力画像データを受信するメイン入力インタフェースと、
セグメント型キャラクタを構成する複数のセグメントに対応する複数のセグメントデータを保持するメモリであって、各セグメントデータは、対応するセグメントの画像フレーム上の画素のオン、オフを記述するものである、メモリと、
表示すべきセグメント型キャラクタを指定するサブデータを受信するサブ入力インタフェースと、
前記サブデータおよび前記複数のセグメントデータにもとづいて、前記セグメント型キャラクタをラスターイメージ化するセグメントデコーダと、
前記入力画像データおよび前記セグメントデコーダの出力データ少なくとも一方にもとづいて、ディスプレイパネルに表示すべき出力画像データを生成する画像処理回路と、
前記出力画像データをデータドライバに出力する出力インタフェースと、
を備え、
前記サブデータは、前記複数のセグメントのオン、オフを指示する複数のビットを含み、
前記サブ入力インタフェースは、前記複数のビットを格納するレジスタを含むことを特徴とするタイミングコントローラ。 - 前記サブデータは、前記セグメント型キャラクタを指定する文字コードを含み、
前記タイミングコントローラは、前記文字コードを前記複数のセグメントのオン、オフを示す複数のビットに変換するキャラクタデコーダをさらに含むことを特徴とする請求項1から6のいずれかに記載のタイミングコントローラ。 - 前記セグメント型キャラクタは、形状の異なる複数のタイプのセグメントの組み合わせで構成され、
前記複数のセグメントデータは、複数のタイプのセグメントに対応しており、
前記メモリは、前記セグメント型キャラクタごとに記述データを保持しており、
前記記述データは、対応するセグメント型キャラクタに使用される複数のセグメントそれぞれのタイプを指定するタイプデータと、(ii)それに使用される複数のセグメントそれぞれの位置を示す位置データと、を含むことを特徴とする請求項1から5のいずれかに記載のタイミングコントローラ。 - 入力画像データを受信するメイン入力インタフェースと、
セグメント型キャラクタを構成する複数のセグメントに対応する複数のセグメントデータを保持するメモリであって、各セグメントデータは、対応するセグメントの画像フレーム上の画素のオン、オフを記述するものである、メモリと、
表示すべきセグメント型キャラクタを指定するサブデータを受信するサブ入力インタフェースと、
前記サブデータおよび前記複数のセグメントデータにもとづいて、前記セグメント型キャラクタをラスターイメージ化するセグメントデコーダと、
前記入力画像データおよび前記セグメントデコーダの出力データ少なくとも一方にもとづいて、ディスプレイパネルに表示すべき出力画像データを生成する画像処理回路と、
前記出力画像データをデータドライバに出力する出力インタフェースと、
を備え、
前記セグメント型キャラクタは、形状の異なる複数のタイプのセグメントの組み合わせで構成され、
前記複数のセグメントデータは、複数のタイプのセグメントに対応しており、
前記メモリは、前記セグメント型キャラクタごとに記述データを保持しており、
前記記述データは、対応するセグメント型キャラクタに使用される複数のセグメントそれぞれのタイプを指定するタイプデータと、(ii)それに使用される複数のセグメントそれぞれの位置を示す位置データと、を含むことを特徴とするタイミングコントローラ。 - 入力画像データを受信するメイン入力インタフェースと、
表示すべきセグメント型キャラクタを指定するサブデータを受信するサブ入力インタフェースであり、前記セグメント型キャラクタは、形状の異なる複数のタイプのセグメントの組み合わせで構成されるものである、サブ入力インタフェースと、
(i)前記セグメントのタイプごとに、その形状を記述するセグメントデータを保持するとともに、(ii)前記セグメント型キャラクタごとに、それに使用される複数のセグメントそれぞれのタイプを指定するタイプデータと、それに使用される複数のセグメントそれぞれの位置を示す位置データと、を保持するメモリと、
前記サブデータ、前記セグメントデータ、前記タイプデータおよび前記位置データにもとづいて、前記サブデータが指定する前記セグメント型キャラクタをラスターイメージ化するセグメントデコーダと、
前記入力画像データおよび前記セグメントデコーダの出力データ少なくとも一方にもとづいて、ディスプレイパネルに表示すべき出力画像データを生成する画像処理回路と、
前記出力画像データをデータドライバに出力する出力インタフェースと、
を備えることを特徴とするタイミングコントローラ。 - 前記サブ入力インタフェースは、SPI(Serial Peripheral Interface)またはI2C(Inter-Integrated Circuit)インタフェースであることを特徴とする請求項1から11のいずれかに記載のタイミングコントローラ。
- 前記サブデータは、前記セグメント型キャラクタのサイズを指定する第1データをさらに含むことを特徴とする請求項1から12のいずれかに記載のタイミングコントローラ。
- 前記サブデータは、前記セグメント型キャラクタの間隔を指定する第2データをさらに含むことを特徴とする請求項1から13のいずれかに記載のタイミングコントローラ。
- 前記サブデータは、前記セグメント型キャラクタの透過の有無を指定する第3データをさらに含むことを特徴とする請求項1から14のいずれかに記載のタイミングコントローラ。
- 前記セグメントデコーダは、前記サブ入力インタフェースに外部から入力される前記サブデータと前記タイミングコントローラの内部で生成した前記サブデータの一方を選択し、選択された前記サブデータにもとづいて、前記セグメント型キャラクタをラスターイメージ化可能であることを特徴とする請求項1から15のいずれかに記載のタイミングコントローラ。
- ひとつの半導体基板に一体集積化されたことを特徴とする請求項1から16のいずれかに記載のタイミングコントローラ。
- 請求項1から17のいずれかに記載のタイミングコントローラを備えることを特徴とする車載用または医療用のディスプレイ装置。
- 請求項1から17のいずれかに記載のタイミングコントローラを備えることを特徴とする電子機器。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP17153988.5A EP3203461A3 (en) | 2016-02-03 | 2017-01-31 | Timing controller |
US15/422,007 US10235931B2 (en) | 2016-02-03 | 2017-02-01 | Timing controller |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016018702 | 2016-02-03 | ||
JP2016018702 | 2016-02-03 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017138567A JP2017138567A (ja) | 2017-08-10 |
JP6698412B2 true JP6698412B2 (ja) | 2020-05-27 |
Family
ID=59566812
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016083131A Active JP6698412B2 (ja) | 2016-02-03 | 2016-04-18 | タイミングコントローラ、それを用いた電子機器、車載用または医療用ディスプレイ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6698412B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2019146568A1 (ja) * | 2018-01-26 | 2021-01-14 | ローム株式会社 | ブリッジ回路、それを用いた電子機器、ディスプレイ装置 |
WO2020203547A1 (ja) * | 2019-03-29 | 2020-10-08 | ローム株式会社 | 半導体装置、それを用いた車載用ディスプレイシステム、電子機器 |
JP7370669B2 (ja) * | 2020-01-16 | 2023-10-30 | アルパイン株式会社 | 表示装置および表示制御方法 |
JP7400539B2 (ja) * | 2020-02-27 | 2023-12-19 | 株式会社デンソー | 表示装置及び表示制御装置 |
CA3189534A1 (en) * | 2020-07-16 | 2022-01-20 | Invacare Corporation | System and method for concentrating gas |
EP4182054A1 (en) | 2020-07-16 | 2023-05-24 | Invacare Corporation | System and method for concentrating gas |
JPWO2022196256A1 (ja) * | 2021-03-18 | 2022-09-22 |
-
2016
- 2016-04-18 JP JP2016083131A patent/JP6698412B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017138567A (ja) | 2017-08-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6698412B2 (ja) | タイミングコントローラ、それを用いた電子機器、車載用または医療用ディスプレイ装置 | |
US11659211B2 (en) | Semiconductor apparatus for image transmission | |
US10235931B2 (en) | Timing controller | |
JP4577154B2 (ja) | 検証シミュレータ及び検証シミュレーション方法 | |
US11186294B2 (en) | In-vehicle timing controller and vehicle using the same | |
KR100649987B1 (ko) | 표시 방법을 제어하기 위한 방법, 그 방법을 실시하기위한 표시용 신호 생성 장치, 표시 장치 및 표시 시스템 | |
EP0180898A2 (en) | Flat panel display control apparatus | |
US11367415B2 (en) | Semiconductor apparatus | |
KR0134967B1 (ko) | 플랫 패널 디스플레이 속성 발생기 | |
US5475808A (en) | Display control apparatus | |
Muralikrishna et al. | Image processing using IP core generator through FPGA | |
JP2008209711A (ja) | 電子ペーパー | |
JP4561533B2 (ja) | 検証シミュレータ及び検証シミュレーション方法 | |
WO2019146568A1 (ja) | ブリッジ回路、それを用いた電子機器、ディスプレイ装置 | |
JP7336325B2 (ja) | 半導体装置、それを用いた自動車、ディスプレイ装置 | |
JP4698139B2 (ja) | 画像表示装置及びマルチディスプレイ装置 | |
JP7097507B2 (ja) | 半導体装置、それを用いた車載用ディスプレイシステム、電子機器 | |
KR0175142B1 (ko) | 정지화상 표시장치 및 그것에 이용되는 외부 메모리 카트리지 | |
JP2010128292A (ja) | 画像表示システム | |
JPH0317698A (ja) | Crt表示用回路装置 | |
CN117097851A (zh) | 一种汽车电子仪表屏的图标显示方法及装置 | |
CN117097852A (zh) | 一种汽车电子仪表屏的图标显示方法及装置 | |
JPS62215293A (ja) | 遠隔監視制御用のブラウン管表示装置 | |
JPH0612050A (ja) | 表示装置 | |
JPH04306082A (ja) | 表示制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190225 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200107 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200305 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200421 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200428 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6698412 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |