JPWO2018198982A1 - 回路基板およびこれを備える発光装置 - Google Patents

回路基板およびこれを備える発光装置 Download PDF

Info

Publication number
JPWO2018198982A1
JPWO2018198982A1 JP2018552888A JP2018552888A JPWO2018198982A1 JP WO2018198982 A1 JPWO2018198982 A1 JP WO2018198982A1 JP 2018552888 A JP2018552888 A JP 2018552888A JP 2018552888 A JP2018552888 A JP 2018552888A JP WO2018198982 A1 JPWO2018198982 A1 JP WO2018198982A1
Authority
JP
Japan
Prior art keywords
reflective layer
layer
circuit board
ratio
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018552888A
Other languages
English (en)
Inventor
阿部　裕一
裕一 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of JPWO2018198982A1 publication Critical patent/JPWO2018198982A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2054—Light-reflecting surface, e.g. conductors, substrates, coatings, dielectrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0307—Providing micro- or nanometer scale roughness on a metal surface, e.g. by plating of nodules or dendrites
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/072—Electroless plating, e.g. finish plating or initial plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • H05K3/16—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation by cathodic sputtering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/26—Cleaning or polishing of the conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Led Device Packages (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本開示の回路基板は、基板と、該基板上に位置する導体層と、該導体層上に位置する反射層と、前記基板上に位置するとともに、前記導体層および前記反射層に接して位置する樹脂層とを備えている。また、前記反射層の表面は、粗さ曲線から求められる算術平均粗さＲａが０．２μｍ未満であるとともに、粗さ曲線から求められるスキューネスＲｓｋに対する粗さ曲線から求められるクルトシスＲｋｕの比が５以上１５以下である。【選択図】 図１

Description

本開示は、回路基板およびこれを備える発光装置に関する。
消費電力の少ない発光素子としてＬＥＤ（発光ダイオード）が注目されている。そして、このような発光素子の搭載には、絶縁性の基板と、この基板上に位置する、回路（配線）となる導電層とを備える回路基板が用いられている。
また、上記構成の回路基板に発光素子を搭載してなる発光装置には、発光効率の向上が求められており、発光効率を向上させるために基板の表面を白色系の色調の樹脂で覆うことが行なわれている（例えば、特許文献１を参照）。
特開２００９−１２９８０１号公報
本開示の回路基板は、基板と、該基板上に位置する導体層と、該導体層上に位置する反射層と、前記基板上に位置するとともに、前記導体層および前記反射層に接して位置する樹脂層とを備えている。また、前記反射層の表面は、粗さ曲線から求められる算術平均粗さＲａが０．２μｍ未満であるとともに、粗さ曲線から求められるスキューネスＲｓｋに対する粗さ曲線から求められるクルトシスＲｋｕの比が５以上１５以下である。
本開示の発光装置における発光素子周辺の一例を模式的に示す断面図である。
近年では、基板の表面を白色系の色調の樹脂で覆うことのみならず、発光効率の向上のために、導電層上に反射層を設けることが行なわれている。そして、今般においては、更なる発光効率の向上のため、反射層の反射率の向上が求められている。
本開示の回路基板は、高い反射率を有する。以下に、本開示の回路基板について、図１を参照しながら詳細に説明する。
本開示の回路基板１０は、図１に示すように、基板１と、基板１上に位置する導体層２と、導体層２上に位置する反射層３と、基板１上に位置するとともに、導体層２および反射層３に接して位置する樹脂層４とを備えている。
そして、本開示の回路基板１０における反射層３の表面は、粗さ曲線から求められる算術平均粗さＲａが０．２μｍ未満であるとともに、粗さ曲線から求められるスキューネスＲｓｋに対する粗さ曲線から求められるクルトシスＲｋｕの比（Ｒｋｕ／Ｒｓｋ）が５以上１５以下である。なお、反射層３の表面とは、光を反射する反射層３の露出している面のことである。
ここで、算術平均粗さＲａとは、ＪＩＳ Ｂ ０６０１（２０１３）に規定された値のことを言う。また、スキューネスＲｓｋとは、ＪＩＳ Ｂ ０６０１（２０１３）に規定されており、粗さ曲線における平均高さを中心線とした際における山部と谷部との比率を示す指標である。また、クルトシスＲｋｕとは、ＪＩＳ Ｂ ０６０１（２０１３）に規定されており、表面の鋭さの尺度である尖度を表す指標である。
そして、本開示の回路基板１０における反射層３の表面は、算術平均粗さＲａが０．２μｍ未満であることで、光の乱反射を抑えることができる。また、Ｒｋｕ／Ｒｓｋが５以上１５以下であることで、山部の頂点近傍が尖りつつ、谷部が占める比率が大きい表面性状であることから、光が全反射しやすい。よって、本開示の回路基板１０は、高い反射率を有する。なお、本開示の回路基板１０における反射層３の表面において、例えば、スキューネスＲｓｋは１．８以上２．３以下、クルトシスＲｋｕは９．０以上３１．９以下である。
ここで、反射層３の表面における、算術平均粗さＲａ、スキューネスＲｓｋおよびクルトシスＲｋｕは、ＪＩＳ Ｂ ０６０１（２０１３）に準拠して測定することにより求めることができる。なお、測定条件としては、例えば、測定長さを２．５ｍｍ、カットオフ値を０．０８ｍｍとし、触針半径が２μｍの触針を用い、走査速度を０．６ｍｍ／秒に設定すればよい。そして、反射層３の表面において、少なくとも３ヵ所以上測定し、その平均値を求めればよい。
また、本開示の回路基板１０における反射層３の表面は、粗さ曲線から求められる突出山部におけるコア部分の負荷長さ率Ｍｒ１に対する粗さ曲線から求められる突出谷部におけるコア部分の負荷長さ率Ｍｒ２の比（Ｍｒ２／Ｍｒ１）が３より大きくてもよい。ここで、突出山部におけるコア部分の負荷長さ率Ｍｒ１および突出谷部におけるコア部分の負荷長さ率をＭｒ２は、ＪＩＳ Ｂ ０６７１−２（２００２）に規定されており、以下の定義による。まず、粗さ曲線の測定点の４０％を含む負荷曲線の中央部分において、負荷長さ率の差を４０％にして引いた負荷曲線の割線が最も緩い傾斜となる直線を等価直線とする。次に、この等価直線が負荷長さ率０％と１００％との位置で縦軸と交わる２つの高さ位置の間をコア部とする。そして、粗さ曲線において、コア部の上にある突出した山部とコア部との分離線の交点の負荷長さ率がＭｒ１である。また、粗さ曲線において、コア部の下にある突出した谷部とコア部との分離線の交点の負荷長さ率がＭｒ２である。
そして、このような構成を満足するならば、反射層３の表面における突出した谷部の底が広いことから、反射層３の光の正反射率が高くなり、本開示の回路基板１０は、より反射率に優れる。
なお、本開示の回路基板１０における反射層３の表面において、例えば、突出山部におけるコア部分の負荷長さ率Ｍｒ１は２４以下、突出谷部におけるコア部分の負荷長さ率Ｍｒ２は７４以上である。
また、本開示の回路基板１０における反射層３の表面は、粗さ曲線から求められる突出谷部深さＲｖｋが粗さ曲線から求められる突出山部高さＲｐｋよりも小さくてもよい。ここで、突出谷部深さＲｖｋおよび突出山部高さＲｐｋとは、ＪＩＳ Ｂ ０６７１−２（２００２）に規定されており、粗さ曲線において、上述したコア部の下にある突出した谷部の平均深さが突出谷部深さＲｖｋであり、上述したコア部の上にある突出した山部の平均高さが突出山部高さＲｐｋである。
そして、このような構成を満足するならば、反射層３の表面における突出した谷部は少ないことから、反射層３の光の正反射率が高くなり、本開示の回路基板１０は、さらに反射率に優れる。
なお、本開示の回路基板１０における反射層３の表面において、例えば、突出谷部深さＲｖｋは０．０７μｍ以下、突出山部高さＲｐｋは０．１０μｍ以上である。
また、本開示の回路基板１０における反射層３の表面は、粗さ曲線から求められる相対負荷長さが１０〜６０％のプラトー率Ｈｐ（１０−６０％）が０．３０μｍ以下であり、粗さ曲線から求められる相対負荷長さが１０〜２０％のプラトー率Ｈｐ（１０−２０％）に対するプラトー率Ｈｐ（１０−６０％）の比（Ｈｐ（１０−６０％）／Ｈｐ（１０−２０％））が３.５未満であってもよい。
ここで、プラトー率Ｈｐとは、ＪＩＳ Ｂ ０６７１−２（２００２）に規定されており、以下の定義による。相対負荷長さが１０〜６０％のプラトー率Ｈｐ（１０−６０％）とは、反射層３をある深さまで削ったときの表面と仮想平面との接触面積比が１０％になる深さと接触面積比が６０％になる深さとの距離を示すものである。また、相対負荷長さが１０〜２０％のプラトー率Ｈｐ（１０−２０％）とは、反射層３をある深さまで削ったときの表面と仮想平面との接触面積比が１０％になる深さと接触面積比が２０％になる深さとの距離を示すものである。
そして、このような構成を満足するならば、反射層３の表面は、山部や谷部が少ないことから、正反射成分が多くなり、本開示の回路基板１０の反射率がさらに向上する。
なお、反射層３の表面における、突出山部におけるコア部分の負荷長さ率Ｍｒ１、突出谷部における負荷長さ率をＭｒ２、突出谷部深さＲｖｋ、突出山部高さＲｐｋ、プラトー率Ｈｐは、ＪＩＳ Ｂ ０６７１−２（２００２）に準拠して、上述した算術平均粗さＲａ、スキューネスＲｓｋ、クルトシスＲｋｕと同じ測定条件で測定することにより求めることができる。
また、本開示の回路基板１０における基板１は、絶縁体であればよく、例えば、酸化アルミニウム質セラミックス、酸化ジルコニウム質セラミックス、酸化アルミニウムおよび酸化ジルコニウムの複合セラミックス、窒化珪素質セラミックス、窒化アルミニウム質セラミックス、炭化珪素質セラミックスまたはムライト質セラミックス等が挙げられる。なお、基板１が酸化アルミニウム質セラミックスからなれば、加工が容易でありながら、機械的強度に優れる。また、基板１が窒化アルミニウム質セラミックスからなるならば、放熱性に優れる。
ここで、例えば、酸化アルミニウム質セラミックスとは、セラミックスを構成する全成分１００質量％のうち、酸化アルミニウムを７０質量％以上含有するものである。そして、本開示の回路基板１０における基板１の材質は、以下の方法により確認することができる。まず、Ｘ線回折装置（ＸＲＤ）を用いて、基板１を測定し、得られた２θ（２θは、回折角度である。）の値よりＪＣＰＤＳカードを用いて同定を行なう。次に、ＩＣＰ発光分光分析装置（ＩＣＰ）または蛍光Ｘ線分析装置（ＸＲＦ）を用いて、含有成分の定量分析を行なう。上記同定により酸化アルミニウムの存在が確認され、ＸＲＦで測定したアルミニウム（Ａｌ）の含有量から酸化アルミニウム（Ａｌ2Ｏ3）に換算した値が７０質量％以上であれば、酸化アルミニウム質セラミックスである。なお、他のセラミックスについても同じ方法で求めることができる。
また、本開示の回路基板１０における導体層２は、導電性を有するならば、どのような材料で構成されていてもよい。導体層２が、銅または銀を主成分としているならば、電気抵抗率が低く、熱伝導率が高いものとなることから、発熱量の大きい発光素子５の搭載が可能となる。なお、導体層２における主成分とは、導体層２を構成する全成分１００質量％のうち、５０質量％を超える成分のことである。
また、本開示の回路基板１０における反射層３は、金および銀の少なくともいずれか一方を含有し、反射層３を構成する全成分１００質量％のうち、金および銀を合計で９０質量％以上含有していてもよい。特に、本開示の回路基板１０における反射層３は、反射層３を構成する全成分１００質量％のうち、金を９５質量％以上含有していてもよい。このように、反射層３が金を９５質量％以上含有するならば、反射層３に電気を流した際に、反射層３にマイグレーションが発生しにくいことから、本開示の回路基板１０は、長期間の信頼性に優れる。
また、本開示の回路基板１０における樹脂層４は、基板１よりも反射率が高ければよく、具体的には、白色系の色調を呈する樹脂であるのがよい。このような白色系の色調を呈する樹脂としては、シリコーン樹脂またはエポキシ樹脂等に、酸化チタン、酸化アルミニウム、酸化ジルコニウム、酸化バリウム、硫酸バリウム、酸化亜鉛、チタン酸バリウム、チタン酸カリウム等の白色無機フィラーを含有したものが挙げられる。
ここで、導体層２、反射層３および樹脂層４を構成する成分は、以下の方法で確認すればよい。まず、図１に示す断面となるように回路基板１０を切断し、切断した断面をクロスセクションポリッシャー（ＣＰ）にて研磨する。次に、研磨した断面を観察面として、走査型電子顕微鏡（ＳＥＭ）を用いて観察し、ＳＥＭ付設のエネルギー分散型Ｘ線分析装置（ＥＤＳ）を用いることにより、導体層２、反射層３および樹脂層４を構成する成分をそれぞれ確認すればよい。または、導体層２、反射層３および樹脂層４をそれぞれ削り取り、ＩＣＰまたはＸＲＦを用いることによっても確認することができる。
また、本開示の回路基板１０における基板１は、貫通孔を有していてもよい。そして、基体１の貫通孔内に導電性物質からなる電極を有していれば、外部電源等と接続して、電気を供給することができる。また、基体１の貫通孔内に高熱伝導性物質からなるサーマルビアを有していれば、基板１の放熱性を向上させることができる。
また、本開示の発光装置２０は、上述した構成の回路基板１０と、回路基板１０上に位置する発光素子５とを備えているものである。なお、図１においては、発光素子５が反射層３ａ上に位置し、発光素子５がボンディングワイヤ６により反射層３ｂに電気的に接続されている例を示している。なお、図示していないが、発光素子５を保護するために、発光装置２０における発光素子５を含む発光素子５の搭載された側の面が封止材等で覆われていても構わない。また、封止材は、波長変換のための蛍光物質等を含有したものであってもよい。
以下、本開示の回路基板１０の製造方法の一例について説明する。
まず、基板１として、公知の成形方法および焼成方法により、例えば、窒化アルミニウム質セラミックスまたは酸化アルミニウム質セラミックスを準備する。なお、酸化アルミニウム質セラミックスの形成にあたっては、基板１の反射率を向上させるべく、酸化バリウム（ＢａＯ）および酸化ジルコニウム（ＺｒＯ2）の少なくともいずれか一方を含有させてもよい。
また、基板１に貫通孔を形成する場合は、成形体の形成時に外形状とともに貫通孔を形成するか、外形状のみが加工された成形体に対しパンチング、ブラストまたはレーザーによって貫通孔を形成するか、焼結体にブラストまたはレーザーによって貫通孔を形成すればよい。なお、基板１の厚みは、例えば、０．１５ｍｍ以上１．５ｍｍ以下である。
次に、チタンおよび銅の薄層を、基板１上にスパッタで形成する。ここで、薄膜において、例えば、チタン層の平均膜厚は０．０３μｍ以上０．２μｍ以下、銅層の平均膜厚は０．５μｍ以上２μｍ以下である。
次に、薄膜上にレジストパターンをフォトリソグラフィーにて形成し、電解銅めっきを用いて新たな銅層を形成することで導体層２を得る。ここで、電解銅めっきにより形成する銅層の平均膜厚は、例えば、４０μｍ以上１００μｍ以下である。また、導体層２の表面に対して、バフ研磨や化学研磨を行なってもよい。
次に、電解ニッケル−銀めっきや無電解銀メッキを行なうことで、導体層２上に銀の反射層３を得る。または、無電解ニッケルメッキを行なった後、無電解金メッキを行なうことで、導体層２上に金の反射層３を得る。または、無電解ニッケルメッキ、無電解パラジウムメッキ、無電解金メッキをこの順に行なう事で、導体層２上に金の反射層３を得る。ここで、導体層２と反射層３との間にニッケル層を入れた場合、反射層３が光沢を帯びやすくなり、反射率を高めることができる。なお、ニッケル層の平均膜厚は、例えば、１μｍ以上１０μｍ以下である。また、パラジウム層の平均膜厚は、例えば、０．０５μｍ以上０．５μｍ以下である。また、反射層３の平均膜厚は、例えば、０．１μｍ以上１０μｍ以下である。なお、反射層３の平均膜厚が０．２μｍ以上であれば、特に高い反射率を有するものとなる。
次に、レジストパターンを除去し、はみ出したチタンおよび銅の薄層をエッチングにより除去する。
次に、樹脂層４となるペースト（以下、樹脂層用ペーストと記載する。）を準備する。樹脂層用ペーストは、例えば、シリコーン樹脂原料と白色無機フィラー粉末とを有機溶剤中に分散させたものである。
このとき、シリコーン樹脂原料としては、オルガノポリシロキサン、オルガノハイドロジェンポリシロキサン、白金含有ポリシロキサン等を用いることができる。また、白色無機フィラーとしては、酸化チタン、酸化アルミニウム、酸化ジルコニウム、酸化バリウム、硫酸バリウム、酸化亜鉛、チタン酸バリウム、チタン酸カリウム等を用いることができる。また、有機溶剤としては、カルビトール、カルビトールアセテート、テルピネオール、メタクレゾール、ジメチルイミダゾール、ジメチルイミダゾリジノン、ジメチルホルムアミド、ジアセトンアルコール、トリエチレングリコール、パラキシレン、乳酸エチル、イソホロンから選択される１種もしくは２種以上を混合して用いることができる。
なお、樹脂層用ペーストにおける質量比率としては、例えば、シリコーン樹脂原料が１に対し、白色無機フィラーが０．５〜４、有機溶剤が２０〜１００となるように調合する。そして、樹脂層用ペーストを、基板１上において、導体層２および反射層３に接するように印刷する。ここで、なお、樹脂層用ペーストの厚みは、導体層２と反射層３とを足し合わせた厚みと同程度となるようにする。
次に、１４０℃以上２００℃以下の最高温度で０．５時間以上３時間以下保持して、熱処理を行なう。
次に、反射層３および樹脂層４の表面に対してバフ研磨を行なう。ここで、バフ研磨の条件としては、シリコンカーバイト、ホワイトアルミナまたはダイヤモンドからなり、番手が＃４００以上＃３０００以下の砥粒を用い、送り速度を５００ｍｍ／秒以上２０００ｍｍ／秒以下とすればよい。さらに、バフ研磨の後、追加で化学研磨を行なってもよい。化学研磨の条件としては、過酸化水素水に硫酸を加えた溶液を５０℃以上６５℃以下の温度となるまで熱し、この溶液に１５分以上４５分以下浸せばよい。そして、このバフ研磨および化学研磨を上記条件内で変えることで、反射層３の表面を任意の表面性状とすることができ、本開示の回路基板１０を得る。
次に、本開示の発光装置２０は、例えば、本開示の回路基板１０の反射層３上に、発光素子５を搭載することによって得ることができる。
以下、本開示の実施例を具体的に説明するが、本開示はこれらの実施例に限定されるものではない。
反射層の表面における、算術平均粗さＲａ、スキューネスＲｓｋおよびクルトシスＲｋｕを異ならせた試料を作製し、反射率の測定を行なった。
まず、窒化アルミニウム質セラミックスからなり、厚さ０．３８ｍｍの基板を準備した。
次に、チタンおよび銅の薄層を、基板上にスパッタで形成した。なお、チタン層の平均膜厚は０．１μｍ、銅層の平均膜厚は１．０μｍとなるようにした。
次に、薄膜上にレジストパターンをフォトリソグラフィーにて形成し、電解銅めっきを用いて平均膜厚が６０μｍの銅層を形成し、導体層を得た。
次に、電解ニッケル−銀めっきを行ない、導体層上に銀からなる反射層を得た。なお、導体層と反射層との間のニッケル層の平均膜厚は５μｍ、反射層の平均膜厚は３μｍとなるようにした。
次に、レジストパターンを除去し、はみ出したチタンおよび銅の薄膜をエッチングにより除去し、面積が１０１ｍｍ×１０１ｍｍである導体層および反射層の積層体を得た。
次に、樹脂層用ペーストとして、有機溶剤中にシリコーン樹脂原料としてのポリシロキサンと白色無機フィラー粉末としての酸化チタンとを分散させたものを準備した。
次に、樹脂層用ペーストを、基板上において、導体層および反射層に接するように印刷した。その後、１５０℃の最高温度で１時間保持して、熱処理を行なった。
そして、反射層の表面の表面性状が表１の値になるように、バフ研磨および化学研磨を行なうことで、各試料を得た。
次に、得られた各試料について、接触型の表面粗さ計を用い、ＪＩＳ Ｂ ０６０１（２０１３）に準拠して、反射層の表面における、算術平均粗さＲａ、スキューネスＲｓｋ、クルトシスＲｋｕの測定を行なった。ここで、測定条件としては、測定長さを２．５ｍｍ、カットオフ値を０．０８ｍｍとし、触針半径が２μｍの触針を用い、走査速度を０．６ｍｍ／秒に設定した。そして、反射層の表面において３ヵ所測定し、その平均値を求めた。
次に、各試料に対して、分光測色計（ミノルタ製 ＣＭ−３７００Ａ）を用いて、基準光源Ｄ６５、波長範囲３６０〜７４０ｎｍ、視野１０°、照明径３×５ｍｍの条件で測定を行ない、測定結果から５００ｎｍの反射率を測定した。
結果を表１に示す。
Figure 2018198982
表１に示すように、試料Ｎｏ．１、２、８に比べて試料Ｎｏ．３〜７の反射率は９０．２％以上と高かった。この結果から、反射層の表面において、算術平均粗さＲａが０．２μｍ未満であるとともに、スキューネスＲｓｋに対するクルトシスＲｋｕの比が５以上１５以下であれば、高い反射率を有することがわかった。
次に、反射層の表面における、突出山部におけるコア部分の負荷長さ率Ｍｒ１および突出谷部におけるコア部分の負荷長さ率Ｍｒ２を異ならせた試料を作製し、反射率の測定を行なった。
なお、各試料の作製方法としては、反射層の表面の表面性状が表２の値になるように、バフ研磨および化学研磨を行なったこと以外は実施例１の試料Ｎо．４の作製方法と同様とした。なお、試料Ｎｏ．９は、実施例１の試料Ｎｏ．４と同じである。
そして、得られた各試料について、反射層の表面における、突出山部におけるコア部分の負荷長さ率Ｍｒ１および突出谷部におけるコア部分の負荷長さ率Ｍｒ２を測定した。なお、測定条件は、ＪＩＳ Ｂ ０６７１−２（２００２）に基づき実施例１と同様とした。また、各試料の反射率を、実施例１と同じ方法で評価した。
結果を表２に示す。
Figure 2018198982
表２に示すように、試料Ｎｏ．９に比べて試料Ｎｏ．１０〜１３の反射率は９３．０％以上と高かった。この結果から、反射層の表面において、突出山部におけるコア部分の負荷長さ率Ｍｒ１に対する突出谷部におけるコア部分の負荷長さ率Ｍｒ２の比が３より大きければ、さらに高い反射率を有することがわかった。
次に、反射層の表面における、突出谷部深さＲｖｋおよび突出山部高さＲｐｋの大小関係を異ならせた試料を作製し、反射率の測定を行った。
なお、各試料の作製方法としては、反射層の表面の表面性状が表３の値になるように、バフ研磨および化学研磨を行なったこと以外は実施例１の試料Ｎо．４の作製方法と同様とした。なお、試料Ｎｏ．１５は、実施例１の試料Ｎｏ．４と同じである。
そして、得られた各試料について、反射層の表面における、突出谷部深さＲｖｋおよび突出山部高さＲｐｋを測定した。なお、測定条件は、ＪＩＳ Ｂ ０６７１−２（２００２）に基づき実施例１と同様とした。また、各試料の反射率を、実施例１と同じ方法で評価した。
結果を表３に示す。
Figure 2018198982
表３に示すように、試料Ｎｏ．１５に比べて試料Ｎｏ．１４の反射率は９３．７％と高かった。この結果から、反射層の表面において、突出谷部深さＲｖｋが突出山部高さＲｐｋよりも小さければ、さらに高い反射率を有することがわかった。
次に、反射層の表面における、プラトー率Ｈｐ（１０−６０％）およびプラトー率Ｈｐ（１０−２０％）を異ならせた試料を作製し、反射率の測定を行なった。
なお、各試料の作製方法としては、反射層の表面の表面性状が表４の値になるように、バフ研磨および化学研磨を行なったこと以外は実施例１の試料Ｎо．４の作製方法と同様とした。なお、試料Ｎｏ．１６は、実施例１の試料Ｎｏ．４と同じである。
そして、得られた各試料について、反射層の表面における、プラトー率Ｈｐ（１０−６０％）およびプラトー率Ｈｐ（１０−２０％）を測定した。なお、測定条件は、ＪＩＳ Ｂ ０６７１−２（２００２）に基づき実施例１と同様とした。また、各試料の反射率を、実施例１と同じ方法で評価した。
結果を表４に示す。
Figure 2018198982
表４に示すように、試料Ｎｏ．１６、１７に比べて試料Ｎｏ．１８〜２１の反射率は９３．５％以上と高かった。この結果から、反射層の表面において、プラトー率Ｈｐ（１０−６０％）が０．３０μｍ以下であり、プラトー率Ｈｐ（１０−２０％）に対するプラトー率Ｈｐ（１０−６０％）の比が３.５未満であれば、さらに高い反射率を有することがわかった。
次に、反射層を構成する成分を異ならせた試料を作製し、反射率の測定およびマイグレーション試験を行なった。
まず、窒化アルミニウム質セラミックスからなり、厚さ０．３８ｍｍの基板を準備した。
次に、チタンおよび銅の薄層（以下、単に薄膜と記載する）を、基板上にスパッタで形成した。ここで、チタン層の平均膜厚は０．１μｍ、銅層の平均膜厚は１．０μｍとなるようにした。
次に、薄膜上にレジストパターンをフォトリソグラフィーにて形成し、電解銅めっきを用いて平均膜厚が６０μｍの銅層を形成し、導体層を得た。ここで、このレジストパターンは、レジストパターンを除去した際に、導体層の個数が２個となるようにした。具体的には、２個の導体層が、それぞれの長手方向が揃った方向を向き、導体層同士の間隔が８０μｍとなるようにした。ここで、２個の導体層は、それぞれ長手方向×短手方向が４００μｍ×２５０μｍである長方形となるようにした。
次に、試料Ｎｏ．２２となる試料に関しては、電解ニッケル−銀めっきを行ない、２個の導体層上に銀の反射層を得た。なお、導体層と反射層との間のニッケル層の平均膜厚は５μｍ、反射層の平均膜厚は３μｍとなるようにした。
一方、試料Ｎｏ．２３となる試料に関しては、無電解ニッケルメッキを行なった後、無電解金メッキを行ない、２個の導体層上に金の反射層を得た。なお、導体層と反射層との間のニッケル層の平均膜厚は５μｍ、反射層の平均膜厚は３μｍとなるようにした。
次に、レジストパターンを除去し、はみ出したチタンおよび銅の薄膜をエッチングにより除去し、長手方向×短手方向が４００μｍ×２５０μｍである長方形の導体層および反射層の積層体を２個得た。
次に、樹脂層用ペーストとして、有機溶剤中にシリコーン樹脂原料としてのポリシロキサンと白色無機フィラー粉末としての酸化チタンとを分散させたものを準備した。
次に、樹脂層用ペーストを、基板上において、２個の積層体同士の間を埋め、積層体の周りを覆うように、長手方向×短手方向が８００μｍ×８００μｍである正方形となるように印刷した。その後、１５０℃の最高温度で１時間保持して、熱処理を行なった。
そして、反射層の表面の表面性状が実施例４の試料Ｎｏ．２０と同じとなるように、バフ研磨および化学研磨を行なうことで、試料Ｎｏ．２２、２３を得た。
次に、各試料の反射層を構成する成分を、以下の方法で確認した。まず、各試料を切断し、切断した断面をＣＰにて研磨した。次に、研磨した断面を観察面として、ＳＥＭを用いて観察し、ＳＥＭ付設のＥＤＳを用いることにより、反射層を構成する成分を確認した。その結果、試料Ｎｏ．２２の反射層は、反射層を構成する全成分１００質量％のうち、銀を９５質量％以上含有していた。一方、試料Ｎｏ．２３の反射層は、反射層を構成する全成分１００質量％のうち、金を９５質量％以上含有していた。
次に、各試料の反射率を、実施例１と同じ方法で評価した。
また、各試料に対して、マイグレーション試験を行なった。まず、各試料の２個の反射層同士を導線で接続した。次に、高温（８５℃）・高湿（８５％）の環境下に各試料を置き、各試料の反射層に電流を流した状態で放置した。そして、電流を流し始めてから５０時間毎に各試料を上記環境下から取り出し、２個の反射層同士を接続する導線を外し、２個の反射層の間に導通がないか確認した。そして、電流を流し始めてから２５０時間までに導通が確認されたものを「×」、電流を流し始めてから１０００時間までに導通が確認されたものを「△」、電流を流し始めてから１０００時間までに導通が確認されなかったものを「○」として評価した。
結果を表５に示す。
Figure 2018198982
表５に示すように、試料Ｎｏ．２３のマイグレーション試験の結果は「○」であった。この結果から、反射層が、反射層を構成する全成分１００質量％のうち、金を９５質量％以上含有していれば、長期間の信頼性に優れることがわかった。
１：基板
２、２ａ、２ｂ：導体層
３、３ａ、３ｂ：反射層
４：樹脂層
５：発光素子
６：ボンディングワイヤ
１０：回路基板
２０：発光装置

Claims (6)

  1. 基板と、
    該基板上に位置する導体層と、
    該導体層上に位置する反射層と、
    前記基板上に位置するとともに、前記導体層および前記反射層に接して位置する樹脂層と、を備え、
    前記反射層の表面は、粗さ曲線から求められる算術平均粗さＲａが０．２μｍ未満であるとともに、粗さ曲線から求められるスキューネスＲｓｋに対する粗さ曲線から求められるクルトシスＲｋｕの比が５以上１５以下である回路基板。
  2. 前記反射層の表面は、粗さ曲線から求められる突出山部におけるコア部分の負荷長さ率Ｍｒ１に対する粗さ曲線から求められる突出谷部におけるコア部分の負荷長さ率Ｍｒ２の比が３より大きい請求項１に記載の回路基板。
  3. 前記反射層の表面は、粗さ曲線から求められる突出谷部深さＲｖｋが粗さ曲線から求められる突出山部高さＲｐｋよりも小さい請求項１または請求項２に記載の回路基板。
  4. 前記反射層の表面は、粗さ曲線から求められる相対負荷長さが１０〜６０％のプラトー率Ｈｐ（１０−６０％）が０．３０μｍ以下であり、粗さ曲線から求められる相対負荷長さが１０〜２０％のプラトー率Ｈｐ（１０−２０％）に対する前記プラトー率Ｈｐ（１０−６０％）の比が３.５未満である請求項１乃至請求項３のいずれかに記載の回路基板。
  5. 前記反射層は、該反射層を構成する全成分１００質量％のうち、金を９５質量％以上含有する請求項１乃至請求項４のいずれかに記載の回路基板。
  6. 請求項１乃至請求項５のいずれかに記載の回路基板と、該回路基板上に位置する発光素子とを備える発光装置。
JP2018552888A 2017-04-27 2018-04-20 回路基板およびこれを備える発光装置 Pending JPWO2018198982A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017088504 2017-04-27
JP2017088504 2017-04-27
PCT/JP2018/016330 WO2018198982A1 (ja) 2017-04-27 2018-04-20 回路基板およびこれを備える発光装置

Publications (1)

Publication Number Publication Date
JPWO2018198982A1 true JPWO2018198982A1 (ja) 2019-06-27

Family

ID=63918204

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018552888A Pending JPWO2018198982A1 (ja) 2017-04-27 2018-04-20 回路基板およびこれを備える発光装置

Country Status (5)

Country Link
US (1) US10950768B2 (ja)
EP (1) EP3618129B1 (ja)
JP (1) JPWO2018198982A1 (ja)
CN (1) CN110603654B (ja)
WO (1) WO2018198982A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6903210B2 (ja) * 2019-10-15 2021-07-14 Ｄｏｗａエレクトロニクス株式会社 半導体発光素子及びその製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010071182A1 (ja) * 2008-12-19 2010-06-24 古河電気工業株式会社 光半導体装置用リードフレーム及びその製造方法
US20120228660A1 (en) * 2011-03-10 2012-09-13 Samsung Techwin Co., Ltd. Method of manufacturing lead frame for light-emitting device package and light-emitting device package
WO2013069767A1 (ja) * 2011-11-11 2013-05-16 株式会社Ｎｅｏｍａｘマテリアル 発光素子用基板、発光モジュールおよび発光モジュールの製造方法
JP2013207221A (ja) * 2012-03-29 2013-10-07 Neomax Material:Kk 発光素子用基板および発光モジュール
JP2015072754A (ja) * 2013-10-02 2015-04-16 積水テクノ成型株式会社 導光板及びその製造方法
WO2015170773A1 (ja) * 2014-05-09 2015-11-12 京セラ株式会社 発光素子搭載用基板および発光装置
JP2016018068A (ja) * 2014-07-08 2016-02-01 旭硝子株式会社 防眩膜付き基材および物品

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101410994B (zh) 2006-03-29 2011-06-15 京瓷株式会社 发光装置
CN101361026B (zh) * 2006-09-27 2013-07-24 凸版印刷株式会社 光学元件、带标签物品、光学配套元件及判断方法
JP2009129801A (ja) 2007-11-27 2009-06-11 Denki Kagaku Kogyo Kk 金属ベース回路基板
EP2584621A4 (en) * 2010-06-15 2015-12-16 Furukawa Electric Co Ltd PCB FOR AN OPTICAL SEMICONDUCTOR COMPONENT, METHOD FOR PRODUCING THE PCB FOR AN OPTICAL SEMICONDUCTOR COMPONENT AND OPTICAL SEMICONDUCTOR COMPONENT
JP2012124310A (ja) * 2010-12-08 2012-06-28 Nitto Denko Corp 反射膜およびその製造方法
JP2012151191A (ja) 2011-01-17 2012-08-09 Ibiden Co Ltd Ｌｅｄ用配線基板、発光モジュール、ｌｅｄ用配線基板の製造方法、及び発光モジュールの製造方法
JP5481577B1 (ja) * 2012-09-11 2014-04-23 Ｊｘ日鉱日石金属株式会社 キャリア付き銅箔
JP6197696B2 (ja) 2014-02-28 2017-09-20 日亜化学工業株式会社 発光装置の製造方法及び発光装置
CN107113982B (zh) * 2014-12-25 2020-04-10 住友电气工业株式会社 印刷配线板用基板、制作印刷配线板用基板的方法、印刷配线板、制作印刷配线板的方法以及树脂基材
JP6374339B2 (ja) 2015-03-26 2018-08-15 日亜化学工業株式会社 発光装置
JP2017041467A (ja) * 2015-08-17 2017-02-23 ローム株式会社 光半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010071182A1 (ja) * 2008-12-19 2010-06-24 古河電気工業株式会社 光半導体装置用リードフレーム及びその製造方法
US20120228660A1 (en) * 2011-03-10 2012-09-13 Samsung Techwin Co., Ltd. Method of manufacturing lead frame for light-emitting device package and light-emitting device package
WO2013069767A1 (ja) * 2011-11-11 2013-05-16 株式会社Ｎｅｏｍａｘマテリアル 発光素子用基板、発光モジュールおよび発光モジュールの製造方法
JP2013207221A (ja) * 2012-03-29 2013-10-07 Neomax Material:Kk 発光素子用基板および発光モジュール
JP2015072754A (ja) * 2013-10-02 2015-04-16 積水テクノ成型株式会社 導光板及びその製造方法
WO2015170773A1 (ja) * 2014-05-09 2015-11-12 京セラ株式会社 発光素子搭載用基板および発光装置
JP2016018068A (ja) * 2014-07-08 2016-02-01 旭硝子株式会社 防眩膜付き基材および物品

Also Published As

Publication number Publication date
EP3618129B1 (en) 2023-03-29
CN110603654A (zh) 2019-12-20
CN110603654B (zh) 2023-03-21
EP3618129A4 (en) 2021-01-13
US10950768B2 (en) 2021-03-16
US20200194640A1 (en) 2020-06-18
EP3618129A1 (en) 2020-03-04
WO2018198982A1 (ja) 2018-11-01

Similar Documents

Publication Publication Date Title
JP5742353B2 (ja) 発光素子用基板および発光装置
TW200945938A (en) Wiring board for mounting light emitting element thereon, and light emitting device
JP2013051449A (ja) 発光素子実装用基体および発光装置
JP5905962B2 (ja) 回路基板およびこれを備える電子装置
JP5894352B1 (ja) 発光素子搭載用基板および発光装置
WO2018198982A1 (ja) 回路基板およびこれを備える発光装置
EP3355369B1 (en) Light emitting element-mounting substrate and light emitting apparatus
JP7004743B2 (ja) 回路基板およびこれを備える発光装置
CN110800118B (zh) 电路基板以及具备该电路基板的发光装置
JP2013239546A (ja) 発光素子搭載用基板および発光装置
JP6735422B2 (ja) 発光素子実装用基板およびこれを備える発光素子実装用回路基板ならびに発光素子モジュール
JP2015070088A (ja) 発光素子用基板および発光装置
JP2014168053A (ja) 回路基板およびこれを備える電子装置
JP2016174084A (ja) 素子搭載用基板および実装基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181017

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20181017

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20181204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190507

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190730