JPWO2016020980A1

JPWO2016020980A1 - 電力変換装置

Info

Publication number: JPWO2016020980A1
Application number: JP2016539714A
Authority: JP
Inventors: 卓也下麥; 有澤　浩一; 浩一有澤; 崇山川; 裕次 ▲高▼山
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2014-08-05
Filing date: 2014-08-05
Publication date: 2017-04-27
Anticipated expiration: 2034-08-05
Also published as: US9991817B2; JP6400103B2; CN106537750B; US20170207718A1; WO2016020980A1; CN106537750A

Abstract

電力変換装置１００は、交流電源１に接続され交流電源１からの交流電力を直流電力に変換する整流回路３と、ダイオードブリッジ３１とダイオードブリッジ３１の両出力端に接続された短絡素子３２とから構成されリアクタ２を介して交流電源１を短絡する短絡部３０と、交流電源１の半周期中に、短絡部３０を制御する複数の駆動信号Ｓａを生成する制御部２０と、を備え、制御部２０は、交流電源１の電源電流Ｉｓの目標制御範囲である正弦波状の電流制御範囲を生成し、電流制御範囲に交流電源１の電源電流Ｉｓの値を収める。

Description

本発明は、交流電力を直流電力に変換する電力変換装置に関する。

下記特許文献１に示される従来技術では、電源力率を改善し入力電流に含まれる高調波成分を低減する力率改善回路が開示され、全波整流モードまたは倍電圧整流モードを選択すると共に、短絡素子の短絡開始時期と短絡時間をオープンループにて制御することで力率改善機能と昇圧機能を実現するものである。すなわち、下記特許文献１の従来技術は、整流回路切換用スイッチのオンオフにより整流回路を全波整流モードまたは倍電圧整流モードに制御し、力率改善回路の直流出力電圧を大きく２段階に分け、この２段階に分けた領域を更に短絡素子のオープンループでの短絡可変制御により、力率改善なしと力率改善ありの２段階に分けることにより、全体で４段階の直流出力電圧領域を構成し、これにより直流出力電圧の出力範囲を拡大しつつ、高負荷側での力率を改善することができる。

また、下記特許文献２に示される従来技術は、負荷に対応して設定された直流出力電圧基準値と平滑コンデンサの端子間電圧との偏差値に対応して直流電圧制御信号を出力する直流電圧制御部を設け、また、直流電圧制御部からの制御信号と交流電源に同期した正弦波状の同期信号との積から電流基準信号を出力する電流基準演算部を設ける。この電流基準信号と整流素子の交流側電流とを比較することでスイッチ素子を高周波でオンオフ制御し、交流入力電流を正弦波状に制御しながら直流出力電圧を所望の値に制御するものであり、電源力率を１とし、高調波の発生を抑制することができる。

特開平１１−２０６１３０号公報特許第２１４０１０３号明細書

しかしながら、上記特許文献１，２の従来技術によれば短絡素子の制御パターンが限定される。すなわちこれらの従来技術では、全負荷領域において電流をフィードバックする高周波スイッチングモードと、電流オープンループ制御の部分スイッチングモードとの何れかに短絡素子の制御パターンが限定される。従って、これらの従来技術は低負荷領域において直流出力電圧が昇圧し過ぎるのを避けるために短絡素子を動作させず、力率改善が行われない。そのため、低負荷領域では入力電流の波形歪みが大きく、高調波成分を多く含む電流がリアクトルを流れてしまい、リアクトル鉄損が増大し、これにより力率改善回路の交直変換効率が低下してしまう。

また、上記特許文献１の従来技術において力率改善を行う際の短絡素子の短絡制御は、短絡開始時期および短絡時間をオープンループにて制御し、電源周期に対し一定区間だけ短絡動作を行う部分スイッチング方式であるため、力率改善および直流出力電圧の昇圧ができるものの、高調波発生量が多くなる高負荷側では効果が小さい。そのため、今後の高調波規制強化に伴い、従来技術にて充分な力率改善効果すなわち高調波抑制能力を得るためには、大きなインダクタンス値を有するリアクトルを必要とし、そのため、交直変換効率の低下、回路の大型化、コストアップを招くという問題が生じる。また、高調波発生量を一定レベルに抑制しつつ直流出力電圧を昇圧する場合、昇圧能力に限界があるため、高負荷側での運転が不安定になったり、高負荷側での安定運転を考えると負荷の選択幅が狭くなったりしてしまう。

本発明は、上記に鑑みてなされたものであって、負荷の運転領域全体に渡り高効率化を図りながら、高昇圧性能と高調波規格を満たすことができる電力変換装置を得ることを目的とする。

上述した課題を解決し、目的を達成するために、本発明は、交流電源からの交流電力を直流電力に変換する整流回路と、リアクタを介して前記交流電源を短絡する短絡部と、前記交流電源の半周期中に、前記短絡部を制御する複数のスイッチングパルスを生成する制御部と、を備え、前記制御部は、前記交流電源の電源電流の目標制御範囲である正弦波状の電流制御範囲を生成し、前記電流制御範囲に前記電源電流の値を収める。

この発明によれば、電流制御範囲を正弦波状にすることで交流電源の半周期中における電源電流のピークを抑制され、負荷の運転領域全体に渡り高効率化を図りながら、高昇圧性能と高調波規格を満たすことができる、という効果を奏する。

図１は、本発明の実施の形態１に係る電力変換装置の構成例を示す図である。図２は、パルス制御用基準電圧生成回路の第１の構成図である。図３は、パルス制御用基準電圧生成回路の第２の構成図である。図４は、リアクタ、短絡部、整流回路、および平滑コンデンサから成る簡易回路を示す図である。図５は、部分スイッチングパルスモードで交流電源の正極側半周期に短絡素子を１回スイッチングさせたときの電源電流の波形を示す図である。図６は、パルス変換部でパルス変換が行われていない場合の動作の説明図である。図７は、パルス変換部でパルス変換が行われている場合の動作の説明図である。図８は、電流制御範囲を広げた状態を示す図である。図９は、電流制御範囲を狭めた状態を示す図である。図１０は、駆動信号のオン期間よりも短い期間でパルス変換を行う場合の動作の説明図である。図１１は、電源電圧のゼロクロスからの経過時間に対応してパルス変換を実行する場合の動作の説明図である。図１２は、パルス変換部の構成例を示す図である。図１３は、図１２に示されるパルス変換部を用いた場合の動作の説明図である。図１４は、本発明の実施の形態２に係る電力変換装置の動作の説明図である。図１５は、電源周期と電源電流の変化率との関係を表す図である。図１６は、電源周期に対して電流制御範囲を一定値にした場合における電源周期とスイッチング周期との関係を表す図である。

以下に、本発明に係る電力変換装置の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。

実施の形態１．
図１は、本発明の実施の形態１に係る電力変換装置１００の構成例を示す図である。図２は、パルス制御用基準電圧生成回路の第１の構成図である。図３は、パルス制御用基準電圧生成回路の第２の構成図である。図４は、リアクタ２、短絡部３０、整流回路３、および平滑コンデンサ４から成る簡易回路を示す図である。図５は、部分スイッチングパルスモードで交流電源１の正極側半周期に短絡素子３２を１回スイッチングさせたときの電源電流Ｉｓの波形を示す図である。図６は、パルス変換部２２でパルス変換が行われていない場合の動作の説明図である。図７は、パルス変換部２２でパルス変換が行われている場合の動作の説明図である。図８は、電流制御範囲を広げた状態を示す図である。図９は、電流制御範囲を狭めた状態を示す図である。図１０は、駆動信号Ｓａのオン期間ｔよりも短い期間でパルス変換を行っているときの動作の説明図である。図１１は、電源電圧Ｖｓのゼロクロスからの経過時間に対応してパルス変換を実行する場合の動作の説明図である。図１２は、パルス変換部２２の構成例を示す図である。図１３は、図１２に示されるパルス変換部２２を用いた場合の動作の説明図である。

図１に示す電力変換装置１００は、交流電源１から供給される交流電圧に基づいて直流電圧を生成し、図３に示す直流負荷１０に対して供給するものであり、リアクタ２、整流回路３、平滑コンデンサ４、直流電圧検出部５、電源電圧検出部６、電流検出手段９、制御部２０、パルス伝達部２４、および短絡部３０を備える。

リアクタ２は、短絡部３０よりも交流電源１側に接続され、例えば整流回路３の一方の入力端と交流電源１との間に挿入されている。整流回路３はリアクタ２を介して交流電源１に接続されており、交流電源１の交流電圧を直流電圧に変換する。図示例の整流回路３は４つのダイオードを組み合わせたダイオードブリッジで構成されているが、これに限定されるものではなく、ダイオード接続された単方向導通素子である金属酸化膜半導体電界効果トランジスタを組み合わせて構成してもよい。

整流回路３の出力端間には平滑コンデンサ４が接続されており、平滑コンデンサ４は整流回路３から出力された全波整流波形の電圧を平滑化する。平滑コンデンサ４の両端には直流負荷１０が並列に接続されている。

電流検出手段９は電流検出素子８および電流検出部７から成る。電流検出素子８はリアクタ２と整流回路３の間に接続され、接続位置における電流値を検出する。電流検出素子８には一例でカレントトランスまたはシャント抵抗が用いられる。電流検出部７は、増幅器あるいはレベルシフト回路で実現され、電流検出素子８で検出された電流に正比例した電圧を、制御部２０が取り扱い可能な低圧範囲内の電流検出電圧Ｖｉｓに変換して出力する。直流電圧検出部５は、増幅器あるいはレベルシフト回路で実現され、平滑コンデンサ４の両端電圧を検出し、検出された電圧を制御部２０が取り扱い可能な低圧範囲内の電圧検出値に変換して出力する。

双方向スイッチである短絡部３０は、リアクタ２を介して交流電源１に並列に接続されたダイオードブリッジ３１と、ダイオードブリッジ３１の両出力端に接続された短絡素子３２とから構成される。短絡素子３２が金属酸化膜半導体電界効果トランジスタである場合、短絡素子３２のゲートはパルス伝達部２４に接続され、パルス伝達部２４からのゲート駆動信号である駆動信号Ｓａ２によって短絡素子３２がオンオフし、短絡素子３２がオンされたとき、リアクタ２およびダイオードブリッジ３１を介して交流電源１が短絡する。

制御部２０は、駆動信号生成部２１およびパルス変換部２２を有し、マイコンまたはセントラルプロセッシングユニットで構成される。

駆動信号生成部２１は、直流電圧検出部５で検出された直流出力電圧Ｖｄｃの値、および電源電圧検出部６で検出された電源電圧Ｖｓの値に基づいて、短絡部３０の短絡素子３２を制御する複数のスイッチングパルスである駆動信号Ｓａを生成する。

また駆動信号生成部２１は、直流出力電圧Ｖｄｃの値と電源電圧Ｖｓの値との差分値を求め、差分値を比例制御、比例積分制御、または比例積分微分制御することによって、差分値を電源電圧Ｖｓの位相に一致させるヒステリシス基準電圧を生成する。以下の説明ではヒステリシス基準電圧を基準電圧Ｖ_ｒｅｆと称し、基準電圧Ｖ_ｒｅｆは、交流電源１の電源電流Ｉｓの値を制限する閾値である。

これらの基準電圧Ｖ_ｒｅｆは、図２または図３に示される回路で生成される。図２の回路は、駆動信号生成部２１のポート出力Ｓｂであるパルス幅変調信号を、ローパスフィルタにより直流値に変換することによって、基準電圧Ｖ_ｒｅｆを生成している。この場合、パルス幅変調信号のデューティ比を制御することにより、基準電圧Ｖ_ｒｅｆの値をシームレスに可変することができる。

図３の回路は、駆動信号生成部２１のポート出力Ｓｂで開閉器ＴＲを駆動することにより、抵抗Ｒｂ，Ｒｃの分圧比で基準電圧Ｖ_ｒｅｆの値を可変することができる。なお、基準電圧Ｖ_ｒｅｆを生成する回路は、これに限定されるものではなく、図２または図３に示す回路以外の既知の回路で生成してもよいし、制御部２０の外部で生成されたこれらの基準電圧Ｖ_ｒｅｆを用いてもよい。

パルス変換部２２は、駆動信号Ｓａのオン期間ｔに検出される電源電流Ｉｓのピーク値を、交流電源１の電源電流Ｉｓの目標制御範囲である電流制御範囲ｗ内に収めるスイッチングパルスを生成する。具体的には、パルス変換部２２には、駆動信号生成部２１からの基準電圧Ｖ_ｒｅｆを中心値とする電流制御範囲ｗの上限閾値と下限閾値が設定されている。そして、パルス変換部２２は、駆動信号Ｓａのオン期間ｔに検出される電源電流Ｉｓの値を上限閾値と下限閾値との間に収めるため駆動信号Ｓａを複数のパルスに分割する。分割された駆動信号Ｓａが駆動信号Ｓａ１となる。なお、オン期間ｔは駆動信号Ｓａがオンされてからオフされるまでの期間である。上限閾値は、短絡部３０がオンとなったときに流れる短絡電流の上限を規制する閾値であり、下限閾値は、上限閾値より小さい値に設定された閾値である。パルス変換部２２によるパルス分割動作は交流電源１の正極および負極で行われる。

また、パルス変換部２２は、電源電流Ｉｓを電源電圧Ｖｓの位相と同位相、すなわち正弦波状にするため、電流制御範囲ｗの上限閾値および下限閾値を変更する。ここで、基準電圧Ｖ_ｒｅｆと電流制御範囲ｗと上限閾値と下限閾値との関係は、以下の式で表される。
上限閾値：Ｖ_ｒｅｆ＋ｗ／２
下限閾値：Ｖ_ｒｅｆ−ｗ／２

パルス伝達部２４は、レベルシフト回路で構成され、ゲート駆動が行えるよう電圧レベルシフトを行い、駆動信号Ｓａ１を駆動信号Ｓａ２に変換して出力する。このようにして得られた駆動信号Ｓａ２により、短絡部３０の開閉動作が行われる。

次に、実施の形態１の電力変換装置１００の動作を説明する。まず、パルス変換部２２がパルス変換を行っていないときの動作を説明する。パルス変換とは駆動信号Ｓａを複数のパルスに分割する動作である。なお、電流オープンループ制御において電源半周期に短絡部３０を１回から複数回オンオフさせることを、部分スイッチングパルスモードと称する。

図４には短絡部３０のオンオフ時における電流経路が示されている。短絡部３０がオンされたとき、交流電源１、リアクタ２、および短絡部３０により閉回路が形成され、交流電源１がリアクタ２を介して短絡される。そのため、閉回路に電源電流Ｉｓが流れ、リアクタ２には（１/２）×ＬＩ^２で求められる磁気エネルギーが蓄積される。

蓄積エネルギーは、短絡部３０がオフされると同時に、直流負荷１０側に放出されて整流回路３で整流されて平滑コンデンサ４に転送される。この一連の動作により、図５に示すような電源電流Ｉｓが流れ、力率改善無しのパッシブモードよりも電源電流Ｉｓの通電角を広げることができ、力率を改善できる。

なお、部分スイッチングパルスモードでは、短絡部３０の短絡開始時間と短絡継続時間を制御することで、リアクタ２に蓄積されるエネルギーを制御でき、直流出力電圧Ｖｄｃを無段階で昇圧させることができる。また、図５では、部分スイッチングパルスモードにおける動作の一例で、電源半周期中に短絡部３０を１回スイッチングさせる場合のシングルパルスである駆動信号Ｓａ１が示されているが、電源半周期中に短絡部３０をスイッチングさせる回数は２回以上であってもよい。

次に、パルス変換部２２がパルス変換を行っていないときの電源電流Ｉｓの波形と、パルス変換部２２がパルス変換を行っているときの電源電流Ｉｓの波形とを対比して説明する。

図６には、駆動信号生成部２１からのシングルパルスである駆動信号Ｓａを複数のパルスに変換していないときの電源電流Ｉｓの波形が示されている。パルス変換部２２でパルス変換が行われていない場合、駆動信号Ｓａがオンされたタイミングで駆動信号Ｓａ１がオンとなり、駆動信号Ｓａのオン期間ｔでは、駆動信号Ｓａ１も駆動信号Ｓａのオン期間ｔと等しい期間だけオンになる。従って、短絡素子３２の短絡時間は、電源電圧Ｖｓが昇圧する際に駆動信号Ｓａのオン期間ｔに正比例して長くなり、図示例のように電源電流Ｉｓが増加する。そして電源電流Ｉｓが設定値に達したときに駆動信号Ｓａがオフにされ、駆動信号Ｓａがオフされたタイミングで駆動信号Ｓａ１がオフとなる。

このように短絡素子３２の短絡時間を長くした場合、リアクタ２にはより多くのエネルギーを蓄積することができるものの、電源電流Ｉｓのピークが大きくなるため、力率の悪化、高調波成分の増加、回路損失の増加といった問題が生じる。

図７には、駆動信号生成部２１からのシングルパルスである駆動信号Ｓａを複数のパルスに変換したときの電源電流Ｉｓの波形が示されている。パルス変換部２２でパルス変換が行われている場合、駆動信号Ｓａがオンされたタイミングで駆動信号Ｓａ１がオンとなり電源電流Ｉｓが増加する。電源電流Ｉｓの増加に伴い、電流検出部７から出力される電流検出電圧Ｖｉｓ、すなわち電流検出部７で検出される電流検出値は上昇する。そして駆動信号Ｓａがオンの期間中に電流検出値が上限閾値を超えたとき、パルス変換部２２は駆動信号Ｓａ１をオフにする。

このことにより電源電流Ｉｓが低下して電流検出値が下降する。その後、駆動信号Ｓａがオンの期間中に電流検出値が下限閾値を下回ったとき、パルス変換部２２は再び駆動信号Ｓａ１をオンにする。電源電流Ｉｓは再び増加して電流検出部７で検出される電流検出値が上昇する。

このように、駆動信号Ｓａのオン期間ｔ内に駆動信号Ｓａ１のオンオフが繰り返される結果、駆動信号Ｓａのオン期間ｔ内の電源電流Ｉｓの値は、電流制御範囲ｗ内に制御される。従って、直流出力電圧Ｖｄｃを比較的高い値にまで昇圧させる場合でも、図７に示す駆動信号Ｓａがオンされているときの電源電流Ｉｓの値は、図６に示す駆動信号Ｓａがオンされているときの電源電流Ｉｓの値よりも抑制される。

なお、図８，９に示すように上限閾値と下限閾値を調整することにより、上述した駆動信号Ｓａのオン期間ｔ内における駆動信号Ｓａ１のスイッチング回数が制御され、電源電流Ｉｓの波形を変化させることができる。図８に示す電流制御範囲ｗ１は、図９に示す電流制御範囲ｗ２よりも広く、かつ、電源半周期中において一定値に設定されている。このように上限閾値と下限閾値を調整することにより、リアクタ２、直流負荷１０、および高調波規格に対応して性能を満たすことができる。

ここまでの説明では、駆動信号Ｓａのオン期間ｔと等しいパルス変換許可期間が設定されている例を説明したが、パルス変換許可期間は駆動信号Ｓａのオン期間ｔと同じである必要性はなく、図１０のように駆動信号Ｓａのオン期間ｔよりも短い時間を、パルス変換許可期間ｔ１に設定してもよい。

図１０の例によれば、駆動信号Ｓａがオンされたタイミングで駆動信号Ｓａ１がオンとなり、このことにより電源電流Ｉｓが増加する。ただし、パルス変換許可期間ｔ１に至る前の時点で電流検出値が上限閾値を超えた場合でもパルス変換部２２ではパルス変換が行われず、パルス変換許可期間ｔ１の開始を示すパルスがオンとなったとき、駆動信号Ｓａ１がオフとなり電源電流Ｉｓが低下する。その後、パルス変換許可期間ｔ１内において電流検出値が下限閾値を下回ったとき、パルス変換部２２では駆動信号Ｓａ１がオンされて電源電流Ｉｓが増加する。その後、パルス変換許可期間ｔ１内において電流検出値が上限閾値を超えたとき、パルス変換部２２では駆動信号Ｓａ１がオフにされて再び電源電流Ｉｓが減少する。

このように駆動信号Ｓａのオン期間ｔよりも短いパルス変換許可期間ｔ１が設定されている場合でも、パルス変換許可期間ｔ１内における電源電流Ｉｓの値は、電流制御範囲ｗ内に制御される。その結果、駆動信号Ｓａのオン期間ｔと等しいパルス変換許可期間が設定されている場合に比べて、駆動信号Ｓａ１のスイッチング回数が低減され、素子の損失抑制による温度上昇の抑制とノイズの低減が可能である。

また図１１のように、パルス変換部２２は、電源電圧Ｖｓのゼロクロス点ｔ０からの経過時間に対応してパルス変換を開始する構成でもよい。図１１の構成例によれば、駆動信号Ｓａがオンされたタイミングで駆動信号Ｓａ１がオンとなり、ゼロクロス点ｔ０から一定時間Ｔ１が経過するまでは電源電流Ｉｓが増加する。そして、パルス変換部２２は、一定時間Ｔ１が経過した時点から一定時間Ｔ２が経過するまでの間では、電流制御範囲ｗで電源電流Ｉｓを制御する。

このように電源電圧Ｖｓのゼロクロス点ｔ０からの経過時間に対応してパルス変換を開始する構成とすることで、駆動信号Ｓａのオン期間ｔの全体でパルス変換をする場合に比べて、駆動信号Ｓａ１のスイッチング回数が低減され、素子の損失抑制による温度上昇の抑制とノイズの低減が可能である。

次にパルス変換部２２の構成例を説明する。図１２に示すパルス変換部２２は、正極側ヒステリシスコンパレータＨＣＨ、負極側ヒステリシスコンパレータＨＣＬ、および複数の論理ＩＣで構成されている。

正極側基準電圧Ｖ_ｒｅｆＨは、駆動信号生成部２１で生成される正極側の基準電圧Ｖ_ｒｅｆであり、負極側基準電圧Ｖ_ｒｅｆＬは、駆動信号生成部２１で生成される負極側の基準電圧Ｖ_ｒｅｆである。

正極側ヒステリシスコンパレータＨＣＨには、電流検出部７の出力である電流検出電圧Ｖｉｓと、正極側基準電圧Ｖ_ｒｅｆＨとが入力される。負極側ヒステリシスコンパレータＨＣＬには、電流検出電圧Ｖｉｓと、負極側基準電圧Ｖ_ｒｅｆＬとが入力される。

なお、図１に示す電流検出部７は、電流検出素子８の出力段に設けられたレベルシフト回路および増幅器を有し、１／２Ｖｄ、すなわち低圧系電源Ｖｄの半分の値を０アンペア相当とし、電流検出素子８で検出された交流の電流波形を正側のみの電流波形に変換して出力する。パルス変換部２２では、電流極性によらず駆動信号Ｓａ１を生成することが可能となる。

次に図１３を用いて、図１２に示すパルス変換部２２の動作を説明する。

正極側ヒステリシスコンパレータＨＣＨでは、（１）式で算出される正極側上限閾値Ｖ_ＴＨＨ（Ｈ）と、（２）式で算出される正極側下限閾値Ｖ_ＴＨＨ（Ｌ）と、正極側基準電圧Ｖ_ｒｅｆＨとの関係により、正極側の電流制御範囲ｗに対応するヒステリシスΔが決まる。また、正極側ヒステリシスコンパレータＨＣＨの出力は、ＮＯＴ論理ＩＣ３で反転される。ＡＮＤ論理ＩＣ２’は、ＮＯＴ論理ＩＣ３の出力と駆動信号ＳａとのＡＮＤをとり、正極側駆動信号ＳａＨを出力する。なお、（１）式のＶ_ｄは低圧系電源を表し、（２）式のＶ_ＯＬはオペアンプの出力飽和電圧を表す。

同様に、負極側ヒステリシスコンパレータＨＣＬでは、（１）式で負極側上限閾値Ｖ_ＴＨＬ（Ｈ）が算出され、（２）式で負極側下限閾値Ｖ_ＴＨＬ（Ｌ）が算出される。

負極側上限閾値Ｖ_ＴＨＬ（Ｈ）と負極側下限閾値Ｖ_ＴＨＬ（Ｌ）と負極側基準電圧Ｖ_ｒｅｆＬとの関係により、負極側の電流制御範囲ｗに対応するヒステリシスΔが決まる。ＡＮＤ論理ＩＣ２では負極側ヒステリシスコンパレータＨＣＬの出力と駆動信号ＳａとのＡＮＤ論理がとられて負極側駆動信号ＳａＬが出力される。そして、ＡＮＤ論理ＩＣ４では正極側駆動信号ＳａＨと負極側駆動信号ＳａＬのＡＮＤ論理がとられ、ＡＮＤ論理の結果である駆動信号Ｓａ１が出力される。

図１２のように複数のヒステリシスコンパレータを有するパルス変換部２２を用いることにより、電流極性によらず駆動信号Ｓａ１を生成することが可能となり、図１３の電源電流Ｉｓ、すなわち電流検出電圧Ｖｉｓの波形を制御することができる。従って短絡部３０がオンとなったときに流れる短絡電流のピーク値を抑制しつつ、直流出力電圧Ｖｄｃを昇圧することが可能となる。

また、図１２のヒステリシスコンパレータは、抵抗Ｒ１，Ｒ２，Ｒ３の抵抗値を変化させることにより、ヒステリシスΔの幅を変更することができる。例えば抵抗Ｒ２または抵抗Ｒ２’に、スイッチと抵抗との直列回路を並列接続し、スイッチを開閉させることにより合成抵抗値を切替えることができる。

また、実施の形態１では、電流検出部７で検出された電源電流Ｉｓを用いて短絡部３０を制御する例を説明したが、これに限定されるものではない。事前の試験により、電源電流Ｉｓと複数のスイッチングパルスである駆動信号Ｓａ１との関連付けを行い、その対応関係を外部入力あるいは制御部２０に保持させることによって、電源電流Ｉｓを検出することなく短絡部３０の制御が可能である。このように電源電流Ｉｓの検出の要否は、構築するシステム仕様によって選択すればよい。

また、実施の形態１では、ハードウェアで構成したヒステリシスコンパレータで駆動信号Ｓａ１が生成されているが、ヒステリシスコンパレータはソフトウェアで構成してもよい。ソフトウェアで構成した場合でも同様の効果が得られるが、ハードウェアで構成した場合に比べて制御部２０の負荷が高くなるため、負荷軽減の観点よりヒステリシスコンパレータはハードウェアで構成することが望ましい。

また、実施の形態１の電力変換装置１００は、電流検出部７で検出された電流検出値を用いて駆動信号Ｓａ１を生成する構成であるが、電流検出部７を用いずに制御部２０で電源電流Ｉｓの値を検出して駆動信号Ｓａ１を生成する構成でもよい。また、実施の形態１では、リアクタ２が交流電源１と整流回路３との間に挿入され、整流回路３がリアクタ２を介して交流電源１に接続されているが、電力変換装置１００はリアクタ２を介して電源の短絡と開放を行うことができればよいため、整流回路３、リアクタ２、および短絡部３０の位置関係は図示例の構成に限定されるものではない。すなわち、電力変換装置１００は、短絡時に交流電源１、リアクタ２、短絡部３０、交流電源１の順で電源電流Ｉｓが流れる構成であればよく、例えば交流電源１とリアクタ２との間に整流回路３が挿入され、リアクタ２が整流回路３を介して交流電源１に接続される構成でもよい。

以上に説明したように、実施の形態１に係る電力変換装置１００は、整流回路３と、交流電源１を短絡する短絡部３０と、交流電源１の半周期中に、短絡部３０を制御する複数のスイッチングパルスである駆動信号Ｓａ１を生成する制御部２０と、を備え、制御部２０は、交流電源１の電源電流Ｉｓの目標制御範囲である正弦波状の電流制御範囲ｗを生成し、電流制御範囲ｗに電源電流Ｉｓの値を収める。

この構成により、従来の簡易スイッチングコンバータに比べて、電源電流Ｉｓのピークを抑えながら直流出力電圧Ｖｄｃを昇圧させることができる。また、電源電流Ｉｓのピークを抑制することができるため、短絡部３０がオンとなったときの電源電流Ｉｓのひずみを抑制することができ、高調波成分を抑制することが可能である。また、電源電流Ｉｓのピークを抑制することができるため、電源電流Ｉｓの通流期間を拡張することができ、力率を向上させることが可能である。また、電源電流Ｉｓのピークを抑制することができるため、交流電源１を構成するフィルタ回路および他の部品の容量増加を抑制することができ、コストアップを抑制することが可能である。また、実施の形態１の電力変換装置１００によれば、電源半周期で複数回スイッチングを実施させる場合にも、各スイッチングパルスの設定時間の設計が不要となり、正負極に対応する電流上限、下限での閾値設計が可能となるため、制御設計が比較的容易となる。また、実施の形態１の電力変換装置１００によれば、負荷条件によらず好適なスイッチング回数およびパルスタイミングにて制御することができるため、設計負荷の低減が可能である。

また、実施の形態１の電力変換装置１００によれば、電源半周期中に基準電圧Ｖ_ｒｅｆを正弦波状に変化させることができるため、基準電圧Ｖ_ｒｅｆを変化させない場合に比べて、電源電流Ｉｓの制御の自由度を高めることができる。また、制御部２０における処理の一部をヒステリシスコンパレータで行うことにより、制御部２０における演算負荷が軽減され、安価なセントラルプロセッシングユニットで電力変換装置１００を製作することが可能である。また基準電圧Ｖ_ｒｅｆを正弦波状に変化させることにより、スイッチングパルスの過度な増加を防ぐことができ、発生ノイズを抑制することができる。また基準電圧Ｖ_ｒｅｆを変化させることで、特定の領域のみにパルス分割動作を規制することができる。そのため、スイッチング動作に起因する騒音を低減することができる。

実施の形態２．
図１４は、本発明の実施の形態２に係る電力変換装置１００の動作の説明図である。図１５は、電源周期と電源電流の変化率との関係を表す図である。図１６は、電源周期に対して電流制御範囲ｗを一定値にした場合における電源周期とスイッチング周期との関係を表す図である。実施の形態２に係る電力変換装置１００は、実施の形態１と同様の構成要素を備えているが、電源電圧Ｖｓの位相に対応して電流制御範囲ｗを変化させる点が異なる。

図１５の横軸は位相を表し、縦軸は電源電流Ｉｓの変化率である電源電流Ｉｓの傾きを表す。実線の波形は、電源半周期中に短絡部３０がオン時の電源電流Ｉｓの傾きを表し、点線の波形は、短絡部３０がオフ時の電源電流Ｉｓの傾きを表す。短絡部３０がオン時の電源電流Ｉｓの傾きは、Ｖｓ／Ｌで求められ、短絡部３０がオフ時の電源電流Ｉｓの傾きは、電流極性が正の場合には（Ｖｓ−Ｖｄｃ）／Ｌで求められ、電流極性が負の場合には（Ｖｓ＋Ｖｄｃ）／Ｌで求められる。Ｖｓは電源電圧、Ｖｄｃは出力電圧、Ｌはリアクタ２のインダクタンスを表す。図１５の記載より、短絡部３０がオンしているときの電源電流Ｉｓの変化率、すなわち電源電流Ｉｓの傾きは、短絡部３０がオフしているときの電源電流Ｉｓの傾きと異なることがわかる。

図１６の横軸は位相を表し、縦軸は駆動信号Ｓａのスイッチング周期を表す。符号Ａで示されるスイッチング周期は、電源電圧Ｖｓのゼロクロス付近と電源電流Ｉｓのピーク値との間の位相におけるスイッチング周期を表す。符号Ｂで示されるスイッチング周期は、電源電圧Ｖｓのゼロクロス付近の位相におけるスイッチング周期と、電源電流Ｉｓのピーク付近の位相におけるスイッチング周期とを表す。

電流制御範囲ｗを一定値にした場合、符号Ａで示される位相におけるスイッチング周期は、符号Ｂで示される位相におけるスイッチング周期よりも短いことがわかる。すなわち、電源半周中に生成される複数の駆動信号Ｓａ１のスイッチング周波数は、一定値にならない。換言すると、電源半周中に生成される複数の駆動信号Ｓａのスイッチング周期は、電源電圧Ｖｓの位相により変化する。これは、図１５で説明したように、電流制御範囲ｗを一定値にした場合には、短絡部３０がオン時の電源電流Ｉｓの傾きとオフ時の電源電流Ｉｓの傾きが異なるためである。

スイッチング周波数が比較的高い場合、スイッチングによる損失の増加、放射ノイズ、および雑音端子電圧が問題となる場合がある。このような問題の対策のため、実施の形態２のパルス変換部２２は、図１４に示すように、スイッチング周期が短い領域の位相における電流制御範囲ｗ１を広げることで、スイッチング周波数を低周波化し、損失の増加、放射ノイズ、および雑音端子電圧を抑制する。

スイッチング周波数が比較的低い場合、可聴周波数帯域の騒音が問題となる場合がある。このような問題の対策のため、実施の形態２のパルス変換部２２は、図１４に示すように、スイッチング周期が長い領域の位相における電流制御範囲ｗ２を狭めることで、スイッチング周波数を高周波化し、騒音を抑制する。

なお、実施の形態２のパルス変換部２２は、電源電圧の位相を、電源電圧Ｖｓのゼロクロス点からの経過時間で判断する構成でもよい。この構成により、電源電圧Ｖｓの位相を検出する手段を追加することなく、電流制御範囲ｗ１、ｗ２を制御することが可能となる。

また実施の形態１，２のパルス変換部２２は、複数のスイッチングパルスである駆動信号Ｓａ１の周波数に対応して電流制御範囲ｗを変化させる構成でもよい。例えば規駆動信号Ｓａ１の周波数を増加させた結果、駆動信号Ｓａ１の周波数が規定値以上になったとき、パルス変換部２２は、駆動信号Ｓａ１の周波数が規定値未満にするため電流制御範囲ｗを広げる。この構成により、駆動信号Ｓａ１の生成時の負荷が軽くなり安価な部品で電力変換装置１００を製作することが可能である。

また、実施の形態１，２では、電流検出部７で検出された電源電流Ｉｓを用いて短絡部３０を制御する例を説明したが、これに限定されるものではない。事前の試験により、電源電流Ｉｓと複数のスイッチングパルスである駆動信号Ｓａ１とが対応付けられ、その対応関係を外部入力あるいは制御部２０に保持させることによって、電源電流Ｉｓを検出することなく短絡部３０の制御が可能である。このように電源電流Ｉｓの検出の要否は、構築するシステム仕様によって選択すればよい。

また、実施の形態１，２の電力変換装置１００は、制御部２０の外部に設けられた電流検出手段９で検出された電流検出値を用いて駆動信号Ｓａ１を生成する構成であるが、電流検出部７を用いずに直接、制御部２０で電源電流Ｉｓの値を検出して駆動信号Ｓａ１を生成する構成でもよい。

以上のように、本発明は、交流電源を短絡する短絡部を備えた電力変換装置に有用である。

１交流電源、２リアクタ、３整流回路、４平滑コンデンサ、５直流電圧検出部、６電源電圧検出部、７電流検出部、８電流検出素子、９電流検出手段、１０直流負荷、２０制御部、２１駆動信号生成部、２２パルス変換部、２４パルス伝達部、３０短絡部、３１ダイオードブリッジ、３２短絡素子、１００電力変換装置。

上述した課題を解決し、目的を達成するために、本発明の電力変換装置は、交流電源からの交流電力を直流電力に変換する整流回路と、リアクタを介して前記交流電源を短絡する短絡部と、前記交流電源から検出された電圧と前記整流回路から検出された電圧とを入力として、前記交流電源の半周期中に、前記短絡部を制御する複数のスイッチングパルスを前記短絡部の駆動信号として出力する制御部と、を備え、前記制御部は、前記交流電源の電源電流の目標制御範囲である正弦波状の電流制御範囲を生成し、前記電流制御範囲に前記電源電流の値を収める前記駆動信号を出力する。

Claims

交流電源からの交流電力を直流電力に変換する整流回路と、
リアクタを介して前記交流電源を短絡する短絡部と、
前記交流電源の半周期中に、前記短絡部を制御する複数のスイッチングパルスを生成する制御部と、
を備え、
前記制御部は、前記交流電源の電源電流の目標制御範囲である正弦波状の電流制御範囲を生成し、前記電流制御範囲に前記電源電流の値を収める電力変換装置。
前記制御部は、前記交流電源の電源電圧の位相と同位相の前記電流制御範囲を生成する請求項１に記載の電力変換装置。
前記制御部は、前記交流電源の電源電圧の位相を前記電源電圧のゼロクロス点からの経過時間で判断する請求項２に記載の電力変換装置。
前記制御部は、前記交流電源の電源電圧の位相に対応して前記電流制御範囲を広げる請求項１から３の何れか１項に記載の電力変換装置。
前記制御部は、前記交流電源の電源電圧の位相に対応して前記電流制御範囲を狭める請求項１から３の何れか１項に記載の電力変換装置。
前記制御部は、前記複数のスイッチングパルスの周波数に対応して前記電流制御範囲を変化させる請求項１から３の何れか１項に記載の電力変換装置。
前記制御部には、前記各スイッチングパルスと前記電源電流との対応関係が設定され、
前記制御部は、前記対応関係を用いて前記短絡部を制御する請求項１から６の何れか１項に記載の電力変換装置。
前記制御部は、前記制御部の外部に設けられた電流検出手段で検出された電源電流を用いて前記短絡部を制御し、または、前記電流検出手段を用いずに直接前記電源電流を検出して前記短絡部を制御する請求項１から６の何れか１項に記載の電力変換装置。