JP6313236B2 - 電源装置およびａｃアダプタ - Google Patents

Description

本発明の実施形態は、電源装置およびＡＣアダプタに関する。

デジタル家電やＯＡ機器等の機器には、商用交流電源から直流電力を得るための電源装置が搭載されている。交流電源から直流電力を得る電源装置としては、ダイオード整流回路、力率改善回路（ＰＦＣ）、ＤＣ／ＤＣ変換器の３つの回路を有するものが知られている。例えば、図１１は、従来の電源装置の回路構成を示す。ダイオード整流回路は、交流電圧を整流し直流電圧へ変換する。ダイオード整流器で整流した電圧は、交流電圧同様に振幅が大きく変動するため、平滑コンデンサを接続し電圧を平滑する。平滑コンデンサを接続すると、整流器は平滑コンデンサよりも交流電圧が大きい場合にのみダイオードが導通する動作となる。このため、交流電源から整流器に流れ込む電流は交流電圧ピーク付近のみ振幅を持った力率の悪い波形となる。ＰＦＣ回路は、ダイオード整流回路と平滑コンデンサの間に接続し、力率改善を行う。ＤＣ／ＤＣ変換器は、整流回路とＰＦＣ回路で得られた直流電圧を所望の電圧に変換する。

Jun-Ho Kim et al, "Analysis and Design of Boost-LLC Converter for High Power Density AC-DC Adapter", ECCE Asia 2013, pp6-11

しかしながら、多段構成の回路では、回路全体の損失がそれぞれの回路で生じる損失の和となる。このため、多段構成の回路を適用した電源装置は、各々の回路の効率が良くても、電源装置全体としての効率向上には限界がある。
本発明は、交流電源から直流電源を得るための変換効率を向上できる電源装置およびＡＣアダプタを提供することを目的とする。

実施形態によれば、電源装置は、Ｈブリッジと、第１インダクタと、第２インダクタと、第１キャパシタと、トランスと、整流器と、制御部とを有する。Ｈブリッジは、直列接続した第１及び第２スイッチと、直列接続した第３及び第４スイッチと、直列接続した２つのブリッジキャパシタとが並列に接続される。第１インダクタは、前記第１及び第２スイッチの接続点と前記第３及び第４スイッチの接続点との間に交流電源からの交流電圧を印加する経路に介在する。第２インダクタは、第３及び第４スイッチの接続点に一端が接続される。第１キャパシタは、２つのブリッジキャパシタの中性点に一端が接続される。トランスは、第２インダクタの他端と第１キャパシタの他端との間に直列接続された１次巻線と、１次巻線に電磁的に結合した２次巻線とを有する。整流器は、トランスの２次巻線に接続される。制御部は、各スイッチに与えるスイッチング信号を制御する。

図１は、第１の実施形態に係る電源装置の構成例を示す図である。 図２は、第１の実施形態に係る電源装置における制御装置の構成例を示すブロック図である。 図３は、第１の実施形態に係る電源装置の電源回路の各部における電圧波形を説明するための模式図である。 図４（ａ）は、第１の実施形態に係る電源装置の電源回路における電圧Ｖａｂ、電圧Ｖｂｎ、電流Ｉａｌｌ、電流Ｉｔ、電流Ｉａｃを示す。図４（ｂ）は、電圧Ｖａｂの波形を示す。図４（ｃ）は、電圧Ｖｂｎの波形を示す。図４（ｄ）は、電流Ｉａｌｌの波形を示す。図４（ｅ）は、電流Ｉｔの波形を示す。図４（ｆ）は、電流Ｉａｃの波形を示す。 図５は、ＡＢ間電圧変調率に対するＡ変調率およびＢ変調率の第１の例を示す図である。 図６は、ＡＢ間電圧変調率に対するＡ変調率およびＢ変調率の第２の例を示す図である。 図７は、スイッチング周波数に対する電圧のゲイン特性を示す図である。 図８は、第２の実施形態に係る電源装置の構成例を示す図である。 図９は、第３の実施形態に係る電源装置の構成例を示す図である。 図１０は、第３の実施形態に係る電源装置の変形例を示す図である。 図１１は、従来の電源装置の回路構成例を示す図である。

以下、実施の形態について図面を参照して説明する。
（第１実施形態）
図１は、第１実施形態に係る電源装置１の構成例を示す図である。
電源装置１は、電源回路１１と制御装置（制御部）１２とを備える。電源装置１は、制御装置１２が電源回路１１を制御することにより交流電源２からの交流電力を負荷３に供給する直流電力に変換する。また、電源装置１は、交流電源２に接続するプラグおよび負荷３に接続するプラグを設けることによりＡＣアダプタとして実現できる。

電源回路１１は、第１インダクタＬ１、Ｈブリッジ２１、第２インダクタＬ２、トランスＴ、第１キャパシタＣ１、整流器２２、入力電圧検出部（第１の電圧検出手段）２３、電源電流検出部（電流検出手段）２４、キャパシタ電圧検出部（第２の電圧検出手段）２５、及び、出力電圧検出部（第３の電圧検出手段）２６を備える。
また、Ｈブリッジ２１は、スイッチング素子（スイッチ）Ｓ１Ｐ、Ｓ１Ｎ、Ｓ２Ｐ、Ｓ２Ｎ、ダイオードＤ１Ｐ、Ｄ１Ｎ、Ｄ２Ｐ、Ｄ２Ｎ、及び、ブリッジキャパシタＣｄｃ１、Ｃｄｃ２を備える。

Ｈブリッジ２１は、直列に接続された第１及び第２スイッチング素子Ｓ１Ｐ、Ｓ１Ｎと、直列に接続された第３及び第４スイッチング素子Ｓ２Ｐ、Ｓ２Ｎと、直列に接続された第１及び第２のブリッジキャパシタＣｄｃ１、Ｃｄｃ２と、が互いに並列に接続されている。以下の説明では、図１に示すように、Ｈブリッジ２１において、直列接続される第１スイッチング素子Ｓ１Ｐと第２スイッチング素子Ｓ１Ｎとの接続点をＡ点とし、直列接続される第３スイッチング素子Ｓ２Ｐと第４スイッチング素子Ｓ２Ｎとの接続点をＢ点とし、直列接続される第１のブリッジキャパシタＣｄｃ１と第２のブリッジキャパシタＣｄｃ２との接続点（中性点）をＮ点とする。

すなわち、第１スイッチング素子Ｓ１Ｐのソース端子は、Ａ点を介して第２スイッチング素子Ｓ１Ｎのドレイン端子に接続される。第３スイッチング素子Ｓ２Ｐのソース端子は、Ｂ点を介して第４スイッチング素子Ｓ２Ｎのドレイン端子に接続される。第１スイッチング素子Ｓ１Ｐのドレイン端子は、第３スイッチング素子Ｓ２Ｐのドレイン端子に接続される。第２スイッチング素子Ｓ１Ｎのソース端子は、第４スイッチング素子Ｓ２Ｎのソース端子に接続される。

また、直列接続された第１及び第２のブリッジキャパシタＣｄｃ１、Ｃｄｃ２の一端は、第１スイッチング素子Ｓ１Ｐのドレイン端子と第３スイッチング素子Ｓ２Ｐのドレイン端子とに接続される。直列接続された第１及び第２のブリッジキャパシタＣｄｃ１、Ｃｄｃ２の他端は、第２スイッチング素子Ｓ１Ｎのソース端子と第４スイッチング素子Ｓ２Ｎのソース端子とに接続される。

各スイッチング素子Ｓ１Ｐ、Ｓ１Ｎ、Ｓ２Ｐ、Ｓ２Ｎには、それぞれダイオードＤ１Ｐ、Ｄ１Ｎ、Ｄ２Ｐ、Ｄ２Ｎが並列に接続される。スイッチング素子Ｓ１Ｐ、Ｓ１Ｎ、Ｓ２Ｐ、Ｓ２Ｎは、自己消弧型の素子でＭＯＳＦＥＴ等を用いることができる。例えば、スイッチング素子Ｓ１Ｐ、Ｓ１Ｎ、Ｓ２Ｐ、Ｓ２Ｎは、Ｎ型電界効果トランジスタ（ＭＯＳＦＥＴ）を用いることができる。ダイオードＤ１Ｐ、Ｄ１Ｎ、Ｄ２Ｐ、Ｄ２Ｎは、ＭＯＳＦＥＴ等のボディーダイオードで代用しても良い。各スイッチング素子Ｓ１Ｐ、Ｓ１Ｎ、Ｓ２Ｐ、Ｓ２Ｎのゲート端子は、制御装置１２に接続される。各スイッチング素子Ｓ１Ｐ、Ｓ１Ｎ、Ｓ２Ｐ、Ｓ２Ｎは、制御装置１２がゲート端子に与えるスイッチング信号によりオンオフする。

第１インダクタＬ１は、交流電源２とＨブリッジ２１のＡ点との間に直列に接続される。第２インダクタＬ２、トランスＴの１次巻線Ｔ１および第１キャパシタＣ１は、Ｈブリッジ２１におけるＢ点とＮ点（第１のブリッジキャパシタＣｄｃ１と第２のブリッジキャパシタＣｄｃ２との中点）との間に、直列に接続される。

また、トランスＴの２次巻線Ｔ２には、整流器２２を接続する。整流器２２は、ダイオードやＭＯＳＦＥＴ等のスイッチング素子で構成される。図１に示す構成例において、整流器２２は、第５ダイオードＤ５および第６ダイオードＤ６を備える。第５ダイオードＤ５及び第６ダイオードＤ６の各アノード端子は、それぞれトランスＴの２次巻線Ｔ２の両端に接続される。第５ダイオードＤ５及び第６ダイオードＤ６の各カソード端子は互いに接続される。第５ダイオードＤ５及び第６ダイオードＤ６の各カソード端子の接続点とトランスＴの２次巻線Ｔ２の中点との間には、キャパシタＣｏｕｔが接続される。ダイオードＤ５、Ｄ６及びキャパシタＣｏｕｔは、整流平滑回路を構成する。キャパシタＣｏｕｔには、負荷３が並列に接続される。

入力電圧検出部２３は、交流電源２から電源回路１１に入力される交流電源電圧Ｖａｃを検出する。入力電圧検出部２３は、交流電源２の両端に並列接続される。入力電圧検出部２３は、電源電圧Ｖａｃの瞬時値を示す検出値を制御装置１２に出力する。
電源電流（インダクタ電流）検出部２４は、交流電源２に流す交流の電源電流（インダクタ電流）Ｉａｃを検出する。電源電流検出部２４は、例えば、交流電源２と第１インダクタＬ１との間に直列接続される。電源電流検出部２４は、電源電流Ｉａｃの瞬時値を示す検出値を制御装置１２へ出力する。

キャパシタ電圧検出部２５は、Ｈブリッジ２１において直列接続された第１及び第２のブリッジキャパシタＣｄｃ１及びＣｄｃ２にかかる電圧（キャパシタ電圧）Ｖｄｃを検出する。キャパシタ電圧検出部２５は、直列接続された第１及び第２のブリッジキャパシタＣｄｃ１及びＣｄｃ２の両端に並列接続される。キャパシタ電圧検出部２５は、キャパシタ電圧Ｖｄｃの瞬時値を示す検出値を制御装置１２へ出力する。

出力電圧検出部２６は、第２キャパシタＣｏｕｔの出力電圧Ｖｏｕｔを検出する。出力電圧検出部２６は、負荷３側の第２キャパシタＣｏｕｔの両端に並列接続される。また、第２キャパシタＣｏｕｔは負荷３に並列接続されるものであるから、出力電圧検出部２６が検出する出力電圧Ｖｏｕｔは負荷３に出力する出力電圧である。出力電圧検出部２６は、出力電圧Ｖｏｕｔの瞬時値を示す検出値を制御装置１２へ出力する。

次に、制御装置１２の構成例について説明する。
制御装置１２は、電源回路１１の各部で検出される電流及び電圧情報からＨブリッジ２１の４つのスイッチング素子をそれぞれオンオフする。制御装置１２は、４つのスイッチング素子をオンオフすることにより、電源回路１１における力率の制御とともに出力電圧の制御を行う。

制御装置１２は、力率の制御として、交流電源電圧Ｖａｃ、交流電源電流Ｉａｃ、キャパシタ電圧Ｖｄｃに基づいて交流電源電圧Ｖａｃと同位相の電源電流Ｉａｃを流すように４つのスイッチング素子のオンオフを制御する。また、制御装置１２は、出力電圧の制御として、出力電圧Ｖｏｕｔの検出値に基づいて、出力電圧Ｖｏｕｔに対する出力電圧指令値（出力電圧の設定値）との偏差を解消するように、４つのスイッチング素子のオンオフを制御する。

図２は、制御装置１２の構成例を示すブロック図である。
図２に示すように、制御装置１２は、力率制御部１２Ａと出力電圧制御部１２Ｂとに大別される。
まず、力率制御部１２Ａの構成について説明する。
力率制御部１２Ａは、キャパシタ電圧設定部３１、減算部３２、電圧制御器（ＡＶＲ）３３、ＰＬＬ（phase-locked loop）３４、正弦波生成部３５、乗算部３６、減算部３７、電流制御器（ＡＣＲ）３８、除算部３９、２倍処理部４０、減算部４１、リミット処理部４２、減算部４３、及び、スイッチング信号生成部５１により構成される。

キャパシタ電圧設定部３１は、キャパシタ電圧Ｖｄｃに対する電圧指令値Ｖｄｃ＿ｒｅｆを設定する。キャパシタ電圧設定部３１は、予め設定される電圧指令値Ｖｄｃ＿ｒｅｆを減算部３２に出力する。
減算部３２は、キャパシタ電圧検出部２５が検知したキャパシタ電圧Ｖｄｃからキャパシタ電圧設定部３１が設定する電圧指令値Ｖｄｃ＿ｒｅｆを減算することにより偏差ｖｄｃ＿ｄｉｆを算出する。減算部３２は、算出した偏差Ｖｄｃ＿ｄｉｆ（＝Ｖｄｃ−Ｖｄｃ＿ｒｅｆ）を電圧制御器（ＡＶＲ）３３へ出力する。
電圧制御器（ＡＶＲ）３３は、減算部３２が算出した偏差Ｖｄｃ＿ｄｉｆに基づくＰＩ演算により、交流電源電流（インダクタ電流）Ｉａｃに対する振幅指令値Ｉａｃ＿ａｍｐ＿Ｒｅｆを生成する。電圧制御器３３は、生成した振幅指令値Ｉａｃ＿ａｍｐ＿ｒｅｆを乗算部３６に出力する。

ＰＬＬ３４は、電源電圧検出部２３が検出する電源電圧Ｖａｃの位相ωｔを検出する。ＰＬＬ３４は、検出した電源電圧の位相ωｔを正弦波生成部３５へ出力する。
正弦波生成部３５は、ＰＬＬ３４が検出した電源電圧位相ωｔと同位相の正弦波ｓｉｎ ωｔを生成する。正弦波生成部３５は、生成した正弦波ｓｉｎ・ωｔを乗算部３６へ出力する。

乗算部３６は、振幅指令値Ｉａｃ＿ａｍｐ＿ｒｅｆと正弦波ｓｉｎ ωｔとを乗じる。乗算部３６は、振幅指令値Ｉａｃ＿ａｍｐ＿ｒｅｆと正弦波ｓｉｎ ωｔとを乗じることにより、電源電圧Ｖａｃと同位相の電流指令値Ｉａｃ＿ｒｅｆを計算する。乗算部３６は、計算した電流指令値Ｉａｃ＿ｒｅｆを減算部３７へ出力する。
減算部３７は、乗算部３６が計算した電流指令値Ｉａｃ_ｒｅｆから、電源電流検出部２４が検出した電源電流（インダクタ電流）Ｉａｃの値を減算する。減算部３７は、算出した偏差Ｉａｃ＿ｄｉｆ（＝Ｉａｃ＿ｒｅｆ−Ｉａｃ）を電流制御器（ＡＣＲ）３８へ出力する。

電流制御器（ＡＣＲ）３８は、減算部３７が計算した偏差Ｉａｃ＿ｄｉｆに基づくＰＩ演算により、Ｈブリッジ２１におけるＡＢ間の出力電圧Ｖａｂに対する出力電圧指令値Ｖａｂ＿ｒｅｆを生成する。電流制御部３８は、生成した出力電圧指令値Ｖａｂ＿ｒｅｆを除算部３９へ出力する。
除算部３９は、電流制御器（ＡＣＲ）３８から取得する出力電圧指令値Ｖａｂ＿ｒｅｆをキャパシタ電圧検出部２５が検出したキャパシタ電圧Ｖｄｃの値で除算する。除算部３９は、算出した出力電圧指令値Ｖａｂ＿ｒｅｆとキャパシタ電圧Ｖｄｃとの比を変調率指令値Ｄ（＝Ｖａｂ＿ｒｅｆ／Ｖｄｃ）として２倍処理部４０へ出力する。

２倍処理部４０は、除算部３９から供給される変調率指令値Ｄを２倍処理する。２倍処理部４０は、２倍した変調率指令値を減算部４１へ出力する。減算部４１は、２倍処理部４０が２倍処理した変調率指令値から変調率１を差し引く。減算部４１は、減算処理した値をリミット処理部４２へ出力する。
リミット処理部４２は、減算部４１から与えられた値を制限する。変調率範囲は±１を超えられないためである。リミット処理部４２は、リミット処理した値を変調率指令値Ｄａとして、スイッチング信号生成部５１と減算部４３とへ出力する。

減算部４３は、２倍処理部４０が算出する２倍した変調率指令値から変調率指令値Ｄａを減算することにより変調率指令値Ｄｂを生成する。減算部４３は、生成した変調率指令値Ｄｂをスイッチング信号生成部５１へ出力する。

スイッチング信号生成部５１は、変調率指令値Ｄａと変調率指令値Ｄｂとを取得する。スイッチング信号生成部５１は、力率制御部１２Ａが生成する変調率指令値Ｄａ、Ｄｂと後述する出力電圧制御部１２Ｂから与えられる三角波キャリアのキャリア信号Ｓｃとに基づいて、電源回路１１の各スイッチング素子へ供給するスイッチング信号を生成する。スイッチング信号生成部５１の構成例については後述する。

次に、出力電圧制御部１２Ｂの構成について説明する。
図２に示す構成例において、出力電圧制御部１２Ｂは、出力電圧設定部６１、減算部６２、電圧制御器（ＡＶＲ）６３、キャリア生成部６４、および、スイッチング信号生成部５１により構成される。

出力電圧設定部６１は、出力電圧Ｖｏｕｔに対する出力電圧指令値Ｖｏｕｔ＿ｒｅｆを設定する。出力電圧設定部６１は、予め設定された出力電圧Ｖｏｕｔに対する出力電圧指令値Ｖｏｕｔ＿ｒｅｆを減算部６２に出力する。
減算部６２は、出力電圧検出部２６が検出した出力電圧Ｖｏｕｔから出力電圧設定部６１が設定する出力電圧指令値Ｖｏｕｔ＿ｒｅｆを減算することにより偏差Ｖｏｕｔ＿ｄｉｆを算出する。減算部６２は、算出した偏差Ｖｏｕｔ＿ｄｉｆ（＝Ｖｏｕｔ−Ｖｏｕｔ＿ｒｅｆ）を電圧制御器（ＡＶＲ）６３へ出力する。

電圧制御器（ＡＶＲ）６３は、減算部６２から取得する偏差Ｖｏｕｔ＿ｄｉｆに基づくＰＩ演算により、キャリア周波数ｆｃを生成する。電圧制御器６３は、生成したキャリア周波数ｆｃをキャリア生成部６４へ出力する。
キャリア生成部６４は、電圧制御器（ＡＶＲ）６３から受けたキャリア周波数ｆｃをもつ三角波キャリアのキャリア信号Ｓｃを生成する。キャリア生成部６４は、生成したキャリア信号Ｓｃをスイッチング信号生成部５１へ出力する。

次に、スイッチング信号生成部５１の構成について説明する。
スイッチング信号生成部５１は、コンパレータ７１、７２、ＮＯＴ回路７３、７４を備える。スイッチング信号生成部５１には、力率制御部１２Ａから変調率指令値Ｄａ、Ｄｂが入力され、出力電圧制御部１２Ｂからキャリア信号Ｓｃが入力される。

コンパレータ７１の非反転入力端子には変調率指令値Ｄａが入力される。コンパレータ７１の反転入力端子にはキャリア生成部６４が生成したキャリア信号Ｓｃが入力される。コンパレータ７１は、変調率指令値Ｄａとキャリア信号Ｓｃとを比較し、「１」又は「０」の値をもつスイッチング信号Ｓ１Ｐ_ＰＷＭを出力する。例えば、コンパレータ７１は、Ｓｃ＜Ｄａの場合には「１」のスイッチング信号Ｓ１Ｐ＿ＰＷＭを出力し、Ｓｃ≧Ｄａの場合には「０」のスイッチング信号Ｓ１Ｐ＿ＰＷＭを出力する。

コンパレータ７１は、生成したスイッチング信号Ｓ１Ｐ_ＰＷＭを第１スイッチング素子Ｓ１Ｐのゲート端子へ出力するとともに、スイッチング信号Ｓ１Ｐ_ＰＷＭをＮＯＴ回路７３へ出力する。
ＮＯＴ回路７３は、コンパレータ７１から供給されるスイッチング信号Ｓ１Ｐ＿ＰＷＭを反転させることにより、第２のスイッチング信号Ｓ１Ｎ＿ＰＷＭを生成する。ＮＯＴ回路７３は、生成した第２のスイッチング信号Ｓ１Ｎ＿ＰＷＭを第２スイッチング素子Ｓ１Ｎのゲート端子へ出力する。

また、コンパレータ７２の非反転入力端子には変調率指令値Ｄｂが入力される。コンパレータ７２の反転入力端子にはキャリア生成部６４が生成した三角波キャリアのキャリア信号Ｓｃが入力される。コンパレータ７２は、変調率指令値Ｄｂとキャリア信号Ｓｃとを比較し、「１」又は「０」の値をもつスイッチング信号Ｓ２Ｐ_ＰＷＭを出力する。例えば、コンパレータ７２は、Ｓｃ＜Ｄｂの場合には「１」のスイッチング信号Ｓ２Ｐ＿ＰＷＭを出力し、Ｓｃ≧Ｄｂの場合には「０」のスイッチング信号Ｓ２Ｐ＿ＰＷＭを出力する。

コンパレータ７２は、生成したスイッチング信号Ｓ２Ｐ_ＰＷＭを第３スイッチング素子Ｓ２Ｐのゲート端子へ出力するとともに、スイッチング信号Ｓ２_ＰＷＭをＮＯＴ回路７４へ出力する。
ＮＯＴ回路７４は、コンパレータ７２から受けたスイッチング信号Ｓ２Ｐ＿ＰＷＭを反転させることにより、第４のスイッチング信号Ｓ２Ｎ＿ＰＷＭを生成する。ＮＯＴ回路７４は、生成した第２のスイッチング信号Ｓ２Ｎ＿ＰＷＭを第４スイッチング素子Ｓ１Ｎのゲート端子へ出力する。
以上の構成により、制御装置１２は、電源回路１１のＨブリッジ２１における４つのスイッチング素子のオンオフを制御する。

次に、上記のように構成される電源装置１の動作原理を説明する。
電源装置１は、Ｈブリッジ２１を含む電源回路１１と制御装置１２とを有する。Ｈブリッジ２１は、４つのスイッチング素子とブリッジキャパシタＣｄｃ１、Ｃｄｃ２とを有する。制御装置１２は、第１及び第２のブリッジキャパシタＣｄｃ１及びＣｄｃ２に充電されている電圧（キャパシタ電圧）Ｖｄｃを元に生成した各スイッチング素子に対するスイッチング信号を出力する。このような制御装置１２の制御により、電源回路１１は、出力電圧としてブリッジキャパシタＣｄｃ１、Ｃｄｃ２の電圧を上限とする任意の電圧を出力することができる。

スイッチングにより電圧を出力する方法としては、ＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）やＰＤＭ（Ｐｕｌｓｅ Ｄｅｎｓｉｔｙ Ｍｏｄｕｌａｔｉｏｎ）等を用いる。また、ＰＷＭ、ＰＤＭの生成法は、キャリア比較やヒステリシスコンパレータ等、種々の公知のものが適用できる。なお、Ｈブリッジ２１のキャパシタへの充電方法および、その電圧制御方法については、交流電源電圧を利用して実現可能である。

図３は、電源回路１１の各部における電圧波形を説明するための模式図である。また、図４は、電源回路１１の各部における電圧と電流との関係を示す図である。図４（ａ）は、電源回路１１における電圧Ｖａｂ、電圧Ｖｂｎ、電流Ｉａｌｌ、電流Ｉｔ、電流Ｉａｃを示す。図４（ｂ）は、線間電圧（ＡＢ間）電圧Ｖａｂの電圧波形を示す。図４（ｃ）は、ＢＮ間の電圧Ｖａｂの電圧波形を示す。図４（ｄ）は、電流Ｉａｌｌの波形を示す。図４（ｅ）は、電流Ｉｔの波形を示す。図４（ｆ）は、電流Ｉａｃの波形を示す。

Ｈブリッジ２１のＡ点と交流電源２との間に直列接続される第１インダクタＬ１には、Ｈブリッジ２１におけるＡＢ間の出力電圧Ｖａｂと交流電源２の電源電圧Ｖａｃの差分電圧が印加される。ここで、Ｈブリッジ２１から交流電源電圧Ｖａｃを打ち消す方向に交流電源電圧相当の電圧を出力する場合を考える。

Ｈブリッジ２１におけるＡＢ間の出力電圧Ｖａｂには、図３に示すように、スイッチングによる高調波成分と出力する電圧の５０Ｈｚや６０Ｈｚの低周波成分とが含まれる。出力する交流電圧は、交流電源と同一な５０Ｈｚや６０Ｈｚの出力である。これに対して、制御装置１２が制御する各スイッチング素子のスイッチング周波数は、それよりも十分高い数十〜数百キロＨｚの周波数を用いる。

Ｈブリッジ２１は、数十〜数百キロＨｚのＰＷＭにより５０ないし６０Ｈｚの正弦波電圧を出力する。これは、Ｈブリッジ２１におけるＡＢ間の出力電圧Ｖａｂである。Ｈブリッジ２１にて上述のような正弦波電圧を生成する場合、第１及び第２スイッチング素子Ｓ１Ｐ及びＳ１Ｎのブリッジと第３及び第４スイッチング素子Ｓ２Ｐ及びＳ２Ｎのブリッジとが発生する電圧は対称な場合が多いが、電源回路１１においては、正弦波の大部分を第１及び第２スイッチング素子Ｓ１Ｐ及びＳ１Ｎのブリッジが出力し、第３及び第４スイッチング素子Ｓ２Ｐ及びＳ２Ｎのブリッジはオン比率が５０％程度を維持するように制御される。

第１インダクタＬ１には、交流電源電圧ＶａｃとＨブリッジ２１の出力電圧Ｖａｂとの差分が印加される。Ｈブリッジ２１に直列接続される第１インダクタＬ１のインダクタンスが大きいため、Ｈブリッジ２１のＡＢ間の出力電圧Ｖａｂの高周波成分は減衰し、Ｈブリッジ２１の出力電圧Ｖａｂに含まれる５０Ｈｚや６０Ｈｚの低周波成分と電源電圧Ｖａｃの差分が印加される。

一方、第２インダクタＬ２、トランスＴの１次巻線Ｔ１、および、第１キャパシタＣ１に印加される電圧（ＢＮ間電圧）Ｖｂｎは、Ｈブリッジ２１における第３及び第４スイッチング素子Ｓ２Ｐ及びＳ２Ｎの接続点となるＢ点の出力電圧と、第１及び第２のブリッジキャパシタＣｄｃ１及びＣｄｃ２の中間（Ｎ点）電位との差電圧となる。また、Ｈブリッジ２１における第３及び第４スイッチング素子Ｓ２Ｐ及びＳ２Ｎのブリッジは、前述のようにオン比率が５０％程度になるように制御される。

このため、Ｈブリッジ２１におけるＢＮ間の電圧Ｖｂｎは、図４（ｃ）に示すように、第１及び第２のブリッジキャパシタＣｄｃ１及びＣｄｃ２の中間電位（＝１／２Ｖｄｃ）に対して「＋１／２Ｖｄｃ」又は「−１／２Ｖｄｃ」を５０％程度の比率で出力する。この結果、第２インダクタＬ２とトランスＴの１次巻線Ｔ１のそれぞれには、ほぼスイッチングによる高周波成分のみが印加されることとなる。

すなわち、第１インダクタＬ１に印加されるＨブリッジ２１の出力電圧Ｖａｂの低周波成分と交流電源電圧Ｖａｃとの差分の大きさは、Ｈブリッジ２１の出力電圧Ｖａｂを制御することで任意に調整可能である。このため、第１インダクタＬ１に流れる電流、すなわち交流電源２から電源装置１に流入する電流の大きさは、Ｈブリッジ２１の出力電圧Ｖａｂの低周波成分を制御することで調整可能となる。この特性を利用して、電源装置１は、Ｈブリッジ２１における各スイッチング素子のスイッチングを制御することにより、整流器およびＰＦＣとして動作する。

また、第２インダクタＬ２とトランスＴの１次巻線Ｔ１には高周波電圧が印加される。トランスＴの１次巻線Ｔ１に印加される高周波電圧は、トランスＴの２次巻線Ｔ２に励起される。トランスＴの２次巻線Ｔ２で励起された電圧は、整流器２２によって整流し、キャパシタＣｏｕｔで平滑することにより、直流電圧となり負荷３に供給される。これにより、電源装置１は、交流直流変換の電源として動作する。

トランスＴの１次巻線Ｔ１に印加される高周波電圧の大きさによって、トランスＴの２次巻線Ｔ２に接続される負荷電圧が決まる。Ｈブリッジ２１のＢＮ間から得られる高周波電圧は、トランスＴの１次巻線Ｔ１と第２インダクタＬ２のそれぞれに印加される。このため、トランスＴの１次巻線Ｔ１に印加される高調波電圧は、第２インダクタＬ２により分圧された電圧となる。

第２インダクタＬ２およびトランスＴの１次巻線Ｔ１に印加される電圧は、Ｈブリッジ２１のスイッチングにより生じる高周波電圧である。この高周波電圧の周波数は、スイッチング素子のスイッチング周波数によって変化する。第２インダクタＬ２は一定のインダクタを有しているため周波数によってインピーダンスが変化する。この特性を利用して、ＢＮ間の電圧Ｖｂｎを制御することにより第２インダクタＬ２に印加される電圧を加減してトランスＴに印加される電圧を調整し、負荷電圧（出力電圧）を制御できる。つまり、電源装置１は、Ｈブリッジ２１における第３及び第４スイッチング素子Ｓ２Ｐ及びＳ２Ｎのスイッチングを制御することにより、ＤＣ／ＤＣ変換器としての動作を行う。

次に、Ｈブリッジ２１における第１及び第２のブリッジキャパシタＣｄｃ１、Ｃｄｃ２への充電およびその電圧制御方法について説明する。
まず、起動時において、第１及び第２のブリッジキャパシタＣｄｃ１、Ｃｄｃ２は、全く充電されていない状態である。この状態において、電源装置１に交流電源２を接続すると、第１インダクタＬ１等を介してＨブリッジ２１のＡＢ間に交流電源２からの電源電圧Ｖａｃが印加される。キャパシタが全く充電されていない状態であれば、印加される交流電圧Ｖａｃにより各スイッチング素子に並列に接続されるダイオードが点弧し、第１及び第２のブリッジキャパシタＣｄｃ１、Ｃｄｃ２に対して各ダイオードは全波整流回路として動作する。

第１及び第２のブリッジキャパシタＣｄｃ１、Ｃｄｃ２は、交流電源電圧Ｖａｃのピーク値程度まで充電される。ここで、第１及び第２のブリッジキャパシタＣｄｃ１、Ｃｄｃ２が交流電源の電源電圧Ｖａｃまで充電されると、Ｈブリッジ２１は、交流電源電圧の電源電圧相当の電圧を出力することが可能となる。上述したように、第１インダクタＬ１を流れるインダクタ電流（電源電流）は、Ｈブリッジ２１の出力電圧Ｖａｂを制御することにより制御することが可能となる。制御装置１２は、交流電源電圧と同相の電流となるように第１インダクタＬ１を流れるインダクタ電流（電源電流）を制御することにより、電源回路１１に対して有効電力を供給することができる。

ここで、第１インダクタＬ１は電源装置１の定格容量に対して数％のインピーダンスしか持たないものとする。このため、電流制御を行うために第１インダクタＬ１に印加する電圧は交流電源電圧の数％程度である。すなわち、Ｈブリッジ２１の出力電圧Ｖａｂには交流電源電圧Ｖａｃを打ち消す成分と第１インダクタＬ１の電流を制御するための電圧とが含まれるが、電流を制御するための電圧は数％である。このため、Ｈブリッジ２１の出力電圧Ｖａｂの大部分は、交流電源電圧Ｖａｃと近似の正弦波電圧となる。

従って、交流電源２と同位相の電源電流（インダクタ電流）を電源回路１１に流し込むように制御して得られる有効電力の大部分は、Ｈブリッジ２１へ供給される。交流電源２からＨブリッジ２１へ電力を与える方向に電流を流した場合、Ｈブリッジ２１におけるキャパシタ電圧Ｖｄｃは上昇する。一方、Ｈブリッジ２１から交流電源２へ電力を与える方向に電流を流せば、Ｈブリッジ２１のキャパシタ電圧Ｖｄｃは下降する。従って、電源装置１は、制御装置１２が交流電源電圧と同位相の電源電流成分を制御することによりＨブリッジ２１におけるキャパシタ電圧を制御できる。

次に、Ｈブリッジ２１の出力電圧ＶａｂからトランスＴを介して２次側へ電力を供給する動作（出力電圧制御）について説明する。
上述したように、Ｈブリッジ２１の出力電圧Ｖａｂ（すなわち、図１で示すＡ点とＢ点間の差電圧）により、交流電源２から第１及び第２のブリッジキャパシタＣｄｃ１及びＣｄｃ２の充電と力率の制御とを行う。ＡＢ間電圧Ｖａｂは、正弦波状の電圧である必要があるが、Ａ点、Ｂ点のそれぞれの電圧は必ずしも正弦波状のＰＷＭである必要はない。

図５及び図６は、Ａ点電圧に対する変調率指令値（Ａ変調率）Ｄａ、Ｂ点電圧に対する変調率指令値（Ｂ変調率）Ｄｂ、および、ＡＢ間（線間）電圧に対する変調率指令値（ＡＢ間電圧変調率）Ｄの例を示す。
図５は、Ｖａｃ＝１００［Ｖｒｍｓ］、Ｖｄｃ＝３００［ｖ］、Ｖａｂ＝１２０［Ｖｐｅａｋ］である場合に、ＡＢ間電圧変調率Ｄが０．４程度となるときのＡ変調率ＤａとＢ変調率Ｄｂとを示す。
図５に示す例では、ＡＢ間電圧変調率Ｄが０．４程度であれば、Ｂ変調率Ｄｂがゼロである。Ｂ変調率Ｄｂがゼロである場合、Ｂ点電圧は、５０％付近のオン比率で第１及び第２のブリッジキャパシタＣｄｃ１及びＣｄｃ２の中間電位（＝１／２Ｖｄｃ）を出力する。これに対して、Ａ点電圧は、変調率が最大０．８の正弦波を出力する。

図６は、Ｖａｃ＝１００［Ｖｒｍｓ］、Ｖｄｃ＝３００［ｖ］、Ｖａｂ＝１２０［Ｖｐｅａｋ］である場合に、線間電圧変調率Ｄが０．８程度となるときのＡ変調率ＤａとＢ変調率Ｄｂとを示す。Ａ変調率Ｄａは±１．０が限界である。線間電圧変調率Ｄが０．８のとき、Ａ変調率Ｄａは１．０を超える。このため、Ａ変調率Ｄａは、図６に示すように、ピークボトムが潰れた波形となる。Ａ変調率Ｄａのピークボトムが潰れた分は、Ｂ変調率Ｄｂを増加させて補う。

すなわち、電源装置１の制御装置１２は、Ｂ点電圧が５０％付近のＰＷＭを維持するように、可能な限りＡ変調率で線間電圧を制御する。このため、Ａ変調率Ｄａが±１．０を超える場合、電源装置１の制御装置１２は、Ａ変調率Ｄａが±１．０以内の範囲ではＢ変調率Ｄｂをゼロとして線間電圧を制御し、Ａ変調率Ｄａが±１．０を超える分はＢ変調率Ｄｂを増加させて補う。

第２インダクタＬ２、トランスＴ及び第１キャパシタＣ１間に印加される電圧Ｖｂｎは、Ｂ点電圧と第１及び第２のブリッジキャパシタＣｄｃ１及びＣｄｃ２の中点電圧との差電圧となる。このため、電圧Ｖｂｎは、第３及び第４スイッチング素子Ｓ２Ｐ及びＳ２Ｎが５０％付近のオン比率で動作する場合、公知のＬＬＣコンバータと同様の電圧となる。電圧Ｖｂｎが５０％付近のオン比率であれば、入力フィルターの点数削減や小型に貢献でき、ＢＮ間に駆動回路無しでインバータ回路を接続することも可能となる。

図７は、第３及び第４スイッチング素子Ｓ２Ｐ及びＳ２Ｎに対するスイッチング周波数ｆｃに対するトランスＴの２次側に伝達される電圧のゲイン特性を示す図である。また、図７は、第３及び第４スイッチング素子Ｓ２Ｐ及びＳ２Ｎが５０％付近のオン比率で動作する場合におけるゲイン特性を示している。
第２インダクタＬ２と第１キャパシタＣ１の共振周波数よりも高周波側では、第３及び第４スイッチング素子Ｓ２Ｐ及びＳ２Ｎのスイッチング周波数を高くすることでゲインを下げる。ゲインを下げることにより出力を下げることができる。逆に、第３及び第４スイッチング素子Ｓ２Ｐ及びＳ２Ｎのスイッチング周波数を低くすることでゲインを上げて、出力を上げることができる。

上記のように、第１の実施形態に係る電源装置１は、電源回路１１のＨブリッジ２１全体で系統電圧からのブリッジキャパシタＣｄｃ１、Ｃｄｃ２の充電と交流電流の力率の制御とを行うとともに、ＨブリッジのＢ側の半分でトランスＴの２次側への電力伝達（出力電圧制御）を制御する。また、上述の電源回路１１においては、第３及び第４スイッチング素子Ｓ２Ｐ及びＳ２Ｎが２つの電力変換動作を兼ねる。この結果として、電源回路１１は、例えば、図１１に示す従来の電源装置の回路に比べて回路段数が減ることとなり、部品点数の削減でき、損失を抑えることができる。

すなわち、第１の実施形態に係る電源装置は、Ｈブリッジの出力電圧の低周波成分を調整することにより、入力電流を制御するＰＦＣ動作とＨブリッジのコンデンサ電圧を制御する整流器動作とを実現できると共に、Ｈブリッジのうちトランスに接続された側のハーフブリッジを構成するスイッチング素子（第３及び第４スイッチング素子）のスイッチング周波数を可変することにより、負荷電圧を制御するＤＣ／ＤＣ変換器動作を実現できる。従って、第１の実施形態に係る電源装置は、図１１に示す従来の電源回路における整流器、ＰＦＣおよびＤＣ／ＤＣ変換器の３つの回路機能を１つのＨブリッジを含む電源回路で実現でき、低損失、部品点数の低減を可能とする。

（第２の実施形態）
次に、第２の実施形態について説明する。
図８は、第２の実施形態に係る電源装置１０１の構成例を示す図である。
図８に示すように、第２の実施形態に係る電源装置１０１は、電源回路１１１と制御装置１１２とを備える。制御装置１１２は、第１の実施形態で説明した図２に示す制御装置１２と同様な構成で実現できる。なお、図８に示す構成において、図１に示す第１の実施形態で説明した構成と同一の構成要素により実現できるものついては同一符号を付して詳細な説明を省略するものとする。

図８に示す電源回路１１１は、第１及び第２のブリッジキャパシタＣｄｃ１及びＣｄｃ２をブリッジキャパシタＣｄｃに置き換えた点と、Ｈブリッジ２１のＢ点とブリッジキャパシタの一端（Ｈブリッジ負極側又はＨブリッジの正極側）との間に第２インダクタＬ２、トランスＴの１次巻線Ｔ１及び第１キャパシタＣ１を直列接続する点とが、第１の実施形態で説明した図１に示す電源回路１１と異なる。

すなわち、第２の実施形態に係る電源装置１０１は、Ｈブリッジ２１における第１及び第２スイッチング素子Ｓ１Ｐ及びＳ１Ｎ側および第３及び第４スイッチング素子Ｓ２Ｐ及びＳ２Ｎ側のＰＷＭ制御を第１実施形態と同様な制御で実現できる。ただし、第２の実施形態に係る電源装置１０１の電源回路１１１は、第１キャパシタＣ１が共振コンバータの特性と直流カットオフとの両機能を兼ねる。このため、電源回路１１１は、第１実施形態で説明した電源回路１１とは定数の選定に若干の違いがある。

また、電源装置１０１において、第２インダクタＬ２、トランスＴの１次巻線Ｔ１、および、第１キャパシタＣ１に印加される電圧Ｖｂｎ´は、Ｈブリッジ２１における第３及び第４スイッチング素子Ｓ２Ｐ及びＳ２Ｎの接続点となるＢ点の出力電圧と、１つのブリッジキャパシタＣｄｃの一端の電位との差電圧となる。

第２の実施形態に係る電源装置１０１においても、Ｈブリッジ２１における第３及び第４スイッチング素子Ｓ２Ｐ及びＳ２Ｎのブリッジは、オン比率が５０％程度になるように制御される。電源回路１１１のＨブリッジ２１における電圧Ｖｂｎ´は、１つのブリッジキャパシタＣｄｃの電位（＝Ｖｄｃ）に対して「＋Ｖｄｃ」又は「−Ｖｄｃ」を５０％程度の比率で出力する。この場合も、第２インダクタＬ２とトランスＴの１次巻線Ｔ１のそれぞれには、ほぼスイッチングによる高周波成分のみが印加される。

従って、第２の実施形態に係る電源装置１０１においても、第１インダクタＬ１に印加されるＨブリッジ２１の出力電圧Ｖａｂの低周波成分と交流電源電圧Ｖａｃとの差分の大きさは、Ｈブリッジ２１の出力電圧Ｖａｂを制御することで任意に調整可能である。つまり、第１インダクタＬ１に流れるインダクタ電流（電源電流）の大きさは、Ｈブリッジ２１の出力電圧Ｖａｂの低周波成分を制御することで調整可能となる。この特性によって、電源装置１０１は、Ｈブリッジ２１の各スイッチング素子のスイッチングを制御することにより整流器およびＰＦＣとしての動作を行う。

また、第２インダクタＬ２およびトランスＴの１次巻線Ｔ１に印加される電圧は、Ｈブリッジ２１のスイッチングにより生じる高周波電圧である。この高周波電圧の周波数は、第３及び第４スイッチング素子のスイッチング周波数によって変化する。第２インダクタＬ２は一定のインダクタを有しているため周波数によってインピーダンスが変化する。この特性を利用して、電圧Ｖｂｎ´を制御することにより第２インダクタＬ２に印加される電圧を加減してトランスＴに印加される電圧を調整し、負荷電圧（出力電圧）を制御できる。つまり、電源装置１０１は、Ｈブリッジ２１における第３及び第４スイッチング素子Ｓ２Ｐ及びＳ２Ｎのスイッチングを制御することにより、ＤＣ／ＤＣ変換器として動作する。

以上のように、第２の実施形態に係る電源装置は、入力電流を制御するＰＦＣ動作とＨブリッジのコンデンサ電圧を制御する整流器動作とを実現できると共に、Ｈブリッジのハーフブリッジのスイッチング周波数を可変することにより、負荷電圧を制御するＤＣ／ＤＣ変換器動作を実現できる。従って、第２の実施形態によれば、回路を構成する部品点数を低減でき、低損失の変換効率良い電源装置を実現できる。

（第３の実施形態）
次に、第３の実施形態について説明する。
この第３の実施形態では、前述の第１の実施形態とは異なる点のみを説明する。

図９は、第３の実施形態に係る電源装置２０１の構成を示す図である。
電源装置２０１は、電源回路２１１と制御装置２１２とを備える。電源回路２１１は、負荷３に係る出力電圧Ｖｏｕｔを検出する代わりに、トランスＴに電圧検出用の３次巻線Ｔ３を用いて電圧Ｖｏｕｔ´を検出する。制御装置２１２は、電圧検出用の３次巻線Ｔ３を用いて検出する電圧Ｖｏｕｔ´に基づいて第３及び第４スイッチング素子Ｓ２Ｐ及びＳ２Ｎのスイッチング周波数を可変することにより、負荷３へ出力する負荷電圧Ｖｏｕｔを制御する。

すなわち、電源回路２１１は、図１に示す出力電圧検出部２６に代えて、負荷電圧検出部２２６を備える。負荷電圧検出部２２６は、トランスＴの３次巻線Ｔ３と、整流回路と、電圧検出部とを有する。トランスＴの３次巻線Ｔ３は、１次巻線Ｔ１に電磁的に結合する。トランスＴの３次巻線Ｔ３は、トランスＴに現れる電圧を検出する。整流回路は、３次巻線Ｔ３が検出する電圧を整流する。例えば、整流回路は、２つのダイオードおよびキャパシタなどにより構成する。電圧検出部は、整流回路が整流した電圧Ｖｏｕｔ´を検出する。

トランスＴの２次巻線Ｔ２および３次巻線Ｔ３に現れる電圧は、トランスＴの１次巻線Ｔ１に印加される電圧によって決まる。トランスＴの２次巻線Ｔ２に現れる電圧と３次巻線Ｔ３に現れる電圧は、同様の挙動を示す。このため、トランスＴの２次巻線Ｔ２に接続された負荷３にかかる出力電圧Ｖｏｕｔを直接的に検出しなくとも、３次巻線を追加し、その３次巻線を用いて検出する電圧に基づいて制御することで、トランスＴの２次側における負荷電圧Ｖｏｕｔを制御することが可能となる。

制御装置２１２は、１次側の電位を基準として構成されることが多い。このため、２次側の電圧を検出するには絶縁アンプ等の部品が必要となる。これに対して、トランスＴに３次巻線Ｔ３を追加して検出する電圧Ｖｏｕｔ´によりスイッチング周波数を制御することにより、絶縁アンプ等の追加の部品なしで制御を実現できる。

また、上述の第３の実施形態は、第１の実施形態で説明した電源回路１１を変形した電源回路２１１として説明したが、第３の実施形態は、第２の実施形態で説明した電源回路１１１に適用しても良い。
図１０は、第３の実施形態に係る電源装置の変形例を示す図である。
電源装置３０１は、第２の実施形態で説明した電源回路１１１の出力電圧検出部２６に代えて、トランスの３次巻線を含む負荷電圧検出部３２６を追加した電源回路３１１を備える。

すなわち、図１０に示す電源回路３１１の負荷電圧検出部３２６は、図９に示す負荷電圧検出部２２６と同様な構成により実現できる。すなわち、電源装置３０１は、電源回路３１１の負荷電圧検出部３２６がトランスＴに電圧検出用の３次巻線Ｔ３を用いて電圧Ｖｏｕｔ´を検出する。電源装置３０１の制御装置３１２は、負荷電圧検出部３２６が検出する電圧Ｖｏｕｔ´に基づいて第３及び第４スイッチング素子Ｓ２Ｐ及びＳ２Ｎのスイッチング周波数を可変することにより、負荷３へ出力する負荷電圧Ｖｏｕｔを制御する。

上記のような第３の実施形態によれば、整流器、ＰＦＣおよびＤＣ／ＤＣ変換器の３つの回路機能を１つのＨブリッジを含む電源回路で実現できるとともに、絶縁アンプ等の追加の部品なしで電源装置を実現できる。この結果、第３の実施形態に係る電源装置は、部品点数の削減、よび低損失を実現できる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１、１０１、２０１、３０１…電源装置、１１、１１１、２１１、３１１…電源回路、１２、１１２、２１２、３１２…制御装置（制御部）、１２Ａ…力率制御部、１２Ｂ…出力電圧制御部、２１…Ｈブリッジ、２２…整流器、２３…入力電圧検出部（第１の電圧検出手段）、２４…電源電流検出部（電流検出手段）、２５…キャパシタ電圧検出部（第２の電圧検出手段）、２６…出力電圧検出部（第３の電圧検出手段）、２２６、３２６…負荷電圧検出部、Ｃ１…第１キャパシタ、Ｃｄｃ１…第１のブリッジキャパシタ、Ｃｄｃ２…第２のブリッジキャパシタ、Ｃｄｃ…ブリッジキャパシタ、Ｌ１…第１インダクタ、Ｌ２…第２インダクタ、Ｓ１Ｎ…第２スイッチング素子（スイッチ）、Ｓ１Ｐ…第１スイッチング素子（スイッチ）、Ｓ２Ｎ…第４スイッチング素子（スイッチ）、Ｓ２Ｐ…第３スイッチング素子（スイッチ）、Ｔ…トランス、Ｔ１…１次巻線、Ｔ２…２次巻線、Ｔ３…３次巻線。

Claims (7)

1. 直列接続した第１及び第２スイッチと、直列接続した第３及び第４スイッチと、直列接続した２つのブリッジキャパシタと、が並列接続されるＨブリッジと、
   前記第１及び第２スイッチの接続点と前記第３及び第４スイッチの接続点との間に交流電源からの交流電圧を印加する経路に介在する第１インダクタと、
   前記第３及び第４スイッチの接続点に一端が接続される第２インダクタと、
   前記２つのブリッジキャパシタの中性点に一端が接続される第１キャパシタと、
   前記第２インダクタの他端と前記第１キャパシタの他端との間に直列接続される１次巻線と、前記１次巻線に電磁的に結合する２次巻線とを有するトランスと、
   前記トランスの２次巻線に接続される整流器と、
   前記各スイッチに与えるスイッチング信号を制御する制御部と、
   を備えることを特徴とする電源装置。
2. 前記第１インダクタは、前記第１及び第２スイッチの接続点と交流電源との間に直列に接続されることを特徴とする請求項１記載の電源装置。
3. 前記交流電源の電源電圧を検出する第１の電圧検出手段と、
   前記第１インダクタを流れる電源電流を検出する電流検出手段と、
   前記Ｈブリッジのキャパシタ電圧を検出する第２の電圧検出手段と、
   前記整流器が出力する負荷電圧を検出する第３の電圧検出手段と、をさらに備え、
   前記制御部は、前記電源電圧、前記電源電流、前記キャパシタ電圧および前記負荷電圧を用いて、前記Ｈブリッジの各スイッチを駆動する信号を生成する、
   ことを特徴とする前記請求項１又は２の何れかに記載の電源装置。
4. 前記トランスに３次巻線を設け、
   前記第３の電圧検出手段は、前記トランスに設けた３次巻線により前記負荷電圧を検出する、
   ことを特徴とする前記請求項３に記載の電源装置。
5. 前記制御部は、前記各スイッチに与えるスイッチング信号を制御することにより前記第１インダクタを流れる電源電流を前記交流電源の電源電圧と同位相にして前記Ｈブリッジのキャパシタ電圧を制御する、
   ことを特徴とする前記請求項１乃至４の何れか１項に記載の電源装置。
6. 前記制御部は、前記第３及び第４スイッチへ与えるスイッチング信号の周波数を制御することにより前記整流器が出力する負荷電圧を制御する、
   ことを特徴とする前記請求項１乃至５の何れか１項に記載の電源装置。
7. 前記請求項１乃至６の何れか１項に記載に電源装置を有するＡＣアダプタ。