JP5868920B2 - 電力変換装置 - Google Patents

Description

本発明は、電力変換装置に関する。

電源力率を改善し入力電流に含まれる高調波成分を低減する力率改善回路として、例えば下記特許文献１に示される従来技術では、整流回路切換用スイッチおよび短絡素子を制御するコントローラにより、検出される負荷の消費電力量或いはこれを模擬できる入力電流や直流出力電圧に応じて、全波／倍電圧整流モードを選択すると共に、短絡素子の短絡開始時期と短絡時間をオープンループにて制御することで力率改善機能と昇圧機能を実現するものである。

このように構成される力率改善回路の作用は、まず、入力電流が小さい場合には、整流回路切換用スイッチをオフに制御して全波整流モードを選択すると共に、短絡素子の短絡動作を行わず、すなわち力率改善を行わないように制御し、力率改善回路の直流出力電圧を小さく制御する。次に、全波整流モードを選択した状態において、入力電流が少し大きい場合には、短絡素子の短絡開始時期および短絡時間を可変制御して断続制御し、力率改善すると共に直流出力電圧を少し大きく制御する。更に、入力電流が大きく、力率改善回路の昇圧比が所定の値を超えた場合には、整流回路切換用スイッチをオンに制御して倍電圧整流モードを選択すると共に、短絡素子の短絡動作を行わず、すなわち力率改善を行わないように制御し、力率改善回路の直流出力電圧を大きく制御する。また、倍電圧整流モードを選択した状態において、入力電流が更に大きく、更に大きな直流出力電圧が必要である場合には、短絡素子の短絡開始時期および短絡時間を可変制御し、力率改善すると共に直流出力電圧を更に大きく制御する。

以上のように、下記特許文献１の従来技術では、整流回路切換用スイッチのオン／オフにより整流回路を全波整流モードまたは倍電圧整流モードに制御し、力率改善回路の直流出力電圧を大きく２段階に分け、この２段階に分けた領域を更に短絡素子のオープンループでの短絡可変制御により、力率改善なしと力率改善ありの２段階に分けることにより、全体で４段階の直流出力電圧領域を構成し、これにより直流出力電圧の出力範囲を拡大しつつ、高負荷側での力率を改善することができる。

また、電源力率を改善しながら入力電流に含まれる高調波成分を低減するための他の従来技術として、例えば下記特許文献２に示される従来技術は、負荷に応じて設定された直流出力電圧基準値と平滑コンデンサの端子間電圧との偏差値に応じて直流電圧制御信号を出力する直流電圧制御部を設け、また、直流電圧制御部からの制御信号と交流電源に同期した正弦波状の同期信号との積から電流基準信号を出力する電流基準演算部を設ける。この電流基準信号と整流素子の交流側電流とを比較することでスイッチ素子を高周波でオン／オフ制御し、交流入力電流を正弦波状に制御しながら直流出力電圧を所望の値に制御するものであり、電源力率をほぼ１とし、高調波の発生を抑制することができる。

特開平１１−２０６１３０号公報 特許第２１４０１０３号明細書

しかしながら、上記特許文献１、２の従来技術によれば短絡素子の制御パターンが限定される。すなわちこれらの従来技術では、例えば全負荷領域において電流をフィードバックする高周波スイッチングモード（特許文献２）と電流オープンループ制御の部分スイッチングモード（特許文献１）との何れかに短絡素子の制御パターンが限定される。従って、これらの従来技術は低負荷領域において直流出力電圧が昇圧し過ぎるのを避けるために短絡素子を動作させず、力率改善が行われない。そのため、低負荷領域では入力電流の波形歪みが大きく、高調波成分を多く含む電流がリアクトルを流れてしまい、リアクトル鉄損が増大し、これにより力率改善回路の交直変換効率が低下してしまう。

また、上記特許文献１の従来技術において力率改善を行う際の短絡素子の短絡制御は、短絡開始時期および短絡時間をオープンループにて制御し、電源周期に対し一定区間だけ短絡動作を行う部分スイッチング方式であるため、力率改善および直流出力電圧の昇圧ができるものの、高調波発生量が多くなる高負荷側ではその効果が小さい。そのため、今後の高調波規制強化に伴い、従来技術にて充分な力率改善効果すなわち高調波抑制能力を得るためには、大きなインダクタンス値を有するリアクトルを必要とし、そのため、交直変換効率の低下、回路の大型化、コストアップ等の問題が生じる。また、高調波発生量を一定レベルに抑制しつつ直流出力電圧を昇圧する場合、昇圧能力に限界があるため、高負荷側での運転が不安定になったり、高負荷側での安定運転を考えると負荷の選択幅が狭くなったりしてしまう。

本発明は、上記に鑑みてなされたものであって、負荷の運転領域全体に渡り高効率化を図りながら、高昇圧性能と高調波規格を満たすことができる電力変換装置を得ることを目的とする。

上述した課題を解決し、目的を達成するために、本発明の電力変換装置は、交流電源からの交流電力を直流電力に変換する整流回路と、前記交流電源と前記整流回路との間に接続されたリアクタを介して前記交流電源を短絡する短絡部と、前記交流電源の半周期より短い期間内で電源電流のピーク値が、上限閾値からこの上限閾値より小さい下限閾値までの範囲内に収まるように前記短絡部を制御するスイッチングパルスを生成して駆動信号として出力する制御部と、を備え、前記上限閾値および前記下限閾値は、前記交流電源の半周期より短い区間で一定値である。

この発明によれば、交流電源からの電流のピークを抑制するようにしたので、負荷の運転領域全体に渡り高効率化を図りながら、高昇圧性能と高調波規格を満たすことができる、という効果を奏する。

図１は、本発明の実施の形態１に係る電力変換装置の構成例を示す図である。 図２は、本発明の実施の形態１に係る電力変換装置の動作を説明するための第１の図である。 図３は、本発明の実施の形態１に係る電力変換装置の動作を説明するための第２の図である。 図４は、本発明の実施の形態１に係る電力変換装置の動作を説明するための第３の図である。 図５は、本発明の実施の形態１に係る電力変換装置の動作を説明するための第４の図である。 図６は、本発明の実施の形態２に係るパルス変換部の第１の構成例を示す図である。 図７は、本発明の実施の形態２に係る電力変換装置の動作を説明するための図である。 図８は、パルス制御用上限閾値電圧生成回路の構成図である。 図９は、本発明の実施の形態２に係るパルス変換部の第２の構成例を示す図である。

以下に、本発明に係る電力変換装置の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。

実施の形態１．
図１は、本発明の実施の形態１に係る電力変換装置１００の構成例を示す図である。図２は、本発明の実施の形態１に係る電力変換装置１００の動作を説明するための第１の図である。図３は、本発明の実施の形態１に係る電力変換装置１００の動作を説明するための第２の図である。図４は、本発明の実施の形態１に係る電力変換装置１００の動作を説明するための第３の図である。図５は、本発明の実施の形態１に係る電力変換装置１００の動作を説明するための第４の図である。

図１に示される電力変換装置１００は、交流電源１から供給される交流電圧に基づいて直流電圧を生成し、直流負荷１０（図２参照）に対して供給するものであり、リアクタ２、電流検出手段９、整流回路３、平滑コンデンサ４、直流電圧検出部５、電源電圧検出部６、制御部２０、および短絡部３０を備える。

リアクタ２は、整流回路３の一方の入力端と交流電源１との間に挿入されている。整流回路３はリアクタ２を介して交流電源１に接続されており、交流電源１の交流電圧を直流電圧に変換する。図示例の整流回路３は４つのダイオードを組み合わせたダイオードブリッジで構成されているが、これに限定されるものではなく例えばダイオード接続されたＭＯＳＦＥＴなどの単方向導通素子を組み合わせて構成してもよい。

整流回路３の出力端間には平滑コンデンサ４が接続されており、平滑コンデンサ４は整流回路３から出力された全波整流波形の電圧を平滑化する。平滑コンデンサ４の両端には直流負荷１０が並列に接続されている。

電流検出手段９は電流検出素子８および電流検出部７から成る。電流検出素子８はリアクタ２と整流回路３の間に接続され、接続位置における電流値を検出する。電流検出素子８は例えばカレントトランスやシャント抵抗などである。電流検出部７は、増幅器等（増幅またはレベルシフト回路を含む）で実現され、電流検出素子８で検出された電流に比例した電圧を制御部２０が取り扱い可能な範囲内（低圧内）の電流検出電圧（Ｖｉｓ）に変換してこれを電流検出値として出力する。直流電圧検出部５は、増幅器等で実現され、平滑コンデンサ４の両端電圧を検出し、検出された電圧を制御部２０が取り扱い可能な範囲内（低圧内）の値に変換してこれを電圧検出値として出力する。

短絡部３０は、リアクタ２を介して交流電源１に並列に接続されたダイオードブリッジ３１と、ダイオードブリッジ３１の両出力端に接続された短絡素子３２とから構成され、双方向スイッチとして動作する。短絡素子３２が例えばＭＯＳＦＥＴである場合、短絡素子３２のゲートはパルス変換部２２に接続され、パルス変換部２２からのゲート駆動信号（駆動信号Ｓａ１）によって短絡素子３２がオン／オフするように構成され、短絡素子３２がオンされたとき、リアクタ２およびダイオードブリッジ３１を介して交流電源１が短絡する。

制御部２０は駆動信号生成部２１とパルス変換部２２とから成り、制御部２０はマイコンやＣＰＵ等で構成される。

駆動信号生成部２１は電圧検出部（５，６）で検出された電圧検出値（Ｖｄｃ，Ｖｓ）に基づいて、短絡部３０の短絡素子３２を制御するための駆動信号Ｓａを生成する。駆動信号生成部２１では駆動信号Ｓａの他にも上限閾値電圧Ｖｒｅｆおよびポート出力Ｓｂが生成される。これらの信号に関しては後述する。

パルス変換部２２には、短絡部３０がオンとなったときに流れる電源電流Ｉｓ（短絡電流）の上限を規制する上限閾値と、上限閾値より小さい値に設定された下限閾値とが設定されており、パルス変換部２２は、駆動信号生成部２１からの駆動信号Ｓａ（部分スイッチングパルス）のハイレベル期間（駆動信号Ｓａがオンされてからオフされるまでの期間：図３（ｂ）のオン期間ｔ）内に検出される交流電源１の電流検出値（Ｉｓ）が上限閾値から下限閾値までの範囲内（電流制御範囲ｗ）に収まるように駆動信号Ｓａを複数のパルスに分割し、分割された複数のパルスを短絡部３０の駆動信号Ｓａ１として出力する。なお、パルス変換部２２ではこの駆動信号Ｓａ１を生成する動作が交流電源１の正極性または負極性のそれぞれにおいて行われる。パルス変換部２２の詳細は後述する。

次に、本実施の形態の電力変換装置１００の動作について説明する。まず、パルス変換部２２がパルス変換を行っていないときの動作を説明する。なお、電流オープンループ制御において電源半周期に短絡部３０を１回から複数回オン／オフさせることを部分スイッチングパルスモードと称する。

図２（ａ）には電力変換装置１００を構成するリアクタ２、短絡部３０、整流回路３、および平滑コンデンサ４から成る簡易回路が示され、短絡部３０のオン／オフ時における電流経路が示されている。図２（ｂ）には部分スイッチングパルスモードで交流電源１の正極側半周期に短絡素子３２を１回スイッチングさせたときの各種波形が示されている。

図２（ａ）に示される短絡部３０がオンされたとき、交流電源１、リアクタ２、および短絡部３０から成る閉回路が形成され、交流電源１がリアクタ２を介して短絡される。そのためこの閉回路に電源電流Ｉｓが流れてリアクタ２に磁気エネルギー（１/２・ＬＩ２）が蓄積される。この蓄積エネルギーは、短絡部３０がオフされると同時に、直流負荷１０側に放出されて整流回路３で整流されて平滑コンデンサ４に転送される。この一連の動作により、図２（ｂ）に示すような電源電流Ｉｓが流れ、力率改善無しのパッシブモードよりも電源電流Ｉｓの通電角を広げることができ、力率を改善できる。

なお、部分スイッチングパルスモードでは、短絡部３０の短絡開始時間と短絡継続時間を制御することで、リアクタ２に蓄積されるエネルギーを制御でき、直流出力電圧Ｖｄｃを無段階で昇圧させることができる。また、図２（ｂ）では、部分スイッチングパルスモードにおける動作の一例として電源半周期中に短絡部３０を１回スイッチングさせる場合の駆動信号Ｓａ１（シングルパルス）が示されているが、電源半周期中に短絡部３０をスイッチングさせる回数は２回以上であってもよい。

次に、パルス変換部２２を動作させていないときの電源電流Ｉｓの波形とパルス変換部２２を動作させているときの電源電流Ｉｓの波形とを対比して説明する。

図３（ａ）には、パルス変換部２２を動作させていないとき、すなわち駆動信号生成部２１からのシングルパルス（駆動信号Ｓａ）を複数パルスに変換せずに駆動信号Ｓａ１として短絡部３０へ出力したときの各種波形が示されている。

パルス変換部２２が動作していない場合、駆動信号生成部２１で生成された駆動信号Ｓａがオンされたタイミングで駆動信号Ｓａ１がオンとなり、駆動信号Ｓａがオンされている期間（オン時間）では駆動信号Ｓａ１もこのオン時間と等しい期間だけオンになる。従って、短絡素子３２の短絡時間は電源電圧Ｖｓが昇圧する際に駆動信号Ｓａのオン時間に比例して長くなり、図示例のように電源電流Ｉｓが増加する。そして電源電流Ｉｓが所定の値に達したときに駆動信号Ｓａがオフにされ、駆動信号Ｓａがオフされたタイミングで駆動信号Ｓａ１がオフとなる。このように短絡素子３２の短絡時間を長くした場合、リアクタ２にはより多くのエネルギーを蓄積することができるものの、電源電流Ｉｓのピークが大きくなるため、力率の悪化、高調波成分の増加、回路損失の増加等の問題が生じる。

図３（ｂ）には、パルス変換部２２を動作させているとき、すなわち駆動信号生成部２１からのシングルパルス（駆動信号Ｓａ）を複数パルスに変換して駆動信号Ｓａ１として短絡部３０へ出力したときの各種波形が示されている。

パルス変換部２２が動作している場合、駆動信号生成部２１で生成された駆動信号Ｓａがオンされたタイミングで駆動信号Ｓａ１がオンとなり電源電流Ｉｓが増加する。電源電流Ｉｓの増加に伴って電流検出部７で検出される電流検出値は上昇するが、駆動信号Ｓａがオンの期間中に電流検出値が上限閾値を超えたとき、パルス変換部２２は駆動信号Ｓａ１をオフにする。このことにより電源電流Ｉｓが低下して電流検出部７で検出される電流検出値が下降する。その後、駆動信号Ｓａがオンの期間中に電流検出値が下限閾値を下回ったとき、パルス変換部２２は再び駆動信号Ｓａ１をオンにする。このことにより電源電流Ｉｓは再び増加して電流検出部７で検出される電流検出値が上昇する。

このように、駆動信号Ｓａがオン期間ｔ内において駆動信号Ｓａ１のオン／オフが繰り返される結果、オン期間ｔ内の電源電流Ｉｓのピーク値は電流制御範囲ｗ内に制御される。従って、直流出力電圧Ｖｄｃを比較的高い値にまで昇圧させる場合でも、図３（ｂ）に示されるオン期間ｔ内の電源電流Ｉｓのピーク値は、図３（ａ）に示される電源電流Ｉｓのピーク値（駆動信号Ｓａ１がオフされたときのピーク値）よりも抑制される。

なお、図４のように上限閾値と下限閾値を調整することにより、上述したオン期間ｔ内における駆動信号Ｓａ１のスイッチング回数が制御され、電源電流Ｉｓの波形を変化させることができる。図４（ａ）に示される電流制御範囲ｗ１は図４（ｂ）に示される電流制御範囲ｗ２よりも広くなるように設定されている。このように上限閾値と下限閾値を調整することにより、リアクタ２、直流負荷１０、規格（例えば高調波規格）に応じて性能を満たすように制御することができる。

なお、本実施の形態では、駆動信号Ｓａのオン期間ｔがパルス変換部２２におけるパルス変換許可期間として設定されている場合の構成例を説明したが、パルス変換許可期間は必ずしも駆動信号Ｓａのオン時間と同じである必要性はなく、図５（ａ）のように駆動信号Ｓａのオン時間よりも短い時間をパルス変換許可期間ｔ１として設定してもよい。

図５（ａ）の構成例によれば、駆動信号生成部２１で生成された駆動信号Ｓａがオンされたタイミングで駆動信号Ｓａ１がオンとなり、このことにより電源電流Ｉｓが増加するが、パルス変換許可期間ｔ１に至る前の時点で電流検出値（Ｉｓ）が上限閾値を超えた場合でもパルス変換部２２ではパルス変換が行われず、パルス変換許可期間ｔ１の開始を示すパルスがオンとなったとき、駆動信号Ｓａ１がオフとなり電源電流Ｉｓが低下する。その後、パルス変換許可期間ｔ１内において電流検出値が下限閾値を下回ったとき、パルス変換部２２では駆動信号Ｓａ１がオンされて電源電流Ｉｓが増加する。その後、パルス変換許可期間ｔ１内において電流検出値が上限閾値を超えたとき、パルス変換部２２では駆動信号Ｓａ１がオフにされて再び電源電流Ｉｓが減少する。

このように駆動信号Ｓａのオン時間よりも短い時間がパルス変換許可期間ｔ１として設定されている場合でもパルス変換許可期間ｔ１内における電源電流Ｉｓのピーク値は電流制御範囲ｗ内に制御される。その結果、駆動信号Ｓａのオン期間ｔと等しいパルス変換許可期間が設定されている場合に比べて駆動信号Ｓａ１のスイッチング回数が低減され、素子の損失抑制による温度上昇対策やノイズの低減が可能である。

なお、本実施の形態では、パルス変換部２２に設定される上限閾値および下限閾値が電源半周期中で一定値となるように構成した例を説明したが、上限閾値および下限閾値は必ずしも一定値である必要性はなく、図５（ｂ）のように、例えば電源電圧Ｖｓのゼロクロスからの経過時間に応じて上限閾値および下限閾値を変化させるように構成してもよい。

図５（ｂ）の構成例によれば、駆動信号Ｓａがオンされたタイミングで駆動信号Ｓａ１がオンとなり、このことにより電源電流Ｉｓが増加する。そして、パルス変換部２２ではゼロクロス時点からの所定期間Ｔ１が経過するまでは上限閾値１と上限閾値１よりも低い閾値である下限閾値１とに従ってパルス変換が行われ、その結果、ゼロクロス時点からの所定期間Ｔ１においては電源電流Ｉｓのピーク値が電流制御範囲ｗ１内に制御される。さらに、所定時間Ｔ１が経過した時点から所定期間Ｔ２が経過するまでは、例えば上限閾値１よりも高い閾値である上限閾値２と、上限閾値２よりも低い閾値である下限閾値２とに従ってパルス変換が行われ、その結果、所定期間Ｔ２においては電源電流Ｉｓのピーク値が電流制御範囲ｗ２内に制御される。さらに、所定時間Ｔ２が経過した時点から駆動信号Ｓａがオフになるまでの期間Ｔ３では、例えば上限閾値１と、下限閾値１とに従ってパルス変換が行われ、その結果、所定期間Ｔ３においては電源電流Ｉｓのピーク値が電流制御範囲ｗ１内に制御される。

このように構成することにより、特定次数の高調波成分が高調波規制値に対して多く発生している場合に、その大きさを低減することができる。

以上に説明したように本実施の形態の電力変換装置１００は、交流電源１からの交流電力を直流電力に変換する整流回路３と、交流電源１と整流回路３との間に接続されたリアクタ２を介して交流電源１を短絡する短絡部３０と、交流電源１の半周期より短い期間内（例えばオン期間ｔまたはパルス変換許可期間ｔ１）で検出される電流検出値（Ｉｓ）が、上限閾値からこの上限閾値より小さい下限閾値までの範囲（電流制御範囲ｗ）内に収まるように短絡部３０を制御するスイッチングパルスを生成して駆動信号Ｓａ１として出力する制御部２０と、を備える。この構成により、従来の簡易スイッチングコンバータに比べて、電源電流Ｉｓのピークを抑えながら直流出力電圧Ｖｄｃを昇圧させることができる。また、電源電流Ｉｓのピークを抑制することができるため、短絡電流による電源電流Ｉｓのひずみを抑制することができ、高調波成分を抑制することが可能である。また、電源電流Ｉｓのピークを抑制することができるため、電源電流Ｉｓの通流期間を拡張することができ、力率を向上させることが可能である。また、電源電流Ｉｓのピークを抑制することができるため、交流電源１のフィルタ回路等の部品の容量増加を抑制することができ、コストアップを抑制することが可能である。また、本実施の形態の電力変換装置１００によれば、電源半周期で複数回スイッチングを実施させる場合にも、各スイッチングパルスの設定時間の設計が不要となり、正負極に対する電流上限、下限での閾値設計が可能となるため、制御設計が比較的容易となる。

実施の形態２．
図６は、本発明の実施の形態２に係るパルス変換部２２Ａの第１の構成例を示す図である。図７は、本発明の実施の形態２に係る電力変換装置１００の動作を説明するための図である。実施の形態１と異なる点は、パルス変換部２２Ａがヒステリシスコンパレータ（正極側ヒステリシスコンパレータＨＣＨ，負極側ヒステリシスコンパレータＨＣＬ）および論理ＩＣで構成されている点である。実施の形態１と同一部分には同一符号を付してその説明を省略し、ここでは異なる部分についてのみ述べる。

正極側ヒステリシスコンパレータＨＣＨには電流検出部７の出力（電流検出電圧Ｖｉｓ）と駆動信号生成部２１から出力されるパルス制御用の正極側上限閾値電圧ＶｒｅｆＨとが入力される。負極側ヒステリシスコンパレータＨＣＬには電流検出電圧Ｖｉｓと駆動信号生成部２１からのパルス制御用の負極側上限閾値電圧ＶｒｅｆＬとが入力される。なお、電流検出部７は電流検出素子８の出力段にレベルシフト回路および増幅器を持たせており、低圧系電源Ｖｄに対して１／２Ｖｄを０Ａ相当（基準）として交流値を正側のみで出力している。これにより電流極性によらず検出が可能となる。

本実施の形態におけるパルス変換部２２Ａの動作を図６を用いて説明する。正極側ヒステリシスコンパレータＨＣＨでは、（１）式で算出される正極側上限閾値ＶＴＨＨ（Ｈ）と（２）式で算出される正極側下限閾値ＶＴＨＨ（Ｌ）と正極側上限閾値電圧ＶｒｅｆＨとの関係によりヒステリシスΔが決まり、ＡＮＤ論理ＩＣ２’では正極側ヒステリシスコンパレータＨＣＨの出力と駆動信号ＳａとのＡＮＤ論理がとられて正極側駆動信号ＳａＨが出力される。

負極側ヒステリシスコンパレータＨＣＬでは、（１）式で算出される負極側上限閾値ＶＴＨＬ（Ｈ）と（２）式で算出される負極側下限閾値ＶＴＨＬ（Ｌ）と負極側上限閾値電圧ＶｒｅｆＬとの関係によりヒステリシスΔが決まり、負極側ヒステリシスコンパレータＨＣＬの出力はＮＯＴ論理ＩＣ３で反転され、ＡＮＤ論理ＩＣ２は、ＮＯＴ論理ＩＣ３の出力と駆動信号ＳａとのＡＮＤ論理がとられて負極側駆動信号ＳａＬが出力される。そして、ＡＮＤ論理ＩＣ４では正極側駆動信号ＳａＨと負極側駆動信号ＳａＬのＡＮＤ論理がとられ、ＡＮＤ論理の結果が駆動信号Ｓａ１として出力される。なお、（１）式および（２）式の上限閾値電圧Ｖｒｅｆは正極側上限閾値電圧ＶｒｅｆＨまたは負極側上限閾値電圧ＶｒｅｆＬを表し、ＶＯＬはコンパレータの出力飽和電圧を表す。

上記のようなヒステリシスコンパレータを複数個設けたパルス変換部２２Ａを用いることにより、電流極性によらずパルス生成することが可能となり、図７に示すように電源電流Ｉｓの波形を制御することができる。従って電源電流Ｉｓ（短絡電流）のピーク値を抑制しつつ、直流出力電圧Ｖｄｃを昇圧することが可能となる。また、図６に記載のヒステリシスコンパレータであれば、抵抗Ｒ１、Ｒ２、Ｒ３の抵抗値を変化させることでヒステリシスΔの幅を変更することができる。例えば、スイッチと抵抗との直列回路を抵抗Ｒ２（Ｒ２’）と並列に接続することで、このスイッチの開閉により合成抵抗値を切替えることができる。

図８は、パルス制御用上限閾値電圧生成回路の構成図である。上限閾値電圧Ｖｒｅｆは図８（ａ）または図８（ｂ）に示される回路を用いることにより変化させることができる。

図８（ａ）の回路は駆動信号生成部２１のポート出力Ｓｂ（ＰＷＭ信号）をローパスフィルタにより直流値に変換することで上限閾値電圧Ｖｒｅｆを生成している。この場合、ＰＷＭ信号のＤＵＴＹを制御することで上限閾値電圧Ｖｒｅｆの値をシームレスに変更することができる。図８（ｂ）の回路は、駆動信号生成部２１のポート出力Ｓｂで開閉器（ＴＲ）を駆動することにより抵抗Ｒｂ、Ｒｃの分圧比で上限閾値電圧Ｖｒｅｆの値を段階的に変更することができる。なお、図８（ａ）、（ｂ）に示される回路以外にも制御ＩＣ等を用いて上限閾値電圧Ｖｒｅｆを制御してもよい。

図９は、本発明の実施の形態２に係るパルス変換部２２Ｂの第２の構成例を示す図である。図６のパルス変換部２２Ａとの相違点は、正極側ヒステリシスコンパレータＨＣＨを構成する論理ＩＣ１’の＋側に電流検出部７の出力が入力され、論理ＩＣ１’の−側に正極側上限閾値電圧ＶｒｅｆＨが入力されている点と、負極側ヒステリシスコンパレータＨＣＬを構成する論理ＩＣ１の＋側に電流検出部７の出力が入力され、論理ＩＣ１の−側に負極側上限閾値電圧ＶｒｅｆＬが入力されている点と、正極側ヒステリシスコンパレータＨＣＨの出力がＮＯＴ論理ＩＣ３に入力されている点である。このパルス変換部２２ＢではＶｒｅｆを中心値として各ヒステリシスコンパレータ（ＨＣＨ，ＨＣＬ）が動作する。なお、ヒステリシスコンパレータを直列に接続して実現したとしても同様の効果が得られることは言うまでもない。

なお、実施の形態２のパルス変換部２２Ａ、２２Ｂで用いられる駆動信号Ｓａはシングルパルスに限定されるものではなく、複数パルスであってもよい。また、実施の形態２のパルス変換部２２Ａ、２２Ｂに設定される上限閾値および下限閾値は、電源半周期中で必ずしも一定値である必要性はなく、図５（ｂ）で説明したように電源電圧Ｖｓのゼロクロスからの経過時間に応じて変化させるように構成してもよい。また、実施の形態２では電流検出部７の出力が低圧系電源Ｖｄに対して１／２Ｖｄを０Ａ相当として正負の値を出力しているが、電流検出部７内部で整流して出力したとしても問題はない。その場合、パルス変換部２２Ａ，２２Ｂのヒステリシスコンパレータは一つで実施可能である。また、実施の形態２ではヒステリシスコンパレータをＨ／Ｗで構成した例を説明したが、Ｓ／Ｗで実施したとしても同様の効果が得られることは言うまでもない。また、実施の形態２の電力変換装置１００によれば、負荷条件によらず好適なスイッチング回数およびパルスタイミングで制御することができるため、設計負担の低減が可能である。

実施の形態３．
実施の形態２ではＨ／Ｗにてコンパレータを構成していたが、そのパルスパターンをマイコンに取り込むことで、電流センサおよびパルス変換部を持たずとも電流を制御することが可能となる。電流パターンの取り込みについて以下に説明する。

実施の形態２の構成において駆動信号Ｓａ１をマイコンの入力ポートで検出する。マイコン内のタイマーでパルスのオン／オフ時間を計測し、記憶する。記憶されたパルスパターンを運転条件（温度等の環境条件や負荷条件等）、運転モード、電力もしくは電源電流情報と関連付けてテーブル化させてフィードフォワード制御を形成する。実施の形態３の電力変換装置１００によれば、電流センサおよびパルス変換部２２Ａ、２２Ｂを持たないため、低コストで実現することができる。

なお、制御部２０は、直流出力電圧Ｖｄｃの検出情報に基づき電源半周期中の１パルス目のパルス幅のみをフィードバック制御することで電源変動やバラツキの影響による直流出力電圧の変動を抑制することができ、安定した直流出力電圧Ｖｄｃを得ることが可能となる。また、フィードフォワード制御する対象は１パルス目には限らない。

本実施の形態の電力変換装置１００によれば、負荷条件によらず好適なスイッチング回数およびパルスタイミングにて制御することができるため、設計負荷の低減が可能である。

なお、実施の形態１〜３の制御部２０は、運転条件に基づいて、交流電源の半周期より短い期間（オン期間ｔまたはパルス変換許可期間ｔ１）または、上限閾値から下限閾値までの範囲（電流制御範囲ｗ）少なくとも一方を変更するように構成してもよい。運転条件とは、例えばモータが直流負荷１０として用いられている場合、モータの回転数や負荷トルクといった条件である。このように運転条件により交流電源の半周期より短い期間または電流制御範囲ｗの少なくとも一方を変更する手段を具備した場合、低負荷時には通流幅を拡張して力率向上を図ることができ、高負荷側においては国内高調波規格により入力電力が大きいところでは電力に応じた補正がかかるため、多少高調波成分が増加してもスイッチング回数を低減させて高効率化および低ノイズ化などの対策が可能となる。

また、実施の形態１〜３の電力変換装置１００は、電流検出部７で検出された電流検出値を用いて駆動信号Ｓａ１を生成するように構成されているが、電流検出部７を用いずに制御部２０で電源電流を検出して駆動信号Ｓａ１を生成するように構成してもよい。

なお、本発明の実施の形態は、本発明の内容の一例を示すものであり、更なる別の公知技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、一部を省略する等、変更して構成することも可能であることは無論である。

以上のように、本発明は、電力変換装置に適用可能であり、特に、負荷の運転領域全体に渡り高効率化を図りながら、高昇圧性能と高調波規格を満たすことができる発明として有用である。

１ 交流電源、２ リアクタ、３ 整流回路、４ 平滑コンデンサ、５ 直流電圧検出部、６ 電源電圧検出部、７ 電流検出部、８ 電流検出素子、９ 電流検出手段、１０ 直流負荷、２０ 制御部、２１ 駆動信号生成部、２２，２２Ａ，２２Ｂ パルス変換部、３０ 短絡部、３１ ダイオードブリッジ、３２ 短絡素子、１００ 電力変換装置。

Claims (15)

1. 交流電源からの交流電力を直流電力に変換する整流回路と、
   前記交流電源と前記整流回路との間に接続されたリアクタを介して前記交流電源を短絡する短絡部と、
   前記交流電源の半周期より短い期間内で電源電流のピーク値が、上限閾値からこの上限閾値より小さい下限閾値までの範囲内に収まるように前記短絡部を制御するスイッチングパルスを生成して駆動信号として出力する制御部と、
   を備え、
   前記上限閾値および前記下限閾値は、前記交流電源の半周期より短い区間で一定値である電力変換装置。
2. 前記制御部は、前記電源電流を検出して前記短絡部を制御し、または前記スイッチングパルスを前記電源電流と関連付けたテーブルを用いて前記短絡部を制御する請求項１に記載の電力変換装置。
3. 前記制御部は、電源電圧に基づいて前記短絡部を制御するスイッチングパルスを生成し、このスイッチングパルスのハイレベル期間内で電源電流が、前記上限閾値から前記下限閾値までの範囲内に収まるように前記スイッチングパルスを複数のパルスに分割し、分割された複数のパルスを前記駆動信号として出力する請求項１または２に記載の電力変換装置。
4. 電源電圧のゼロクロス点を検出する電源電圧検出部を備え、
   前記制御部は、前記電源電圧検出部で検出されたゼロクロス点からの経過時間に応じて前記上限閾値および前記下限閾値を変化させる請求項１から３の何れか１項に記載の電力変換装置。
5. 前記電源電流を検出する電流検出手段を備えた請求項１から４の何れか１項に記載の電力変換装置。
6. 前記電流検出手段はカレントトランスを含む請求項５に記載の電力変換装置。
7. 前記電流検出手段は、増幅またはレベルシフト回路を含む請求項５に記載の電力変換装置。
8. 前記制御部は、前記電流検出手段で検出された電源電流と前記電源電圧検出部で検出された電源電圧とに基づいて前記駆動信号を生成する請求項５から７の何れか１項に記載の電力変換装置。
9. 前記制御部は、前記電源電流が前記上限閾値から前記下限閾値までの範囲内に収まるように制御するヒステリシスコンパレータを備える請求項１から８の何れか１項に記載の電力変換装置。
10. 前記ヒステリシスコンパレータは、前記上限閾値と前記下限閾値とパルス制御用の上限閾値電圧とを設定可能に構成されている請求項９に記載の電力変換装置。
11. 前記ヒステリシスコンパレータは、前記上限閾値と前記下限閾値とパルス制御用の上限閾値電圧とのいずれかを変更可能に構成されている請求項９に記載の電力変換装置。
12. 前記制御部は、前記ハイレベル期間内、または前記ハイレベル期間よりも短いパルス変換許可期間内において、前記スイッチングパルスを複数のパルスに分割する請求項３から１１の何れか１項に記載の電力変換装置。
13. 前記制御部は、前記整流回路の直流出力電圧を検出する請求項１から１２の何れか１項に記載の電力変換装置。
14. 前記制御部は、前記直流出力電圧の検出値に基づいて直流出力電圧をフィードバック制御する請求項１３に記載の電力変換装置。
15. 前記制御部は、運転条件に基づいて、前記交流電源の半周期より短い期間、または、前記上限閾値から前記下限閾値までの範囲の、少なくとも一方を変更する請求項１から１４の何れか１項に記載の電力変換装置。

Images