JPWO2012073609A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JPWO2012073609A1
JPWO2012073609A1 JP2012546736A JP2012546736A JPWO2012073609A1 JP WO2012073609 A1 JPWO2012073609 A1 JP WO2012073609A1 JP 2012546736 A JP2012546736 A JP 2012546736A JP 2012546736 A JP2012546736 A JP 2012546736A JP WO2012073609 A1 JPWO2012073609 A1 JP WO2012073609A1
Authority
JP
Japan
Prior art keywords
region
type
trench
igbt
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012546736A
Other languages
English (en)
Other versions
JP5561376B2 (ja
Inventor
吉川　功
功 吉川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2012546736A priority Critical patent/JP5561376B2/ja
Publication of JPWO2012073609A1 publication Critical patent/JPWO2012073609A1/ja
Application granted granted Critical
Publication of JP5561376B2 publication Critical patent/JP5561376B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0865—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0869—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

ｎ型ドリフト領域（１１）の表面に複数のゲートトレンチ（１３ａ，１３ｂ）が形成されている。これらのゲートトレンチ（１３ａ，１３ｂ）の内壁にはゲート酸化膜（１４）を介してゲート電極（１５）が形成されている。隣り合うゲートトレンチ（１３ａ，１３ｂ）の間には、それぞれｐ型ベース領域（１２ａ，１２ｂ）がゲートトレンチ長手方向に隣り合うように選択的に形成されている。ｐ型ベース領域（１２ａ，１２ｂ）の表面層には、ゲートトレンチ（１３ａ）に接するｎ型エミッタ領域（１６ａ）が形成されている。また、ｐ型ベース領域（１２ａ）の表面層には、ｎ型エミッタ領域（１６ａ）のゲートトレンチ（１３ｂ）側に接するように、ｐ型ベース領域（１２ａ）よりも高濃度のｐ型コンタクト領域（１７）が形成されている。ｎ型エミッタ領域（１６ａ）のゲートトレンチ（１３ｂ）側の縁部は、ｐ型コンタクト領域（１７）の内部にて終端している。

Description

この発明は、半導体装置、特に電力変換装置などに使用される絶縁ゲート型半導体装置（ＩＧＢＴ）の構造に関する。
近年のパワーエレクトロニクス分野における電源機器の小型化、高性能化への要求を受けて、電力用半導体装置では、高耐圧化、大電流化とともに、低損失化、高破壊耐量化、高速化に対する性能改善が注力されている。そして、大電流化、低損失化が可能な電力用半導体装置として、縦型のトレンチＭＯＳ（金属／酸化膜／半導体）ゲート型パワーデバイスが用いられている。
ＭＯＳパワーデバイス、特にＩＧＢＴは、ＭＯＳゲートにより駆動されるものであり、半導体基板上に絶縁膜を介して平板状にゲート電極を設けたプレーナ構造および半導体基板内に絶縁膜を介してゲート電極を埋め込んだトレンチ構造の２種類の構造が広く知られている。最近の縦型デバイスにおいては、トレンチ内にゲート電極を埋め込んだ構造のいわゆるトレンチゲート型が注目されている。トレンチゲート型の縦型デバイスは、構造的に低オン抵抗特性を得やすい。
このようなトレンチゲート型ＩＧＢＴの代表的な構造が、絶縁膜を介してゲート電極が埋め込まれたゲートトレンチの長手方向にｐ型ベース領域と、前記ベース領域よりも低濃度のｎ型ドリフト領域とが交互に現れる構造である（例えば、下記特許文献１参照）。縦型のトレンチゲート型ＩＧＢＴは、低オン抵抗と高耐圧を同時に実現可能なものとして公知である。なお、以下の説明では、特に断りがなければ、デバイスは縦型を意味する。
上記トレンチゲート型ＩＧＢＴの構造およびその動作について、図３３〜３５を参照しながら説明する。図３３は、従来の半導体装置の要部を模式的に示す平面図である。また、図３４は、従来の半導体装置の要部を模式的に示す説明図である。図３５は、従来の半導体装置の要部を模式的に示す断面図である。図３３（ａ）には、図３４（ａ）に示す従来のトレンチゲート型ＩＧＢＴの平面構造を示す。図３４（ａ）は、従来のトレンチゲート型ＩＧＢＴの構造を示す斜視図である。そして、図３３（ｂ），３４（ｂ），３５（ａ），３５（ｂ）には、図３４（ｂ）に示す従来のトレンチゲート型ＩＧＢＴの電流経路を示す。
図３４（ａ）に示すように、ｎ型ドリフト領域１１である半導体基板の一方の主面（以下、おもて面とする）に選択的にｐ型ベース領域１２が設けられている。半導体基板のおもて面には、ｐ型ベース領域１２とｎ型ドリフト領域１１とが交互に露出している。また、半導体基板のおもて面には、多数のゲートトレンチ１３がｐ型ベース領域１２と交差して設けられている。ゲートトレンチ１３は、ｐ型ベース領域１２を貫通し、ｎ型ドリフト領域１１に達する深さで形成されている。ゲートトレンチ１３の内壁にはゲート酸化膜１４が形成され、さらにゲート酸化膜１４の内部には多結晶シリコン（Ｓｉ）等からなるゲート電極１５が埋設されている。
そして、ｐ型ベース領域１２の表面層には、隣り合うゲートトレンチ１３の間に、ゲートトレンチ１３と離間してｐ型コンタクト領域１７が配設されている。また、ｐ型ベース領域１２の表面層には、ｐ型コンタクト領域１７とゲートトレンチ１３とにそれぞれ隣接して、ｎ型エミッタ領域１６が設けられている。半導体基板の他方の主面（以下、裏面とする）には、ｎ型フィールドストップ領域５０と、ｐ型コレクタ領域５１とが設けられている。ｎ型フィールドストップ領域５０は、ｎ型ドリフト領域１１とｐ型コレクタ領域５１との間に設けられている。コレクタ電極２２はｐ型コレクタ領域５１に接する。
図３４（ｂ）は、図３４（ａ）に示すトレンチゲート型ＩＧＢＴの断面Ａに沿った断面図である。図３４（ｂ）には、断面Ａにおける電流経路を模式的に示す。断面Ａは、ゲートトレンチ１３の短手方向を横切る断面である。図３４（ｂ）に示すように、ゲート電極１５のおもて面の表面（以下、上面とする）には絶縁膜１８が設けられている。半導体基板のおもて面には、例えば、アルミニウム（Ａｌ）等からなるエミッタ電極１９が活性領域の全面に形成されている。エミッタ電極１９は、ｎ型エミッタ領域１６とｐ型コンタクト領域１７とにオーミック接触する。また、エミッタ電極１９とゲート電極１５とは絶縁膜１８によって絶縁分離されている。
図３４（ｂ）に示すように、従来のトレンチゲート型ＩＧＢＴにおいては、ゲート電極１５に所定の閾値以上の電圧を与えることで、ｐ型ベース領域１２内のトレンチに沿った領域にｎ型の反転層が形成され、このｎ型の反転層を通る電流経路が形成される。これにより、トレンチゲート型ＩＧＢＴのエミッタ・コレクタ間がオン状態となる。一方、ゲート電極１５の電圧を閾値以下とすることで、ｐ型ベース領域１２のｎ型の反転層がなくなり、トレンチゲート型ＩＧＢＴのエミッタ・コレクタ間がオフ状態となる。
図３５（ａ）は、図３４（ａ）に示すトレンチゲート型ＩＧＢＴの断面Ｂに沿った断面図である。また、図３５（ｂ）は、図３４（ａ）に示すトレンチゲート型ＩＧＢＴの断面Ｃに沿った断面図である。図３５（ａ），３５（ｂ）には、それぞれ断面Ｂ，Ｃおける電流経路を模式的に示す。断面Ｂは、ゲートトレンチ１３の長手方向の側壁に沿った断面である。断面Ｃは、隣り合うゲートトレンチ１３間のｐ型ベース領域１２をゲートトレンチ長手方向に平行に横切る断面である。
図３５（ａ），３５（ｂ）に示すように、この従来のトレンチゲート型ＩＧＢＴによれば、ゲートトレンチ１３の長手方向に沿って、トレンチ型（図３５（ａ））およびプレーナ型（図３５（ｂ））の電流経路が形成される。そのため、公知のプレーナ型あるいはトレンチ型の縦型ＩＧＢＴと比較して、電流経路の面積が格段に拡大される。さらに、半導体基板のおもて面側のゲートトレンチ１３間においてｎ型の半導体基板が露出されている領域に少数キャリアの蓄積が生じ、オン抵抗を小さくすることができるという利点が生じる。
図３４（ａ）に示す従来のトレンチゲート型ＩＧＢＴの一部分の平面構造を構成単位で図３３（ａ）に示す。図３３（ａ）に示すように、隣り合うゲートトレンチ１３の間におけるメサ領域４７には、各ゲートトレンチ１３に接するようにｐ型ベース領域１２が配置されている。ｐ型ベース領域１２には、Ｈ型の形状をなすｎ型エミッタ領域１６が、隣り合うゲートトレンチ１３にそれぞれ接するように設けられている。また、寄生サイリスタ部のラッチアップを防止するために、ｐ型コンタクト領域１７がｐ型ベース領域１２のほぼ中央部に配置されている。ここで、ｎ型エミッタ領域１６は、このｐ型コンタクト領域１７の上面に跨がるように形成されている。すなわち、ｎ型エミッタ領域１６の縁部は、ｐ型コンタクト領域１７の内部にて終端していない。
このような従来のトレンチゲート型ＩＧＢＴでは、次のようにホール電流が流れる。図３３の（ｂ）は、図３３（ａ）に示す従来のＩＧＢＴの平面図に、ＩＧＢＴのゲートがオン状態でＩＧＢＴに電流が流れているときの、ホール（正孔ともいう）電流のフロー（流れ）４０とホール電流が集まる領域４１とを模式的に図示した平面図である。上述のように、ＩＧＢＴのゲートがオン状態のときには、電子がＭＯＳゲートからｎ型ドリフト領域１１に注入される。ｎ型ドリフト領域１１に注入された電子は、ＩＧＢＴの図示省略するｐ型コレクタ領域に到達する。そして、このｐ型コレクタ領域からｎ型ドリフト領域１１にホールが注入され、静電ポテンシャルの分布に沿ってＩＧＢＴのおもて面のｐ型ベース領域１２に向かって流れる。
このとき、ホールはクーロン力によって電子に引き寄せられて、ｐ型ベース領域１２のゲートトレンチ１３の側壁に接する領域に形成されている電子の反転層（チャネル、あるいは反転層チャネルとも呼ぶ）に向かって流れる。すなわち、図３３（ｂ）に矢印で示すように、ホール電流のフロー４０はおもにｐ型ベース領域１２のゲートトレンチ１３の側壁に接する領域に集中する。このため、ホール電流は、ｎ型ドリフト領域１１から直接的にｐ型ベース領域１２を通過してｐ型コンタクト領域１７を通過するホール電流の成分は十分小さい。
また、トレンチゲート型ＩＧＢＴの別の一例として、下記特許文献１と類似した構造のＩＧＢＴにおいて、コンタクト開口部の配置を工夫したＩＧＢＴが開示されている（例えば、下記特許文献２参照）。コンタクト開口部の配置を工夫したＩＧＢＴについて図３６〜３８を参照して説明する。図３６〜３８は、従来の半導体装置の別の一例の要部を模式的に示す平面図である。図３７には、図３６に示す従来のトレンチゲート型ＩＧＢＴにおけるホール電流のフロー４０およびホール電流が集まる領域４１を示す。
図３８には、図３６に示す従来のトレンチゲート型ＩＧＢＴの表面部における最小単位の平面構造を示す。図３８に示すように、ＩＧＢＴのラッチアップ耐量を向上させるために、ゲートトレンチ１３の長手方向（紙面の縦方向）に対してｎ型エミッタ領域１６よりも長いコンタクト開口部４６が形成されている。また、図３６，３７に示すように、２本のゲートトレンチ１３の間に形成された複数のｐ型ベース領域１２が、市松模様のように配置されている。
さらに、トレンチゲート型ＩＧＢＴの別の一例として、ｎ型エミッタ領域１６の配置を工夫したＩＧＢＴが開示されている（例えば、下記特許文献３参照。）。ｎ型エミッタ領域１６の配置を工夫したＩＧＢＴについて図３９を参照して説明する。図３９は、従来の半導体装置の別の一例の要部を模式的に示す斜視図である。図３９に示すように、隣り合う２本のゲートトレンチ１３の間の領域において、どちらか一方のゲートトレンチ１３にのみ接するｎ型エミッタ領域１６が、前記の２本のゲートトレンチ１３に対して交互に接するように配置されている。このようにｎ型エミッタ領域１６を配置することにより、ラッチアップ耐量が向上する。
また、トレンチゲート型ＩＧＢＴの別の一例として、２本のゲートトレンチ間のメサ領域に、エミッタ電極とのコンタクトを目的とするコンタクトトレンチを形成し、その形状に応じて所望の領域（ｎ型エミッタ領域、ｐ型コンタクト領域、コンタクト部など）が形成された構造が開示されている（例えば、下記特許文献４参照。）。このようにコンタクトトレンチを形成することにより、２本のゲートトレンチの間に形成されたコンタクト領域の幅を一領域短くし、表面パターンの微細化が可能となる。
特開２０００−２２８５１９号公報（図６，７） 特開２００８−２７９４５号公報 特開２００８−２０５５００号公報 特開２００５−１８３５４７号公報（図１）
しかしながら、上述した特許文献１〜４に示す技術では、次のような問題が生じる。まず、ホール電流の集まり具合とその平面分布、およびこれらとＩＥ（Ｉｎｊｅｃｔｉｏｎ Ｅｎｈａｎｃｅｍｅｎｔ）効果における課題について説明する。ＩＥ効果とは、良く知られているように、トレンチゲートの構造を工夫することで、ＭＯＳゲートからの電子の注入と、それに伴いｐ型コレクタ領域から注入されるホールの注入を促進させる効果のことをいう。図３３（ｂ）と同様のホール電流のフロー４０、ホール電流が集まる領域４１、およびホール電流が疎な領域４３を、図３６に示す従来のＩＧＢＴの平面図に模式的に図示した平面図を図３７に示す。
最初に、ある１つのｐ型ベース領域１２とその近傍に着目する。ここで、ｐ型ベース領域１２の近傍とは、例えば、ｐ型ベース領域１２と同じ程度の長さを半径としたときの円形領域とする。ホールがトレンチ側壁の反転層チャネルに向かって流れるときに、メサ領域４７では、ゲートトレンチ１３の長手方向に隣り合うｐ型ベース領域１２の間に、比較的ホール電流が疎な領域４３が形成される。
このホール電流が疎な領域４３は、上面が図示しない絶縁膜１８で覆われているので、ホール自体が蓄積される。しかし、ホールの電流の集まりが疎なので、ＩＥ効果の増強は必ずしも十分であるとは限らない。さらに、ｐ型ベース領域１２の中心部分についても同様である。すなわち、ｐ型ベース領域１２の中心部分には、ｐ型ベース領域１２とｎ型ドリフト領域１１との図示省略するｐｎ接合が形成され、このｐｎ接合は常に逆バイアス状態である。このため、ｐ型ベース領域１２とｎ型ドリフト領域１１とのｐｎ接合の付近ではキャリアが蓄積しない。
次に、図３６に示すように、ｐ型ベース領域１２の近傍よりも広い領域に着目する。まず、ゲートトレンチ１３とｐ型ベース領域１２とを単位構造（図３６において点線で囲む領域）とする。この単位構造を、ゲートトレンチ１３の短手方向（紙面の横方向）に対して周期的に繰り返すように配置し、ＩＧＢＴの活性領域が形成される。この周期構造の単位構造を、単位胞４２とする。次に、ゲートがオンの状態で流れるホール電流について模式的に示すと、ホール電流のフロー４０は、図３７に矢印で示すようにｐ型ベース領域１２の、ゲートトレンチ１３に接する領域に流れ込む。この図３７からわかるように、ホール電流が集まる領域４１とホール電流が疎な領域４３は、ゲートトレンチ１３の短手方向と同じピッチ（周期）でストライプ状に分布する。
ホール電流は、ホール電流のフロー４０のように流れるから、ホール電流が集まる領域４１は、ゲートトレンチ１３に集中し且つゲートトレンチ１３の長手方向に連なって形成されている。一方、ゲートトレンチ１３の短手方向では、ホール電流が集まる領域４１は連続的に分布せず、ｐ型ベース領域１２およびホール電流が疎な領域４３にて分断されている。その理由は、ｐ型ベース領域１２の中央部は両サイドのゲートトレンチ１３からそれぞれｎ型エミッタ領域１６の分だけ離れているので、ホール電流が集まり難い箇所となるからである。
さらに、ゲートトレンチ１３の短手方向に隣り合うｐ型ベース領域１２の間におけるｎ型ドリフト領域１１の中央部についても、ホール電流のフロー４０から離れているために、ホール電流が集まり難い箇所となる。したがって、ホール電流が集まる領域４１は、ゲートトレンチ１３の短手方向には連なって形成されず、分断されてしまう。このようにホール電流が集まる領域４１がゲートトレンチ１３の短手方向で分断されるため、従来のトレンチゲート型ＩＧＢＴではＩＥ効果自体は強いものの、その増強には限界がある。
図３６に示すトレンチゲート型ＩＧＢＴにおいてＩＥ効果を増強させてオン電圧を一層低くするには、ゲートトレンチ１３の短手方向のピッチ（繰返し周期の単位長さ、隣り合うゲートトレンチ１３の距離）を短くする方法がある。ゲートトレンチ１３の短手方向のピッチを短くするには、ゲートトレンチ１３の短手方向の幅に対してメサ領域４７の幅を短くする必要がある。しかしながら、加工可能な最小線幅（デザインルール）は、製造プロセスの製造装置によって決まる。
そのため、当然ながらｐ型ベース領域１２の表面に形成されるｎ型エミッタ領域１６、ｐ型コンタクト領域１７およびコンタクト開口部の幅も製造プロセスの製造装置によって決まる。そして、ゲートトレンチ１３のマスク幅がほぼ上記の最小線幅となると仮定しても、ｐ型ベース領域１２の幅はその表面に形成される他の部位の幅によって決まる。したがって、図３６に示すトレンチゲート型ＩＧＢＴの場合、ｐ型ベース領域１２の幅はおよそゲートトレンチ１３の幅の３倍〜数倍となる。すなわち、ｐ型ベース領域１２の幅のゲートトレンチ１３に対する幅の倍率は、これ以上小さくすることができず、ゲートトレンチ１３のピッチの低減にも限界がある。
一方、図３９に示すトレンチゲート型ＩＧＢＴのように、ゲートトレンチ１３の長手方向に一様に形成されたｐ型ベース領域１２の表面層に、メサ領域４７に接する２本のゲートトレンチ１３のうち、一方のゲートトレンチ１３のみに接するようにｎ型エミッタ領域１６を設けた構造もある。このような構造のトレンチゲート型ＩＧＢＴは、図３３や図３６に示すトレンチゲート型ＩＧＢＴよりも、メサ領域４７の幅を狭くすることができる。
しかしながら、図３９に示すトレンチゲート型ＩＧＢＴように一方のゲートトレンチ１３にのみｎ型エミッタ領域１６を形成する構成とした場合、ゲートトレンチ１３の側壁に形成される電子のチャネル密度が小さくなり、その分電子の注入効率も低下する。そのため、ゲートトレンチ１３のピッチを小さくしたとしても、ＩＥ効果の増強は限定的となってしまう。
さらに、上記特許文献４に示すトレンチゲート型ＩＧＢＴのようにコンタクトトレンチを形成することにより、メサ領域の幅を縮小する方法も考えられるが、コンタクトトレンチの形成は技術的に難易度が高く、且つトレンチエッチングに伴う工程数も増加する。このため、プロセスコストが増加し、チップコストの増大を招く。
次に、ホールの経路とラッチアップにおける課題について、図３８を用いて説明する。図３８に示す構造のトレンチゲート型ＩＧＢＴでは、ラッチアップ耐量を向上させるために、ゲートトレンチ１３の長手方向において、ｎ型エミッタ領域１６の長さよりも長いコンタクト開口部４６を設けている。このような構造により、ｐ型ベース領域１２とゲートトレンチ１３の側壁との間に形成される電子のチャネル（反転層）に集まり易いホールをコンタクト開口部４６にある程度分散させることができる。
しかしながら、ゲートトレンチ１３を介して隣接するｐ型ベース領域に形成されるチャネルにも、ホールは集まる。すなわち、隣り合うｐ型ベース領域１２に挟まれるゲートトレンチ１３にホールが集まり易いため、これらの集まったホールは結局、ｎ型エミッタ領域１６の下を通ってｐ型ベース領域１２からｐ型コンタクト領域１７へ抜ける。その結果、図３８に示すトレンチゲート型ＩＧＢＴにおいてもなお、寄生サイリスタのラッチアップの可能性が残る。したがって、ｎ型エミッタ領域１６の付近に集まるホール電流を、さらに緩和する必要がある。
次に、ホール電流の集まる箇所とその近辺の電界強度の増加という課題について説明する。図３７に示すように、上記特許文献２に記載された構造のトレンチゲート型ＩＧＢＴの場合、図示省略する基板裏面のｐ型コレクタ領域から基板表面に向かって流れるホールは、ホール電流のフロー４０に従ってゲートトレンチ１３の下部に集まり、ホール電流が集まる領域４１が形成される。すなわち、ゲートトレンチ１３にホールが集中することになる。このようなホールの集中は、ｐ型ベース領域１２がストライプ状に分布する上記特許文献１についても同様に生じる。
一方、図３４（ａ）にも示すように、ゲートトレンチ１３はｐ型ベース領域１２を貫通しｎ型ドリフト領域１１内に突き出すように設けられている。そのため、ターンオフ時に高電圧が印加された状態では、ｎ型ドリフト領域１１内に突き出ているゲートトレンチ１３の底部近辺の電界強度が顕著に増加する。この電界強度が増加した部分に、ゲートがオンのときに蓄積されたホールが集まっている。そのため、ターンオフ時には電界の空間勾配が増加し、いっそう電界強度が増加する。
そして、電界強度が臨界電界強度に達すると、アバランシェ降伏によりホールが生成され、ホール電流がゲートトレンチ１３の底部に集中するようになる。このアバランシェ降伏によるホール電流がさらにゲートトレンチ１３の底部の電界強度を増強させ、ホール濃度と電界強度の正帰還が生じる。その結果、例えば定格電流の数倍大きい電流を、定格電圧に近い高電圧にてターンオフする状況では、ゲートトレンチ１３の底部にて破壊が生じる可能性が高くなる。
次に、ＩＧＢＴのミラー容量とターンオフ動作への影響における課題について、説明する。上記特許文献１、２に示すトレンチゲート型ＩＧＢＴは、ミラー容量（ゲート−コレクタ間容量）の低減がなされている。しかしながら、上記特許文献１、２に示すトレンチゲート型ＩＧＢＴにおいてもなお、まだミラー容量を低減する余地が残っている。上記特許文献１、２に示すトレンチゲート型ＩＧＢＴでは、特に、オフ状態からオン状態に遷移するターンオン時にミラー容量が増加し、ターンオン損失の低減が妨げられることが、発明者によって確認されている。
具体的には、上記特許文献１、２に示すトレンチゲート型ＩＧＢＴは、次のように動作するため、ターンオン損失が増大する。ターンオン前の阻止状態では、コレクタ−エミッタ間に十分高い電圧が加わっていること、およびゲートトレンチ１３の底部にキャリアが存在していないことから、ミラー容量は十分小さい値になっている。しかしながら、ターンオンが開始されると、空乏領域幅が縮小し、且つキャリアが注入される。特に、コレクタ−エミッタ間電圧が十分小さくなると、空乏領域端部の面積も増加し、且つ空乏領域幅も小さくなるので、ミラー容量が増加する。その結果、コレクタ−エミッタ間電圧の立下り（増加の開始時点）がやや遅くなり、ターンオン損失の増大を招く。
加えて、上記特許文献１、２に示すトレンチゲート型ＩＧＢＴは、総チャネル長（あるいはチャネル密度）を一定にした場合（短絡時の飽和電流値を一定にするための処置）、ゲートトレンチ１３がｐ型ベース領域１２に接している面積と、電子のチャネルの面積との比率が大きくなる。これにより、ターンオン時間が長くなるという課題が生じることも明らかになった。さらに、その結果、サージ電流が大きくなる（インバータのブリッジ結線での対向アーム側ダイオードのハードリカバリが発生する）という問題点も判明した。
この発明は、上述した従来技術による問題点を解消するため、オン電圧が低く、ラッチアップが生じ難く、ターンオフ時の電界強度の増加を抑えることができる半導体装置を提供することを目的とする。また、この発明は、上述した従来技術による問題点を解消するため、ミラー容量を低減することができる半導体装置を提供することを目的とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置は、次の特徴を有する。第１導電型の半導体基体からなる第１の半導体層と、前記第１の半導体層の一方の主面に形成され、互いに並列にストライプ状に配置された少なくとも２本のトレンチと、前記トレンチ内に絶縁膜を介して形成されたゲート電極と、前記トレンチ間に挟まれた前記第１の半導体層の表面層の、前記トレンチの長手方向に選択的に形成された複数の第２導電型の第２の半導体層と、前記第２の半導体層の表面層に選択的に形成された第１導電型の第３の半導体層と、前記第２の半導体層の表面層に選択的に形成された前記第２の半導体層よりも高不純物濃度の第２導電型の第４の半導体層と、前記第１の半導体基体の一方の主面に形成され、前記第３の半導体層と接するエミッタ電極と、前記第１の半導体基体の他方の主面に設けられた第２導電型の第５の半導体層と、前記第５の半導体層に接するコレクタ電極と、を備える。そして、前記第３の半導体層は、隣り合う前記トレンチのうちの一方のトレンチと接し、且つ他方のトレンチと離間している。前記第３の半導体層の前記他方のトレンチの側の縁部の少なくとも一部が前記第４の半導体層の内部にて終端している。前記第４の半導体層の、前記トレンチの長手方向の長さは、前記第３の半導体層の、前記トレンチの長手方向の長さよりも長い。
この発明にかかる半導体装置の特徴は、次の（１）〜（３）に示す通りである。（１）第２の半導体領域（第２の半導体層）の表面には、第１のトレンチに接し且つ第２のトレンチと離間するように第１導電型の第３の半導体領域（第３の半導体層）が形成されている。すなわち、第２の半導体領域に接するトレンチのうち片方にのみ、第３の半導体領域が接している。（２）第３の半導体領域において、第２のトレンチの側の縁部の全体または一部が、第４の半導体領域（第４の半導体層）の内部にて終端している。（３）第１のトレンチの長手方向における第４の半導体領域の長さは、第１のトレンチの長手方向における第３の半導体領域の長さよりも長い。以上、上記３つの特徴（１）〜（３）により、この発明にかかる半導体装置には以下の作用がある。
一つ目の作用は、少数キャリアの注入促進効果（ＩＥ効果）の増強である。第２の半導体領域に接する２本のトレンチのうち片方のトレンチにのみ第３の半導体領域を接触させて、且つ他方のトレンチ側における第３の半導体領域の縁を第４の半導体領域の内部にて終端するようにする（上記特徴（１），（２））。これにより、半導体基体の他方の主面に形成された第５の半導体領域から注入された少数キャリアのうち、他方のトレンチに向かう少数キャリアは、第３の半導体領域の下部を通ることなく、第２の半導体領域を通り第４の半導体領域へと流れる。
また、後述するように、上記各特許文献に示す公知技術に比べて２本のトレンチに挟まれる第１の半導体領域の幅が狭くなる。そのため、上記各特許文献に示す公知の構造にみられたような、第２の半導体領域の中心部分における少数キャリアの集まりが疎な部分がなくなる。その結果、少数キャリアによる電流の平面分布を平坦的にすることができるので、電流の少ない領域をなくすことができる。その結果、ＩＥ効果が全体的に増加し、オン電圧が低くなる。
特に上記特徴（１）のように、第２半導体領域が隣接する２本のトレンチのうち片方にのみ第３の半導体領域を接する構造とした場合、ＭＯＳゲートにより形成されるキャリアの反転層チャネルの面積が小さくなる。そのため、上記各特許文献に示す従来の半導体装置では、通常、オン電圧が増加する。それに対して、本発明にかかる半導体装置は、従来のトレンチゲート型ＩＧＢＴが示す傾向とは逆に、少数キャリアによる電流の平面分布の平坦化により、むしろＩＥ効果を増強させることができる。
二つ目の作用は、寄生サイリスタ部分のラッチアップの抑制である。上記特徴（１）〜（３）により、一つ目の作用と同様に、少数キャリアは、第３の半導体領域の下部を通ることなく、第２の半導体領域を通り第４の半導体領域へと流れる。その結果、第３の半導体領域の下部を通過する少数キャリアの電流の割合が減少し、第２の半導体領域における電圧降下が小さくなる。そのため、第３の半導体領域、第２の半導体領域、第１の半導体領域および第５の半導体領域にて構成される寄生サイリスタのラッチアップが生じにくくなる。
特に本発明のみに見られる特徴は、２本のトレンチのどちらかを介して、第２の半導体領域の最も近くに隣接する別の第２の半導体領域に流入する少数キャリアについても、第２の半導体領域自身にて集めることができる点である。第５の半導体領域から注入された少数キャリアは、前記のいずれかのトレンチに形成されたＭＯＳゲートの反転層チャネルに向かって集まる。
すなわち、前記のトレンチに向かって少数キャリアが集まる。本発明にかかる半導体装置には第２半導体領域のなかに第３の半導体領域と離間するトレンチが存在するので、隣接する別の第２の半導体領域に向かう少数キャリアの一部は、そこではない前記第２の半導体領域にも流入することができる。その結果、トレンチ近傍に集まっていた少数キャリアが分散され、寄生サイリスタのラッチアップが生じにくくなる。
三つ目の作用は、ＩＧＢＴのターンオフ時に第２の半導体領域、および第１のトレンチまたは第２のトレンチの底部に集中する電界強度の緩和である。一般的には、ターンオフ時に印加電圧に応じて、第１の半導体領域と第２の半導体領域とのｐｎ接合から第１の半導体領域の内部にわたり、空間電荷領域が広がる。このとき、電界が空間電荷密度の空間勾配に比例するので、第２の半導体領域のｐｎ接合近傍と、トレンチの半導体基体内部側の底部近傍の電界強度が増大する。
さらに、ターンオフ時には、第１の半導体領域の内部に蓄積されていた少数キャリアが、静電ポテンシャルの傾きに沿って空間電荷領域を駆け下りて、第２の半導体領域に向かって集中する。この少数キャリア（例えばホール）が、電界強度の空間勾配の値を増加させる。これによって、第２の半導体領域のｐｎ接合近傍と、第２の半導体領域に接するトレンチの底部の電界強度は、この少数キャリアの存在により増加する。
しかし、本発明にかかる半導体装置では、上記の一つ目の作用により、少数キャリアによる電流の平面分布を平坦にし、二つ目の作用により、トレンチ近傍に集まっていた少数キャリアを分散させている。そのため、ターンオフ時における少数キャリアによる電界強度の増加を抑えることができる。その結果、前述したような電界強度の正帰還も抑えられ、定格より大きい電流と高電圧におけるターンオフ時にトレンチの底部で破壊が生じる可能性を小さくすることができる。
さらに三つ目の作用の補足として、第２の半導体領域の表面に形成されている第３の半導体領域のうち、トレンチとは接していない側の縁の一部あるいは全てが、隣接する第４の半導体領域の内部にて終端していることが必要である。仮に、第３の半導体領域と第４の半導体領域とが離間している場合、離間している部分、すなわち第３の半導体領域と第４の半導体領域との間は第２の半導体領域となる。この第２の半導体領域は、第４の半導体領域よりも不純物濃度が低いため、第３の半導体領域と第４の半導体領域とが離間した部分は高抵抗領域となる。そのため、ターンオフ時に、ホールは第４半導体領域に集まり難くなる。その結果、前述したようなホール（少数キャリア）の分散効果が弱まる。そのため、第３の半導体領域は第４の半導体領域の内部にて終端している必要がある。
さらに上記発明について、より好ましい手段のうち、主な手段について説明する。その他の手段については、発明を実施するための形態にて説明する。この発明にかかる半導体装置は、上述した発明において、隣り合う前記トレンチ間において当該トレンチの長手方向に隣り合う前記第２の半導体層にそれぞれ形成された前記第３の半導体層は、それぞれ、隣り合う前記トレンチのうちの異なるトレンチに接することを特徴とする。
この発明は、トレンチの長手方向に隣り合う第２半導体領域（第２の半導体層）の表面に形成されたそれぞれの第３の半導体領域（第３の半導体層）は、互いに、隣り合うトレンチの異なるトレンチに接することを特徴としている。すなわち、この発明では、トレンチ長手方向に隣り合う複数の第２半導体領域において、互いに並列にストライプ状に配置された２本のトレンチに対して第３の半導体領域が交互に接する。
この発明によれば、第２の半導体領域に接する両サイドのトレンチの側壁に、ＭＯＳゲートの反転層チャネルが形成される。仮に、隣り合う全ての第２半導体領域における第３の半導体領域が、第２半導体領域と接する２本のトレンチのうち一方のみに接するとすると、他方のトレンチの側壁には反転層チャネルが形成されない。一方、少数キャリアを例えばホールとした場合、ホールはクーロン力により電子に引き寄せられる。そのため、２本のトレンチの間におけるホールの濃度分布は、第３の半導体領域が接する一方のトレンチに多く分布するようになり、他方のトレンチのホール濃度は相対的に小さくなる。したがって、上述したように、２本のトレンチに対して交互に第３の半導体領域を形成することで、２本のトレンチの双方の側壁に反転層チャネルが形成される。その結果、ホールの分布も２本のトレンチの間において均一に分布させることができ、且つその濃度を増やすことができる。
また、複数の前記第２の半導体領域が、半導体装置の中で電流を流すことができる領域（以下、活性領域）のほぼ全域にわたり周期的に配置されることにより、活性領域におけるキャリア濃度およびその電流の平面分布を平坦的にすることができる。ホールおよび電子はクーロン力で互いに引き寄せあうので、活性領域におけるキャリア濃度およびその電流の平面分布が平坦的であるほうが、不均一であるときよりも濃度を高くすることができる。その結果、例えばＩＥ効果も最大限に高くすることができるとともに、前述のようなターンオフ時の電界強度の正帰還も十分抑えることが可能となる。
さらに、前記のように活性領域のほぼ全域にわたって周期的に配置された第２半導体領域を、トレンチを挟んで隣接させずに、市松模様のように配置させることが好ましい。すなわち、２本のトレンチの間に形成され前記トレンチの長手方向にて隣り合う２つの第２半導体領域の中間地点に対して、トレンチを跨いで前記中間地点と隣接する領域には別の第２の半導体領域が配置されている。このようにすることで、少数キャリアの濃度およびその電流の平面分布を、活性領域の内部にて均一にすることができる。
本発明にかかる半導体装置によれば、オン電圧が低く、ラッチアップが生じ難く、且つターンオフ時の電界強度の増加を抑えることができるという効果を奏する。また、本発明にかかる半導体装置によれば、ターンオン時のミラー容量を低減することができるという効果を奏する。
図１は、本発明の実施の形態にかかる半導体装置の基本構造部を示す平面図である。 図２は、本発明の実施の形態にかかる半導体装置の基本構造部および電流経路を示す平面図である。 図３は、本発明の実施の形態にかかる半導体装置の基本構造部および電流経路を示す平面図である。 図４は、本発明の実施の形態にかかる半導体装置の基本構造部および電流経路を示す平面図である。 図５は、本発明の実施例１にかかる半導体装置の要部を示す平面図である。 図６は、図５に示す半導体装置の電流経路を模式的に示す平面図である。 図７は、本発明の実施例２にかかる半導体装置の要部を示す平面図である。 図８は、図７に示す半導体装置の電流経路を模式的に示す平面図である。 図９は、本発明の実施例２にかかる半導体装置の別の一例の要部を示す平面図である。 図１０は、図９に示す半導体装置の電流経路を模式的に示す平面図である。 図１１は、本発明の実施例３にかかる半導体装置の要部を示す説明図である。 図１２は、図１１に示す半導体装置の平面構造の要部を示す平面図である。 図１３は、図１２に示す半導体装置の電流経路を模式的に示す平面図である。 図１４は、本発明の実施例３にかかる半導体装置の製造途中の断面構造の要部を示す断面図である。 図１５は、本発明の実施例３にかかる半導体装置の製造途中の断面構造の要部を示す説明図である。 図１６は、本発明の実施例３にかかる半導体装置の製造途中の断面構造の要部を示す説明図である。 図１７は、本発明の実施例３にかかる半導体装置の製造途中の断面構造の要部を示す説明図である。 図１８は、本発明の実施例３にかかる半導体装置の製造途中の断面構造の要部を示す説明図である。 図１９は、本発明の実施例３にかかる半導体装置の電気的特性を示す説明図である。 図２０は、本発明の実施例３にかかる半導体装置の電気的特性を示す特性図である。 図２１は、本発明の実施例３にかかる半導体装置の電気的特性を示す特性図である。 図２２は、本発明の実施例４にかかる半導体装置の要部を示す平面図である。 図２３は、本発明の実施例５にかかる半導体装置の要部を示す平面図である。 図２４は、図２３に示す半導体装置の電流経路を模式的に示す平面図である。 図２５は、本発明の実施例６にかかる半導体装置の要部を示す平面図である。 図２６は、図２３に示す半導体装置の電流経路を模式的に示す平面図である。 図２７は、本発明の実施例７にかかる半導体装置の要部を示す平面図である。 図２８は、図２７に示す半導体装置の電流経路を模式的に示す平面図である。 図２９は、本発明の実施例８にかかる半導体装置の要部を示す平面図である。 図３０は、図２９に示す半導体装置の電流経路を模式的に示す平面図である。 図３１は、本発明の実施例１，７，８にかかる半導体装置の電気的特性を示す特性図である。 図３２は、本発明の実施例９にかかる半導体装置の要部を示す平面図である。 図３３は、従来の半導体装置の要部を模式的に示す平面図である。 図３４は、従来の半導体装置の要部を模式的に示す説明図である。 図３５は、従来の半導体装置の要部を模式的に示す断面図である。 図３６は、従来の半導体装置の別の一例の要部を模式的に示す平面図である。 図３７は、従来の半導体装置の別の一例の要部を模式的に示す平面図である。 図３８は、従来の半導体装置の別の一例の要部を模式的に示す平面図である。 図３９は、従来の半導体装置の別の一例の要部を模式的に示す斜視図である。 図４０は、本発明の実施例３にかかる半導体装置の電気的特性を示す特性図である。
以下に添付図面を参照して、この発明にかかる半導体装置の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
（実施の形態）
本発明の実施の形態にかかる半導体装置を、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）を例に説明する。本実施の形態にかかる半導体装置は、ＩＧＢＴに限らず、公知のユニポーラ・デバイスである絶縁ゲート型トランジスタ（ＭＯＳＦＥＴ）にも適用が可能である。また、本実施の形態では、第１導電型をｎ型とし、第２導電型をｐ型として説明するが、ｎ型とｐ型とを入れ替えても同様に動作させることが可能である。また、本発明の実施の形態および実施例では、半導体装置について、デバイス、素子、チップもしくは半導体チップという表現も用いているが、いずれも同じ対象を示している。
また、本発明の実施の形態および実施例におけるウェハーとは、チップに断片化する前のシリコン基板（半導体基板）である。半導体チップにおいて、「活性領域」とは、例えばＩＧＢＴのエミッタ電極が形成されていて、且つ電流を流すことができる領域である。「終端構造領域」とは、前記活性領域の端部からチップの外周側端部までの領域であり、素子に電圧が印加されたときに発生するチップ表面の電界強度を緩和させる構造部である。まず、本発明の実施の形態にかかる半導体装置の基本的な構造について説明する。
（基本構造）
図１は、本発明の実施の形態にかかる半導体装置の平面構造の要部（以下、基本構造部とする）を示す平面図である。本発明の基本構造は、以下の通りである。図１に示すように、ｎ型ドリフト領域１１となるウェハーの一方の主面（紙面に相当し、以下、おもて面と呼ぶ）に、ゲートトレンチ１３がストライプ状に形成されている。図１にはストライプ状に配置された複数のゲートトレンチ１３のうちの、隣り合う２本のゲートトレンチ１３をゲートトレンチ１３ａおよびゲートトレンチ１３ｂとして図示する。
ゲートトレンチ１３ａおよびゲートトレンチ１３ｂの内壁にはゲート酸化膜１４が形成され、さらにゲート酸化膜１４の内側には導電性のゲート電極１５が形成されている。隣り合うゲートトレンチ１３の間には、ｐ型ベース領域１２ａが形成されている。ｐ型ベース領域１２ａは、ゲートトレンチ１３ａの側壁およびゲートトレンチ１３ｂの側壁にそれぞれ形成されたゲート酸化膜１４に接するように配置されている。
ｐ型ベース領域１２ａ表面層には、ゲートトレンチ１３ａに接するように、ｎ型エミッタ領域１６ａが形成されている。ゲートトレンチ１３ａの長手方向に沿ったｎ型エミッタ領域１６ａの端部は、ｐ型ベース領域１２ａの内側に収まるように配置されている。また、ｐ型ベース領域１２ａの表面層には、ゲートトレンチ１３ａとは離間するように、ｐ型ベース領域１２ａよりも高濃度のｐ型コンタクト領域１７ａが形成されている。ｎ型エミッタ領域１６ａは、ゲートトレンチ１３ａに接している縁部とは反対側の縁部がｐ型コンタクト領域１７ａの内部にて終端するように配置されている。
本発明の実施の形態にかかる半導体装置（以下、本発明にかかるＩＧＢＴとする）を構成する上で必要な構成について説明する。ｐ型ベース領域１２ａおよびｎ型ドリフト領域１１の表面には、絶縁膜が形成されている。この絶縁膜により、ｎ型エミッタ領域１６ａおよびｐ型コンタクト領域１７ａはゲート電極１５と絶縁されている。そして、これらのｎ型エミッタ領域１６ａおよびｐ型コンタクト領域１７ａをエミッタ電極とコンタクトさせるために、絶縁膜にコンタクト開口部が形成されている。
ｎ型ドリフト領域１１となるウェハーの他方の主面（紙面の裏側に相当し、以下、裏面と呼ぶ）にはｐ型コレクタ領域が形成されている。ｎ型ドリフト領域１１とｐ型コレクタ領域との間には、ｎ型ドリフト領域１１およびｐ型コレクタ領域に接するｎ型フィールドストップ領域が形成されている。そして、ウェハーの裏面には、ｐ型コレクタ領域と接するコレクタ電極が形成されている。図１においては、絶縁膜、エミッタ電極、ｐ型コレクタ領域、ｎ型フィールドストップ領域およびコレクタ電極は図示を省略する。
（本発明の基本構造の作用効果）
次に、本発明の基本構造の特徴とそれに伴う作用効果について説明する。図１に示した本発明の基本構造の特徴を、以下の（１）〜（３）に示す。（１）ｎ型エミッタ領域１６ａは、ｐ型ベース領域１２ａに接する２本のゲートトレンチ１３ａ，１３ｂのうち一方のゲートトレンチ１３ａにのみ接している。（２）ｎ型エミッタ領域１６ａにおいて、他方のゲートトレンチ１３ｂの側の縁部の全体もしくは一部が、ｐ型コンタクト領域１７ａの内部にて終端している。（３）ゲートトレンチ１３ａの長手方向において、ｐ型コンタクト領域１７ａの長さはｎ型エミッタ領域１６ａの長さよりも長い。以上、上記３つの特徴（１）〜（３）により、以下の４つの作用効果がある。
一つ目の作用効果は、少数キャリアの注入促進効果（ＩＥ効果）の増強である。まず、上記特徴（１）のように、ｎ型エミッタ領域１６ａを一方のゲートトレンチ１３ａにのみ接するよう配置する。そして、上記特徴（２）のように、他方のゲートトレンチ１３ｂの側におけるｎ型エミッタ領域１６ａの縁部を、ｐ型コンタクト領域１７ａの内部にて終端するようにする。このような特徴（１）〜（３）を有するＩＧＢＴのゲート電極をオンの状態とし電流を流したときの動作を、上述した各特許文献に示す従来のＩＧＢＴ（以下、従来のＩＧＢＴとする）と対比させて説明する。
ｐ型コレクタ領域から注入されたホールは、ゲートトレンチ１３ａおよびゲートトレンチ１３ｂに向かって流れる。このとき、従来のＩＧＢＴでは、ゲートトレンチ１３ｂに向かうホールはｐ型ベース領域１２ａからｎ型エミッタ領域１６ａの下部を通る。一方、本発明にかかるＩＧＢＴにおいては、ホールがｎ型エミッタ領域１６ａの下部を通るだけではなく、ｐ型ベース領域１２ａから直接ｐ型コンタクト領域１７ａへと流れる。
また、後述するように、ゲートトレンチ１３ａの短手方向において、ｎ型ドリフト領域１１の幅が、従来のＩＧＢＴにおけるｎ型ドリフト領域の幅に比べて狭くなる。そのため、ｐ型ベース領域１２ａの中心部分から、ホール電流の集まりが少ない部分（ホール電流が疎な領域）がなくなる。その結果、ホール電流の平面分布を平坦的にすることができ、ＩＥ効果が全体的に増加するので、オン電圧が低くなる。
上記の作用の中で重要な点は、ＭＯＳゲートの反転層チャネルの面積を従来のＩＧＢＴよりも小さくすることができ、且つＩＥ効果を増強することができることである。本発明にかかるＩＧＢＴの上記特徴（１）のようにｎ型エミッタ領域１６ａが２本のゲートトレンチ１３ａ，１３ｂのうち片方のゲートトレンチ１３ａにのみ接している場合、従来のＩＧＢＴでは、上記課題にて述べたように、ＭＯＳゲートにより形成されるキャリアの反転層チャネルの面積が小さくなる。
そのため、従来のＩＧＢＴでは、活性領域全面における総チャネル長（あるいはチャネル密度）が小さくなり、オン電圧が増加するのが普通である。それに対して、本発明にかかるＩＧＢＴにおいては、少数キャリアによる電流の平面分布の平坦化により、総チャネル長が小さくなるとともに、ＩＥ効果を増強させることができる。総チャネル長が小さくなることにより、後述するように、飽和電流の低減とそれによる短絡耐量の向上を実現することができるという効果を奏する。
二つ目の作用効果は、寄生サイリスタ部分のラッチアップの抑制である。ＩＧＢＴの寄生サイリスタは、ｎ型エミッタ領域１６ａ、ｐ型ベース領域１２ａ、ｎ型ドリフト領域１１およびｐ型コレクタ領域にて構成される。上述のようにｎ型ドリフト領域１１に注入されたホールは、ｎ型エミッタ領域１６ａの下部よりも、ｐ型ベース領域１２ａを通りｐ型コンタクト領域１７ａへと流れるようになる。これにより、ｎ型エミッタ領域１６ａの下部を通過するホール電流が減少し、ｐ型ベース領域１２ａにおける電圧降下が小さくなる。そのため、寄生サイリスタがオンせず、ラッチアップが大きく抑制される。
三つ目の作用効果は、ＩＧＢＴのターンオフ時にｐ型ベース領域とゲートトレンチ底部とに集中する電界強度の緩和である。まず、一般的なＩＧＢＴのターンオフ時における素子内部状態の変化について簡単に説明し、次に本発明にかかるＩＧＢＴの構造においてその変化がどのように改善されるのかを説明する。一般的に、ＩＧＢＴは、ターンオフ時に、空間電荷領域がｎ型ドリフト領域とｐ型ベース領域とのｐｎ接合からｎ型ドリフト領域の内部にわたって広がる。このとき、電界強度は空間電荷密度の空間勾配に比例するので、ｐ型ベース領域のｐｎ接合近傍およびゲートトレンチのｎ型ドリフト領域側の底部近傍において電界強度が増大する。
さらに、一般的なＩＧＢＴでは、ターンオフ時に、ｎ型ドリフト領域に蓄積されていたホールが静電ポテンシャルの傾きに沿って空間電荷領域を駆け下りｐ型ベース領域に向かう。このとき、電磁気学にて知られるポアソンの式に従い、ホール密度が高い領域にて電界強度の空間勾配が増加する。すなわち、ｐ型ベース領域のｐｎ接合近傍およびｐ型ベース領域に隣接するゲートトレンチの底部において、これらのホールが電界強度を増強する。
一方、本発明にかかるＩＧＢＴでは、上記の一つ目の作用により、ホール電流の平面分布を平坦にし、且つ二つ目の作用により、ゲートトレンチ側壁の反転層チャネル近傍に集まっていた少数キャリアを、ｐ型コンタクト領域の方に分散させている。すなわち、ｐ型ベース領域のｐｎ接合近傍およびｐ型ベース領域に隣接するゲートトレンチの底部において、ホール電流の密度を緩和することができる。その結果、ホールによる電界強度の増強を抑えることができる。さらに、例えば従来のＩＧＢＴにおいて課題としていた電界強度の正帰還も抑えられるので、定格より大きい電流と高電圧におけるターンオフにてトレンチの底部で破壊が生じる可能性を小さくすることができる。
四つ目の作用効果は、ミラー容量の低減である。このミラー容量の低減と飽和電流は密接な関係がある。本発明にかかるＩＧＢＴは、ｎ型エミッタ領域１６ａが隣り合うゲートトレンチ１３ａ，１３ｂのうちの片側のゲートトレンチ１３ａの側壁部にのみ接する構造であるため、ｎ型エミッタ領域１６ａが接するゲートトレンチ１３の側壁部の長さが従来のＩＧＢＴに比べて半分になる。
一方、ＩＧＢＴの短絡耐量を維持するためには、一定の面積（例えば活性領域全体の面積）の中に収まる総エミッタ長を従来のＩＧＢＴと同一にして、飽和電流値を同一にする必要がある。本発明にかかるＩＧＢＴの場合、ゲートトレンチ１３の短手方向のピッチ（繰り返し周期の長さ）が約半分となるから、活性領域全体におけるｎ型エミッタ領域１６ａの面積（≒反転層チャネルの面積）は、従来のＩＧＢＴの２倍となる。
このようにｎ型エミッタ領域１６ａの長さが倍増することにより、ｐ型ベース領域１２ａとゲートトレンチ１３の側壁部との接触面積と、ｐ型ベース領域１２ａとゲートトレンチ１３の側壁との接触面積との比率が、従来のＩＧＢＴに対して約２倍になる。その結果、入力容量（Ｃｉｅｓ）と帰還容量（Ｃｒｅｓ）との比率（Ｃｉｅｓ／Ｃｒｅｓ）が、従来のＩＧＢＴと比較して約２倍となり、実効的にＣｒｅｓを半減させることと同等の効果を奏することが可能となる。このミラー容量低減の結果、ターンオン波形とターンオン損失とが改善される。
ターンオン初期段階では、ＩＧＢＴのＣｒｅｓ成分は、ゲート電極に対してゲート電圧を高める方向に、変位電流を発生させる。Ｃｉｅｓ／Ｃｒｅｓの比が小さい場合、この変位電流によってゲート電圧が大きく上昇し、Ｃｉｅｓ／Ｃｒｅｓ比が大きい場合はゲート電圧の上昇は小さくなる。ターンオン初期段階のゲート電圧上昇は、ターンオンピーク電流の増加を誘発するため、ソフトスイッチングの観点に鑑みれば、Ｃｉｅｓ／Ｃｒｅｓ比は大きい方が望ましい。
然るに、本発明にかかるＩＧＢＴでは、従来のＩＧＢＴに対して、Ｃｉｅｓ／Ｃｒｅｓ比を約２倍にすることが可能であり、ターンオンのソフトスイッチングを実現することが可能となる。さらには、Ｃｒｅｓの低減効果により、ターンオン時の、いわゆるミラー期間が短くなり、ターンオンを素早く終了させることが可能となる。
ここで図１を用いて、本発明にかかるＩＧＢＴの特徴（２），（３）について、２点補足をしておく。本発明にかかるＩＧＢＴの特徴（２），（３）についての１つ目の補足は、ｎ型エミッタ領域１６ａとｐ型コンタクト領域１７ａとの位置関係である。ｐ型ベース領域１２ａの表面に形成されているｎ型エミッタ領域１６ａのうち、ゲートトレンチ１３ｂとは接していない縁部の一部あるいは全てが、隣接するｐ型コンタクト領域１７ａの内部にて終端していることが必要である。
仮に、ｎ型エミッタ領域１６ａとｐ型コンタクト領域１７ａとが離間している場合、ｎ型エミッタ領域１６ａとｐ型コンタクト領域１７ａとが離間している部分（ｎ型エミッタ領域１６ａとｐ型コンタクト領域１７ａとの間）には、ｐ型ベース領域１２ａがウェハー表面に露出する。このｐ型ベース領域１２は、ｐ型コンタクト領域１７ａよりも不純物濃度が低いため、ｎ型エミッタ領域１６ａとｐ型コンタクト領域１７ａとが離間した部分は高抵抗領域となる。そのため、ターンオフ過程において、ホールはｐ型コンタクト領域１７ａに集まり難くなる。その結果、前述のホールの分散効果が弱まってしまうので、ｎ型エミッタ領域１６ａはｐ型コンタクト領域１７ａの内部にて終端している必要がある。
本発明にかかるＩＧＢＴの特徴（２），（３）についての２つ目の補足は、ゲートトレンチ１３の長手方向における、ｎ型エミッタ領域１６ａの長さとｐ型コンタクト領域１７ａの長さとの相互関係である。具体的には、ゲートトレンチ１３の長手方向において、ｎ型エミッタ領域１６ａの長さは、ｐ型コンタクト領域１７ａの長さよりも短いことが好ましい。その理由は、次の通りである。本発明にかかるＩＧＢＴにおいて、ホールは２つの経路を流れる（以下、第１経路および第２経路とする）。ｎ型エミッタ領域１６ａの長さをｐ型コンタクト領域１７ａの長さよりも短くすることで、この第２経路にてより一層効率よくホールを引き抜くことができるからである。
ホールの第１経路は、ｐ型ベース領域１２ａの下部と、それに隣接するｎ型ドリフト領域１１、およびゲートトレンチ１３ａの下部から、ＭＯＳゲートの反転層チャネルに向かって集まる経路である。以下、下部に第１経路が形成されるｐ型ベース領域１２ａを、主たるｐ型ベース領域１２ａとする。第２経路は、主たるｐ型ベース領域１２ａの近隣のｐ型ベース領域に形成されたｐ型コンタクト領域１７ａからエミッタ電極（不図示）に抜け出る経路である。ホールの第２経路にてより一層効率よくホールを引き抜くには、主たるｐ型ベース領域１２ａの第１経路に流れるホールがｐ型コンタクト領域１７ａを流れるようにシフトさせるとよい。
そのためには、反転層チャネルに近づくホールについて、ｎ型エミッタ領域１６ａの下を通らずにｐ型ベース領域１２ａを通って、ｐ型コンタクト領域１７ａに抜けるようにすればよい。このとき、ゲートトレンチ１３の長手方向において、仮に、ｎ型エミッタ領域１６ａの長さがｐ型コンタクト領域１７ａの長さよりも長い場合、反転層チャネルに近づくホールは常にｎ型エミッタ領域１６ａの下を通らないと、ｐ型コンタクト領域１７ａに抜けることができない。
一方、ゲートトレンチ１３の長手方向において、ｎ型エミッタ領域１６ａの長さがｐ型コンタクト領域１７ａの長さよりも短い場合には、ｎ型エミッタ領域１６ａの下部を通らないホールの割合が増える。その結果、上記のホールの第２経路にてより一層、ホールを引き抜くことができ、ホールの分散効果を強くすることが可能となる。したがって、ｎ型エミッタ領域１６ａの長さをｐ型コンタクト領域１７ａの長さよりも短くすることで、この第２経路にてより一層効率よくホールを引き抜くことができる。
次に、本発明の基本構造をゲートトレンチの長手方向に２つ並列に配置した構造を有するＩＧＢＴについて説明する。本発明の基本構造を構成するｐ型ベース領域をゲートトレンチの長手方向に隣り合うように配置する場合、例えば、２本のゲートトレンチに対して、本発明の基本構造を構成する各ｎ型エミッタ領域をそれぞれ異なるゲートトレンチに接するように配置してもよいし、本発明の基本構造を構成する各ｎ型エミッタ領域を２本のゲートトレンチのどちらか一方のゲートトレンチのみに接するように配置してもよい。
（ｎ型エミッタ領域の交互配置構造）
まず、本発明の基本構造を構成する各ｎ型エミッタ領域を異なるゲートトレンチに接するように配置した構造（以下、ｎ型エミッタ領域の交互配置構造とする）について説明する。図２は、本発明の実施の形態にかかる半導体装置の基本構造部および電流経路を示す平面図である。図２（ａ）は、図１に示す本発明の基本構造をゲートトレンチ１３の長手方向に並べて配置した平面図であり、後述する実施例１にかかるＩＧＢＴの構造である。図１に示す本発明の基本構造に対して追加した点は、下記の通りである。
まず、ゲートトレンチ１３の長手方向において、ｐ型ベース領域１２ｂが、ｎ型ドリフト領域１１を介してｐ型ベース領域１２ａと隣り合うように配置されている。ｐ型ベース領域１２ｂは、図１に示すようなｐ型ベース領域１２ａを構成部とする１つの本発明の基本構造の、ゲートトレンチ１３の長手方向に隣り合う他の本発明の基本構造を構成する。このｐ型ベース領域１２ｂには、ｐ型ベース領域１２ａと同様にｎ型エミッタ領域１６ｂおよびｐ型コンタクト領域１７ｂが形成されている。
後述する本願発明の実施例１にかかる半導体装置（以下、実施例１にかかるＩＧＢＴとする。本発明の他の実施例にかかる半導体装置についても同様に実施例にかかるＩＧＢＴとする）では、ｎ型エミッタ領域１６ｂを、ゲートトレンチ１３ｂの側壁に設けられたゲート酸化膜１４に接触させる。すなわち、ｎ型エミッタ領域１６ｂは、ｐ型ベース領域１２ａおよびｐ型ベース領域１２ｂに隣接するゲートトレンチ１３ａおよびゲートトレンチ１３ｂに対して、ｎ型エミッタ領域１６ａが接するゲートトレンチとは反対側のゲートトレンチに接するように配置している。
このようなｎ型エミッタ領域１６ａ，１６ｂの配置は、隣り合うゲートトレンチ１３ａ，１３ｂの対向する側壁に、ｎ型エミッタ領域を「交互に」接するように配置した構造といえる。以降、図２（ａ）に示すＩＧＢＴの構造を「交互配置構造」とする。このようにｎ型エミッタ領域を交互に配置したことにより、ｐ型ベース領域１２ａ，１２ｂと接するゲートトレンチ１３ａおよびゲートトレンチ１３ｂのいずれの側壁においても、反転層チャネルが形成されるようになる。
図２（ｂ）は、図２（ａ）に示す本発明の交互配置構造のＩＧＢＴの平面図に、ホール電流のフロー４０およびホール電流が集まる領域４１を模式的に図示した平面図である。交互配置構造のＩＧＢＴにおいては、ターンオフ時に裏面のｐ型コレクタ領域からｎ型ドリフト領域１１に流入し例えばあるｐ型ベース領域１２ａに向うホールは、通常、図２（ｂ）に示すように、それ自身の主たるｐ型ベース領域１２ａに向って流れ、このｐ型ベース領域１２ａに引き抜かれる。この引き抜きの機構は、他のｐ型ベース領域１２ｂについても当然なりたつ。
（ｎ型エミッタ領域の片側配置構造）
次に、ｎ型エミッタ領域を隣り合うゲートトレンチのうちのどちらか一方（片側）のゲートトレンチにのみ接するように配置する構造（片側配置構造）について説明する。図３は、本発明の実施の形態にかかる半導体装置の基本構造部およびの電流経路を示す平面図である。図３（ａ）は、後述する実施例５にかかるＩＧＢＴの基本構造を示す平面図である。ｎ型エミッタ領域１６ａとｎ型エミッタ領域１６ｂとが、一方の同じゲートトレンチ１３ａにのみ接している。すなわち、一つのメサ領域４７において、ｎ型エミッタ領域１６ａが、隣り合うゲートトレンチ１３ａ，１３ｂのうちの片側のゲートトレンチ１３ａにのみ配置されている。以降、図３（ａ）に示すＩＧＢＴの構造を、「片側配置構造」とする。
ｎ型エミッタ領域を片方のゲートトレンチにのみ接するように配置したことで、反転層チャネルは、ｐ型ベース領域１２ａの、片方のゲートトレンチ１３ａの側壁に接する領域にのみ形成される。図３（ｂ）は、図３（ａ）に示す本発明の片側配置構造のＩＧＢＴの平面図に、ゲート電極がオンの状態で流れるホール電流のフロー４０と、ホール電流が集まる領域４１とを模式的に図示した平面図である。図３（ｂ）に示すように、片側配置構造のＩＧＢＴは、前述の交互配置構造のＩＧＢＴとは異なり、片方のゲートトレンチ１３ａにのみ、ホール電流が集まる領域４１が形成される。
（最隣接の基本構造との相互作用）
本発明の構造では、上述の作用効果だけではなく、図１、図２あるいは図３に示す基本構造により、もしくは基本の配置構造を複数にわたり規則的に配置することにより、本発明のみに見られる新たな効果を奏する。図４は、本発明の実施の形態にかかる半導体装置の基本構造部および電流経路を示す平面図である。図４（ａ）は、図２（ａ）に示す交互配置構造のＩＧＢＴにおいて、ゲートトレンチ１３ｂを介してｐ型ベース領域１２ａに隣り合うメサ領域４７まで広げて図示した平面図である。あるメサ領域４７に配置されたｐ型ベース領域１２ｃは、このメサ領域４７にゲートトレンチ１３を介して隣り合うメサ領域４７の、ｐ型ベース領域１２ａとｐ型ベース領域１２ｂ間のｎ型ドリフト領域１１に隣り合うように配置されている（以下、市松模様状の配置とする）。
図４（ｂ）は、図４（ａ）に示す本発明の基本構造の平面図に、ゲートがオンの状態で流れるホール電流のフロー４０と、ホール電流が集まる領域４１とを模式的に図示した平面図である。図４（ｂ）に示すように、本発明にかかるＩＧＢＴの場合、近隣のｐ型ベース領域１２ｂに向うホールも、主たるｐ型ベース領域１２ａに設けられたｐ型コンタクト領域１７ａから引き抜くことができる。近隣とは、以下の通りである。まず、主たるｐ型ベース領域１２ａを考える。この主たるｐ型ベース領域１２ａが接しているゲートトレンチ１３ｂを介して隣のメサ領域４７にある複数のｐ型ベース領域（ｐ型ベース領域１２ｃ以外のｐ型ベース領域は図示省略）のうち、主たるｐ型ベース領域１２ａから最隣接のｐ型ベース領域１２ｃまでの長さの範囲にある領域のことである。
このような、最隣接あるいは近隣のｐ型ベース領域１２ｃに集まるホールの一部も主たるｐ型ベース領域１２ａから引き抜くという作用効果について、図４および図３３を用いて詳細に説明する。上述したように、図３３（ａ）は、従来のＩＧＢＴを示す平面図であり、図３３（ｂ）は、図３３（ａ）に示す従来のＩＧＢＴの平面図に、ホール電流のフロー４０およびホール電流が集まる領域４１を模式的に図示した平面図である。本発明にかかるＩＧＢＴでは、上述したように、ｐ型コレクタ領域からｎ型ドリフト領域１１に注入されたホールがｐ型コンタクト領域１７ａに至る経路が主に２つある（ホールの第１，２経路）。
ホールの第１経路は、主たるｐ型ベース領域１２ａの下部と、それに隣接するｎ型ドリフト領域１１、およびゲートトレンチ１３ａの下部から、ＭＯＳゲートの反転層チャネルに向かって集まる経路である。この第１経路は、一般的なトレンチゲート型ＩＧＢＴにおけるホールの経路と同じである。本発明にかかるＩＧＢＴの場合、例えば主たるｐ型ベース領域１２ａに着目すると、注入されたホールは、ｐ型ベース領域１２ａに接するゲートトレンチ１３ａの側壁に向かって集まる。ホールの多くはゲートトレンチ１３ａの底部に向ってホール電流のフロー４０のように流れて、反転層チャネルに接するｐ型ベース領域１２ａの側壁を経由する。
このようにして、ホール電流が集まる領域４１ａが形成される。ホール電流が集まる領域４１ａに集まったホールは、ｎ型エミッタ領域１６ａの下部を経由してｐ型コンタクト領域１７ａに流れる。一方、従来のＩＧＢＴの場合も、図３３（ｂ）に示すように、ホールの多くはゲートトレンチ１３の底部に向って集まり、反転層チャネルに接するｐ型ベース領域１２の側壁を経由する。このようにして、ホール電流が集まる領域４１が形成される。これらの集まったホールは、ｎ型エミッタ領域１６の下部を経由してｐ型コンタクト領域１７に流れる。
ホールの第２経路は、ｐ型ベース領域１２ｃに流入するホールがそのｐ型ベース領域１２ｃではなく、近隣のｐ型ベース領域１２ａに形成されたｐ型コンタクト領域１７ａから図示しないエミッタ電極に抜け出る経路である。この第２経路は、図４（ｂ）にホール電流のフロー４０ａで示す経路であり、本発明にかかるＩＧＢＴでのみ得られる経路である。その理由は、次のとおりである。従来のＩＧＢＴの場合、上述のようにホールの多くは反転層チャネルに引き寄せられる。さらに、従来のＩＧＢＴの場合、ゲートトレンチ１３に接するｐ型ベース領域の２つの側壁にはいずれもｎ型エミッタ領域が形成されている。このため、従来のＩＧＢＴでは、本願発明にかかるＩＧＢＴに形成されるホールの第２経路と同じ経路を経由して引き抜かれるホールは極めて少なく、ホールの第２経路は形成されないに等しい。
一方、本発明にかかるＩＧＢＴは、図４（ｂ）に示すように、主たるｐ型ベース領域１２ａに、ｎ型エミッタ領域１６ａと離間するゲートトレンチ１３ｂが接している。このゲートトレンチ１３ｂのｐ型ベース領域１２ａと接する側壁には、電子の反転層チャネルは形成されない。そのため、ホールはゲートトレンチ１３ｂと接する別の最隣接のｐ型ベース領域１２ｃに形成された反転層チャネルに向うようになる。これにより、ゲートトレンチ１３ｂの底部に集まるホールは、ゲートトレンチ１３ｃに隣接するｎ型ドリフト領域１１の表面に一度蓄積された後に、この最隣接のｐ型ベース領域１２ｃだけではなく、主たるｐ型ベース領域１２ａにも流入するからである（ホール電流のフロー４０ａ）。
そして、ホールは、ｐ型コンタクト領域１７ａを経由してエミッタ電極に引き抜かれるようになる。すなわち、ゲートトレンチ１３ｂの近傍に集まっていたホール（ホール電流が集まる領域４１ｃ）は、最隣接のｐ型ベース領域１２ｃだけでなく（ホール電流のフロー４０ｃ）、主たるｐ型ベース領域１２ａにも分散される。このような最隣接あるいは近隣のｐ型ベース領域同士のホールのやり取り（相互作用）を、以降、ホールの分散効果とよぶことにする。このホールの分散効果は、周期的に配置されたすべてのｐ型ベース領域においても生じる。
結果として、任意のｐ型ベース領域においても、ｎ型エミッタ領域の下部に集中していたホールは分散される。そのため、寄生サイリスタのラッチアップが生じにくくなる。なお、上記のホール分散効果は、図４にて示した交互配置構造のＩＧＢＴのみならず、図３に示す片側配置構造のＩＧＢＴにおいても奏することは明らかである。その理由は、例えば、仮に、図４に示す交互配置構造のＩＧＢＴのｎ型エミッタ領域１６ｃがゲートトレンチ１３ｂではなくゲートトレンチ１３ａに接しているとしても、ホール電流のフロー４０ａは、ｎ型エミッタ領域１６ｃがゲートトレンチ１３ｂに接している場合と同様に生じるからである。
さらに上記ホールの分散効果は、後述するようにｐ型ベース領域１２ｃがゲートトレンチ１３ｂを介してｐ型ベース領域１２ａとｐ型ベース領域１２ｂの間に位置している場合においても（図４に示すＩＧＢＴ）、または、これらのｐ型ベース領域の隣に位置している場合においても（例えば後述する図１２に示すＩＧＢＴ）、変わらず奏することは明らかである。すなわち、主たるｐ型ベース領域１２ａからみて、近隣のｐ型ベース領域１２ｃは十分近い（最隣接）ので、近隣のｐ型ベース領域１２ｃに向うホールも主たるｐ型ベース領域１２ａにて引き抜くことができる。
以上の効果、すなわち、最隣接のｐ型ベース領域１２ｂに向って流れるホールをも主たるｐ型ベース領域１２ａから引き抜くことができる、という効果は、本発明の基本構造を有するＩＧＢＴにて初めて見出された効果である。換言すれば、本発明の基本構造は、従来のＩＧＢＴのいずれからも予想することのできない効果を奏する。
次に、本発明の実施例１にかかるＩＧＢＴについて、図５を用いて説明する。図５は、本発明の実施例１にかかる半導体装置の要部を示す平面図である。図５は、図２（ａ）にて示した交互配置構造を複数にわたり周期的に配置したときの平面図である。実施例１にかかるＩＧＢＴの構造は、以下の通りである。ゲートトレンチ１３とｐ型ベース領域１２とを単位構造とする。この単位構造を、ゲートトレンチ１３の短手方向および長手方向に周期的に繰り返し配置し、本発明にかかるＩＧＢＴの活性領域が形成される。図５に示すように、この単位構造（図５において点線で囲む領域。以下、単位胞とする）４２内には、所定個数のｐ型ベース領域１２が規則的に配置されている。
実施例１にかかるＩＧＢＴの単位胞４２内には、図４（ａ）に示す交互配置構造となるようにｐ型ベース領域１２ａ，１２ｂが配置されている。ゲートトレンチ１３を挟んで互いに隣り合うメサ領域４７ａとメサ領域４７ｂとで、ｐ型ベース領域１２ａ，１２ｂの配置が異なるので、実施例１にかかるＩＧＢＴの単位胞４２の、ゲートトレンチ１３の短手方向の長さ（以下、短周期とする）は、メサ領域４７ａおよびメサ領域４７ｂのゲートトレンチ短手方向のそれぞれの幅と、ゲートトレンチ１３の短手方向の幅２つ分とを足し合わせた寸法となる。実施例１にかかるＩＧＢＴの単位胞４２の短周期は、１０μｍ以下程度であり、例えば５μｍであってもよい。
そして、実施例１にかかるＩＧＢＴの単位胞４２の、ゲートトレンチ１３の長手方向の長さ（以下、長周期とする）は、ｐ型ベース領域１２ａおよびｐ型ベース領域１２ｂのゲートトレンチ長手方向のそれぞれの長さと、ゲートトレンチ長手方向に隣り合うｐ型ベース領域１２ａおよびｐ型ベース領域１２ｂ間の距離２つ分とを足し合わせた寸法となる。
このため、実施例１にかかるＩＧＢＴの単位胞４２内には、メサ領域４７ａ内に配置されゲートトレンチ長手方向に隣り合う２つのｐ型ベース領域１２ａ，１２ｂと、これらメサ領域４７ａ内の２つのｐ型ベース領域１２ａ，１２ｂに挟まれたｎ型ドリフト領域１１にゲートトレンチ１３を介して隣り合うメサ領域４７ｂ内のｐ型ベース領域と、このメサ領域４７ｂ内のｐ型ベース領域のゲートトレンチ長手方向に隣り合うｐ型ベース領域との計４つのｐ型ベース領域１２が含まれている。
ｐ型ベース領域１２のゲートトレンチ長手方向の長さは５０μｍ以下程度であり、例えば８μｍであってもよい。ｐ型ベース領域１２の寸法は、ＩＧＢＴの特性と設計デザインルールに依存する。ゲートトレンチ長手方向に隣り合うｐ型ベース領域１２ａおよびｐ型ベース領域１２ｂ間の距離は１０〜１００μｍ程度であり、例えば３０μｍであってもよい。
図５では単位胞４２を示す破線がメサ領域４７ａ内のｐ型ベース領域１２ａを横切るように図示されているが、メサ領域４７ａ内のｐ型ベース領域１２ｂのゲートトレンチ長手方向の一方の端部側および他方の端部側にそれぞれ隣り合うｐ型ベース領域の、単位胞４２内の部分のゲートトレンチ長手方向の長さを足し合わせた長さが、ｐ型ベース領域１２ａのゲートトレンチ長手方向の長さとなっている（以下、図７，９，１２，２３，２５，２７，２９に示す単位胞内に図示された、単位胞４２を示す破線が横切るｐ型ベース領域１２のゲートトレンチ長手方向の長さも同様である）。
実施例１にかかるＩＧＢＴにおける作用効果の要点は２つある。実施例１にかかるＩＧＢＴの一つ目の作用効果の要点は、ホール濃度およびその電流密度の分布を、２本のゲートトレンチ１３の間において均一に分布させることができる点である。この一つ目の作用効果について、図６および図３７を用いて説明する。図６は、図５に示す半導体装置の電流経路を模式的に示す平面図である。図６は、図５に示す実施例１にかかるＩＢＧＴの平面図に、ゲートがオンの状態で流れるホール電流のフロー４０、ホール電流が集まる領域４１、およびホール電流が疎な領域４３を模式的に図示した平面図である。
図３７に示す従来のＩＧＢＴの場合、上述したように、ホール電流が集まる領域４１は、ゲートトレンチ１３の短手方向に連続的に分布せず、ｐ型ベース領域１２およびホール電流が疎な領域４３にて分断されている。一方、実施例１にかかるＩＧＢＴの場合、図６に示すように、ホール電流が集まる領域４１とホール電流が疎な領域４３は、活性領域において分散している。すなわち、実施例１にかかるＩＧＢＴにおいては、ホール電流が集まる領域４１は、ゲートトレンチ１３の短手方向において、ホール電流が疎な領域４３に分断されていない。あるメサ領域４７ａにおいて、それぞれのｐ型ベース領域１２に形成されているｎ型エミッタ領域１６は、両サイドに接するゲートトレンチ１３に対して、交互に接する。そのため、反転層チャネルも、ｎ型エミッタ領域１６の配置と同様に交互に分布する。
このように、実施例１にかかるＩＧＢＴにおいては、図６に矢印で示すホール電流のフロー４０のようにホール電流が流れるので、ホール電流が集まる領域４１は、規則的に分散される。また、ホール電流が疎な領域４３も規則的に分散し、ゲートトレンチ長手方向に隣り合う２つのホール電流が集まる領域４１、およびゲートトレンチ短手方向に隣り合う４つのホール電流が集まる領域４１の、計６つのホール電流が集まる領域４１で囲まれる部分に制限される。
すなわち、ホール電流が集まる領域４１は、ホール電流が疎な領域４３に囲まれないのでホール電流が疎な領域４３によっては分断されず、ゲートトレンチ１３の短手方向にて連続的に分布するようになる。その結果、実施例１にかかるＩＧＢＴは、従来のＩＧＢＴとは異なり、ゲートトレンチ１３を跨いで、隣り合うホール電流が集まる領域４１が相互にホールを供給するようになり、ホール濃度が高くなる。すなわち、ＩＥ効果を最大限に高くすることができる。
このような、ホール電流が集まる領域４１がゲートトレンチ１３の短手方向にて連続的に分布するようになる効果は、従来のＩＧＢＴのいずれからも得られない効果である。また、このホール濃度およびホール電流密度の均一分布は、上述した本発明の基本構造における特徴（２）の作用効果とも関連している。すなわち、任意のｐ型ベース領域において、その近隣のｐ型ベース領域からもホール電流が流れる第２経路ができることで、ホールを近隣のｐ型ベース領域と相互に供給しあう経路ができる。
実施例１にかかるＩＧＢＴの２つ目の作用効果の要点は、ターンオフ時の電界強度の緩和である。上述したように、従来のＩＧＢＴでは、ターンオフ時には反転層チャネルの付近にホールが集まり、且つホールが集まるところの電界強度が増強される。すなわち、従来のＩＧＢＴの場合、図３７に示すように、ホール電流が集まる領域４１がゲートトレンチ１３の長手方向に沿って集中的且つ連続的に形成される。そのため、ゲートトレンチ１３の底部のホール電流密度は増加し、電界強度がさらに増強される。また、増加した電界強度の値がアバランシェ電流を発生する臨界電界強度程度に達すると、ホールの増加により電界強度の正帰還も生じる可能性がある。
一方、実施例１にかかるＩＧＢＴの構造では、ｎ型エミッタ領域１６ａを交互配置構造とし、且つ複数の交互配置構造を周期的に配置することで、前述のホールの分散効果が得られる。さらに、図６に示すように、ゲートトレンチ１３の長手方向において、ホール電流が集まる領域４１が形成されない部分を形成することができる。その結果、ホール電流が集まる領域４１を近隣のｐ型ベース領域に分散することができるため、ゲートトレンチ１３の底部へ集中していたホール電流の密度が緩和される。以上のように、実施例１にかかるＩＧＢＴは、ホール電流の集中に起因した電界強度の増強とその正帰還も、十分抑えることが可能となる。
つぎに実施例１にかかるＩＧＢＴの構造における、その他の特徴を説明する。その一つ目の特徴は、複数のｐ型ベース領域１２の配置方法である。図５において、あるｐ型ベース領域１２ａおよびｐ型ベース領域１２ｂが形成されているメサ領域４７ａと、このメサ領域４７ａにゲートトレンチ１３を介して隣り合うメサ領域４７ｂとを考える。メサ領域４７ａのｐ型ベース領域１２ａが形成されている領域に対して、メサ領域４７ｂの、ゲートトレンチ１３を介してｐ型ベース領域１２ａと隣り合う領域には、ｎ型ドリフト領域１１が形成されている。
すなわち、図５に示すように、複数のｐ型ベース領域１２が、市松模様のように配置されていることが好ましい。このようにｐ型ベース領域１２を市松模様状に配置することで、図６に示すように、ホール電流の集まる領域４１が、ホール電流が疎な領域４３に分断されずに、ゲートトレンチ１３の長手方向および短手方向の両方向に連続的に分布するようになる。これにより、ＩＥ効果を最大限に高くすることができ、且つホール電流が集まる領域４１も適度に分散させることが可能となる。
次に、本発明の実施例２にかかるＩＧＢＴについて、図７を用いて説明する。図７は、本発明の実施例２にかかる半導体装置の要部を示す平面図である。実施例２にかかるＩＧＢＴの構造は、以下の通りである。実施例２にかかるＩＧＢＴの実施例１に対する相違点は、２つ隣りのメサ領域におけるｎ型エミッタ領域の位相である。ｎ型エミッタ領域１６の位相とは、ゲートトレンチ１３の長手方向において、ｎ型エミッタ領域１６が交互に且つ周期的に接するゲートトレンチ１３の、左右の順番のあらわれ方である。
ｎ型エミッタ領域１６の位相の、左右の順番の具体例について、隣り合う２本のゲートトレンチ１３間に形成されるｎ型エミッタ領域１６が、紙面右側に隣り合う一方のゲートトレンチ１３に接する場合を右側の順番とし、紙面左側に隣り合う他方のゲートトレンチ１３に接する場合を左側の順番として説明する。
例えば、ある１つのメサ領域４７ａのｎ型エミッタ領域が接するゲートトレンチ１３の左右の順番が、最初が右側で次が左側であるとする。そのとき、隣のメサ領域４７ｂにおいて、ｎ型エミッタ領域が接するゲートトレンチ１３の左右の順番も、最初が右側で次が左側であれば、その位相は同じである（同位相）とする。一方、隣のメサ領域４７ｂにおいて、逆に最初が左側で次が右側であれば、その位相は逆である（逆位相）とする。
より具体的には、図７に示す実施例２にかかるＩＧＢＴについては、あるメサ領域４７ａのｐ型ベース領域１２ａにおけるｎ型エミッタ領域１６ａが、例えば右側のゲートトレンチ１３ａに接しているとする。このとき、メサ領域４７ａからみて、ゲートトレンチ１３ａ、メサ領域４７ｂおよびゲートトレンチ１３ｂを介して隣り合うメサ領域４７ｃ（２つ隣のメサ領域４７ｃ）における、ｐ型ベース領域１２ｃのｎ型エミッタ領域１６ｃは、ｎ型エミッタ領域１６ａとは反対に左側のゲートトレンチ１３ｂに接している。
この場合、実施例２にかかるＩＧＢＴの単位胞４２の短周期は、実施例１にかかるＩＧＢＴの単位胞の短周期よりも、メサ領域のゲートトレンチ短手方向の幅とゲートトレンチの短手方向の幅とをそれぞれ２つ分ずつ足し合わせた幅だけ長くなる。すなわち、実施例２にかかるＩＧＢＴの単位胞４２は、実施例１にかかるＩＧＢＴの単位胞をゲートトレンチ短手方向に２つ隣接させた構造を単位構造としている。このため、実施例２にかかるＩＧＢＴの単位胞４２内には、８つのｐ型ベース領域１２が含まれている。
実施例２にかかるＩＧＢＴの作用効果を、図８を用いて説明する。図８は、図７に示す半導体装置の電流経路を模式的に示す平面図である。図８は、図７に示す実施例２にかかるＩＧＢＴの平面図に、ゲートがオンの状態で流れるホール電流のフロー４０、ホール電流が集まる領域４１、およびホール電流が疎な領域４３を模式的に図示した平面図である。実施例２にかかるＩＧＢＴの実施例１（図４）との相違点は、ホール電流が集まる領域４１とホール電流が疎な領域４３とがゲートトレンチ１３の長手方向に対して斜めの状態で周期的に分布する点である。
ゲートトレンチ１３の短手方向におけるホール電流が疎な領域４３の周期は、図７に示す単位胞４２の繰り返し周期と同じである。そのため、実施例２にかかるＩＧＢＴは、実施例１にかかるＩＧＢＴとは異なり、ホール電流が集まる領域４１はホール電流が疎な領域４３で分断される。しかし、実施例２にかかるＩＧＢＴは、従来のＩＧＢＴに比べると、ホール電流が疎な領域４３の周期は長くなるので、ホール電流が集まる領域４１が分断されたとしても、実施例１と同様の効果が得られる。
図９は、本発明の実施例２にかかる半導体装置の別の一例の要部を示す平面図である。図９に示すＩＧＢＴは、図７に示すＩＧＢＴと等価な構造を有する変形例である。図９に示す構造のＩＧＢＴも実施例２にかかるＩＧＢＴの一例である。図９に示す実施例２にかかるＩＧＢＴの、図７に示すＩＧＢＴとの相違点は、ｐ型ベース領域１２ａの隣のメサ領域４７ｂにおける、ｐ型ベース領域１２ｂのｎ型エミッタ領域１６ｂの位相が、図７に示すｐ型ベース領域１２ｂのｎ型エミッタ領域１６ｂの位相とは逆になっている点である。
この図９に示す実施例２にかかるＩＧＢＴの作用効果を、図１０を用いて説明する。図１０は、図９に示す半導体装置の電流経路について示す平面図である。図１０は、図９に示す実施例２にかかるＩＧＢＴの変形例の平面図に、ゲートがオンの状態で流れるホール電流のフロー４０、ホール電流が集まる領域４１、およびホール電流が疎な領域４３を模式的に図示した平面図である。図１０に示すＩＧＢＴの電流経路の、図８に示すＩＧＢＴの電流経路との相違点は、ホール電流が集まる領域４１およびホール電流が疎な領域４３が、ゲートトレンチ１３の長手方向に対して線対称に分布する点である。ゲートトレンチ１３の短手方向におけるホール電流が疎な領域４３の周期は、図８に示すＩＧＢＴの場合と同じである。そのため、図９，１０に示すＩＧＢＴは、図７，８に示すＩＧＢＴと同じ効果が得られ、構造的に図７，８に示すＩＧＢＴと等価である。
次に、本発明の実施例３にかかるＩＧＢＴについて、図１１、図１２、および図１３を用いて説明する。図１１は、本発明の実施例３にかかる半導体装置の要部を示す説明図である。図１１(ａ)は、本発明の実施例３にかかる半導体装置の要部を示す平面図である。図１１（ｂ）は、図１１（ａ）の切断線Ａ−Ａ’における断面図である。実施例３にかかるＩＧＢＴの実施例１に対する相違点は、ｐ型ベース領域１２の配置が市松模様状ではなく、ストライプ状であるという点である。すなわち、実施例３にかかるＩＧＢＴでは、あるｐ型ベース領域１２からみて、ゲートトレンチ１３を介して隣のメサ領域には、ｎ型ドリフト領域ではなくｐ型ベース領域１２が形成されている。
図１１（ｂ）に示すように、図１１(ａ)の切断線Ａ−Ａ’における断面において、隣り合うゲートトレンチ１３の間にはすべてｐ型ベース領域１２が形成されている。ゲートトレンチ１３の内壁にはゲート酸化膜１４が形成され、さらにゲート酸化膜１４の内側にはゲート電極１５（例えば、導電性多結晶シリコン）が形成されている。隣り合うゲートトレンチ１３の間には、ｐ型ベース領域１２がゲートトレンチ１３よりも浅く形成されている。隣り合うゲートトレンチ１３のうち片方のゲートトレンチ１３のみに接するようにｎ型エミッタ領域１６が形成されている。
ｎ型エミッタ領域１６のゲートトレンチ１３に接していない側は、ｐ型コンタクト領域１７の内側にて終端している。ｎ型エミッタ領域１６は、ｐ型コンタクト領域１７よりも浅く形成されている。ゲートトレンチ１３の上面と半導体基板のおもて面には、絶縁膜１８が形成され、コンタクト開口部４６にて開口されている。半導体基板のおもて面と絶縁膜１８の上面には、エミッタ電極１９が形成され、コンタクト開口部４６を介してｐ型コンタクト領域１７およびｎ型エミッタ領域１６と電気的に接続している。
ｎ型ドリフト領域１１となる基板の裏面側（紙面の下方）には、ｎ型ドリフト領域１１と接するようにｎ型フィールドストップ領域５０と、ｎ型フィールドストップ領域５０と接するｐ型コレクタ領域５１とが形成されている。そして、基板の裏面には、ｐ型コレクタ領域５１と接するコレクタ電極２２が形成されている。
図１２は、図１１に示す半導体装置の平面構造の要部を示す平面図である。図１２は、図１１(ａ)に示す半導体装置の平面構造を縮小した平面図である。図１２に示すように、ｐ型ベース領域１２はストライプ状に形成されている。実施例３にかかるＩＧＢＴの単位胞４２の面積は、実施例１および実施例２にかかるＩＧＢＴの単位胞よりも小さい。具体的には、実施例３にかかるＩＧＢＴの単位胞４２の短周期は、メサ領域４７のゲートトレンチ短手方向の幅と、ゲートトレンチ１３の短手方向の幅とを１つ分ずつ足し合わせた寸法となる。実施例３にかかるＩＧＢＴの単位胞４２の長周期は、実施例１，２にかかるＩＧＢＴの長周期と同様である。このため、実施例１にかかるＩＧＢＴの単位胞４２内には、１つのメサ領域４７内のゲートトレンチ長手方向に隣り合う２つのｐ型ベース領域１２が含まれ、実施例１にかかるＩＧＢＴの単位胞４２内のｐ型ベース領域１２の個数は計２つとなる。
図１２に示す実施例３にかかるＩＧＢＴおける作用効果を、図１３を用いて説明する。図１３は、図１２に示す半導体装置の電流経路を模式的に示す平面図である。図１３は、図１２に示す実施例３にかかるＩＧＢＴの平面図に、ゲートがオンの状態で流れるホール電流のフロー４０、ホール電流が集まる領域４１、およびホール電流が疎な領域４３を模式的に図示した平面図である。
図１２に示す実施例３にかかるＩＧＢＴの、図４に示すＩＧＢＴとの相違点は、ホール電流が集まる領域４１がゲートトレンチ１３の短手方向にて連続的に分布しているが、同じくホール電流が疎な領域４３も短手方向にて連続的に分布している点である。すなわち、ホール電流が集まる領域４１は、ゲートトレンチ１３の長手方向において、ホール電流が疎な領域４３によって分断されている。しかし、ゲートトレンチの短手方向にはホール電流が集まる領域４１が連続しているので、実施例３にかかるＩＧＢＴにおいてもＩＥ効果は十分強くなる。また、実施例３にかかるＩＧＢＴは、ゲートトレンチ１３にはホール電流が疎な領域４３が形成されているので、前述のようなターンオフ時の電界強度増加も抑えることができる。
（製造方法）
次に、実施例３にかかるＩＧＢＴの製造方法について説明する。図１４は、本発明の実施例３にかかる半導体装置の製造途中の断面構造の要部を示す断面図である。図１５〜１８は、本発明の実施例３にかかる半導体装置の製造途中の断面構造の要部を示す説明図である。本発明にかかるＩＧＢＴの製造工程の多くは、基本的には従来のＩＧＢＴと同じである。まず、図１４（ａ）に示すように、例えば比抵抗が約５０Ωｃｍのｎ型の半導体シリコンからなる半導体基板を用意する。この半導体基板は、後にＩＧＢＴのｎ型ドリフト領域１１となる。半導体基板のおもて面の面方位は例えば（１００）面である。
そして、半導体基板のおもて面に、図示省略する公知のガードリング層（セル領域の周囲に形成されて基板おもて面での電界緩和機能を有する終端構造の一種）を形成する。ガードリング層を形成するための熱処理の際に、図１４（ｂ）に示すように酸化膜３０を形成する。そして、ホトリソグラフィの工程により、この酸化膜３０に開口部を形成する。
次に、酸化膜３０をマスクとして所定の深さまで半導体基板（後のｎ型ドリフト領域１１）をエッチングすることにより、ゲートトレンチ１３を形成する。実施例３にかかるＩＧＢＴの作製（製造）では、例えば、酸化膜３０に開口幅が０．８μｍの開口部を５μｍ間隔で設け、異方性のＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）エッチングをすることでゲートトレンチ１３を形成する。
次に、図１４（ｃ）に示すように、酸化処理によりゲートトレンチ１３の内部に図示しない犠牲酸化膜を形成する。この犠牲酸化膜は、半導体基板へのゲートトレンチ１３形成に伴って形成される内表面欠陥層を除去するために形成される。次に、この犠牲酸化膜を除去することによりゲートトレンチ１３形成により形成される内表面欠陥層を除去する。そして、一旦、活性領域の酸化膜を全て除去し、その後、ゲート酸化膜１４の形成を行う。この酸化工程により、ゲートトレンチ１３の内部に膜厚が８０〜１２０ｎｍのゲート酸化膜１４が形成される。
次に、ゲート電極１５となる多結晶シリコン膜を、減圧ＣＶＤ法により半導体基板上の全面に形成する。多結晶シリコン膜の膜厚は、例えば０．５〜１．０μｍである。多結晶シリコン膜の成長時に、リン（Ｐ）やボロン（Ｂ）等の不純物原子をドープし、多結晶シリコン膜の電気抵抗を小さくする。この多結晶シリコン膜形成の結果、ゲートトレンチ１３の内部にゲート電極１５が埋め込まれる。
次に、異方性または等方性のガスエッチングにより、多結晶シリコン膜（ゲート電極１５）をエッチバックする。半導体基板（ｎ型ドリフト領域１１）の表面にゲート酸化膜１４が露出した段階で、多結晶シリコン膜のエッチングを停止する。多結晶シリコン膜のエッチバックにより、図１４（ｃ）に示すようにゲートトレンチ１３の内部に埋め込まれたゲート電極１５が形成される。
多結晶シリコン膜のエッチバックでは、半導体基板上に堆積した多結晶シリコン膜の膜厚と同程度の量をエッチバックするので、ゲート電極１５はゲートトレンチ１３の頂部（開口部）から１００〜１５０ｎｍ程度深くエッチングされる。次に、図１４（ｄ）に示すように、半導体基板（ｎ型ドリフト領域１１）おもて面側のゲート酸化膜１４のみを除去して半導体基板のおもて面を露出させる。このとき、ゲート酸化膜１４の除去方法として、例えば異方性エッチングを用いる。
異方性エッチングによって半導体基板おもて面のゲート酸化膜１４を除去することにより、ゲートトレンチ１３の側壁部上部のゲート酸化膜１４がエッチングされることなく、厚さが厚いままゲート酸化膜１４が残るので、好ましい。さらに、この後の工程で形成される図示省略するｐ型ベース領域、ｐ型コンタクト領域、およびｎ型エミッタ領域のイオン注入面が同一面となるほか、ｐ型ベース領域の形成がゲートトレンチ１３の形成後に行われる。その結果、ｐ型ベース領域の拡散深さをゲートトレンチ１３よりも浅くすることが可能となる。さらには、ボロンが熱酸化膜形成中に酸化膜に取り込まれることも防ぐことができるため都合がよい。
次に、図１５（ａ）に示すように、半導体基板のおもて面に厚さが２０〜５０ｎｍのスクリーン酸化膜１４ａを形成する。このスクリーン酸化膜１４ａの厚さは、イオン注入のときにボロンイオンあるいは砒素（Ａｓ）イオンが十分に透過しうる厚さである。ここで、図１５（ａ）は、図１５（ｂ）に示す製造途中のＩＧＢＴの平面図における切断線Ｘ−Ｘ’に沿った断面構造を示す断面図である。
次に、半導体基板のおもて面をレジスト（不図示）で覆う。次に、ホトリソグラフ法によりレジストをパターニングし、半導体基板のｐ型ベース領域１２形成領域が露出するレジストマスク（不図示）を形成する。そして、このレジストマスクをマスクとして、加速電圧が例えば５０ｋｅＶ程度、ドーズ量が例えば１×１０13／ｃｍ2〜５×１０14／ｃｍ2程度のイオン注入条件で、ボロンイオン注入を行う。次に、レジストマスクを除去した後に、１１００℃程度の熱拡散処理を行う。
前記の熱拡散処理の結果、図１５（ｂ）に示すように、ゲートトレンチ１３に直交するパターンで、ストライプ状にｐ型ベース領域１２が形成される。実施例３にかかるＩＧＢＴのｐ型ベース領域１２の寸法は、ゲートトレンチ１３の長手方向において、ボロンイオンが注入される半導体基板のおもて面幅を例えば約６μｍ、ボロンイオンが注入されない幅（熱処理による拡散後の幅）を例えば約１４μｍとしてもよい。図１５（ｂ）においてハッチングで図示するｐ型ベース領域１２は熱拡散後の幅を有するｐ型ベース領域である。
次に、図１６（ａ）に示すように、ｐ型コンタクト領域１７を、前記ｐ型ベース領域１２の表面層に形成する。図１６（ａ）は、図１６（ｂ）に示す製造途中のＩＧＢＴの平面図における切断線Ｘ−Ｘ’に沿った断面構造を示す断面図である。具体的には、次のようにｐ型コンタクト領域１７を形成する。半導体基板のおもて面をレジスト（不図示）で覆う。次に、ホトリソグラフ法によりレジストをパターニングし、メサ領域４７のｐ型コンタクト領域１７形成領域が開口するレジストマスク２５を形成する。
そして、レジストマスク２５をマスクとして、加速電圧が例えば１００ｋｅＶ程度、ドーズ量が例えば１×１０15／ｃｍ2〜５×１０15／ｃｍ2程度のイオン注入条件で、ボロンイオン注入を行う。次に、レジストマスク２５を除去した後に、１０００℃程度の熱拡散処理を行う。その結果、図１６（ａ），１６（ｂ）に示すように、隣り合うゲートトレンチ１３の間に形成されたｐ型ベース領域１２の表面層に選択的に、例えば紙面右側のゲートトレンチ１３に接するｐ型コンタクト領域１７が形成される。
ここで、ゲートトレンチ１３の長手方向におけるｐ型コンタクト領域１７の寸法は、ボロンイオンが注入される半導体基板のおもて面幅を例えば約５．５μｍとしてもよい。また、ゲートトレンチ１３の短手方向におけるｐ型コンタクト領域１７の寸法は、ボロンイオンが注入される半導体基板のおもて面幅を例えば約２μｍとしてもよい。
次に、図１７（ａ）に示すように、ｎ型エミッタ領域１６を、前記ｐ型ベース領域１２の表面に形成する。図１７（ａ）は、図１７（ｂ）に示す製造途中のＩＧＢＴの平面図における切断線Ｘ−Ｘ’に沿った断面構造を示す断面図である。具体的には、次のようにｎ型エミッタ領域１６を形成する。半導体基板のおもて面をレジスト（不図示）で覆う。次に、ホトリソグラフ法により、レジストをパターニングし、メサ領域４７の表面のｎ型エミッタ領域１６形成領域が開口するレジストマスク２５を形成する。
そして、レジストマスク２５をマスクとして、加速電圧が例えば１００〜２００ｋｅＶ程度、ドーズ量が例えば１×１０15 ／ｃｍ2 〜５×１０15 ／ｃｍ2 程度のイオン注入条件で、砒素イオン注入を行う。次に、レジストマスク２５を除去した後に、１０００℃程度の熱拡散処理を行う。その結果、図１７（ａ），１７（ｂ）に示すように、ｐ型コンタクト領域１７の一部からｐ型ベース領域１２の表面層にわたって、ｐ型コンタクト領域１７が接していない紙面左側のゲートトレンチ１３に接するｎ型エミッタ領域１６が形成される。
次に、図１８（ａ）に示すように、半導体基板のおもて面に絶縁膜１８を形成し、絶縁膜１８にコンタクト開口部４６を形成する。図１８（ａ）は、図１８（ｂ）に示す製造途中のＩＧＢＴの平面図における切断線Ｘ−Ｘ’に沿った断面構造を示す断面図である。具体的には、ＢＰＳＧ（Ｂｏｒｏｎ Ｐｈｏｓｐｈｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）等の絶縁膜１８を基板全面に被着した後に、ホトリソグラフィの工程と異方性エッチングにより、コンタクト開口部４６を形成する。
このコンタクト開口部４６を形成する目的は、半導体基板のおもて面側に形成されたｎ型エミッタ領域１６とｐ型コンタクト領域１７とを、半導体基板のおもて面上に形成される金属電極（エミッタ電極）１９に接触させるためである。絶縁膜１８にコンタクト開口部４６を形成することで、ｎ型エミッタ領域１６およびｐ型コンタクト領域１７とエミッタ電極１９とを接触させるとともに、ゲートトレンチ１３内のゲート電極１５は絶縁膜１８により被覆される。
このとき、ゲートトレンチ１３の長手方向において、コンタクト開口部４６の開口幅が、ｎ型エミッタ領域１６の長さよりも長くなるようにする。コンタクト開口部４６の寸法は、例えば、ゲートトレンチ１３の長手方向において、ｎ型エミッタ領域１６の長さ５．０μｍに対して、コンタクト開口部４６の開口幅を４．５μｍとしてもよい。ゲートトレンチ１３の短手方向において、コンタクト開口部の長さは２μｍとしてもよい。
その後、スパッタリングなどにより図示しないアルミニウム等の金属膜で半導体基板のおもて面を被着し、ホトリソグラフィの工程によりパターニングして、アロイ化することで、活性領域の全面にエミッタ電極となる金属電極層を形成する。さらに必要に応じてチップ全面にパッシベーション膜（不図示）を被着することも好ましい。
なお、上述した半導体基板のおもて面の形成工程の他に、半導体基板の裏面側の加工が必要である。この半導体基板裏面の形成工程は、公知の工程で行ってもよい。例えば下記のようになる（図示省略）。半導体基板の裏面側から半導体基板を耐圧によって決まる所要の厚さ（たとえば８０〜１２０μｍ程度）になるように研磨する。次に、半導体基板の裏面に、ｎ型バッファ層（または、ｎ型フィールドストップ層）およびｐ型コレクタ層を、イオン注入ならびに熱処理によって形成する。その後、コレクタ電極を形成することにより、ウェハー段階の縦型ＩＧＢＴが完成する。
次に、図１９〜２１を用いて、実施例３にかかるＩＧＢＴの特性によって得られる効果について説明する。図１９は、本発明の実施例３にかかる半導体装置の電気的特性を示す説明図である。図２０，２１は、実施例３にかかる半導体装置の電気的特性を示す特性図である。図１９（ａ）には、実施例３にかかるトレンチゲート型ＩＧＢＴのトレンチピッチ（Ｔｒｅｎｃｈ Ｐｉｔｃｈ）と耐圧（Ｂｒｅａｋｄｏｗｎ Ｖｏｌｔａｇｅ）との相関に関して調査した結果を示す。縦軸は、ｐｎ接合の理想耐圧値（Ｉｄｅａｌ ｐｎ ｊｕｎｃｔｉｏｎ＝１）にて規格化した耐圧である。半導体基板（ｎ型ドリフト領域１１）として抵抗率が５０Ωｃｍで厚さが１２０μｍのＦＺ（Ｆｌｏａｔｉｎｇ Ｚｏｎｅ）−Ｎ基板を適用した。
図１９（ｂ）に、図１９（ａ）の結果を得るために適用したＩＧＢＴの断面構造を模式的に示す。図１９（ｂ）に示すＩＧＢＴは、半導体基板のコレクタ層側にｎ型フィールドストップ領域５０を有する、ＦＳ−ＩＧＢＴ構造である。図１９（ａ）において、トレンチピッチ２４は、ゲートトレンチ１３の短手方向の幅２３を０．８μｍに固定し、メサ領域４７のゲートトレンチ短手方向の幅４８を種々変更することで、例えば２〜６μｍの間で種々変更している。また、ゲートトレンチ１３の深さと、ゲートトレンチ１３のｐ型ベース領域１２内部にある部分の深さとの比ｍ：ｎを、１：０．６としている。
図１９（ａ）に示す結果から明らかなように、トレンチピッチ２４が狭くなるほど耐圧が上昇し、ｐｎ接合の理想耐圧値（図１９（ａ）の縦軸が１の場合）に近づいていることがわかる。実際のＩＧＢＴでは、半導体基板の比抵抗が５０Ωｃｍで厚さが１２０μｍのときの理想耐圧まで耐圧を大きくする必要はなく、一定以上の所定耐圧を出すことができれば実使用に耐え得る。このため、ある所定耐圧よりも大きくすることができた耐圧と所定耐圧との差分は、半導体基板の比抵抗を低くするか、または、最終の半導体基板の厚さを薄くすることに還元することができる。
半導体基板の比抵抗を低くすることは、ＩＧＢＴのターンオフ振動を抑制するという効果を奏する。また、最終の半導体基板の厚さを薄くすることは、オン電圧かターンオフ損失のどちらかもしくは双方を小さくすることができ、両者のトレードオフの関係を改善できるという効果を奏する。特に、１２００ＶクラスのＦＳ−ＩＧＢＴでは、トレンチピッチ２４が３μｍ以下となる構成のおもて面構造を適用することで、比抵抗が５０Ωｃｍで厚さが１２０μｍの半導体基板の代わりに、同じく比抵抗が４５Ωｃｍで厚さが１１５μｍの半導体基板を用いることが可能である。
トレンチピッチ２４を小さくすることは従来のＩＧＢＴでは難しい。例えばトレンチピッチ２４を３μｍとする場合を、ゲートトレンチ１３の短手方向の幅２３が０．８μｍであるので、メサ領域４７のゲートトレンチ短手方向の幅を２．２μｍとする必要がある。しかしながら、従来のＩＧＢＴのおもて面構造でメサ領域４７のゲートトレンチの短手方向の幅を狭くするには、課題にて前述したように、より高価で微細加工可能な露光装置を適用するか、または複雑なプロセス工程（たとえば、前述のトレンチコンタクト）を適用する必要がある。すなわち、従来のＩＧＢＴでは、デザインルールが変わらない場合、トレンチピッチ２４の最小値が５μｍとなるから、メサ領域４７のゲートトレンチ短手方向の幅の最小値は４．２μｍとなってしまう。
一方、実施例３にかかるＩＧＢＴの場合、ｎ型エミッタ領域を片方のゲートトレンチにのみ接するようにすればよいから、メサ領域４７のゲートトレンチ短手方向の幅を短くすることができる。具体的には、実施例３にかかるＩＧＢＴのメサ領域４７のゲートトレンチ短手方向の幅は、例えば従来のＩＧＢＴのメサ領域のゲートトレンチの短手方向の幅の１／３程度にあたる２．７μｍとなり、トレンチピッチ２４は３．５μｍまで低減することが可能である。
実際には、ｐ型コンタクト領域１７のゲートトレンチ短手方向の幅も、従来のＩＧＢＴのｐ型コンタクト領域１７のゲートトレンチ短手方向の幅より若干短くできるので、メサ領域４７のゲートトレンチの短手方向の幅は、従来のＩＧＢＴのメサ領域のゲートトレンチ短手方向の幅の１／３よりもさらに短くすることができる。これよって、実施例３にかかるＩＧＢＴは、デザインルールが変わらない場合でも、３．０μｍのトレンチピッチ２４が可能となる。なお、実施例３にかかるＩＧＢＴでは、トレンチピッチ２４が３μｍの例を用いて説明を行ったが、トレンチピッチ２４を４μｍ以下としてもよい。
トレンチピッチ２４を４μｍ以下とすることが好ましい理由は、図１９に示すトレンチピッチ２４と耐圧との相関を示す図において、トレンチピッチ２４が４μｍ以下の領域において、耐圧の上昇の度合いが鈍っているからである。トレンチピッチ２４を４μｍ以下とすることで、耐圧が高いだけでなく、トレンチピッチ２４の仕上がり長さに対して耐圧の変動を鈍感にすることができるので、トレンチピッチ２４の仕上がり長さの誤差によって耐圧が大きく変わることを回避することができ効果的である。
さらに、ゲートトレンチの短手方向の幅２３により、トレンチピッチ２４も適宜変更可能である。例えば、実施例３にかかるＩＧＢＴでトレンチピッチ２４が４μｍの場合でゲートトレンチ１３の短手方向の幅２３が０．８μｍであるとする。このとき、ゲートトレンチ１３の短手方向の幅２３をトレンチピッチ２４で割った値をγとおくと、γは、０．２である。露光装置等の製造装置によりゲートトレンチ１３の短手方向の幅２３を０．８μｍよりも狭くすることができる場合には、メサ領域４７のゲートトレンチ短手方向の幅４８もともに狭くする必要がある。
このようにメサ領域４７のゲートトレンチ短手方向の幅４８を狭くする必要がある理由は、トレンチピッチ２４に対するメサ領域４７のゲートトレンチ短手方向の幅４８の比が増加し、γが０．２よりも大きくなると、ゲートトレンチ１３の底部の電界強度が増加し易くなるからである。したがって、少なくともこのγが０．２以上であればよく、ゲートトレンチの短手方向の幅２３に応じてトレンチピッチ２４も適宜変更し、トレンチピッチ２４に対するメサ領域４７のゲートトレンチ短手方向の幅４８を維持するか、またはより狭くすることができるので、耐圧の低下を防ぐことができる。
例えば、ゲートトレンチ１３の短手方向の幅２３が１．５μｍであれば、γが０．２以上となるように、トレンチピッチ２４を７．５μｍ以下とすればよい。また、ゲートトレンチ１３の短手方向の幅２３が０．５μｍであれば、γが０．２以上となるように、トレンチピッチ２４を２．５μｍ以下とすればよい。さらにその上で、前述のようにトレンチピッチ２４が４μｍ以下、好ましくは３μｍ以下とすることも可能である。
次に、実施例３にかかるＩＧＢＴのトレードオフ特性について説明する。図２０は、実施例３にかかる半導体装置のオン電圧とターンオフ損失との関係について示す特性図である。図２０には、実施例３にかかるＩＧＢＴと２種類の従来のＩＧＢＴにおいて、よく知られているオン電圧（Ｏｎ−Ｓｔａｔｅ Ｖｏｌｔａｇｅ Ｄｒｏｐ）とターンオフ損失（Ｔｕｒｎ−ｏｆｆ Ｅｎｅｒｇｙ）とのトレードオフ特性を比較した特性図を示す。実施例３にかかるＩＧＢＴの構造は、トレンチピッチ２４が３μｍであり、半導体基板の比抵抗および厚さがそれぞれ４５Ωｃｍおよび１１５μｍである（図２０には実施例と示す。図２１，４０においても同様に実施例と示す）。
従来のＩＧＢＴについては、一つの従来のＩＧＢＴはトレンチピッチが３μｍであり、半導体基板の比抵抗および厚さがそれぞれ４５Ωｃｍおよび１１５μｍである（以下、第１従来例のＩＧＢＴとする、図２０には第１従来例と示す。図２１，４０においても同様に第１従来例と示す）。もう一つの従来のＩＧＢＴは、トレンチピッチが５μｍであり、半導体基板の比抵抗および厚さがそれぞれ５０Ωｃｍおよび１２０μｍである（以下、第２従来例のＩＧＢＴとする、図２０には第２従来例と示す）。
図２０から明らかなように、まずトレンチピッチが５μｍの第２従来例のＩＧＢＴは、他の２つのＩＧＢＴ（実施例３にかかるＩＧＢＴおよび第１従来例のＩＧＢＴ）と比べて、同一のオン電圧に対してターンオフ損失が３０〜４０％程度高い。すなわち、トレードオフ特性曲線は座標原点から最も遠く、トレードオフ特性が最も悪い。一方、実施例３にかかるＩＧＢＴは、同じトレンチピッチ（３μｍ）の第１従来例のＩＧＢＴよりも、ターンオフ損失において１０％程度、トレードオフ特性曲線が原点側にあることが分かる。すなわち、本発明にかかるＩＧＢＴは、従来のＩＧＢＴよりも電気的損失を低減するという効果を奏する。
さらに、同じトレンチピッチ（３μｍ）の場合、第１従来例のＩＧＢＴを製造するには、本発明にかかるＩＧＢＴ（例えば実施例３にかかるＩＧＢＴ）よりも一層高価な半導体製装置や半導体プロセスなどを適用することが必要である。すなわち、第１従来例のＩＧＢＴは、プロセスコストが増大する。一方、本発明にかかるＩＧＢＴによれば、プロセスコストを増大させることなく、電気的損失を低減するという効果が得られる。以上の理由から、本発明にかかるＩＧＢＴは、従来のＩＧＢＴよりも電気的損失が小さくなるだけでなく、チップコストも安価に提供できることが可能となる。
次に、実施例３にかかるＩＧＢＴのターンオン特性について説明する。図２１は、実施例３にかかる半導体装置のターンオフ特性について示す特性図である。図２１（ａ）および図２１（ｂ）に、前述の実施例３にかかるＩＧＢＴ（実施例）とトレンチピッチが３μｍの従来のＩＧＢＴ（第１従来例）についての、インダクタンス負荷条件でのターンオン波形例を示す。図２１（ａ）にはターンオン初期のターンオン波形を示し、図２１（ｂ）にはターンオン後期のターンオン波形を示す。
また、図２１（ａ）において、左側縦軸には、コレクタ電圧ＶCE（Ｃｏｌｌｅｃｔｏｒ Ｖｏｌｔａｇｅ）およびコレクタ電流ＩC（Ｃｏｌｌｅｃｔｏｒ Ｃｕｒｒｅｎｔ）を示し、右側縦軸には、ゲート電圧ＶGE（Ｇａｔｅ Ｖｏｌｔａｇｅ）を示す。図２１（ｂ）において、左側縦軸には、コレクタ電圧ＶCE（Ｃｏｌｌｅｃｔｏｒ Ｖｏｌｔａｇｅ）を示し、右側縦軸には、ゲート電圧ＶGE（Ｇａｔｅ Ｖｏｌｔａｇｅ）を示す。
図２１（ａ）に示すように、実施例３にかかるＩＧＢＴでは、ターンオン時のターンオン電流変化率（ｄｉ／ｄｔ）が小さく抑制されている。そのため、ターンオンピーク電流も小さく、ソフトなターンオン波形となっている。ここでソフトなターンオンとは、ターンオン電流変化率（ｄｉ／ｄｔ）とターンオンピーク電流が小さいことを示す。一方で、第１従来例のＩＧＢＴでは、ターンオン時のターンオン電流変化率（ｄｉ／ｄｔ）が急激に大きくなっており、且つ、ターンオンピーク電流も大きく、いわばハードなターンオン波形となっている。
このようなＩＧＢＴのターンオン特性は、対抗アームのフリーホイーリングダイオード（ＦＷＤ）の特性に影響を及ぼす。すなわち、実施例３にかかるＩＧＢＴを適用した場合には、ＦＷＤはソフトリカバリになり、第１従来例のＩＧＢＴを適用した場合には、ＦＷＤはハードリカバリとなる。ここでソフトリカバリとは、逆回復ピーク電流（絶対値がほぼターンオンピーク電流と同じ）が小さく、それ以降にて電流が減少するときの時間的な電流変化率も小さいことを示す。さらにダイオードのアノード・カソード間電圧のオーバーシュートも小さいことを示す。
ハードリカバリとは、これらの傾向とは逆の傾向を示す逆回復現象のことである。一般的に、ＦＷＤはハードリカバリになるほど破壊や波形の振動現象が発生しやすいため、ソフトリカバリであることが望まれる。この点に鑑みれば、実施例３にかかるＩＧＢＴの適用が好ましいことが分かる。なお当然、実施例３にかかるＩＧＢＴのみならず、本発明の他の実施例にかかるＩＧＢＴにおいても同様のＦＷＤのソフトリカバリ効果を確認している。
次に、本発明にかかるＩＧＢＴのターンオン特性が向上した理由を説明する。本発明にかかるＩＧＢＴ（例えば実施例３にかかるＩＧＢＴ）のターンオン波形が、従来のＩＧＢＴ（例えば第１従来例のＩＧＢＴ）よりもソフトな波形となるのは、ｐ型ベース領域がゲートトレンチ側壁と接している面積（Ｃｉｅｓ）と、エミッタ領域を除くｎ型領域（主としてｎ型ドリフト領域）がゲートトレンチ側壁と接している面積（Ｃｒｅｓ）との比率（以下、Ｃｉｅｓ／Ｃｒｅｓ比とする）の違いによる。
ターンオン初期の、コレクタ電流ＩCが増加している期間では、ｎ型エミッタ領域を除くｎ型領域（主としてｎ型ドリフト領域）がゲートトレンチ側壁と接している領域に、ホール電流が流入する。その結果、前記ホールの流入領域の電位が上昇する。この電位の上昇量はゲート電位の上昇量より大きい。その結果、ゲート電位の増加によりゲート電極にチャージされる電荷量Ｑは、下記（１）式であらわされる。
Figure 2012073609
ここで、Ｃox：ゲート酸化膜容量、Ｖ:電圧、である。Ｃoxが時間的に一定であることを考慮して、上記（１）式の両辺を時間で微分し、微分した式に、Ｉ＝ｄＱ／ｄｔ、および、ｄ（ＣoxＶ）／ｄｔ＝Ｃox（ｄＶ/ｄｔ)、を代入すると、下記（２）式となる。
Figure 2012073609
すなわち、電位変化による変位電流が、ゲート電極に流れ込むことになる。この変位電流はＭＯＳチャネルを開ける方向に作用するため、Ｃｉｅｓ／Ｃｒｅｓ比の小さいＩＧＢＴほどゲート電圧ＶGEが上昇しやすくなる。その結果、（２）式において、ｄＶ／ｄｔが増加する。すなわち、Ｃｉｅｓ／Ｃｒｅｓ比が小さくなれば、ゲート電圧ＶGEの上昇は抑えられる。一方で、一般的にＩＧＢＴは、短絡耐量を満足させるために、ＭＯＳゲートが持つ電流制限機能を利用し、ＩＧＢＴの飽和電流値を制御している。飽和電流値Ｉsatは、下記（３）式であらわされる。
Figure 2012073609
ここで、μns：電子の表面移動度、Ｚ：総エミッタ幅、αpnp：電流増幅率、ＬCH：総チャネル長、ＶG：ゲート電圧、Ｖth：しきい値、である。他の電気的特性（オン電圧、ターンオフ損失等）を変化させないように、飽和電流を一定にするためには、総チャネル長ＬCH、ゲートしきい値Ｖthを一定にし、総エミッタ幅Ｚを一定にする必要がある。
上記（３）式に対する条件を本発明にかかるＩＧＢＴに適用し、従来のＩＧＢＴの電気的特性を変化させないようにする場合、活性領域全体におけるｎ型エミッタ領域の面積（≒反転層チャネルの面積）は、従来のＩＧＢＴの２倍となる。そのため、入力容量（Ｃｉｅｓ）と帰還容量（Ｃｒｅｓ）との比率（Ｃｉｅｓ／Ｃｒｅｓ比）をβとしたときに、本発明にかかるＩＧＢＴのβは従来のＩＧＢＴと比較して約２倍となり、実効的にＣｒｅｓをほぼ半減させることができる。
Ｃｉｅｓ／Ｃｒｅｓ比であるβの低減が、ターンオン波形に良好な効果を及ぼす。一つは、上記（２）式において、ゲート電極に流入する電流を抑えることができるので、ゲート電圧ＶGEの上昇が抑えられる。もう一つは、ターンオン後期のコレクタ電圧ＶCEの終息を早くできることである。図２１（ｂ）に示すように、コレクタ電圧ＶCEは、実施例３にかかるＩＧＢＴの方が早く減少しており、素早く定常オン状態に近づいている。この理由は、図２１（ｂ）に示すゲート電圧（ＶGE）にあらわれているように、実施例３にかかるＩＧＢＴの方が第１従来例のＩＧＢＴよりも早くミラー期間が終了し、ゲート電圧ＶGEが駆動電圧である１５Ｖに近づいているからである。
ミラー期間は、ＩＧＢＴのＣｒｅｓに依存している。よってターンオンの早い終息は、本発明にかかるＩＧＢＴのβが、従来のＩＧＢＴよりも小さくなったことに起因する効果である。すなわち、本発明にかかるＩＧＢＴのβの低減効果は、ｎ型エミッタ領域を除くｎ型領域（主としてｎ型ドリフト領域）がゲートトレンチ側壁と接している領域において、その接している領域の面積を小さくすることができたために奏する効果である。
次に、実施例３にかかるＩＧＢＴのターンオフ耐量について説明する。図４０は、本発明の実施例３にかかる半導体装置の電気的特性を示す特性図である。図４０に、前述の実施例３にかかるＩＧＢＴ（実施例）とトレンチピッチが３μｍの従来のＩＧＢＴ（第１従来例）についての、インダクタンス負荷条件でのターンオフ耐量の比較を示す。ターンオフ耐量とは、ある電源電圧にてターンオフできる最大のコレクタ電流値（図４０には、最大ターンオフ電流値：Ｔｕｒｎ−ｏｆｆ Ｃｕｒｒｅｎｔ Ｃａｐａｂｉｌｉｔｙと示す）のことである。
実施例３にかかるＩＧＢＴおよび第１従来例のＩＧＢＴともに、ゲート電圧は１５Ｖであり、電源電圧は６００Ｖであり、浮遊のインダクタンスは８０ｎＨである。図４０に示すように、実施例３にかかるＩＧＢＴの方が、第１従来例のＩＧＢＴよりも１．２倍以上の電流を遮断することができることが分かった。この実施例３にかかるＩＧＢＴにおける効果は、前述のように、ゲートトレンチの底部に集中していたホール電流を分散させて、ターンオフ時の電界強度の増加を抑えたことにより奏する効果である。
次に、本発明の実施例４にかかるＩＧＢＴについて、図２２を用いて説明する。図２２は、本発明の実施例４にかかる半導体装置の要部を示す平面図である。前記した本発明の基本構造に対する実施例４にかかるＩＧＢＴの変更点は、ｎ型エミッタ領域１６が左右両側のゲートトレンチ１３と交互に接する周期を、ｐ型ベース領域１２を２つ分にしたことである。すなわち、１つのメサ領域内にそれぞれｎ型ドリフト領域１１を介してゲートトレンチ長手方向に並列された４つのｐ型ベース領域１２において、１つ目のｐ型ベース領域１２内のｎ型エミッタ領域１６を左側のゲートトレンチ１３に接触させ、このｐ型ベース領域１２の長手方向に隣り合う２つ目のｐ型ベース領域１２内のｎ型エミッタ領域１６を左側のゲートトレンチ１３に接触させる。さらに、２つ目のｐ型ベース領域１２に隣り合う３つ目のｐ型ベース領域１２内のｎ型エミッタ領域１６を右側のゲートトレンチ１３に接触させ、この３つ目のｐ型ベース領域１２に隣り合う４つ目のｐ型ベース領域１２内のｎ型エミッタ領域１６を右側のゲートトレンチ１３に接触させる。このため、実施例４にかかるＩＧＢＴの単位胞の長周期は、ｐ型ベース領域１２のゲートトレンチ長手方向の長さ４つ分と、トレンチ長手方向に隣り合うｐ型ベース領域１２間のｎ型ドリフト領域１１のゲートトレンチ長手方向の長さ３つ分とを足し合わせた寸法となる。実施例４にかかるＩＧＢＴの単位胞の短周期は、実施例３にかかるＩＧＢＴの短周期と同様である。
したがって、実施例４にかかるＩＧＢＴの単位胞４２内には、１つのメサ領域４７内のゲートトレンチ長手方向に並ぶ４つのｐ型ベース領域１２が含まれ、実施例４にかかるＩＧＢＴの単位胞４２内のｐ型ベース領域１２の個数は計４つとなる。このような単位胞４２の構成としても、前述の実施例１にかかるＩＧＢＴと同様の効果を奏することができる。さらに、ｎ型エミッタ領域１６が左右両側のゲートトレンチ１３と交互に接する周期を、ｐ型ベース領域１２を３つ以上としてもよい。
次に、好ましい実施の形態として、本発明の実施例５にかかるＩＧＢＴについて説明する。図２３は、本発明の実施例５にかかる半導体装置の要部を示す平面図である。図２３は、図３（ａ）に示す片側配置構造を周期的に配置した場合の平面図である。図２３に示すように、実施例５にかかるＩＧＢＴは、片側配置構造のＩＧＢＴである。片側配置構造のＩＧＢＴとすることで、実施例５にかかるＩＧＢＴの単位胞４２の長周期は、ｐ型ベース領域１２のゲートトレンチ長手方向の長さと、ゲートトレンチ長手方向に隣り合うｐ型ベース領域１２間の距離とを１つ分ずつ足し合わせた寸法である。実施例５にかかるＩＧＢＴの単位胞４２の短周期は、実施例３にかかるＩＧＢＴの短周期と同様である。このため、単位胞４２内のｐ型ベース領域１２の個数は１つとなる。メサ領域４７に挟まれたゲートトレンチ１３の両側壁のうち、一方の側壁にはｎ型エミッタ領域１６が接触しないので、各ゲートトレンチ１３において反転層チャネルが形成されない側壁が必ず存在するようになる。
図２４は、図２３に示す半導体装置の電流経路を模式的に示す平面図である。図２４は、図２３に示す実施例５にかかるＩＧＢＴの平面図に、ゲート電極がオンの状態で流れるホール電流のフロー４０、ホール電流が集まる領域４１、およびホール電流が疎な領域４３を模式的に図示した平面図である。図２４に示すように、実施例５にかかるＩＧＢＴでは、ゲートトレンチ１３の長手方向において、ホール電流が集まる領域４１が、ホール電流が疎な領域４３にて分断されているが、実施例３にかかるＩＧＢＴと同様に、ゲートトレンチの短手方向では、ホール電流が集まる領域４１が連続的に形成されている。これによって、実施例３にかかるＩＧＢＴと同様の効果（ＩＥ効果の増強、ターンオフ時の電界強度分布とその正帰還の抑制、等）を奏する。
次に、本発明の実施例５にかかるＩＧＢＴの変形例である実施例６にかかるＩＧＢＴについて、図２５，２６を用いて説明する。図２５は、本発明の実施例６にかかる半導体装置の要部を示す平面図である。実施例６にかかるＩＧＢＴの、実施例５にかかるＩＧＢＴとの相違点は、隣り合うメサ領域４７において、ｎ型エミッタ領域１６が接するゲートトレンチ１３の紙面上の左右が逆になる点である。
図２５に示すように、実施例６にかかるＩＧＢＴの単位胞４２の短周期は、ｐ型ベース領域１２のゲートトレンチ短手方向の幅と、ゲートトレンチ１３の短手方向の幅とを２つ分ずつ足し合わせた長さである。実施例６にかかるＩＧＢＴの単位胞４２の長周期は、実施例５にかかるＩＧＢＴの長周期と同様である。すなわち、実施例６にかかるＩＧＢＴの単位胞４２は、実施例５にかかるＩＧＢＴの単位胞をゲートトレンチ短手方向に２つ隣接させた構造を単位構造としている。このため、実施例２にかかるＩＧＢＴの単位胞４２内には、計２つのｐ型ベース領域１２が含まれている。
図２６は、図２５に示す半導体装置の電流経路を模式的に示す平面図である。図２６は、図２５に示す実施例６にかかるＩＧＢＴの平面図に、ゲート電極がオンの状態で流れるホール電流のフロー４０、ホール電流が集まる領域４１、およびホール電流が疎な領域４３を模式的に示す平面図である。図２６に示すように、実施例６にかかるＩＧＢＴにおいては、ゲートトレンチ１３の長手方向と短手方向との両方において、ホール電流が集まる領域４１が、ホール電流が疎な領域４３にて分断されている。そのため、実施例６にかかるＩＧＢＴは、実施例５にかかるＩＧＢＴと比べてＩＥ効果の増強度合いが若干弱くなる。しかし、実施例６にかかるＩＧＢＴは、従来のＩＧＢＴと比べると、ゲートトレンチ１３のトレンチピッチが短くなり、且つ活性領域における反転層チャネルの面積も２倍程度大きくなっている。その結果、従来のＩＧＢＴよりもオン電圧が小さくなる。また、実施例６にかかるＩＧＢＴにおけるターンオフ時の電界強度の分散と正帰還の抑制の効果は、実施例５にかかるＩＧＢＴと同様である。
次に、本発明の実施例５にかかるＩＧＢＴの変形例である実施例７にかかるＩＧＢＴについて、図２７および図２８を用いて説明する。図２７は、本発明の実施例７にかかる半導体装置の要部を示す平面図である。実施例７にかかるＩＧＢＴの、実施例５にかかるＩＧＢＴとの相違点は、隣り合うメサ領域４７において、ｐ型ベース領域１２が交互に配置された、市松模様状の配置になっている点である。このため、図２７に示すように、実施例７にかかるＩＧＢＴの単位胞４２内では、あるメサ領域４７に配置されたｐ型ベース領域１２は、このメサ領域４７にゲートトレンチ１３を介して隣り合うメサ領域４７のｎ型ドリフト領域１１に隣り合うように配置されている。
図２８は、図２７に示す半導体装置の電流経路を模式的に示す平面図である。図２８は、図２７に示す実施例７にかかるＩＧＢＴの平面図に、ゲート電極がオンの状態で流れるホール電流のフロー４０、ホール電流が集まる領域４１を模式的に図示した平面図である。図２８に示すように、ゲートトレンチ１３の長手方向と短手方向の両方において、ホール電流が集まる領域４１が均等に配置されている。
すなわち、実施例７にかかるＩＧＢＴでは、ホール電流が疎な領域が形成されず、ホール電流が集まる領域４１は、ホール電流が疎な領域に分断されない。そのため、実施例７にかかるＩＧＢＴは、実施例１にかかるＩＧＢＴと同様の、ＩＥ効果の増強の効果が得られ、その結果、十分小さいオン電圧が得られる。また、実施例７にかかるＩＧＢＴのターンオフ時の電界強度の分散と正帰還の抑制の効果は、実施例１にかかるＩＧＢＴと同様である。
次に、本発明の実施例７にかかるＩＧＢＴの変形例である実施例８にかかるＩＧＢＴについて、図２９，３０を用いて説明する。図２９は、本発明の実施例８にかかる半導体装置の要部を示す平面図である。実施例８にかかるＩＧＢＴの、実施例７にかかるＩＧＢＴとの相違点は、隣り合うメサ領域４７において、ｎ型エミッタ領域１６が接するゲートトレンチ１３の紙面上の左右が逆になる点である。図２９に示すように、実施例８にかかるＩＧＢＴの単位胞４２内では、ゲートトレンチ１３を介して隣り合うメサ領域４７内にそれぞれ配置されているｎ型エミッタ領域１６が、それぞれ左側のゲートトレンチ１３および右側のゲートトレンチ１３に接触している。
図３０は、図２９に示す半導体装置の電流経路を模式的に示す平面図である。図３０は、図２９に示す実施例８にかかるＩＧＢＴの平面図に、ゲート電極がオンの状態で流れるホール電流のフロー４０、ホール電流が集まる領域４１、およびホール電流が疎な領域４３を模式的に図示した平面図である。図３０に示すように、実施例８にかかるＩＧＢＴでは、ゲートトレンチ１３の短手方向において、ホール電流が集まる領域４１が、ホール電流が疎な領域４３にて分断されている。一方、ゲートトレンチ１３の長手方向では、ホール電流が集まる領域４１が連続的に形成されている。
このような実施例８にかかるＩＧＢＴにおけるホール電流が集まる領域４１とホール電流が疎な領域４３との分布は、従来のＩＧＢＴに近いものである。しかし、実施例８にかかるＩＧＢＴは、従来のＩＧＢＴと比べると、ゲートトレンチ１３のトレンチピッチが短くなり、且つ活性領域における反転層チャネルの面積も２倍程度大きくなっている。その結果、従来のＩＧＢＴよりもオン電圧が小さくなる。
また、実施例８にかかるＩＧＢＴは、ターンオフ時の電界強度の分散と正帰還の抑制の効果が従来のＩＧＢＴよりも格段に抑えられる。その理由は、ホール電流が疎な領域４３がｐ型ベース領域ではなく、ゲートトレンチ１３（１本おき）に形成されているためである。すなわち、従来のＩＧＢＴが全てのゲートトレンチ１３にホール電流が集まる領域４１が形成されるのに対し、実施例８にかかるＩＧＢＴは、１本おきのゲートトレンチ１３にホール電流が集まる領域４１が形成される。その結果、実施例８にかかるＩＧＢＴは、ホールの集中が緩和され、ゲートトレンチ１３の底部における、ホールによる電界強度の増強が抑えられる。
ここで、実施例８にかかるＩＧＢＴと、実施例７実施例８にかかるＩＧＢＴおよび実施例１にかかるＩＧＢＴとにおけるオン電圧の相違について説明する。図３１は、本発明の実施例１，７，８にかかる半導体装置の電気的特性を示す特性図である。図３１は、上記３つの実施例１，７，８にかかるＩＧＢＴにおけるオン電圧（Ｃｏｌｌｅｃｔｏｒ Ｖｏｌｔａｇｅ）とコレクタ電流（Ｃｏｌｌｅｃｔｏｒ Ｃｕｒｒｅｎｔ Ｄｅｎｓｉｔｙ）曲線（Ｉ−Ｖ曲線）である。図３１において、実施例１にかかるＩＧＢＴのＩ−Ｖ曲線は直線（交互配置）で示す。実施例７にかかるＩＧＢＴのＩ−Ｖ曲線は長点線（一方配置２）で示す。実施例８にかかるＩＧＢＴのＩ−Ｖ曲線は短点線（一方配置１）で示す。
実施例１，７，８にかかるＩＧＢＴのうち最もオン電圧が小さいのは、実施例１にかかるＩＧＢＴである。また、実施例７にかかるＩＧＢＴおよび実施例８にかかるＩＧＢＴは、オン電圧が近いが、実施例７にかかるＩＧＢＴのオン電圧の方が実施例８にかかるＩＧＢＴのオン電圧よりも小さい。実施例７にかかるＩＧＢＴのオン電圧が実施例１にかかるＩＧＢＴよりも大きいのは、全てのゲートトレンチ１３において、ゲートトレンチ１３の側壁のうち片方の側壁には反転層チャネルが形成されないためである。
すなわち、図２８にて模式的に示した実施例７にかかるＩＧＢＴのホール電流が集まる領域４１の分布において、ホールの集まり具合が実施例１にかかるＩＧＢＴのホール電流が集まる領域の分布よりも弱くなっている。このことから、ｎ型エミッタ領域１６のゲートトレンチ１３への接し方は、どちらかといえば、左右のゲートトレンチ１３に対して交互に接すること（例えば実施例１にかかるＩＧＢＴ）が好ましい。勿論、実施例７，８にかかるＩＧＢＴのように、片側のゲートトレンチ１３に接する場合も、従来のＩＧＢＴよりは好ましい作用効果が生じる。
次に、実施例９にかかるＩＧＢＴについて、図３２を用いて説明する。図３２は、本発明の実施例９にかかる半導体装置の要部を示す平面図である。この実施例９にかかるＩＧＢＴは、これまで述べた全ての本発明の実施例にかかるＩＧＢＴに適用されるものである。実施例９にかかるＩＧＢＴは、図３２（ａ）に示すようにｐ型コンタクト領域１７がゲートトレンチ１３ｂに接している構造であってもよいし、図３２（ｂ）に示すようにｐ型コンタクト領域１７がゲートトレンチ１３ｂとは若干の離間領域４５を介して離間した構造であってもよい。
図３２（ａ），３２（ｂ）に示す実施例９にかかるＩＧＢＴの構造のうちのどちらの構造においても、本発明の実施例にかかるＩＧＢＴにて上述したような様々な効果を奏する。特に、図３２（ａ）に示すように、ｐ型コンタクト領域１７がゲートトレンチ１３ｂと接する構造は、ターンオフ時のホールの引き抜き（ホールが、ｐ型ベース領域からｐ型コンタクト領域１７を通ってエミッタ電極に抜けること）の効果を奏しやすい。
すなわち、図３２（ｂ）に示すようにｐ型コンタクト領域１７がゲートトレンチ１３ｂから離れた構造は、ｐ型コンタクト領域１７とゲートトレンチ１３ｂとの離間領域４５に若干の抵抗分が発生するので、ゲートトレンチ１３ｂに向うホールの割合が若干減少する。図３２（ａ）に示すｐ型コンタクト領域１７がゲートトレンチ１３ｂと接する構造は、ｐ型コンタクト領域１７とゲートトレンチ１３ｂとの離間領域４５に発生する抵抗分がないため、ラッチアップ耐量が少し高くなるので好ましい。
なお、これまでの実施例にかかるＩＧＢＴでは、定格電圧が１２００Ｖの場合について説明したが、これに限らず、他の定格電圧、例えば６００Ｖ、１７００Ｖ、３３００Ｖ、６５００Ｖにおいても同様の効果を奏する。特に、３３００Ｖ以上の所謂高耐圧クラスでは半導体基板の比抵抗が高い（１００Ωｃｍ以上）ため、ターンオフ時のホール濃度の増加が直接的に電界強度の増加を引き起こす。そこで、本発明にかかるＩＧＢＴを用いれば、ホール電流の集まる領域を均等に分散させて、特にゲートトレンチの底部において、ターンオフ時の電界強度の増加を抑えることができるので、より好ましくなる。
以上のように、本発明にかかる半導体装置は、特に電力変換装置などに使用される絶縁ゲート型半導体装置（ＩＧＢＴ）に有用である。
１１ ｎ型ドリフト領域
１２，１２ａ，１２ｂ，１２ｃ ｐ型ベース領域
１３，１３ａ，１３ｂ，１３ｃ ゲートトレンチ
１４ ゲート酸化膜
１４ａ スクリーン酸化膜
１５ ゲート電極
１６，１６ａ，１６ｂ，１６ｃ ｎ型エミッタ領域
１７，１７ａ，１７ｂ ｐ型コンタクト領域
１８ 絶縁膜
１９ エミッタ電極
２２ コレクタ電極
２３ ゲートトレンチの幅
２４ トレンチピッチ
２５ レジストマスク
３０ 酸化膜
４０，４０ａ ホール電流のフロー
４１，４１ａ ホール電流が集まる領域
４２ 単位胞
４３ ホール電流が疎な領域
４５ 離間領域
４６ コンタクト開口部
４７，４７ａ，４７ｂ，４７ｃ メサ領域
４８ メサ領域の幅
５０ ｎ型フィールドストップ領域
５１ ｐ型コレクタ領域
この発明は、半導体装置、特に電力変換装置などに使用される絶縁ゲート型半導体装置（ＩＧＢＴ）の構造に関する。
近年のパワーエレクトロニクス分野における電源機器の小型化、高性能化への要求を受けて、電力用半導体装置では、高耐圧化、大電流化とともに、低損失化、高破壊耐量化、高速化に対する性能改善が注力されている。そして、大電流化、低損失化が可能な電力用半導体装置として、縦型のトレンチＭＯＳ（金属／酸化膜／半導体）ゲート型パワーデバイスが用いられている。
ＭＯＳパワーデバイス、特にＩＧＢＴは、ＭＯＳゲートにより駆動されるものであり、半導体基板上に絶縁膜を介して平板状にゲート電極を設けたプレーナ構造および半導体基板内に絶縁膜を介してゲート電極を埋め込んだトレンチ構造の２種類の構造が広く知られている。最近の縦型デバイスにおいては、トレンチ内にゲート電極を埋め込んだ構造のいわゆるトレンチゲート型が注目されている。トレンチゲート型の縦型デバイスは、構造的に低オン抵抗特性を得やすい。
このようなトレンチゲート型ＩＧＢＴの代表的な構造が、絶縁膜を介してゲート電極が埋め込まれたゲートトレンチの長手方向にｐ型ベース領域と、前記ベース領域よりも低濃度のｎ型ドリフト領域とが交互に現れる構造である（例えば、下記特許文献１参照）。縦型のトレンチゲート型ＩＧＢＴは、低オン抵抗と高耐圧を同時に実現可能なものとして公知である。なお、以下の説明では、特に断りがなければ、デバイスは縦型を意味する。
上記トレンチゲート型ＩＧＢＴの構造およびその動作について、図３３〜３５を参照しながら説明する。図３３は、従来の半導体装置の要部を模式的に示す平面図である。また、図３４は、従来の半導体装置の要部を模式的に示す説明図である。図３５は、従来の半導体装置の要部を模式的に示す断面図である。図３３（ａ）には、図３４（ａ）に示す従来のトレンチゲート型ＩＧＢＴの平面構造を示す。図３４（ａ）は、従来のトレンチゲート型ＩＧＢＴの構造を示す斜視図である。そして、図３３（ｂ），３４（ｂ），３５（ａ），３５（ｂ）には、図３４（ｂ）に示す従来のトレンチゲート型ＩＧＢＴの電流経路を示す。
図３４（ａ）に示すように、ｎ型ドリフト領域１１である半導体基板の一方の主面（以下、おもて面とする）に選択的にｐ型ベース領域１２が設けられている。半導体基板のおもて面には、ｐ型ベース領域１２とｎ型ドリフト領域１１とが交互に露出している。また、半導体基板のおもて面には、多数のゲートトレンチ１３がｐ型ベース領域１２と交差して設けられている。ゲートトレンチ１３は、ｐ型ベース領域１２を貫通し、ｎ型ドリフト領域１１に達する深さで形成されている。ゲートトレンチ１３の内壁にはゲート酸化膜１４が形成され、さらにゲート酸化膜１４の内部には多結晶シリコン（Ｓｉ）等からなるゲート電極１５が埋設されている。
そして、ｐ型ベース領域１２の表面層には、隣り合うゲートトレンチ１３の間に、ゲートトレンチ１３と離間してｐ型コンタクト領域１７が配設されている。また、ｐ型ベース領域１２の表面層には、ｐ型コンタクト領域１７とゲートトレンチ１３とにそれぞれ隣接して、ｎ型エミッタ領域１６が設けられている。半導体基板の他方の主面（以下、裏面とする）には、ｎ型フィールドストップ領域５０と、ｐ型コレクタ領域５１とが設けられている。ｎ型フィールドストップ領域５０は、ｎ型ドリフト領域１１とｐ型コレクタ領域５１との間に設けられている。コレクタ電極２２はｐ型コレクタ領域５１に接する。
図３４（ｂ）は、図３４（ａ）に示すトレンチゲート型ＩＧＢＴの断面Ａに沿った断面図である。図３４（ｂ）には、断面Ａにおける電流経路を模式的に示す。断面Ａは、ゲートトレンチ１３の短手方向を横切る断面である。図３４（ｂ）に示すように、ゲート電極１５のおもて面の表面（以下、上面とする）には絶縁膜１８が設けられている。半導体基板のおもて面には、例えば、アルミニウム（Ａｌ）等からなるエミッタ電極１９が活性領域の全面に形成されている。エミッタ電極１９は、ｎ型エミッタ領域１６とｐ型コンタクト領域１７とにオーミック接触する。また、エミッタ電極１９とゲート電極１５とは絶縁膜１８によって絶縁分離されている。
図３４（ｂ）に示すように、従来のトレンチゲート型ＩＧＢＴにおいては、ゲート電極１５に所定の閾値以上の電圧を与えることで、ｐ型ベース領域１２内のトレンチに沿った領域にｎ型の反転層が形成され、このｎ型の反転層を通る電流経路が形成される。これにより、トレンチゲート型ＩＧＢＴのエミッタ・コレクタ間がオン状態となる。一方、ゲート電極１５の電圧を閾値以下とすることで、ｐ型ベース領域１２のｎ型の反転層がなくなり、トレンチゲート型ＩＧＢＴのエミッタ・コレクタ間がオフ状態となる。
図３５（ａ）は、図３４（ａ）に示すトレンチゲート型ＩＧＢＴの断面Ｂに沿った断面図である。また、図３５（ｂ）は、図３４（ａ）に示すトレンチゲート型ＩＧＢＴの断面Ｃに沿った断面図である。図３５（ａ），３５（ｂ）には、それぞれ断面Ｂ，Ｃおける電流経路を模式的に示す。断面Ｂは、ゲートトレンチ１３の長手方向の側壁に沿った断面である。断面Ｃは、隣り合うゲートトレンチ１３間のｐ型ベース領域１２をゲートトレンチ長手方向に平行に横切る断面である。
図３５（ａ），３５（ｂ）に示すように、この従来のトレンチゲート型ＩＧＢＴによれば、ゲートトレンチ１３の長手方向に沿って、トレンチ型（図３５（ａ））およびプレーナ型（図３５（ｂ））の電流経路が形成される。そのため、公知のプレーナ型あるいはトレンチ型の縦型ＩＧＢＴと比較して、電流経路の面積が格段に拡大される。さらに、半導体基板のおもて面側のゲートトレンチ１３間においてｎ型の半導体基板が露出されている領域に少数キャリアの蓄積が生じ、オン抵抗を小さくすることができるという利点が生じる。
図３４（ａ）に示す従来のトレンチゲート型ＩＧＢＴの一部分の平面構造を構成単位で図３３（ａ）に示す。図３３（ａ）に示すように、隣り合うゲートトレンチ１３の間におけるメサ領域４７には、各ゲートトレンチ１３に接するようにｐ型ベース領域１２が配置されている。ｐ型ベース領域１２には、Ｈ型の形状をなすｎ型エミッタ領域１６が、隣り合うゲートトレンチ１３にそれぞれ接するように設けられている。また、寄生サイリスタ部のラッチアップを防止するために、ｐ型コンタクト領域１７がｐ型ベース領域１２のほぼ中央部に配置されている。ここで、ｎ型エミッタ領域１６は、このｐ型コンタクト領域１７の上面に跨がるように形成されている。すなわち、ｎ型エミッタ領域１６の縁部は、ｐ型コンタクト領域１７の内部にて終端していない。
このような従来のトレンチゲート型ＩＧＢＴでは、次のようにホール電流が流れる。図３３の（ｂ）は、図３３（ａ）に示す従来のＩＧＢＴの平面図に、ＩＧＢＴのゲートがオン状態でＩＧＢＴに電流が流れているときの、ホール（正孔ともいう）電流のフロー（流れ）４０とホール電流が集まる領域４１とを模式的に図示した平面図である。上述のように、ＩＧＢＴのゲートがオン状態のときには、電子がＭＯＳゲートからｎ型ドリフト領域１１に注入される。ｎ型ドリフト領域１１に注入された電子は、ＩＧＢＴの図示省略するｐ型コレクタ領域に到達する。そして、このｐ型コレクタ領域からｎ型ドリフト領域１１にホールが注入され、静電ポテンシャルの分布に沿ってＩＧＢＴのおもて面のｐ型ベース領域１２に向かって流れる。
このとき、ホールはクーロン力によって電子に引き寄せられて、ｐ型ベース領域１２のゲートトレンチ１３の側壁に接する領域に形成されている電子の反転層（チャネル、あるいは反転層チャネルとも呼ぶ）に向かって流れる。すなわち、図３３（ｂ）に矢印で示すように、ホール電流のフロー４０はおもにｐ型ベース領域１２のゲートトレンチ１３の側壁に接する領域に集中する。このため、ホール電流は、ｎ型ドリフト領域１１から直接的にｐ型ベース領域１２を通過してｐ型コンタクト領域１７を通過するホール電流の成分は十分小さい。
また、トレンチゲート型ＩＧＢＴの別の一例として、下記特許文献１と類似した構造のＩＧＢＴにおいて、コンタクト開口部の配置を工夫したＩＧＢＴが開示されている（例えば、下記特許文献２参照）。コンタクト開口部の配置を工夫したＩＧＢＴについて図３６〜３８を参照して説明する。図３６〜３８は、従来の半導体装置の別の一例の要部を模式的に示す平面図である。図３７には、図３６に示す従来のトレンチゲート型ＩＧＢＴにおけるホール電流のフロー４０およびホール電流が集まる領域４１を示す。
図３８には、図３６に示す従来のトレンチゲート型ＩＧＢＴの表面部における最小単位の平面構造を示す。図３８に示すように、ＩＧＢＴのラッチアップ耐量を向上させるために、ゲートトレンチ１３の長手方向（紙面の縦方向）に対してｎ型エミッタ領域１６よりも長いコンタクト開口部４６が形成されている。また、図３６，３７に示すように、２本のゲートトレンチ１３の間に形成された複数のｐ型ベース領域１２が、市松模様のように配置されている。
さらに、トレンチゲート型ＩＧＢＴの別の一例として、ｎ型エミッタ領域１６の配置を工夫したＩＧＢＴが開示されている（例えば、下記特許文献３参照。）。ｎ型エミッタ領域１６の配置を工夫したＩＧＢＴについて図３９を参照して説明する。図３９は、従来の半導体装置の別の一例の要部を模式的に示す斜視図である。図３９に示すように、隣り合う２本のゲートトレンチ１３の間の領域において、どちらか一方のゲートトレンチ１３にのみ接するｎ型エミッタ領域１６が、前記の２本のゲートトレンチ１３に対して交互に接するように配置されている。このようにｎ型エミッタ領域１６を配置することにより、ラッチアップ耐量が向上する。
また、トレンチゲート型ＩＧＢＴの別の一例として、２本のゲートトレンチ間のメサ領域に、エミッタ電極とのコンタクトを目的とするコンタクトトレンチを形成し、その形状に応じて所望の領域（ｎ型エミッタ領域、ｐ型コンタクト領域、コンタクト部など）が形成された構造が開示されている（例えば、下記特許文献４参照。）。このようにコンタクトトレンチを形成することにより、２本のゲートトレンチの間に形成されたコンタクト領域の幅を一領域短くし、表面パターンの微細化が可能となる。
特開２０００−２２８５１９号公報（図６，７） 特開２００８−２７９４５号公報 特開２００８−２０５５００号公報 特開２００５−１８３５４７号公報（図１）
しかしながら、上述した特許文献１〜４に示す技術では、次のような問題が生じる。まず、ホール電流の集まり具合とその平面分布、およびこれらとＩＥ（Ｉｎｊｅｃｔｉｏｎ Ｅｎｈａｎｃｅｍｅｎｔ）効果における課題について説明する。ＩＥ効果とは、良く知られているように、トレンチゲートの構造を工夫することで、ＭＯＳゲートからの電子の注入と、それに伴いｐ型コレクタ領域から注入されるホールの注入を促進させる効果のことをいう。図３３（ｂ）と同様のホール電流のフロー４０、ホール電流が集まる領域４１、およびホール電流が疎な領域４３を、図３６に示す従来のＩＧＢＴの平面図に模式的に図示した平面図を図３７に示す。
最初に、ある１つのｐ型ベース領域１２とその近傍に着目する。ここで、ｐ型ベース領域１２の近傍とは、例えば、ｐ型ベース領域１２と同じ程度の長さを半径としたときの円形領域とする。ホールがトレンチ側壁の反転層チャネルに向かって流れるときに、メサ領域４７では、ゲートトレンチ１３の長手方向に隣り合うｐ型ベース領域１２の間に、比較的ホール電流が疎な領域４３が形成される。
このホール電流が疎な領域４３は、上面が図示しない絶縁膜１８で覆われているので、ホール自体が蓄積される。しかし、ホールの電流の集まりが疎なので、ＩＥ効果の増強は必ずしも十分であるとは限らない。さらに、ｐ型ベース領域１２の中心部分についても同様である。すなわち、ｐ型ベース領域１２の中心部分には、ｐ型ベース領域１２とｎ型ドリフト領域１１との図示省略するｐｎ接合が形成され、このｐｎ接合は常に逆バイアス状態である。このため、ｐ型ベース領域１２とｎ型ドリフト領域１１とのｐｎ接合の付近ではキャリアが蓄積しない。
次に、図３６に示すように、ｐ型ベース領域１２の近傍よりも広い領域に着目する。まず、ゲートトレンチ１３とｐ型ベース領域１２とを単位構造（図３６において点線で囲む領域）とする。この単位構造を、ゲートトレンチ１３の短手方向（紙面の横方向）に対して周期的に繰り返すように配置し、ＩＧＢＴの活性領域が形成される。この周期構造の単位構造を、単位胞４２とする。次に、ゲートがオンの状態で流れるホール電流について模式的に示すと、ホール電流のフロー４０は、図３７に矢印で示すようにｐ型ベース領域１２の、ゲートトレンチ１３に接する領域に流れ込む。この図３７からわかるように、ホール電流が集まる領域４１とホール電流が疎な領域４３は、ゲートトレンチ１３の短手方向と同じピッチ（周期）でストライプ状に分布する。
ホール電流は、ホール電流のフロー４０のように流れるから、ホール電流が集まる領域４１は、ゲートトレンチ１３に集中し且つゲートトレンチ１３の長手方向に連なって形成されている。一方、ゲートトレンチ１３の短手方向では、ホール電流が集まる領域４１は連続的に分布せず、ｐ型ベース領域１２およびホール電流が疎な領域４３にて分断されている。その理由は、ｐ型ベース領域１２の中央部は両サイドのゲートトレンチ１３からそれぞれｎ型エミッタ領域１６の分だけ離れているので、ホール電流が集まり難い箇所となるからである。
さらに、ゲートトレンチ１３の短手方向に隣り合うｐ型ベース領域１２の間におけるｎ型ドリフト領域１１の中央部についても、ホール電流のフロー４０から離れているために、ホール電流が集まり難い箇所となる。したがって、ホール電流が集まる領域４１は、ゲートトレンチ１３の短手方向には連なって形成されず、分断されてしまう。このようにホール電流が集まる領域４１がゲートトレンチ１３の短手方向で分断されるため、従来のトレンチゲート型ＩＧＢＴではＩＥ効果自体は強いものの、その増強には限界がある。
図３６に示すトレンチゲート型ＩＧＢＴにおいてＩＥ効果を増強させてオン電圧を一層低くするには、ゲートトレンチ１３の短手方向のピッチ（繰返し周期の単位長さ、隣り合うゲートトレンチ１３の距離）を短くする方法がある。ゲートトレンチ１３の短手方向のピッチを短くするには、ゲートトレンチ１３の短手方向の幅に対してメサ領域４７の幅を短くする必要がある。しかしながら、加工可能な最小線幅（デザインルール）は、製造プロセスの製造装置によって決まる。
そのため、当然ながらｐ型ベース領域１２の表面に形成されるｎ型エミッタ領域１６、ｐ型コンタクト領域１７およびコンタクト開口部の幅も製造プロセスの製造装置によって決まる。そして、ゲートトレンチ１３のマスク幅がほぼ上記の最小線幅となると仮定しても、ｐ型ベース領域１２の幅はその表面に形成される他の部位の幅によって決まる。したがって、図３６に示すトレンチゲート型ＩＧＢＴの場合、ｐ型ベース領域１２の幅はおよそゲートトレンチ１３の幅の３倍〜数倍となる。すなわち、ｐ型ベース領域１２の幅のゲートトレンチ１３に対する幅の倍率は、これ以上小さくすることができず、ゲートトレンチ１３のピッチの低減にも限界がある。
一方、図３９に示すトレンチゲート型ＩＧＢＴのように、ゲートトレンチ１３の長手方向に一様に形成されたｐ型ベース領域１２の表面層に、メサ領域４７に接する２本のゲートトレンチ１３のうち、一方のゲートトレンチ１３のみに接するようにｎ型エミッタ領域１６を設けた構造もある。このような構造のトレンチゲート型ＩＧＢＴは、図３３や図３６に示すトレンチゲート型ＩＧＢＴよりも、メサ領域４７の幅を狭くすることができる。
しかしながら、図３９に示すトレンチゲート型ＩＧＢＴように一方のゲートトレンチ１３にのみｎ型エミッタ領域１６を形成する構成とした場合、ゲートトレンチ１３の側壁に形成される電子のチャネル密度が小さくなり、その分電子の注入効率も低下する。そのため、ゲートトレンチ１３のピッチを小さくしたとしても、ＩＥ効果の増強は限定的となってしまう。
さらに、上記特許文献４に示すトレンチゲート型ＩＧＢＴのようにコンタクトトレンチを形成することにより、メサ領域の幅を縮小する方法も考えられるが、コンタクトトレンチの形成は技術的に難易度が高く、且つトレンチエッチングに伴う工程数も増加する。このため、プロセスコストが増加し、チップコストの増大を招く。
次に、ホールの経路とラッチアップにおける課題について、図３８を用いて説明する。図３８に示す構造のトレンチゲート型ＩＧＢＴでは、ラッチアップ耐量を向上させるために、ゲートトレンチ１３の長手方向において、ｎ型エミッタ領域１６の長さよりも長いコンタクト開口部４６を設けている。このような構造により、ｐ型ベース領域１２とゲートトレンチ１３の側壁との間に形成される電子のチャネル（反転層）に集まり易いホールをコンタクト開口部４６にある程度分散させることができる。
しかしながら、ゲートトレンチ１３を介して隣接するｐ型ベース領域に形成されるチャネルにも、ホールは集まる。すなわち、隣り合うｐ型ベース領域１２に挟まれるゲートトレンチ１３にホールが集まり易いため、これらの集まったホールは結局、ｎ型エミッタ領域１６の下を通ってｐ型ベース領域１２からｐ型コンタクト領域１７へ抜ける。その結果、図３８に示すトレンチゲート型ＩＧＢＴにおいてもなお、寄生サイリスタのラッチアップの可能性が残る。したがって、ｎ型エミッタ領域１６の付近に集まるホール電流を、さらに緩和する必要がある。
次に、ホール電流の集まる箇所とその近辺の電界強度の増加という課題について説明する。図３７に示すように、上記特許文献２に記載された構造のトレンチゲート型ＩＧＢＴの場合、図示省略する基板裏面のｐ型コレクタ領域から基板表面に向かって流れるホールは、ホール電流のフロー４０に従ってゲートトレンチ１３の下部に集まり、ホール電流が集まる領域４１が形成される。すなわち、ゲートトレンチ１３にホールが集中することになる。このようなホールの集中は、ｐ型ベース領域１２がストライプ状に分布する上記特許文献１についても同様に生じる。
一方、図３４（ａ）にも示すように、ゲートトレンチ１３はｐ型ベース領域１２を貫通しｎ型ドリフト領域１１内に突き出すように設けられている。そのため、ターンオフ時に高電圧が印加された状態では、ｎ型ドリフト領域１１内に突き出ているゲートトレンチ１３の底部近辺の電界強度が顕著に増加する。この電界強度が増加した部分に、ゲートがオンのときに蓄積されたホールが集まっている。そのため、ターンオフ時には電界の空間勾配が増加し、いっそう電界強度が増加する。
そして、電界強度が臨界電界強度に達すると、アバランシェ降伏によりホールが生成され、ホール電流がゲートトレンチ１３の底部に集中するようになる。このアバランシェ降伏によるホール電流がさらにゲートトレンチ１３の底部の電界強度を増強させ、ホール濃度と電界強度の正帰還が生じる。その結果、例えば定格電流の数倍大きい電流を、定格電圧に近い高電圧にてターンオフする状況では、ゲートトレンチ１３の底部にて破壊が生じる可能性が高くなる。
次に、ＩＧＢＴのミラー容量とターンオフ動作への影響における課題について、説明する。上記特許文献１、２に示すトレンチゲート型ＩＧＢＴは、ミラー容量（ゲート−コレクタ間容量）の低減がなされている。しかしながら、上記特許文献１、２に示すトレンチゲート型ＩＧＢＴにおいてもなお、まだミラー容量を低減する余地が残っている。上記特許文献１、２に示すトレンチゲート型ＩＧＢＴでは、特に、オフ状態からオン状態に遷移するターンオン時にミラー容量が増加し、ターンオン損失の低減が妨げられることが、発明者によって確認されている。
具体的には、上記特許文献１、２に示すトレンチゲート型ＩＧＢＴは、次のように動作するため、ターンオン損失が増大する。ターンオン前の阻止状態では、コレクタ−エミッタ間に十分高い電圧が加わっていること、およびゲートトレンチ１３の底部にキャリアが存在していないことから、ミラー容量は十分小さい値になっている。しかしながら、ターンオンが開始されると、空乏領域幅が縮小し、且つキャリアが注入される。特に、コレクタ−エミッタ間電圧が十分小さくなると、空乏領域端部の面積も増加し、且つ空乏領域幅も小さくなるので、ミラー容量が増加する。その結果、コレクタ−エミッタ間電圧の立下り（増加の開始時点）がやや遅くなり、ターンオン損失の増大を招く。
加えて、上記特許文献１、２に示すトレンチゲート型ＩＧＢＴは、総チャネル長（あるいはチャネル密度）を一定にした場合（短絡時の飽和電流値を一定にするための処置）、ゲートトレンチ１３がｐ型ベース領域１２に接している面積と、電子のチャネルの面積との比率が大きくなる。これにより、ターンオン時間が長くなるという課題が生じることも明らかになった。さらに、その結果、サージ電流が大きくなる（インバータのブリッジ結線での対向アーム側ダイオードのハードリカバリが発生する）という問題点も判明した。
この発明は、上述した従来技術による問題点を解消するため、オン電圧が低く、ラッチアップが生じ難く、ターンオフ時の電界強度の増加を抑えることができる半導体装置を提供することを目的とする。また、この発明は、上述した従来技術による問題点を解消するため、ミラー容量を低減することができる半導体装置を提供することを目的とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置は、次の特徴を有する。第１導電型の半導体基体からなる第１の半導体層と、前記第１の半導体層の一方の主面に形成され、互いに並列にストライプ状に配置された少なくとも２本のトレンチと、前記トレンチ内に絶縁膜を介して形成されたゲート電極と、前記トレンチ間に挟まれた前記第１の半導体層の表面層の、前記トレンチの長手方向に選択的に形成された複数の第２導電型の第２の半導体層と、前記第２の半導体層の表面層に選択的に形成された第１導電型の第３の半導体層と、前記第２の半導体層の表面層に選択的に形成された前記第２の半導体層よりも高不純物濃度の第２導電型の第４の半導体層と、前記第１の半導体基体の一方の主面に形成され、前記第３の半導体層と接するエミッタ電極と、前記第１の半導体基体の他方の主面に設けられた第２導電型の第５の半導体層と、前記第５の半導体層に接するコレクタ電極と、を備える。そして、前記第３の半導体層は、隣り合う前記トレンチのうちの一方のトレンチと接し、且つ他方のトレンチと離間している。前記第３の半導体層の前記他方のトレンチの側の縁部の少なくとも一部が前記第４の半導体層の内部にて終端している。前記第４の半導体層の、前記トレンチの長手方向の長さは、前記第３の半導体層の、前記トレンチの長手方向の長さよりも長い。
この発明にかかる半導体装置の特徴は、次の（１）〜（３）に示す通りである。（１）第２の半導体領域（第２の半導体層）の表面には、第１のトレンチに接し且つ第２のトレンチと離間するように第１導電型の第３の半導体領域（第３の半導体層）が形成されている。すなわち、第２の半導体領域に接するトレンチのうち片方にのみ、第３の半導体領域が接している。（２）第３の半導体領域において、第２のトレンチの側の縁部の全体または一部が、第４の半導体領域（第４の半導体層）の内部にて終端している。（３）第１のトレンチの長手方向における第４の半導体領域の長さは、第１のトレンチの長手方向における第３の半導体領域の長さよりも長い。以上、上記３つの特徴（１）〜（３）により、この発明にかかる半導体装置には以下の作用がある。
一つ目の作用は、少数キャリアの注入促進効果（ＩＥ効果）の増強である。第２の半導体領域に接する２本のトレンチのうち片方のトレンチにのみ第３の半導体領域を接触させて、且つ他方のトレンチ側における第３の半導体領域の縁を第４の半導体領域の内部にて終端するようにする（上記特徴（１），（２））。これにより、半導体基体の他方の主面に形成された第５の半導体領域から注入された少数キャリアのうち、他方のトレンチに向かう少数キャリアは、第３の半導体領域の下部を通ることなく、第２の半導体領域を通り第４の半導体領域へと流れる。
また、後述するように、上記各特許文献に示す公知技術に比べて２本のトレンチに挟まれる第１の半導体領域の幅が狭くなる。そのため、上記各特許文献に示す公知の構造にみられたような、第２の半導体領域の中心部分における少数キャリアの集まりが疎な部分がなくなる。その結果、少数キャリアによる電流の平面分布を平坦的にすることができるので、電流の少ない領域をなくすことができる。その結果、ＩＥ効果が全体的に増加し、オン電圧が低くなる。
特に上記特徴（１）のように、第２半導体領域が隣接する２本のトレンチのうち片方にのみ第３の半導体領域を接する構造とした場合、ＭＯＳゲートにより形成されるキャリアの反転層チャネルの面積が小さくなる。そのため、上記各特許文献に示す従来の半導体装置では、通常、オン電圧が増加する。それに対して、本発明にかかる半導体装置は、従来のトレンチゲート型ＩＧＢＴが示す傾向とは逆に、少数キャリアによる電流の平面分布の平坦化により、むしろＩＥ効果を増強させることができる。
二つ目の作用は、寄生サイリスタ部分のラッチアップの抑制である。上記特徴（１）〜（３）により、一つ目の作用と同様に、少数キャリアは、第３の半導体領域の下部を通ることなく、第２の半導体領域を通り第４の半導体領域へと流れる。その結果、第３の半導体領域の下部を通過する少数キャリアの電流の割合が減少し、第２の半導体領域における電圧降下が小さくなる。そのため、第３の半導体領域、第２の半導体領域、第１の半導体領域および第５の半導体領域にて構成される寄生サイリスタのラッチアップが生じにくくなる。
特に本発明のみに見られる特徴は、２本のトレンチのどちらかを介して、第２の半導体領域の最も近くに隣接する別の第２の半導体領域に流入する少数キャリアについても、第２の半導体領域自身にて集めることができる点である。第５の半導体領域から注入された少数キャリアは、前記のいずれかのトレンチに形成されたＭＯＳゲートの反転層チャネルに向かって集まる。
すなわち、前記のトレンチに向かって少数キャリアが集まる。本発明にかかる半導体装置には第２半導体領域のなかに第３の半導体領域と離間するトレンチが存在するので、隣接する別の第２の半導体領域に向かう少数キャリアの一部は、そこではない前記第２の半導体領域にも流入することができる。その結果、トレンチ近傍に集まっていた少数キャリアが分散され、寄生サイリスタのラッチアップが生じにくくなる。
三つ目の作用は、ＩＧＢＴのターンオフ時に第２の半導体領域、および第１のトレンチまたは第２のトレンチの底部に集中する電界強度の緩和である。一般的には、ターンオフ時に印加電圧に応じて、第１の半導体領域と第２の半導体領域とのｐｎ接合から第１の半導体領域の内部にわたり、空間電荷領域が広がる。このとき、電界が空間電荷密度の空間勾配に比例するので、第２の半導体領域のｐｎ接合近傍と、トレンチの半導体基体内部側の底部近傍の電界強度が増大する。
さらに、ターンオフ時には、第１の半導体領域の内部に蓄積されていた少数キャリアが、静電ポテンシャルの傾きに沿って空間電荷領域を駆け下りて、第２の半導体領域に向かって集中する。この少数キャリア（例えばホール）が、電界強度の空間勾配の値を増加させる。これによって、第２の半導体領域のｐｎ接合近傍と、第２の半導体領域に接するトレンチの底部の電界強度は、この少数キャリアの存在により増加する。
しかし、本発明にかかる半導体装置では、上記の一つ目の作用により、少数キャリアによる電流の平面分布を平坦にし、二つ目の作用により、トレンチ近傍に集まっていた少数キャリアを分散させている。そのため、ターンオフ時における少数キャリアによる電界強度の増加を抑えることができる。その結果、前述したような電界強度の正帰還も抑えられ、定格より大きい電流と高電圧におけるターンオフ時にトレンチの底部で破壊が生じる可能性を小さくすることができる。
さらに三つ目の作用の補足として、第２の半導体領域の表面に形成されている第３の半導体領域のうち、トレンチとは接していない側の縁の一部あるいは全てが、隣接する第４の半導体領域の内部にて終端していることが必要である。仮に、第３の半導体領域と第４の半導体領域とが離間している場合、離間している部分、すなわち第３の半導体領域と第４の半導体領域との間は第２の半導体領域となる。この第２の半導体領域は、第４の半導体領域よりも不純物濃度が低いため、第３の半導体領域と第４の半導体領域とが離間した部分は高抵抗領域となる。そのため、ターンオフ時に、ホールは第４半導体領域に集まり難くなる。その結果、前述したようなホール（少数キャリア）の分散効果が弱まる。そのため、第３の半導体領域は第４の半導体領域の内部にて終端している必要がある。
さらに上記発明について、より好ましい手段のうち、主な手段について説明する。その他の手段については、発明を実施するための形態にて説明する。この発明にかかる半導体装置は、上述した発明において、隣り合う前記トレンチ間において当該トレンチの長手方向に隣り合う前記第２の半導体層にそれぞれ形成された前記第３の半導体層は、それぞれ、隣り合う前記トレンチのうちの異なるトレンチに接することを特徴とする。
この発明は、トレンチの長手方向に隣り合う第２半導体領域（第２の半導体層）の表面に形成されたそれぞれの第３の半導体領域（第３の半導体層）は、互いに、隣り合うトレンチの異なるトレンチに接することを特徴としている。すなわち、この発明では、トレンチ長手方向に隣り合う複数の第２半導体領域において、互いに並列にストライプ状に配置された２本のトレンチに対して第３の半導体領域が交互に接する。
この発明によれば、第２の半導体領域に接する両サイドのトレンチの側壁に、ＭＯＳゲートの反転層チャネルが形成される。仮に、隣り合う全ての第２半導体領域における第３の半導体領域が、第２半導体領域と接する２本のトレンチのうち一方のみに接するとすると、他方のトレンチの側壁には反転層チャネルが形成されない。一方、少数キャリアを例えばホールとした場合、ホールはクーロン力により電子に引き寄せられる。そのため、２本のトレンチの間におけるホールの濃度分布は、第３の半導体領域が接する一方のトレンチに多く分布するようになり、他方のトレンチのホール濃度は相対的に小さくなる。したがって、上述したように、２本のトレンチに対して交互に第３の半導体領域を形成することで、２本のトレンチの双方の側壁に反転層チャネルが形成される。その結果、ホールの分布も２本のトレンチの間において均一に分布させることができ、且つその濃度を増やすことができる。
また、複数の前記第２の半導体領域が、半導体装置の中で電流を流すことができる領域（以下、活性領域）のほぼ全域にわたり周期的に配置されることにより、活性領域におけるキャリア濃度およびその電流の平面分布を平坦的にすることができる。ホールおよび電子はクーロン力で互いに引き寄せあうので、活性領域におけるキャリア濃度およびその電流の平面分布が平坦的であるほうが、不均一であるときよりも濃度を高くすることができる。その結果、例えばＩＥ効果も最大限に高くすることができるとともに、前述のようなターンオフ時の電界強度の正帰還も十分抑えることが可能となる。
さらに、前記のように活性領域のほぼ全域にわたって周期的に配置された第２半導体領域を、トレンチを挟んで隣接させずに、市松模様のように配置させることが好ましい。すなわち、２本のトレンチの間に形成され前記トレンチの長手方向にて隣り合う２つの第２半導体領域の中間地点に対して、トレンチを跨いで前記中間地点と隣接する領域には別の第２の半導体領域が配置されている。このようにすることで、少数キャリアの濃度およびその電流の平面分布を、活性領域の内部にて均一にすることができる。
本発明にかかる半導体装置によれば、オン電圧が低く、ラッチアップが生じ難く、且つターンオフ時の電界強度の増加を抑えることができるという効果を奏する。また、本発明にかかる半導体装置によれば、ターンオン時のミラー容量を低減することができるという効果を奏する。
図１は、本発明の実施の形態にかかる半導体装置の基本構造部を示す平面図である。 図２は、本発明の実施の形態にかかる半導体装置の基本構造部および電流経路を示す平面図である。 図３は、本発明の実施の形態にかかる半導体装置の基本構造部および電流経路を示す平面図である。 図４は、本発明の実施の形態にかかる半導体装置の基本構造部および電流経路を示す平面図である。 図５は、本発明の実施例１にかかる半導体装置の要部を示す平面図である。 図６は、図５に示す半導体装置の電流経路を模式的に示す平面図である。 図７は、本発明の実施例２にかかる半導体装置の要部を示す平面図である。 図８は、図７に示す半導体装置の電流経路を模式的に示す平面図である。 図９は、本発明の実施例２にかかる半導体装置の別の一例の要部を示す平面図である。 図１０は、図９に示す半導体装置の電流経路を模式的に示す平面図である。 図１１は、本発明の実施例３にかかる半導体装置の要部を示す説明図である。 図１２は、図１１に示す半導体装置の平面構造の要部を示す平面図である。 図１３は、図１２に示す半導体装置の電流経路を模式的に示す平面図である。 図１４は、本発明の実施例３にかかる半導体装置の製造途中の断面構造の要部を示す断面図である。 図１５は、本発明の実施例３にかかる半導体装置の製造途中の断面構造の要部を示す説明図である。 図１６は、本発明の実施例３にかかる半導体装置の製造途中の断面構造の要部を示す説明図である。 図１７は、本発明の実施例３にかかる半導体装置の製造途中の断面構造の要部を示す説明図である。 図１８は、本発明の実施例３にかかる半導体装置の製造途中の断面構造の要部を示す説明図である。 図１９は、本発明の実施例３にかかる半導体装置の電気的特性を示す説明図である。 図２０は、本発明の実施例３にかかる半導体装置の電気的特性を示す特性図である。 図２１は、本発明の実施例３にかかる半導体装置の電気的特性を示す特性図である。 図２２は、本発明の実施例４にかかる半導体装置の要部を示す平面図である。 図２３は、本発明の実施例５にかかる半導体装置の要部を示す平面図である。 図２４は、図２３に示す半導体装置の電流経路を模式的に示す平面図である。 図２５は、本発明の実施例６にかかる半導体装置の要部を示す平面図である。 図２６は、図２３に示す半導体装置の電流経路を模式的に示す平面図である。 図２７は、本発明の実施例７にかかる半導体装置の要部を示す平面図である。 図２８は、図２７に示す半導体装置の電流経路を模式的に示す平面図である。 図２９は、本発明の実施例８にかかる半導体装置の要部を示す平面図である。 図３０は、図２９に示す半導体装置の電流経路を模式的に示す平面図である。 図３１は、本発明の実施例１，７，８にかかる半導体装置の電気的特性を示す特性図である。 図３２は、本発明の実施例９にかかる半導体装置の要部を示す平面図である。 図３３は、従来の半導体装置の要部を模式的に示す平面図である。 図３４は、従来の半導体装置の要部を模式的に示す説明図である。 図３５は、従来の半導体装置の要部を模式的に示す断面図である。 図３６は、従来の半導体装置の別の一例の要部を模式的に示す平面図である。 図３７は、従来の半導体装置の別の一例の要部を模式的に示す平面図である。 図３８は、従来の半導体装置の別の一例の要部を模式的に示す平面図である。 図３９は、従来の半導体装置の別の一例の要部を模式的に示す斜視図である。 図４０は、本発明の実施例３にかかる半導体装置の電気的特性を示す特性図である。
以下に添付図面を参照して、この発明にかかる半導体装置の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
（実施の形態）
本発明の実施の形態にかかる半導体装置を、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）を例に説明する。本実施の形態にかかる半導体装置は、ＩＧＢＴに限らず、公知のユニポーラ・デバイスである絶縁ゲート型トランジスタ（ＭＯＳＦＥＴ）にも適用が可能である。また、本実施の形態では、第１導電型をｎ型とし、第２導電型をｐ型として説明するが、ｎ型とｐ型とを入れ替えても同様に動作させることが可能である。また、本発明の実施の形態および実施例では、半導体装置について、デバイス、素子、チップもしくは半導体チップという表現も用いているが、いずれも同じ対象を示している。
また、本発明の実施の形態および実施例におけるウェハーとは、チップに断片化する前のシリコン基板（半導体基板）である。半導体チップにおいて、「活性領域」とは、例えばＩＧＢＴのエミッタ電極が形成されていて、且つ電流を流すことができる領域である。「終端構造領域」とは、前記活性領域の端部からチップの外周側端部までの領域であり、素子に電圧が印加されたときに発生するチップ表面の電界強度を緩和させる構造部である。まず、本発明の実施の形態にかかる半導体装置の基本的な構造について説明する。
（基本構造）
図１は、本発明の実施の形態にかかる半導体装置の平面構造の要部（以下、基本構造部とする）を示す平面図である。本発明の基本構造は、以下の通りである。図１に示すように、ｎ型ドリフト領域１１となるウェハーの一方の主面（紙面に相当し、以下、おもて面と呼ぶ）に、ゲートトレンチ１３がストライプ状に形成されている。図１にはストライプ状に配置された複数のゲートトレンチ１３のうちの、隣り合う２本のゲートトレンチ１３をゲートトレンチ１３ａおよびゲートトレンチ１３ｂとして図示する。
ゲートトレンチ１３ａおよびゲートトレンチ１３ｂの内壁にはゲート酸化膜１４が形成され、さらにゲート酸化膜１４の内側には導電性のゲート電極１５が形成されている。隣り合うゲートトレンチ１３の間には、ｐ型ベース領域１２ａが形成されている。ｐ型ベース領域１２ａは、ゲートトレンチ１３ａの側壁およびゲートトレンチ１３ｂの側壁にそれぞれ形成されたゲート酸化膜１４に接するように配置されている。
ｐ型ベース領域１２ａ表面層には、ゲートトレンチ１３ａに接するように、ｎ型エミッタ領域１６ａが形成されている。ゲートトレンチ１３ａの長手方向に沿ったｎ型エミッタ領域１６ａの端部は、ｐ型ベース領域１２ａの内側に収まるように配置されている。また、ｐ型ベース領域１２ａの表面層には、ゲートトレンチ１３ａとは離間するように、ｐ型ベース領域１２ａよりも高濃度のｐ型コンタクト領域１７ａが形成されている。ｎ型エミッタ領域１６ａは、ゲートトレンチ１３ａに接している縁部とは反対側の縁部がｐ型コンタクト領域１７ａの内部にて終端するように配置されている。
本発明の実施の形態にかかる半導体装置（以下、本発明にかかるＩＧＢＴとする）を構成する上で必要な構成について説明する。ｐ型ベース領域１２ａおよびｎ型ドリフト領域１１の表面には、絶縁膜が形成されている。この絶縁膜により、ｎ型エミッタ領域１６ａおよびｐ型コンタクト領域１７ａはゲート電極１５と絶縁されている。そして、これらのｎ型エミッタ領域１６ａおよびｐ型コンタクト領域１７ａをエミッタ電極とコンタクトさせるために、絶縁膜にコンタクト開口部が形成されている。
ｎ型ドリフト領域１１となるウェハーの他方の主面（紙面の裏側に相当し、以下、裏面と呼ぶ）にはｐ型コレクタ領域が形成されている。ｎ型ドリフト領域１１とｐ型コレクタ領域との間には、ｎ型ドリフト領域１１およびｐ型コレクタ領域に接するｎ型フィールドストップ領域が形成されている。そして、ウェハーの裏面には、ｐ型コレクタ領域と接するコレクタ電極が形成されている。図１においては、絶縁膜、エミッタ電極、ｐ型コレクタ領域、ｎ型フィールドストップ領域およびコレクタ電極は図示を省略する。
（本発明の基本構造の作用効果）
次に、本発明の基本構造の特徴とそれに伴う作用効果について説明する。図１に示した本発明の基本構造の特徴を、以下の（１）〜（３）に示す。（１）ｎ型エミッタ領域１６ａは、ｐ型ベース領域１２ａに接する２本のゲートトレンチ１３ａ，１３ｂのうち一方のゲートトレンチ１３ａにのみ接している。（２）ｎ型エミッタ領域１６ａにおいて、他方のゲートトレンチ１３ｂの側の縁部の全体もしくは一部が、ｐ型コンタクト領域１７ａの内部にて終端している。（３）ゲートトレンチ１３ａの長手方向において、ｐ型コンタクト領域１７ａの長さはｎ型エミッタ領域１６ａの長さよりも長い。以上、上記３つの特徴（１）〜（３）により、以下の４つの作用効果がある。
一つ目の作用効果は、少数キャリアの注入促進効果（ＩＥ効果）の増強である。まず、上記特徴（１）のように、ｎ型エミッタ領域１６ａを一方のゲートトレンチ１３ａにのみ接するよう配置する。そして、上記特徴（２）のように、他方のゲートトレンチ１３ｂの側におけるｎ型エミッタ領域１６ａの縁部を、ｐ型コンタクト領域１７ａの内部にて終端するようにする。このような特徴（１）〜（３）を有するＩＧＢＴのゲート電極をオンの状態とし電流を流したときの動作を、上述した各特許文献に示す従来のＩＧＢＴ（以下、従来のＩＧＢＴとする）と対比させて説明する。
ｐ型コレクタ領域から注入されたホールは、ゲートトレンチ１３ａおよびゲートトレンチ１３ｂに向かって流れる。このとき、従来のＩＧＢＴでは、ゲートトレンチ１３ｂに向かうホールはｐ型ベース領域１２ａからｎ型エミッタ領域１６ａの下部を通る。一方、本発明にかかるＩＧＢＴにおいては、ホールがｎ型エミッタ領域１６ａの下部を通るだけではなく、ｐ型ベース領域１２ａから直接ｐ型コンタクト領域１７ａへと流れる。
また、後述するように、ゲートトレンチ１３ａの短手方向において、ｎ型ドリフト領域１１の幅が、従来のＩＧＢＴにおけるｎ型ドリフト領域の幅に比べて狭くなる。そのため、ｐ型ベース領域１２ａの中心部分から、ホール電流の集まりが少ない部分（ホール電流が疎な領域）がなくなる。その結果、ホール電流の平面分布を平坦的にすることができ、ＩＥ効果が全体的に増加するので、オン電圧が低くなる。
上記の作用の中で重要な点は、ＭＯＳゲートの反転層チャネルの面積を従来のＩＧＢＴよりも小さくすることができ、且つＩＥ効果を増強することができることである。本発明にかかるＩＧＢＴの上記特徴（１）のようにｎ型エミッタ領域１６ａが２本のゲートトレンチ１３ａ，１３ｂのうち片方のゲートトレンチ１３ａにのみ接している場合、従来のＩＧＢＴでは、上記課題にて述べたように、ＭＯＳゲートにより形成されるキャリアの反転層チャネルの面積が小さくなる。
そのため、従来のＩＧＢＴでは、活性領域全面における総チャネル長（あるいはチャネル密度）が小さくなり、オン電圧が増加するのが普通である。それに対して、本発明にかかるＩＧＢＴにおいては、少数キャリアによる電流の平面分布の平坦化により、総チャネル長が小さくなるとともに、ＩＥ効果を増強させることができる。総チャネル長が小さくなることにより、後述するように、飽和電流の低減とそれによる短絡耐量の向上を実現することができるという効果を奏する。
二つ目の作用効果は、寄生サイリスタ部分のラッチアップの抑制である。ＩＧＢＴの寄生サイリスタは、ｎ型エミッタ領域１６ａ、ｐ型ベース領域１２ａ、ｎ型ドリフト領域１１およびｐ型コレクタ領域にて構成される。上述のようにｎ型ドリフト領域１１に注入されたホールは、ｎ型エミッタ領域１６ａの下部よりも、ｐ型ベース領域１２ａを通りｐ型コンタクト領域１７ａへと流れるようになる。これにより、ｎ型エミッタ領域１６ａの下部を通過するホール電流が減少し、ｐ型ベース領域１２ａにおける電圧降下が小さくなる。そのため、寄生サイリスタがオンせず、ラッチアップが大きく抑制される。
三つ目の作用効果は、ＩＧＢＴのターンオフ時にｐ型ベース領域とゲートトレンチ底部とに集中する電界強度の緩和である。まず、一般的なＩＧＢＴのターンオフ時における素子内部状態の変化について簡単に説明し、次に本発明にかかるＩＧＢＴの構造においてその変化がどのように改善されるのかを説明する。一般的に、ＩＧＢＴは、ターンオフ時に、空間電荷領域がｎ型ドリフト領域とｐ型ベース領域とのｐｎ接合からｎ型ドリフト領域の内部にわたって広がる。このとき、電界強度は空間電荷密度の空間勾配に比例するので、ｐ型ベース領域のｐｎ接合近傍およびゲートトレンチのｎ型ドリフト領域側の底部近傍において電界強度が増大する。
さらに、一般的なＩＧＢＴでは、ターンオフ時に、ｎ型ドリフト領域に蓄積されていたホールが静電ポテンシャルの傾きに沿って空間電荷領域を駆け下りｐ型ベース領域に向かう。このとき、電磁気学にて知られるポアソンの式に従い、ホール密度が高い領域にて電界強度の空間勾配が増加する。すなわち、ｐ型ベース領域のｐｎ接合近傍およびｐ型ベース領域に隣接するゲートトレンチの底部において、これらのホールが電界強度を増強する。
一方、本発明にかかるＩＧＢＴでは、上記の一つ目の作用により、ホール電流の平面分布を平坦にし、且つ二つ目の作用により、ゲートトレンチ側壁の反転層チャネル近傍に集まっていた少数キャリアを、ｐ型コンタクト領域の方に分散させている。すなわち、ｐ型ベース領域のｐｎ接合近傍およびｐ型ベース領域に隣接するゲートトレンチの底部において、ホール電流の密度を緩和することができる。その結果、ホールによる電界強度の増強を抑えることができる。さらに、例えば従来のＩＧＢＴにおいて課題としていた電界強度の正帰還も抑えられるので、定格より大きい電流と高電圧におけるターンオフにてトレンチの底部で破壊が生じる可能性を小さくすることができる。
四つ目の作用効果は、ミラー容量の低減である。このミラー容量の低減と飽和電流は密接な関係がある。本発明にかかるＩＧＢＴは、ｎ型エミッタ領域１６ａが隣り合うゲートトレンチ１３ａ，１３ｂのうちの片側のゲートトレンチ１３ａの側壁部にのみ接する構造であるため、ｎ型エミッタ領域１６ａが接するゲートトレンチ１３の側壁部の長さが従来のＩＧＢＴに比べて半分になる。
一方、ＩＧＢＴの短絡耐量を維持するためには、一定の面積（例えば活性領域全体の面積）の中に収まる総エミッタ長を従来のＩＧＢＴと同一にして、飽和電流値を同一にする必要がある。本発明にかかるＩＧＢＴの場合、ゲートトレンチ１３の短手方向のピッチ（繰り返し周期の長さ）が約半分となるから、活性領域全体におけるｎ型エミッタ領域１６ａの面積（≒反転層チャネルの面積）は、従来のＩＧＢＴの２倍となる。
このようにｎ型エミッタ領域１６ａの長さが倍増することにより、ｐ型ベース領域１２ａとゲートトレンチ１３の側壁部との接触面積と、ｐ型ベース領域１２ａとゲートトレンチ１３の側壁との接触面積との比率が、従来のＩＧＢＴに対して約２倍になる。その結果、入力容量（Ｃｉｅｓ）と帰還容量（Ｃｒｅｓ）との比率（Ｃｉｅｓ／Ｃｒｅｓ）が、従来のＩＧＢＴと比較して約２倍となり、実効的にＣｒｅｓを半減させることと同等の効果を奏することが可能となる。このミラー容量低減の結果、ターンオン波形とターンオン損失とが改善される。
ターンオン初期段階では、ＩＧＢＴのＣｒｅｓ成分は、ゲート電極に対してゲート電圧を高める方向に、変位電流を発生させる。Ｃｉｅｓ／Ｃｒｅｓの比が小さい場合、この変位電流によってゲート電圧が大きく上昇し、Ｃｉｅｓ／Ｃｒｅｓ比が大きい場合はゲート電圧の上昇は小さくなる。ターンオン初期段階のゲート電圧上昇は、ターンオンピーク電流の増加を誘発するため、ソフトスイッチングの観点に鑑みれば、Ｃｉｅｓ／Ｃｒｅｓ比は大きい方が望ましい。
然るに、本発明にかかるＩＧＢＴでは、従来のＩＧＢＴに対して、Ｃｉｅｓ／Ｃｒｅｓ比を約２倍にすることが可能であり、ターンオンのソフトスイッチングを実現することが可能となる。さらには、Ｃｒｅｓの低減効果により、ターンオン時の、いわゆるミラー期間が短くなり、ターンオンを素早く終了させることが可能となる。
ここで図１を用いて、本発明にかかるＩＧＢＴの特徴（２），（３）について、２点補足をしておく。本発明にかかるＩＧＢＴの特徴（２），（３）についての１つ目の補足は、ｎ型エミッタ領域１６ａとｐ型コンタクト領域１７ａとの位置関係である。ｐ型ベース領域１２ａの表面に形成されているｎ型エミッタ領域１６ａのうち、ゲートトレンチ１３ｂとは接していない縁部の一部あるいは全てが、隣接するｐ型コンタクト領域１７ａの内部にて終端していることが必要である。
仮に、ｎ型エミッタ領域１６ａとｐ型コンタクト領域１７ａとが離間している場合、ｎ型エミッタ領域１６ａとｐ型コンタクト領域１７ａとが離間している部分（ｎ型エミッタ領域１６ａとｐ型コンタクト領域１７ａとの間）には、ｐ型ベース領域１２ａがウェハー表面に露出する。このｐ型ベース領域１２ａは、ｐ型コンタクト領域１７ａよりも不純物濃度が低いため、ｎ型エミッタ領域１６ａとｐ型コンタクト領域１７ａとが離間した部分は高抵抗領域となる。そのため、ターンオフ過程において、ホールはｐ型コンタクト領域１７ａに集まり難くなる。その結果、前述のホールの分散効果が弱まってしまうので、ｎ型エミッタ領域１６ａはｐ型コンタクト領域１７ａの内部にて終端している必要がある。
本発明にかかるＩＧＢＴの特徴（２），（３）についての２つ目の補足は、ゲートトレンチ１３の長手方向における、ｎ型エミッタ領域１６ａの長さとｐ型コンタクト領域１７ａの長さとの相互関係である。具体的には、ゲートトレンチ１３の長手方向において、ｎ型エミッタ領域１６ａの長さは、ｐ型コンタクト領域１７ａの長さよりも短いことが好ましい。その理由は、次の通りである。本発明にかかるＩＧＢＴにおいて、ホールは２つの経路を流れる（以下、第１経路および第２経路とする）。ｎ型エミッタ領域１６ａの長さをｐ型コンタクト領域１７ａの長さよりも短くすることで、この第２経路にてより一層効率よくホールを引き抜くことができるからである。
ホールの第１経路は、ｐ型ベース領域１２ａの下部と、それに隣接するｎ型ドリフト領域１１、およびゲートトレンチ１３ａの下部から、ＭＯＳゲートの反転層チャネルに向かって集まる経路である。以下、下部に第１経路が形成されるｐ型ベース領域１２ａを、主たるｐ型ベース領域１２ａとする。第２経路は、主たるｐ型ベース領域１２ａの近隣のｐ型ベース領域に形成されたｐ型コンタクト領域１７ａからエミッタ電極（不図示）に抜け出る経路である。ホールの第２経路にてより一層効率よくホールを引き抜くには、主たるｐ型ベース領域１２ａの第１経路に流れるホールがｐ型コンタクト領域１７ａを流れるようにシフトさせるとよい。
そのためには、反転層チャネルに近づくホールについて、ｎ型エミッタ領域１６ａの下を通らずにｐ型ベース領域１２ａを通って、ｐ型コンタクト領域１７ａに抜けるようにすればよい。このとき、ゲートトレンチ１３の長手方向において、仮に、ｎ型エミッタ領域１６ａの長さがｐ型コンタクト領域１７ａの長さよりも長い場合、反転層チャネルに近づくホールは常にｎ型エミッタ領域１６ａの下を通らないと、ｐ型コンタクト領域１７ａに抜けることができない。
一方、ゲートトレンチ１３の長手方向において、ｎ型エミッタ領域１６ａの長さがｐ型コンタクト領域１７ａの長さよりも短い場合には、ｎ型エミッタ領域１６ａの下部を通らないホールの割合が増える。その結果、上記のホールの第２経路にてより一層、ホールを引き抜くことができ、ホールの分散効果を強くすることが可能となる。したがって、ｎ型エミッタ領域１６ａの長さをｐ型コンタクト領域１７ａの長さよりも短くすることで、この第２経路にてより一層効率よくホールを引き抜くことができる。
次に、本発明の基本構造をゲートトレンチの長手方向に２つ並列に配置した構造を有するＩＧＢＴについて説明する。本発明の基本構造を構成するｐ型ベース領域をゲートトレンチの長手方向に隣り合うように配置する場合、例えば、２本のゲートトレンチに対して、本発明の基本構造を構成する各ｎ型エミッタ領域をそれぞれ異なるゲートトレンチに接するように配置してもよいし、本発明の基本構造を構成する各ｎ型エミッタ領域を２本のゲートトレンチのどちらか一方のゲートトレンチのみに接するように配置してもよい。
（ｎ型エミッタ領域の交互配置構造）
まず、本発明の基本構造を構成する各ｎ型エミッタ領域を異なるゲートトレンチに接するように配置した構造（以下、ｎ型エミッタ領域の交互配置構造とする）について説明する。図２は、本発明の実施の形態にかかる半導体装置の基本構造部および電流経路を示す平面図である。図２（ａ）は、図１に示す本発明の基本構造をゲートトレンチ１３の長手方向に並べて配置した平面図であり、後述する実施例１にかかるＩＧＢＴの構造である。図１に示す本発明の基本構造に対して追加した点は、下記の通りである。
まず、ゲートトレンチ１３の長手方向において、ｐ型ベース領域１２ｂが、ｎ型ドリフト領域１１を介してｐ型ベース領域１２ａと隣り合うように配置されている。ｐ型ベース領域１２ｂは、図１に示すようなｐ型ベース領域１２ａを構成部とする１つの本発明の基本構造の、ゲートトレンチ１３の長手方向に隣り合う他の本発明の基本構造を構成する。このｐ型ベース領域１２ｂには、ｐ型ベース領域１２ａと同様にｎ型エミッタ領域１６ｂおよびｐ型コンタクト領域１７ｂが形成されている。
後述する本願発明の実施例１にかかる半導体装置（以下、実施例１にかかるＩＧＢＴとする。本発明の他の実施例にかかる半導体装置についても同様に実施例にかかるＩＧＢＴとする）では、ｎ型エミッタ領域１６ｂを、ゲートトレンチ１３ｂの側壁に設けられたゲート酸化膜１４に接触させる。すなわち、ｎ型エミッタ領域１６ｂは、ｐ型ベース領域１２ａおよびｐ型ベース領域１２ｂに隣接するゲートトレンチ１３ａおよびゲートトレンチ１３ｂに対して、ｎ型エミッタ領域１６ａが接するゲートトレンチとは反対側のゲートトレンチに接するように配置している。
このようなｎ型エミッタ領域１６ａ，１６ｂの配置は、隣り合うゲートトレンチ１３ａ，１３ｂの対向する側壁に、ｎ型エミッタ領域を「交互に」接するように配置した構造といえる。以降、図２（ａ）に示すＩＧＢＴの構造を「交互配置構造」とする。このようにｎ型エミッタ領域を交互に配置したことにより、ｐ型ベース領域１２ａ，１２ｂと接するゲートトレンチ１３ａおよびゲートトレンチ１３ｂのいずれの側壁においても、反転層チャネルが形成されるようになる。
図２（ｂ）は、図２（ａ）に示す本発明の交互配置構造のＩＧＢＴの平面図に、ホール電流のフロー４０およびホール電流が集まる領域４１を模式的に図示した平面図である。交互配置構造のＩＧＢＴにおいては、ターンオフ時に裏面のｐ型コレクタ領域からｎ型ドリフト領域１１に流入し例えばあるｐ型ベース領域１２ａに向うホールは、通常、図２（ｂ）に示すように、それ自身の主たるｐ型ベース領域１２ａに向って流れ、このｐ型ベース領域１２ａに引き抜かれる。この引き抜きの機構は、他のｐ型ベース領域１２ｂについても当然なりたつ。
（ｎ型エミッタ領域の片側配置構造）
次に、ｎ型エミッタ領域を隣り合うゲートトレンチのうちのどちらか一方（片側）のゲートトレンチにのみ接するように配置する構造（片側配置構造）について説明する。図３は、本発明の実施の形態にかかる半導体装置の基本構造部およびの電流経路を示す平面図である。図３（ａ）は、後述する実施例５にかかるＩＧＢＴの基本構造を示す平面図である。ｎ型エミッタ領域１６ａとｎ型エミッタ領域１６ｂとが、一方の同じゲートトレンチ１３ａにのみ接している。すなわち、一つのメサ領域４７において、ｎ型エミッタ領域１６ａが、隣り合うゲートトレンチ１３ａ，１３ｂのうちの片側のゲートトレンチ１３ａにのみ配置されている。以降、図３（ａ）に示すＩＧＢＴの構造を、「片側配置構造」とする。
ｎ型エミッタ領域を片方のゲートトレンチにのみ接するように配置したことで、反転層チャネルは、ｐ型ベース領域１２ａの、片方のゲートトレンチ１３ａの側壁に接する領域にのみ形成される。図３（ｂ）は、図３（ａ）に示す本発明の片側配置構造のＩＧＢＴの平面図に、ゲート電極がオンの状態で流れるホール電流のフロー４０と、ホール電流が集まる領域４１とを模式的に図示した平面図である。図３（ｂ）に示すように、片側配置構造のＩＧＢＴは、前述の交互配置構造のＩＧＢＴとは異なり、片方のゲートトレンチ１３ａにのみ、ホール電流が集まる領域４１が形成される。
（最隣接の基本構造との相互作用）
本発明の構造では、上述の作用効果だけではなく、図１、図２あるいは図３に示す基本構造により、もしくは基本の配置構造を複数にわたり規則的に配置することにより、本発明のみに見られる新たな効果を奏する。図４は、本発明の実施の形態にかかる半導体装置の基本構造部および電流経路を示す平面図である。図４（ａ）は、図２（ａ）に示す交互配置構造のＩＧＢＴにおいて、ゲートトレンチ１３ｂを介してｐ型ベース領域１２ａに隣り合うメサ領域４７まで広げて図示した平面図である。あるメサ領域４７に配置されたｐ型ベース領域１２ｃは、このメサ領域４７にゲートトレンチ１３を介して隣り合うメサ領域４７の、ｐ型ベース領域１２ａとｐ型ベース領域１２ｂ間のｎ型ドリフト領域１１に隣り合うように配置されている（以下、市松模様状の配置とする）。
図４（ｂ）は、図４（ａ）に示す本発明の基本構造の平面図に、ゲートがオンの状態で流れるホール電流のフロー４０と、ホール電流が集まる領域４１とを模式的に図示した平面図である。図４（ｂ）に示すように、本発明にかかるＩＧＢＴの場合、近隣のｐ型ベース領域１２ｃに向うホールも、主たるｐ型ベース領域１２ａに設けられたｐ型コンタクト領域１７ａから引き抜くことができる。近隣とは、以下の通りである。まず、主たるｐ型ベース領域１２ａを考える。この主たるｐ型ベース領域１２ａが接しているゲートトレンチ１３ｂを介して隣のメサ領域４７にある複数のｐ型ベース領域（ｐ型ベース領域１２ｃ以外のｐ型ベース領域は図示省略）のうち、主たるｐ型ベース領域１２ａから最隣接のｐ型ベース領域１２ｃまでの長さの範囲にある領域のことである。
このような、最隣接あるいは近隣のｐ型ベース領域１２ｃに集まるホールの一部も主たるｐ型ベース領域１２ａから引き抜くという作用効果について、図４および図３３を用いて詳細に説明する。上述したように、図３３（ａ）は、従来のＩＧＢＴを示す平面図であり、図３３（ｂ）は、図３３（ａ）に示す従来のＩＧＢＴの平面図に、ホール電流のフロー４０およびホール電流が集まる領域４１を模式的に図示した平面図である。本発明にかかるＩＧＢＴでは、上述したように、ｐ型コレクタ領域からｎ型ドリフト領域１１に注入されたホールがｐ型コンタクト領域１７ａに至る経路が主に２つある（ホールの第１，２経路）。
ホールの第１経路は、主たるｐ型ベース領域１２ａの下部と、それに隣接するｎ型ドリフト領域１１、およびゲートトレンチ１３ａの下部から、ＭＯＳゲートの反転層チャネルに向かって集まる経路である。この第１経路は、一般的なトレンチゲート型ＩＧＢＴにおけるホールの経路と同じである。本発明にかかるＩＧＢＴの場合、例えば主たるｐ型ベース領域１２ａに着目すると、注入されたホールは、ｐ型ベース領域１２ａに接するゲートトレンチ１３ａの側壁に向かって集まる。ホールの多くはゲートトレンチ１３ａの底部に向ってホール電流のフロー４０のように流れて、反転層チャネルに接するｐ型ベース領域１２ａの側壁を経由する。
このようにして、ホール電流が集まる領域４１ａが形成される。ホール電流が集まる領域４１ａに集まったホールは、ｎ型エミッタ領域１６ａの下部を経由してｐ型コンタクト領域１７ａに流れる。一方、従来のＩＧＢＴの場合も、図３３（ｂ）に示すように、ホールの多くはゲートトレンチ１３の底部に向って集まり、反転層チャネルに接するｐ型ベース領域１２の側壁を経由する。このようにして、ホール電流が集まる領域４１が形成される。これらの集まったホールは、ｎ型エミッタ領域１６の下部を経由してｐ型コンタクト領域１７に流れる。
ホールの第２経路は、ｐ型ベース領域１２ｃに流入するホールがそのｐ型ベース領域１２ｃではなく、近隣のｐ型ベース領域１２ａに形成されたｐ型コンタクト領域１７ａから図示しないエミッタ電極に抜け出る経路である。この第２経路は、図４（ｂ）にホール電流のフロー４０ａで示す経路であり、本発明にかかるＩＧＢＴでのみ得られる経路である。その理由は、次のとおりである。従来のＩＧＢＴの場合、上述のようにホールの多くは反転層チャネルに引き寄せられる。さらに、従来のＩＧＢＴの場合、ゲートトレンチ１３に接するｐ型ベース領域の２つの側壁にはいずれもｎ型エミッタ領域が形成されている。このため、従来のＩＧＢＴでは、本願発明にかかるＩＧＢＴに形成されるホールの第２経路と同じ経路を経由して引き抜かれるホールは極めて少なく、ホールの第２経路は形成されないに等しい。
一方、本発明にかかるＩＧＢＴは、図４（ｂ）に示すように、主たるｐ型ベース領域１２ａに、ｎ型エミッタ領域１６ａと離間するゲートトレンチ１３ｂが接している。このゲートトレンチ１３ｂのｐ型ベース領域１２ａと接する側壁には、電子の反転層チャネルは形成されない。そのため、ホールはゲートトレンチ１３ｂと接する別の最隣接のｐ型ベース領域１２ｃに形成された反転層チャネルに向うようになる。これにより、ゲートトレンチ１３ｂの底部に集まるホールは、ゲートトレンチ１３ｃに隣接するｎ型ドリフト領域１１の表面に一度蓄積された後に、この最隣接のｐ型ベース領域１２ｃだけではなく、主たるｐ型ベース領域１２ａにも流入するからである（ホール電流のフロー４０ａ）。
そして、ホールは、ｐ型コンタクト領域１７ａを経由してエミッタ電極に引き抜かれるようになる。すなわち、ゲートトレンチ１３ｂの近傍に集まっていたホール（ホール電流が集まる領域４１ｃ）は、最隣接のｐ型ベース領域１２ｃだけでなく（ホール電流のフロー４０ｃ）、主たるｐ型ベース領域１２ａにも分散される。このような最隣接あるいは近隣のｐ型ベース領域同士のホールのやり取り（相互作用）を、以降、ホールの分散効果とよぶことにする。このホールの分散効果は、周期的に配置されたすべてのｐ型ベース領域においても生じる。
結果として、任意のｐ型ベース領域においても、ｎ型エミッタ領域の下部に集中していたホールは分散される。そのため、寄生サイリスタのラッチアップが生じにくくなる。なお、上記のホール分散効果は、図４にて示した交互配置構造のＩＧＢＴのみならず、図３に示す片側配置構造のＩＧＢＴにおいても奏することは明らかである。その理由は、例えば、仮に、図４に示す交互配置構造のＩＧＢＴのｎ型エミッタ領域１６ｃがゲートトレンチ１３ｂではなくゲートトレンチ１３ａに接しているとしても、ホール電流のフロー４０ａは、ｎ型エミッタ領域１６ｃがゲートトレンチ１３ｂに接している場合と同様に生じるからである。
さらに上記ホールの分散効果は、後述するようにｐ型ベース領域１２ｃがゲートトレンチ１３ｂを介してｐ型ベース領域１２ａとｐ型ベース領域１２ｂの間に位置している場合においても（図４に示すＩＧＢＴ）、または、これらのｐ型ベース領域の隣に位置している場合においても（例えば後述する図１２に示すＩＧＢＴ）、変わらず奏することは明らかである。すなわち、主たるｐ型ベース領域１２ａからみて、近隣のｐ型ベース領域１２ｃは十分近い（最隣接）ので、近隣のｐ型ベース領域１２ｃに向うホールも主たるｐ型ベース領域１２ａにて引き抜くことができる。
以上の効果、すなわち、最隣接のｐ型ベース領域１２ｂに向って流れるホールをも主たるｐ型ベース領域１２ａから引き抜くことができる、という効果は、本発明の基本構造を有するＩＧＢＴにて初めて見出された効果である。換言すれば、本発明の基本構造は、従来のＩＧＢＴのいずれからも予想することのできない効果を奏する。
次に、本発明の実施例１にかかるＩＧＢＴについて、図５を用いて説明する。図５は、本発明の実施例１にかかる半導体装置の要部を示す平面図である。図５は、図２（ａ）にて示した交互配置構造を複数にわたり周期的に配置したときの平面図である。実施例１にかかるＩＧＢＴの構造は、以下の通りである。ゲートトレンチ１３とｐ型ベース領域１２とを単位構造とする。この単位構造を、ゲートトレンチ１３の短手方向および長手方向に周期的に繰り返し配置し、本発明にかかるＩＧＢＴの活性領域が形成される。図５に示すように、この単位構造（図５において点線で囲む領域。以下、単位胞とする）４２内には、所定個数のｐ型ベース領域１２が規則的に配置されている。
実施例１にかかるＩＧＢＴの単位胞４２内には、図４（ａ）に示す交互配置構造となるようにｐ型ベース領域１２ａ，１２ｂが配置されている。ゲートトレンチ１３を挟んで互いに隣り合うメサ領域４７ａとメサ領域４７ｂとで、ｐ型ベース領域１２ａ，１２ｂの配置が異なるので、実施例１にかかるＩＧＢＴの単位胞４２の、ゲートトレンチ１３の短手方向の長さ（以下、短周期とする）は、メサ領域４７ａおよびメサ領域４７ｂのゲートトレンチ短手方向のそれぞれの幅と、ゲートトレンチ１３の短手方向の幅２つ分とを足し合わせた寸法となる。実施例１にかかるＩＧＢＴの単位胞４２の短周期は、１０μｍ以下程度であり、例えば５μｍであってもよい。
そして、実施例１にかかるＩＧＢＴの単位胞４２の、ゲートトレンチ１３の長手方向の長さ（以下、長周期とする）は、ｐ型ベース領域１２ａおよびｐ型ベース領域１２ｂのゲートトレンチ長手方向のそれぞれの長さと、ゲートトレンチ長手方向に隣り合うｐ型ベース領域１２ａおよびｐ型ベース領域１２ｂ間の距離２つ分とを足し合わせた寸法となる。
このため、実施例１にかかるＩＧＢＴの単位胞４２内には、メサ領域４７ａ内に配置されゲートトレンチ長手方向に隣り合う２つのｐ型ベース領域１２ａ，１２ｂと、これらメサ領域４７ａ内の２つのｐ型ベース領域１２ａ，１２ｂに挟まれたｎ型ドリフト領域１１にゲートトレンチ１３を介して隣り合うメサ領域４７ｂ内のｐ型ベース領域と、このメサ領域４７ｂ内のｐ型ベース領域のゲートトレンチ長手方向に隣り合うｐ型ベース領域との計４つのｐ型ベース領域１２が含まれている。
ｐ型ベース領域１２のゲートトレンチ長手方向の長さは５０μｍ以下程度であり、例えば８μｍであってもよい。ｐ型ベース領域１２の寸法は、ＩＧＢＴの特性と設計デザインルールに依存する。ゲートトレンチ長手方向に隣り合うｐ型ベース領域１２ａおよびｐ型ベース領域１２ｂ間の距離は１０〜１００μｍ程度であり、例えば３０μｍであってもよい。
図５では単位胞４２を示す破線がメサ領域４７ａ内のｐ型ベース領域１２ａを横切るように図示されているが、メサ領域４７ａ内のｐ型ベース領域１２ｂのゲートトレンチ長手方向の一方の端部側および他方の端部側にそれぞれ隣り合うｐ型ベース領域の、単位胞４２内の部分のゲートトレンチ長手方向の長さを足し合わせた長さが、ｐ型ベース領域１２ａのゲートトレンチ長手方向の長さとなっている（以下、図７，９，１２，２３，２５，２７，２９に示す単位胞内に図示された、単位胞４２を示す破線が横切るｐ型ベース領域１２のゲートトレンチ長手方向の長さも同様である）。
実施例１にかかるＩＧＢＴにおける作用効果の要点は２つある。実施例１にかかるＩＧＢＴの一つ目の作用効果の要点は、ホール濃度およびその電流密度の分布を、２本のゲートトレンチ１３の間において均一に分布させることができる点である。この一つ目の作用効果について、図６および図３７を用いて説明する。図６は、図５に示す半導体装置の電流経路を模式的に示す平面図である。図６は、図５に示す実施例１にかかるＩＢＧＴの平面図に、ゲートがオンの状態で流れるホール電流のフロー４０、ホール電流が集まる領域４１、およびホール電流が疎な領域４３を模式的に図示した平面図である。
図３７に示す従来のＩＧＢＴの場合、上述したように、ホール電流が集まる領域４１は、ゲートトレンチ１３の短手方向に連続的に分布せず、ｐ型ベース領域１２およびホール電流が疎な領域４３にて分断されている。一方、実施例１にかかるＩＧＢＴの場合、図６に示すように、ホール電流が集まる領域４１とホール電流が疎な領域４３は、活性領域において分散している。すなわち、実施例１にかかるＩＧＢＴにおいては、ホール電流が集まる領域４１は、ゲートトレンチ１３の短手方向において、ホール電流が疎な領域４３に分断されていない。あるメサ領域４７ａにおいて、それぞれのｐ型ベース領域１２に形成されているｎ型エミッタ領域１６は、両サイドに接するゲートトレンチ１３に対して、交互に接する。そのため、反転層チャネルも、ｎ型エミッタ領域１６の配置と同様に交互に分布する。
このように、実施例１にかかるＩＧＢＴにおいては、図６に矢印で示すホール電流のフロー４０のようにホール電流が流れるので、ホール電流が集まる領域４１は、規則的に分散される。また、ホール電流が疎な領域４３も規則的に分散し、ゲートトレンチ長手方向に隣り合う２つのホール電流が集まる領域４１、およびゲートトレンチ短手方向に隣り合う４つのホール電流が集まる領域４１の、計６つのホール電流が集まる領域４１で囲まれる部分に制限される。
すなわち、ホール電流が集まる領域４１は、ホール電流が疎な領域４３に囲まれないのでホール電流が疎な領域４３によっては分断されず、ゲートトレンチ１３の短手方向にて連続的に分布するようになる。その結果、実施例１にかかるＩＧＢＴは、従来のＩＧＢＴとは異なり、ゲートトレンチ１３を跨いで、隣り合うホール電流が集まる領域４１が相互にホールを供給するようになり、ホール濃度が高くなる。すなわち、ＩＥ効果を最大限に高くすることができる。
このような、ホール電流が集まる領域４１がゲートトレンチ１３の短手方向にて連続的に分布するようになる効果は、従来のＩＧＢＴのいずれからも得られない効果である。また、このホール濃度およびホール電流密度の均一分布は、上述した本発明の基本構造における特徴（２）の作用効果とも関連している。すなわち、任意のｐ型ベース領域において、その近隣のｐ型ベース領域からもホール電流が流れる第２経路ができることで、ホールを近隣のｐ型ベース領域と相互に供給しあう経路ができる。
実施例１にかかるＩＧＢＴの２つ目の作用効果の要点は、ターンオフ時の電界強度の緩和である。上述したように、従来のＩＧＢＴでは、ターンオフ時には反転層チャネルの付近にホールが集まり、且つホールが集まるところの電界強度が増強される。すなわち、従来のＩＧＢＴの場合、図３７に示すように、ホール電流が集まる領域４１がゲートトレンチ１３の長手方向に沿って集中的且つ連続的に形成される。そのため、ゲートトレンチ１３の底部のホール電流密度は増加し、電界強度がさらに増強される。また、増加した電界強度の値がアバランシェ電流を発生する臨界電界強度程度に達すると、ホールの増加により電界強度の正帰還も生じる可能性がある。
一方、実施例１にかかるＩＧＢＴの構造では、ｎ型エミッタ領域１６ａを交互配置構造とし、且つ複数の交互配置構造を周期的に配置することで、前述のホールの分散効果が得られる。さらに、図６に示すように、ゲートトレンチ１３の長手方向において、ホール電流が集まる領域４１が形成されない部分を形成することができる。その結果、ホール電流が集まる領域４１を近隣のｐ型ベース領域に分散することができるため、ゲートトレンチ１３の底部へ集中していたホール電流の密度が緩和される。以上のように、実施例１にかかるＩＧＢＴは、ホール電流の集中に起因した電界強度の増強とその正帰還も、十分抑えることが可能となる。
つぎに実施例１にかかるＩＧＢＴの構造における、その他の特徴を説明する。その一つ目の特徴は、複数のｐ型ベース領域１２の配置方法である。図５において、あるｐ型ベース領域１２ａおよびｐ型ベース領域１２ｂが形成されているメサ領域４７ａと、このメサ領域４７ａにゲートトレンチ１３を介して隣り合うメサ領域４７ｂとを考える。メサ領域４７ａのｐ型ベース領域１２ａが形成されている領域に対して、メサ領域４７ｂの、ゲートトレンチ１３を介してｐ型ベース領域１２ａと隣り合う領域には、ｎ型ドリフト領域１１が形成されている。
すなわち、図５に示すように、複数のｐ型ベース領域１２が、市松模様のように配置されていることが好ましい。このようにｐ型ベース領域１２を市松模様状に配置することで、図６に示すように、ホール電流の集まる領域４１が、ホール電流が疎な領域４３に分断されずに、ゲートトレンチ１３の長手方向および短手方向の両方向に連続的に分布するようになる。これにより、ＩＥ効果を最大限に高くすることができ、且つホール電流が集まる領域４１も適度に分散させることが可能となる。
次に、本発明の実施例２にかかるＩＧＢＴについて、図７を用いて説明する。図７は、本発明の実施例２にかかる半導体装置の要部を示す平面図である。実施例２にかかるＩＧＢＴの構造は、以下の通りである。実施例２にかかるＩＧＢＴの実施例１に対する相違点は、２つ隣りのメサ領域におけるｎ型エミッタ領域の位相である。ｎ型エミッタ領域１６の位相とは、ゲートトレンチ１３の長手方向において、ｎ型エミッタ領域１６が交互に且つ周期的に接するゲートトレンチ１３の、左右の順番のあらわれ方である。
ｎ型エミッタ領域１６の位相の、左右の順番の具体例について、隣り合う２本のゲートトレンチ１３間に形成されるｎ型エミッタ領域１６が、紙面右側に隣り合う一方のゲートトレンチ１３に接する場合を右側の順番とし、紙面左側に隣り合う他方のゲートトレンチ１３に接する場合を左側の順番として説明する。
例えば、ある１つのメサ領域４７ａのｎ型エミッタ領域が接するゲートトレンチ１３の左右の順番が、最初が右側で次が左側であるとする。そのとき、隣のメサ領域４７ｂにおいて、ｎ型エミッタ領域が接するゲートトレンチ１３の左右の順番も、最初が右側で次が左側であれば、その位相は同じである（同位相）とする。一方、隣のメサ領域４７ｂにおいて、逆に最初が左側で次が右側であれば、その位相は逆である（逆位相）とする。
より具体的には、図７に示す実施例２にかかるＩＧＢＴについては、あるメサ領域４７ａのｐ型ベース領域１２ａにおけるｎ型エミッタ領域１６ａが、例えば右側のゲートトレンチ１３ａに接しているとする。このとき、メサ領域４７ａからみて、ゲートトレンチ１３ａ、メサ領域４７ｂおよびゲートトレンチ１３ｂを介して隣り合うメサ領域４７ｃ（２つ隣のメサ領域４７ｃ）における、ｐ型ベース領域１２ｃのｎ型エミッタ領域１６ｃは、ｎ型エミッタ領域１６ａとは反対に左側のゲートトレンチ１３ｂに接している。
この場合、実施例２にかかるＩＧＢＴの単位胞４２の短周期は、実施例１にかかるＩＧＢＴの単位胞の短周期よりも、メサ領域のゲートトレンチ短手方向の幅とゲートトレンチの短手方向の幅とをそれぞれ２つ分ずつ足し合わせた幅だけ長くなる。すなわち、実施例２にかかるＩＧＢＴの単位胞４２は、実施例１にかかるＩＧＢＴの単位胞をゲートトレンチ短手方向に２つ隣接させた構造を単位構造としている。このため、実施例２にかかるＩＧＢＴの単位胞４２内には、８つのｐ型ベース領域１２が含まれている。
実施例２にかかるＩＧＢＴの作用効果を、図８を用いて説明する。図８は、図７に示す半導体装置の電流経路を模式的に示す平面図である。図８は、図７に示す実施例２にかかるＩＧＢＴの平面図に、ゲートがオンの状態で流れるホール電流のフロー４０、ホール電流が集まる領域４１、およびホール電流が疎な領域４３を模式的に図示した平面図である。実施例２にかかるＩＧＢＴの実施例１（図４）との相違点は、ホール電流が集まる領域４１とホール電流が疎な領域４３とがゲートトレンチ１３の長手方向に対して斜めの状態で周期的に分布する点である。
ゲートトレンチ１３の短手方向におけるホール電流が疎な領域４３の周期は、図７に示す単位胞４２の繰り返し周期と同じである。そのため、実施例２にかかるＩＧＢＴは、実施例１にかかるＩＧＢＴとは異なり、ホール電流が集まる領域４１はホール電流が疎な領域４３で分断される。しかし、実施例２にかかるＩＧＢＴは、従来のＩＧＢＴに比べると、ホール電流が疎な領域４３の周期は長くなるので、ホール電流が集まる領域４１が分断されたとしても、実施例１と同様の効果が得られる。
図９は、本発明の実施例２にかかる半導体装置の別の一例の要部を示す平面図である。図９に示すＩＧＢＴは、図７に示すＩＧＢＴと等価な構造を有する変形例である。図９に示す構造のＩＧＢＴも実施例２にかかるＩＧＢＴの一例である。図９に示す実施例２にかかるＩＧＢＴの、図７に示すＩＧＢＴとの相違点は、ｐ型ベース領域１２ａの隣のメサ領域４７ｂにおける、ｐ型ベース領域１２ｂのｎ型エミッタ領域１６ｂの位相が、図７に示すｐ型ベース領域１２ｂのｎ型エミッタ領域１６ｂの位相とは逆になっている点である。
この図９に示す実施例２にかかるＩＧＢＴの作用効果を、図１０を用いて説明する。図１０は、図９に示す半導体装置の電流経路について示す平面図である。図１０は、図９に示す実施例２にかかるＩＧＢＴの変形例の平面図に、ゲートがオンの状態で流れるホール電流のフロー４０、ホール電流が集まる領域４１、およびホール電流が疎な領域４３を模式的に図示した平面図である。図１０に示すＩＧＢＴの電流経路の、図８に示すＩＧＢＴの電流経路との相違点は、ホール電流が集まる領域４１およびホール電流が疎な領域４３が、ゲートトレンチ１３の長手方向に対して線対称に分布する点である。ゲートトレンチ１３の短手方向におけるホール電流が疎な領域４３の周期は、図８に示すＩＧＢＴの場合と同じである。そのため、図９，１０に示すＩＧＢＴは、図７，８に示すＩＧＢＴと同じ効果が得られ、構造的に図７，８に示すＩＧＢＴと等価である。
次に、本発明の実施例３にかかるＩＧＢＴについて、図１１、図１２、および図１３を用いて説明する。図１１は、本発明の実施例３にかかる半導体装置の要部を示す説明図である。図１１（ａ）は、本発明の実施例３にかかる半導体装置の要部を示す平面図である。図１１（ｂ）は、図１１（ａ）の切断線Ａ−Ａ’における断面図である。実施例３にかかるＩＧＢＴの実施例１に対する相違点は、ｐ型ベース領域１２の配置が市松模様状ではなく、ストライプ状であるという点である。すなわち、実施例３にかかるＩＧＢＴでは、あるｐ型ベース領域１２からみて、ゲートトレンチ１３を介して隣のメサ領域には、ｎ型ドリフト領域ではなくｐ型ベース領域１２が形成されている。
図１１（ｂ）に示すように、図１１（ａ）の切断線Ａ−Ａ’における断面において、隣り合うゲートトレンチ１３の間にはすべてｐ型ベース領域１２が形成されている。ゲートトレンチ１３の内壁にはゲート酸化膜１４が形成され、さらにゲート酸化膜１４の内側にはゲート電極１５（例えば、導電性多結晶シリコン）が形成されている。隣り合うゲートトレンチ１３の間には、ｐ型ベース領域１２がゲートトレンチ１３よりも浅く形成されている。隣り合うゲートトレンチ１３のうち片方のゲートトレンチ１３のみに接するようにｎ型エミッタ領域１６が形成されている。
ｎ型エミッタ領域１６のゲートトレンチ１３に接していない側は、ｐ型コンタクト領域１７の内側にて終端している。ｎ型エミッタ領域１６は、ｐ型コンタクト領域１７よりも浅く形成されている。ゲートトレンチ１３の上面と半導体基板のおもて面には、絶縁膜１８が形成され、コンタクト開口部４６にて開口されている。半導体基板のおもて面と絶縁膜１８の上面には、エミッタ電極１９が形成され、コンタクト開口部４６を介してｐ型コンタクト領域１７およびｎ型エミッタ領域１６と電気的に接続している。
ｎ型ドリフト領域１１となる基板の裏面側（紙面の下方）には、ｎ型ドリフト領域１１と接するようにｎ型フィールドストップ領域５０と、ｎ型フィールドストップ領域５０と接するｐ型コレクタ領域５１とが形成されている。そして、基板の裏面には、ｐ型コレクタ領域５１と接するコレクタ電極２２が形成されている。
図１２は、図１１に示す半導体装置の平面構造の要部を示す平面図である。図１２は、図１１（ａ）に示す半導体装置の平面構造を縮小した平面図である。図１２に示すように、ｐ型ベース領域１２はストライプ状に形成されている。実施例３にかかるＩＧＢＴの単位胞４２の面積は、実施例１および実施例２にかかるＩＧＢＴの単位胞よりも小さい。具体的には、実施例３にかかるＩＧＢＴの単位胞４２の短周期は、メサ領域４７のゲートトレンチ短手方向の幅と、ゲートトレンチ１３の短手方向の幅とを１つ分ずつ足し合わせた寸法となる。実施例３にかかるＩＧＢＴの単位胞４２の長周期は、実施例１，２にかかるＩＧＢＴの長周期と同様である。このため、実施例３にかかるＩＧＢＴの単位胞４２内には、１つのメサ領域４７内のゲートトレンチ長手方向に隣り合う２つのｐ型ベース領域１２が含まれ、実施例３にかかるＩＧＢＴの単位胞４２内のｐ型ベース領域１２の個数は計２つとなる。
図１２に示す実施例３にかかるＩＧＢＴおける作用効果を、図１３を用いて説明する。図１３は、図１２に示す半導体装置の電流経路を模式的に示す平面図である。図１３は、図１２に示す実施例３にかかるＩＧＢＴの平面図に、ゲートがオンの状態で流れるホール電流のフロー４０、ホール電流が集まる領域４１、およびホール電流が疎な領域４３を模式的に図示した平面図である。
図１２に示す実施例３にかかるＩＧＢＴの、図４に示すＩＧＢＴとの相違点は、ホール電流が集まる領域４１がゲートトレンチ１３の短手方向にて連続的に分布しているが、同じくホール電流が疎な領域４３も短手方向にて連続的に分布している点である。すなわち、ホール電流が集まる領域４１は、ゲートトレンチ１３の長手方向において、ホール電流が疎な領域４３によって分断されている。しかし、ゲートトレンチの短手方向にはホール電流が集まる領域４１が連続しているので、実施例３にかかるＩＧＢＴにおいてもＩＥ効果は十分強くなる。また、実施例３にかかるＩＧＢＴは、ゲートトレンチ１３にはホール電流が疎な領域４３が形成されているので、前述のようなターンオフ時の電界強度増加も抑えることができる。
（製造方法）
次に、実施例３にかかるＩＧＢＴの製造方法について説明する。図１４は、本発明の実施例３にかかる半導体装置の製造途中の断面構造の要部を示す断面図である。図１５〜１８は、本発明の実施例３にかかる半導体装置の製造途中の断面構造の要部を示す説明図である。本発明にかかるＩＧＢＴの製造工程の多くは、基本的には従来のＩＧＢＴと同じである。まず、図１４（ａ）に示すように、例えば比抵抗が約５０Ωｃｍのｎ型の半導体シリコンからなる半導体基板を用意する。この半導体基板は、後にＩＧＢＴのｎ型ドリフト領域１１となる。半導体基板のおもて面の面方位は例えば（１００）面である。
そして、半導体基板のおもて面に、図示省略する公知のガードリング層（セル領域の周囲に形成されて基板おもて面での電界緩和機能を有する終端構造の一種）を形成する。ガードリング層を形成するための熱処理の際に、図１４（ｂ）に示すように酸化膜３０を形成する。そして、ホトリソグラフィの工程により、この酸化膜３０に開口部を形成する。
次に、酸化膜３０をマスクとして所定の深さまで半導体基板（後のｎ型ドリフト領域１１）をエッチングすることにより、ゲートトレンチ１３を形成する。実施例３にかかるＩＧＢＴの作製（製造）では、例えば、酸化膜３０に開口幅が０．８μｍの開口部を５μｍ間隔で設け、異方性のＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）エッチングをすることでゲートトレンチ１３を形成する。
次に、図１４（ｃ）に示すように、酸化処理によりゲートトレンチ１３の内部に図示しない犠牲酸化膜を形成する。この犠牲酸化膜は、半導体基板へのゲートトレンチ１３形成に伴って形成される内表面欠陥層を除去するために形成される。次に、この犠牲酸化膜を除去することによりゲートトレンチ１３形成により形成される内表面欠陥層を除去する。そして、一旦、活性領域の酸化膜を全て除去し、その後、ゲート酸化膜１４の形成を行う。この酸化工程により、ゲートトレンチ１３の内部に膜厚が８０〜１２０ｎｍのゲート酸化膜１４が形成される。
次に、ゲート電極１５となる多結晶シリコン膜を、減圧ＣＶＤ法により半導体基板上の全面に形成する。多結晶シリコン膜の膜厚は、例えば０．５〜１．０μｍである。多結晶シリコン膜の成長時に、リン（Ｐ）やボロン（Ｂ）等の不純物原子をドープし、多結晶シリコン膜の電気抵抗を小さくする。この多結晶シリコン膜形成の結果、ゲートトレンチ１３の内部にゲート電極１５が埋め込まれる。
次に、異方性または等方性のガスエッチングにより、多結晶シリコン膜（ゲート電極１５）をエッチバックする。半導体基板（ｎ型ドリフト領域１１）の表面にゲート酸化膜１４が露出した段階で、多結晶シリコン膜のエッチングを停止する。多結晶シリコン膜のエッチバックにより、図１４（ｃ）に示すようにゲートトレンチ１３の内部に埋め込まれたゲート電極１５が形成される。
多結晶シリコン膜のエッチバックでは、半導体基板上に堆積した多結晶シリコン膜の膜厚と同程度の量をエッチバックするので、ゲート電極１５はゲートトレンチ１３の頂部（開口部）から１００〜１５０ｎｍ程度深くエッチングされる。次に、図１４（ｄ）に示すように、半導体基板（ｎ型ドリフト領域１１）おもて面側のゲート酸化膜１４のみを除去して半導体基板のおもて面を露出させる。このとき、ゲート酸化膜１４の除去方法として、例えば異方性エッチングを用いる。
異方性エッチングによって半導体基板おもて面のゲート酸化膜１４を除去することにより、ゲートトレンチ１３の側壁部上部のゲート酸化膜１４がエッチングされることなく、厚さが厚いままゲート酸化膜１４が残るので、好ましい。さらに、この後の工程で形成される図示省略するｐ型ベース領域、ｐ型コンタクト領域、およびｎ型エミッタ領域のイオン注入面が同一面となるほか、ｐ型ベース領域の形成がゲートトレンチ１３の形成後に行われる。その結果、ｐ型ベース領域の拡散深さをゲートトレンチ１３よりも浅くすることが可能となる。さらには、ボロンが熱酸化膜形成中に酸化膜に取り込まれることも防ぐことができるため都合がよい。
次に、図１５（ａ）に示すように、半導体基板のおもて面に厚さが２０〜５０ｎｍのスクリーン酸化膜１４ａを形成する。このスクリーン酸化膜１４ａの厚さは、イオン注入のときにボロンイオンあるいは砒素（Ａｓ）イオンが十分に透過しうる厚さである。ここで、図１５（ａ）は、図１５（ｂ）に示す製造途中のＩＧＢＴの平面図における切断線Ｘ−Ｘ’に沿った断面構造を示す断面図である。
次に、半導体基板のおもて面をレジスト（不図示）で覆う。次に、ホトリソグラフ法によりレジストをパターニングし、半導体基板のｐ型ベース領域１２形成領域が露出するレジストマスク（不図示）を形成する。そして、このレジストマスクをマスクとして、加速電圧が例えば５０ｋｅＶ程度、ドーズ量が例えば１×１０13／ｃｍ2〜５×１０14／ｃｍ2程度のイオン注入条件で、ボロンイオン注入を行う。次に、レジストマスクを除去した後に、１１００℃程度の熱拡散処理を行う。
前記の熱拡散処理の結果、図１５（ｂ）に示すように、ゲートトレンチ１３に直交するパターンで、ストライプ状にｐ型ベース領域１２が形成される。実施例３にかかるＩＧＢＴのｐ型ベース領域１２の寸法は、ゲートトレンチ１３の長手方向において、ボロンイオンが注入される半導体基板のおもて面幅を例えば約６μｍ、ボロンイオンが注入されない幅（熱処理による拡散後の幅）を例えば約１４μｍとしてもよい。図１５（ｂ）においてハッチングで図示するｐ型ベース領域１２は熱拡散後の幅を有するｐ型ベース領域である。
次に、図１６（ａ）に示すように、ｐ型コンタクト領域１７を、前記ｐ型ベース領域１２の表面層に形成する。図１６（ａ）は、図１６（ｂ）に示す製造途中のＩＧＢＴの平面図における切断線Ｘ−Ｘ’に沿った断面構造を示す断面図である。具体的には、次のようにｐ型コンタクト領域１７を形成する。半導体基板のおもて面をレジスト（不図示）で覆う。次に、ホトリソグラフ法によりレジストをパターニングし、メサ領域４７のｐ型コンタクト領域１７形成領域が開口するレジストマスク２５を形成する。
そして、レジストマスク２５をマスクとして、加速電圧が例えば１００ｋｅＶ程度、ドーズ量が例えば１×１０15／ｃｍ2〜５×１０15／ｃｍ2程度のイオン注入条件で、ボロンイオン注入を行う。次に、レジストマスク２５を除去した後に、１０００℃程度の熱拡散処理を行う。その結果、図１６（ａ），１６（ｂ）に示すように、隣り合うゲートトレンチ１３の間に形成されたｐ型ベース領域１２の表面層に選択的に、例えば紙面右側のゲートトレンチ１３に接するｐ型コンタクト領域１７が形成される。
ここで、ゲートトレンチ１３の長手方向におけるｐ型コンタクト領域１７の寸法は、ボロンイオンが注入される半導体基板のおもて面幅を例えば約５．５μｍとしてもよい。また、ゲートトレンチ１３の短手方向におけるｐ型コンタクト領域１７の寸法は、ボロンイオンが注入される半導体基板のおもて面幅を例えば約２μｍとしてもよい。
次に、図１７（ａ）に示すように、ｎ型エミッタ領域１６を、前記ｐ型ベース領域１２の表面に形成する。図１７（ａ）は、図１７（ｂ）に示す製造途中のＩＧＢＴの平面図における切断線Ｘ−Ｘ’に沿った断面構造を示す断面図である。具体的には、次のようにｎ型エミッタ領域１６を形成する。半導体基板のおもて面をレジスト（不図示）で覆う。次に、ホトリソグラフ法により、レジストをパターニングし、メサ領域４７の表面のｎ型エミッタ領域１６形成領域が開口するレジストマスク２５を形成する。
そして、レジストマスク２５をマスクとして、加速電圧が例えば１００〜２００ｋｅＶ程度、ドーズ量が例えば１×１０15／ｃｍ2〜５×１０15／ｃｍ2程度のイオン注入条件で、砒素イオン注入を行う。次に、レジストマスク２５を除去した後に、１０００℃程度の熱拡散処理を行う。その結果、図１７（ａ），１７（ｂ）に示すように、ｐ型コンタクト領域１７の一部からｐ型ベース領域１２の表面層にわたって、ｐ型コンタクト領域１７が接していない紙面左側のゲートトレンチ１３に接するｎ型エミッタ領域１６が形成される。
次に、図１８（ａ）に示すように、半導体基板のおもて面に絶縁膜１８を形成し、絶縁膜１８にコンタクト開口部４６を形成する。図１８（ａ）は、図１８（ｂ）に示す製造途中のＩＧＢＴの平面図における切断線Ｘ−Ｘ’に沿った断面構造を示す断面図である。具体的には、ＢＰＳＧ（Ｂｏｒｏｎ Ｐｈｏｓｐｈｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）等の絶縁膜１８を基板全面に被着した後に、ホトリソグラフィの工程と異方性エッチングにより、コンタクト開口部４６を形成する。
このコンタクト開口部４６を形成する目的は、半導体基板のおもて面側に形成されたｎ型エミッタ領域１６とｐ型コンタクト領域１７とを、半導体基板のおもて面上に形成される金属電極（エミッタ電極）１９に接触させるためである。絶縁膜１８にコンタクト開口部４６を形成することで、ｎ型エミッタ領域１６およびｐ型コンタクト領域１７とエミッタ電極１９とを接触させるとともに、ゲートトレンチ１３内のゲート電極１５は絶縁膜１８により被覆される。
このとき、ゲートトレンチ１３の長手方向において、コンタクト開口部４６の開口幅が、ｎ型エミッタ領域１６の長さよりも長くなるようにする。コンタクト開口部４６の寸法は、例えば、ゲートトレンチ１３の長手方向において、ｎ型エミッタ領域１６の長さ５．０μｍに対して、コンタクト開口部４６の開口幅を４．５μｍとしてもよい。ゲートトレンチ１３の短手方向において、コンタクト開口部の長さは２μｍとしてもよい。
その後、スパッタリングなどにより図示しないアルミニウム等の金属膜で半導体基板のおもて面を被着し、ホトリソグラフィの工程によりパターニングして、アロイ化することで、活性領域の全面にエミッタ電極となる金属電極層を形成する。さらに必要に応じてチップ全面にパッシベーション膜（不図示）を被着することも好ましい。
なお、上述した半導体基板のおもて面の形成工程の他に、半導体基板の裏面側の加工が必要である。この半導体基板裏面の形成工程は、公知の工程で行ってもよい。例えば下記のようになる（図示省略）。半導体基板の裏面側から半導体基板を耐圧によって決まる所要の厚さ（たとえば８０〜１２０μｍ程度）になるように研磨する。次に、半導体基板の裏面に、ｎ型バッファ層（または、ｎ型フィールドストップ層）およびｐ型コレクタ層を、イオン注入ならびに熱処理によって形成する。その後、コレクタ電極を形成することにより、ウェハー段階の縦型ＩＧＢＴが完成する。
次に、図１９〜２１を用いて、実施例３にかかるＩＧＢＴの特性によって得られる効果について説明する。図１９は、本発明の実施例３にかかる半導体装置の電気的特性を示す説明図である。図２０，２１は、実施例３にかかる半導体装置の電気的特性を示す特性図である。図１９（ａ）には、実施例３にかかるトレンチゲート型ＩＧＢＴのトレンチピッチ（Ｔｒｅｎｃｈ Ｐｉｔｃｈ）と耐圧（Ｂｒｅａｋｄｏｗｎ Ｖｏｌｔａｇｅ）との相関に関して調査した結果を示す。縦軸は、ｐｎ接合の理想耐圧値（Ｉｄｅａｌ ｐｎ ｊｕｎｃｔｉｏｎ＝１）にて規格化した耐圧である。半導体基板（ｎ型ドリフト領域１１）として抵抗率が５０Ωｃｍで厚さが１２０μｍのＦＺ（Ｆｌｏａｔｉｎｇ Ｚｏｎｅ）−Ｎ基板を適用した。
図１９（ｂ）に、図１９（ａ）の結果を得るために適用したＩＧＢＴの断面構造を模式的に示す。図１９（ｂ）に示すＩＧＢＴは、半導体基板のコレクタ層側にｎ型フィールドストップ領域５０を有する、ＦＳ−ＩＧＢＴ構造である。図１９（ａ）において、トレンチピッチ２４は、ゲートトレンチ１３の短手方向の幅２３を０．８μｍに固定し、メサ領域４７のゲートトレンチ短手方向の幅４８を種々変更することで、例えば２〜６μｍの間で種々変更している。また、ゲートトレンチ１３の深さと、ゲートトレンチ１３のｐ型ベース領域１２内部にある部分の深さとの比ｍ：ｎを、１：０．６としている。
図１９（ａ）に示す結果から明らかなように、トレンチピッチ２４が狭くなるほど耐圧が上昇し、ｐｎ接合の理想耐圧値（図１９（ａ）の縦軸が１の場合）に近づいていることがわかる。実際のＩＧＢＴでは、半導体基板の比抵抗が５０Ωｃｍで厚さが１２０μｍのときの理想耐圧まで耐圧を大きくする必要はなく、一定以上の所定耐圧を出すことができれば実使用に耐え得る。このため、ある所定耐圧よりも大きくすることができた耐圧と所定耐圧との差分は、半導体基板の比抵抗を低くするか、または、最終の半導体基板の厚さを薄くすることに還元することができる。
半導体基板の比抵抗を低くすることは、ＩＧＢＴのターンオフ振動を抑制するという効果を奏する。また、最終の半導体基板の厚さを薄くすることは、オン電圧かターンオフ損失のどちらかもしくは双方を小さくすることができ、両者のトレードオフの関係を改善できるという効果を奏する。特に、１２００ＶクラスのＦＳ−ＩＧＢＴでは、トレンチピッチ２４が３μｍ以下となる構成のおもて面構造を適用することで、比抵抗が５０Ωｃｍで厚さが１２０μｍの半導体基板の代わりに、同じく比抵抗が４５Ωｃｍで厚さが１１５μｍの半導体基板を用いることが可能である。
トレンチピッチ２４を小さくすることは従来のＩＧＢＴでは難しい。例えばトレンチピッチ２４を３μｍとする場合を、ゲートトレンチ１３の短手方向の幅２３が０．８μｍであるので、メサ領域４７のゲートトレンチ短手方向の幅を２．２μｍとする必要がある。しかしながら、従来のＩＧＢＴのおもて面構造でメサ領域４７のゲートトレンチの短手方向の幅を狭くするには、課題にて前述したように、より高価で微細加工可能な露光装置を適用するか、または複雑なプロセス工程（たとえば、前述のトレンチコンタクト）を適用する必要がある。すなわち、従来のＩＧＢＴでは、デザインルールが変わらない場合、トレンチピッチ２４の最小値が５μｍとなるから、メサ領域４７のゲートトレンチ短手方向の幅の最小値は４．２μｍとなってしまう。
一方、実施例３にかかるＩＧＢＴの場合、ｎ型エミッタ領域を片方のゲートトレンチにのみ接するようにすればよいから、メサ領域４７のゲートトレンチ短手方向の幅を短くすることができる。具体的には、実施例３にかかるＩＧＢＴのメサ領域４７のゲートトレンチ短手方向の幅は、例えば従来のＩＧＢＴのメサ領域のゲートトレンチの短手方向の幅の１／３程度にあたる２．７μｍとなり、トレンチピッチ２４は３．５μｍまで低減することが可能である。
実際には、ｐ型コンタクト領域１７のゲートトレンチ短手方向の幅も、従来のＩＧＢＴのｐ型コンタクト領域１７のゲートトレンチ短手方向の幅より若干短くできるので、メサ領域４７のゲートトレンチの短手方向の幅は、従来のＩＧＢＴのメサ領域のゲートトレンチ短手方向の幅の１／３よりもさらに短くすることができる。これよって、実施例３にかかるＩＧＢＴは、デザインルールが変わらない場合でも、３．０μｍのトレンチピッチ２４が可能となる。なお、実施例３にかかるＩＧＢＴでは、トレンチピッチ２４が３μｍの例を用いて説明を行ったが、トレンチピッチ２４を４μｍ以下としてもよい。
トレンチピッチ２４を４μｍ以下とすることが好ましい理由は、図１９に示すトレンチピッチ２４と耐圧との相関を示す図において、トレンチピッチ２４が４μｍ以下の領域において、耐圧の上昇の度合いが鈍っているからである。トレンチピッチ２４を４μｍ以下とすることで、耐圧が高いだけでなく、トレンチピッチ２４の仕上がり長さに対して耐圧の変動を鈍感にすることができるので、トレンチピッチ２４の仕上がり長さの誤差によって耐圧が大きく変わることを回避することができ効果的である。
さらに、ゲートトレンチの短手方向の幅２３により、トレンチピッチ２４も適宜変更可能である。例えば、実施例３にかかるＩＧＢＴでトレンチピッチ２４が４μｍの場合でゲートトレンチ１３の短手方向の幅２３が０．８μｍであるとする。このとき、ゲートトレンチ１３の短手方向の幅２３をトレンチピッチ２４で割った値をγとおくと、γは、０．２である。露光装置等の製造装置によりゲートトレンチ１３の短手方向の幅２３を０．８μｍよりも狭くすることができる場合には、メサ領域４７のゲートトレンチ短手方向の幅４８もともに狭くする必要がある。
このようにメサ領域４７のゲートトレンチ短手方向の幅４８を狭くする必要がある理由は、トレンチピッチ２４に対するメサ領域４７のゲートトレンチ短手方向の幅４８の比が増加し、γが０．２よりも大きくなると、ゲートトレンチ１３の底部の電界強度が増加し易くなるからである。したがって、少なくともこのγが０．２以上であればよく、ゲートトレンチの短手方向の幅２３に応じてトレンチピッチ２４も適宜変更し、トレンチピッチ２４に対するメサ領域４７のゲートトレンチ短手方向の幅４８を維持するか、またはより狭くすることができるので、耐圧の低下を防ぐことができる。
例えば、ゲートトレンチ１３の短手方向の幅２３が１．５μｍであれば、γが０．２以上となるように、トレンチピッチ２４を７．５μｍ以下とすればよい。また、ゲートトレンチ１３の短手方向の幅２３が０．５μｍであれば、γが０．２以上となるように、トレンチピッチ２４を２．５μｍ以下とすればよい。さらにその上で、前述のようにトレンチピッチ２４が４μｍ以下、好ましくは３μｍ以下とすることも可能である。
次に、実施例３にかかるＩＧＢＴのトレードオフ特性について説明する。図２０は、実施例３にかかる半導体装置のオン電圧とターンオフ損失との関係について示す特性図である。図２０には、実施例３にかかるＩＧＢＴと２種類の従来のＩＧＢＴにおいて、よく知られているオン電圧（Ｏｎ−Ｓｔａｔｅ Ｖｏｌｔａｇｅ Ｄｒｏｐ）とターンオフ損失（Ｔｕｒｎ−ｏｆｆ Ｅｎｅｒｇｙ）とのトレードオフ特性を比較した特性図を示す。実施例３にかかるＩＧＢＴの構造は、トレンチピッチ２４が３μｍであり、半導体基板の比抵抗および厚さがそれぞれ４５Ωｃｍおよび１１５μｍである（図２０には実施例と示す。図２１，４０においても同様に実施例と示す）。
従来のＩＧＢＴについては、一つの従来のＩＧＢＴはトレンチピッチが３μｍであり、半導体基板の比抵抗および厚さがそれぞれ４５Ωｃｍおよび１１５μｍである（以下、第１従来例のＩＧＢＴとする、図２０には第１従来例と示す。図２１，４０においても同様に第１従来例と示す）。もう一つの従来のＩＧＢＴは、トレンチピッチが５μｍであり、半導体基板の比抵抗および厚さがそれぞれ５０Ωｃｍおよび１２０μｍである（以下、第２従来例のＩＧＢＴとする、図２０には第２従来例と示す）。
図２０から明らかなように、まずトレンチピッチが５μｍの第２従来例のＩＧＢＴは、他の２つのＩＧＢＴ（実施例３にかかるＩＧＢＴおよび第１従来例のＩＧＢＴ）と比べて、同一のオン電圧に対してターンオフ損失が３０〜４０％程度高い。すなわち、トレードオフ特性曲線は座標原点から最も遠く、トレードオフ特性が最も悪い。一方、実施例３にかかるＩＧＢＴは、同じトレンチピッチ（３μｍ）の第１従来例のＩＧＢＴよりも、ターンオフ損失において１０％程度、トレードオフ特性曲線が原点側にあることが分かる。すなわち、本発明にかかるＩＧＢＴは、従来のＩＧＢＴよりも電気的損失を低減するという効果を奏する。
さらに、同じトレンチピッチ（３μｍ）の場合、第１従来例のＩＧＢＴを製造するには、本発明にかかるＩＧＢＴ（例えば実施例３にかかるＩＧＢＴ）よりも一層高価な半導体製装置や半導体プロセスなどを適用することが必要である。すなわち、第１従来例のＩＧＢＴは、プロセスコストが増大する。一方、本発明にかかるＩＧＢＴによれば、プロセスコストを増大させることなく、電気的損失を低減するという効果が得られる。以上の理由から、本発明にかかるＩＧＢＴは、従来のＩＧＢＴよりも電気的損失が小さくなるだけでなく、チップコストも安価に提供できることが可能となる。
次に、実施例３にかかるＩＧＢＴのターンオン特性について説明する。図２１は、実施例３にかかる半導体装置のターンオン特性について示す特性図である。図２１（ａ）および図２１（ｂ）に、前述の実施例３にかかるＩＧＢＴ（実施例）とトレンチピッチが３μｍの従来のＩＧＢＴ（第１従来例）についての、インダクタンス負荷条件でのターンオン波形例を示す。図２１（ａ）にはターンオン初期のターンオン波形を示し、図２１（ｂ）にはターンオン後期のターンオン波形を示す。
また、図２１（ａ）において、左側縦軸には、コレクタ電圧ＶCE（Ｃｏｌｌｅｃｔｏｒ Ｖｏｌｔａｇｅ）およびコレクタ電流ＩC（Ｃｏｌｌｅｃｔｏｒ Ｃｕｒｒｅｎｔ）を示し、右側縦軸には、ゲート電圧ＶGE（Ｇａｔｅ Ｖｏｌｔａｇｅ）を示す。図２１（ｂ）において、左側縦軸には、コレクタ電圧ＶCE（Ｃｏｌｌｅｃｔｏｒ Ｖｏｌｔａｇｅ）を示し、右側縦軸には、ゲート電圧ＶGE（Ｇａｔｅ Ｖｏｌｔａｇｅ）を示す。
図２１（ａ）に示すように、実施例３にかかるＩＧＢＴでは、ターンオン時のターンオン電流変化率（ｄｉ／ｄｔ）が小さく抑制されている。そのため、ターンオンピーク電流も小さく、ソフトなターンオン波形となっている。ここでソフトなターンオンとは、ターンオン電流変化率（ｄｉ／ｄｔ）とターンオンピーク電流が小さいことを示す。一方で、第１従来例のＩＧＢＴでは、ターンオン時のターンオン電流変化率（ｄｉ／ｄｔ）が急激に大きくなっており、且つ、ターンオンピーク電流も大きく、いわばハードなターンオン波形となっている。
このようなＩＧＢＴのターンオン特性は、対抗アームのフリーホイーリングダイオード（ＦＷＤ）の特性に影響を及ぼす。すなわち、実施例３にかかるＩＧＢＴを適用した場合には、ＦＷＤはソフトリカバリになり、第１従来例のＩＧＢＴを適用した場合には、ＦＷＤはハードリカバリとなる。ここでソフトリカバリとは、逆回復ピーク電流（絶対値がほぼターンオンピーク電流と同じ）が小さく、それ以降にて電流が減少するときの時間的な電流変化率も小さいことを示す。さらにダイオードのアノード・カソード間電圧のオーバーシュートも小さいことを示す。
ハードリカバリとは、これらの傾向とは逆の傾向を示す逆回復現象のことである。一般的に、ＦＷＤはハードリカバリになるほど破壊や波形の振動現象が発生しやすいため、ソフトリカバリであることが望まれる。この点に鑑みれば、実施例３にかかるＩＧＢＴの適用が好ましいことが分かる。なお当然、実施例３にかかるＩＧＢＴのみならず、本発明の他の実施例にかかるＩＧＢＴにおいても同様のＦＷＤのソフトリカバリ効果を確認している。
次に、本発明にかかるＩＧＢＴのターンオン特性が向上した理由を説明する。本発明にかかるＩＧＢＴ（例えば実施例３にかかるＩＧＢＴ）のターンオン波形が、従来のＩＧＢＴ（例えば第１従来例のＩＧＢＴ）よりもソフトな波形となるのは、ｐ型ベース領域がゲートトレンチ側壁と接している面積（Ｃｉｅｓ）と、エミッタ領域を除くｎ型領域（主としてｎ型ドリフト領域）がゲートトレンチ側壁と接している面積（Ｃｒｅｓ）との比率（以下、Ｃｉｅｓ／Ｃｒｅｓ比とする）の違いによる。
ターンオン初期の、コレクタ電流ＩCが増加している期間では、ｎ型エミッタ領域を除くｎ型領域（主としてｎ型ドリフト領域）がゲートトレンチ側壁と接している領域に、ホール電流が流入する。その結果、前記ホールの流入領域の電位が上昇する。この電位の上昇量はゲート電位の上昇量より大きい。その結果、ゲート電位の増加によりゲート電極にチャージされる電荷量Ｑは、下記（１）式であらわされる。
Figure 2012073609
ここで、Ｃox：ゲート酸化膜容量、Ｖ：電圧、である。Ｃoxが時間的に一定であることを考慮して、上記（１）式の両辺を時間で微分し、微分した式に、Ｉ＝ｄＱ／ｄｔ、および、ｄ（ＣoxＶ）／ｄｔ＝Ｃox（ｄＶ／ｄｔ）、を代入すると、下記（２）式となる。
Figure 2012073609
すなわち、電位変化による変位電流が、ゲート電極に流れ込むことになる。この変位電流はＭＯＳチャネルを開ける方向に作用するため、Ｃｉｅｓ／Ｃｒｅｓ比の小さいＩＧＢＴほどゲート電圧ＶGEが上昇しやすくなる。その結果、（２）式において、ｄＶ／ｄｔが増加する。すなわち、Ｃｉｅｓ／Ｃｒｅｓ比が小さくなれば、ゲート電圧ＶGEの上昇は抑えられる。一方で、一般的にＩＧＢＴは、短絡耐量を満足させるために、ＭＯＳゲートが持つ電流制限機能を利用し、ＩＧＢＴの飽和電流値を制御している。飽和電流値Ｉsatは、下記（３）式であらわされる。
Figure 2012073609
ここで、μns：電子の表面移動度、Ｚ：総エミッタ幅、αpnp：電流増幅率、ＬCH：総チャネル長、ＶG：ゲート電圧、Ｖth：しきい値、である。他の電気的特性（オン電圧、ターンオフ損失等）を変化させないように、飽和電流を一定にするためには、総チャネル長ＬCH、ゲートしきい値Ｖthを一定にし、総エミッタ幅Ｚを一定にする必要がある。
上記（３）式に対する条件を本発明にかかるＩＧＢＴに適用し、従来のＩＧＢＴの電気的特性を変化させないようにする場合、活性領域全体におけるｎ型エミッタ領域の面積（≒反転層チャネルの面積）は、従来のＩＧＢＴの２倍となる。そのため、入力容量（Ｃｉｅｓ）と帰還容量（Ｃｒｅｓ）との比率（Ｃｉｅｓ／Ｃｒｅｓ比）をβとしたときに、本発明にかかるＩＧＢＴのβは従来のＩＧＢＴと比較して約２倍となり、実効的にＣｒｅｓをほぼ半減させることができる。
Ｃｉｅｓ／Ｃｒｅｓ比であるβの低減が、ターンオン波形に良好な効果を及ぼす。一つは、上記（２）式において、ゲート電極に流入する電流を抑えることができるので、ゲート電圧ＶGEの上昇が抑えられる。もう一つは、ターンオン後期のコレクタ電圧ＶCEの終息を早くできることである。図２１（ｂ）に示すように、コレクタ電圧ＶCEは、実施例３にかかるＩＧＢＴの方が早く減少しており、素早く定常オン状態に近づいている。この理由は、図２１（ｂ）に示すゲート電圧（ＶGE）にあらわれているように、実施例３にかかるＩＧＢＴの方が第１従来例のＩＧＢＴよりも早くミラー期間が終了し、ゲート電圧ＶGEが駆動電圧である１５Ｖに近づいているからである。
ミラー期間は、ＩＧＢＴのＣｒｅｓに依存している。よってターンオンの早い終息は、本発明にかかるＩＧＢＴのβが、従来のＩＧＢＴよりも小さくなったことに起因する効果である。すなわち、本発明にかかるＩＧＢＴのβの低減効果は、ｎ型エミッタ領域を除くｎ型領域（主としてｎ型ドリフト領域）がゲートトレンチ側壁と接している領域において、その接している領域の面積を小さくすることができたために奏する効果である。
次に、実施例３にかかるＩＧＢＴのターンオフ耐量について説明する。図４０は、本発明の実施例３にかかる半導体装置の電気的特性を示す特性図である。図４０に、前述の実施例３にかかるＩＧＢＴ（実施例）とトレンチピッチが３μｍの従来のＩＧＢＴ（第１従来例）についての、インダクタンス負荷条件でのターンオフ耐量の比較を示す。ターンオフ耐量とは、ある電源電圧にてターンオフできる最大のコレクタ電流値（図４０には、最大ターンオフ電流値：Ｔｕｒｎ−ｏｆｆ Ｃｕｒｒｅｎｔ Ｃａｐａｂｉｌｉｔｙと示す）のことである。
実施例３にかかるＩＧＢＴおよび第１従来例のＩＧＢＴともに、ゲート電圧は１５Ｖであり、電源電圧は６００Ｖであり、浮遊のインダクタンスは８０ｎＨである。図４０に示すように、実施例３にかかるＩＧＢＴの方が、第１従来例のＩＧＢＴよりも１．２倍以上の電流を遮断することができることが分かった。この実施例３にかかるＩＧＢＴにおける効果は、前述のように、ゲートトレンチの底部に集中していたホール電流を分散させて、ターンオフ時の電界強度の増加を抑えたことにより奏する効果である。
次に、本発明の実施例４にかかるＩＧＢＴについて、図２２を用いて説明する。図２２は、本発明の実施例４にかかる半導体装置の要部を示す平面図である。前記した本発明の基本構造に対する実施例４にかかるＩＧＢＴの変更点は、ｎ型エミッタ領域１６が左右両側のゲートトレンチ１３と交互に接する周期を、ｐ型ベース領域１２を２つ分にしたことである。すなわち、１つのメサ領域内にそれぞれｎ型ドリフト領域１１を介してゲートトレンチ長手方向に並列された４つのｐ型ベース領域１２において、１つ目のｐ型ベース領域１２内のｎ型エミッタ領域１６を左側のゲートトレンチ１３に接触させ、このｐ型ベース領域１２の長手方向に隣り合う２つ目のｐ型ベース領域１２内のｎ型エミッタ領域１６を左側のゲートトレンチ１３に接触させる。さらに、２つ目のｐ型ベース領域１２に隣り合う３つ目のｐ型ベース領域１２内のｎ型エミッタ領域１６を右側のゲートトレンチ１３に接触させ、この３つ目のｐ型ベース領域１２に隣り合う４つ目のｐ型ベース領域１２内のｎ型エミッタ領域１６を右側のゲートトレンチ１３に接触させる。このため、実施例４にかかるＩＧＢＴの単位胞の長周期は、ｐ型ベース領域１２のゲートトレンチ長手方向の長さ４つ分と、トレンチ長手方向に隣り合うｐ型ベース領域１２間のｎ型ドリフト領域１１のゲートトレンチ長手方向の長さ３つ分とを足し合わせた寸法となる。実施例４にかかるＩＧＢＴの単位胞の短周期は、実施例３にかかるＩＧＢＴの短周期と同様である。
したがって、実施例４にかかるＩＧＢＴの単位胞４２内には、１つのメサ領域４７内のゲートトレンチ長手方向に並ぶ４つのｐ型ベース領域１２が含まれ、実施例４にかかるＩＧＢＴの単位胞４２内のｐ型ベース領域１２の個数は計４つとなる。このような単位胞４２の構成としても、前述の実施例１にかかるＩＧＢＴと同様の効果を奏することができる。さらに、ｎ型エミッタ領域１６が左右両側のゲートトレンチ１３と交互に接する周期を、ｐ型ベース領域１２を３つ以上としてもよい。
次に、好ましい実施の形態として、本発明の実施例５にかかるＩＧＢＴについて説明する。図２３は、本発明の実施例５にかかる半導体装置の要部を示す平面図である。図２３は、図３（ａ）に示す片側配置構造を周期的に配置した場合の平面図である。図２３に示すように、実施例５にかかるＩＧＢＴは、片側配置構造のＩＧＢＴである。片側配置構造のＩＧＢＴとすることで、実施例５にかかるＩＧＢＴの単位胞４２の長周期は、ｐ型ベース領域１２のゲートトレンチ長手方向の長さと、ゲートトレンチ長手方向に隣り合うｐ型ベース領域１２間の距離とを１つ分ずつ足し合わせた寸法である。実施例５にかかるＩＧＢＴの単位胞４２の短周期は、実施例３にかかるＩＧＢＴの短周期と同様である。このため、単位胞４２内のｐ型ベース領域１２の個数は１つとなる。メサ領域４７に挟まれたゲートトレンチ１３の両側壁のうち、一方の側壁にはｎ型エミッタ領域１６が接触しないので、各ゲートトレンチ１３において反転層チャネルが形成されない側壁が必ず存在するようになる。
図２４は、図２３に示す半導体装置の電流経路を模式的に示す平面図である。図２４は、図２３に示す実施例５にかかるＩＧＢＴの平面図に、ゲート電極がオンの状態で流れるホール電流のフロー４０、ホール電流が集まる領域４１、およびホール電流が疎な領域４３を模式的に図示した平面図である。図２４に示すように、実施例５にかかるＩＧＢＴでは、ゲートトレンチ１３の長手方向において、ホール電流が集まる領域４１が、ホール電流が疎な領域４３にて分断されているが、実施例３にかかるＩＧＢＴと同様に、ゲートトレンチの短手方向では、ホール電流が集まる領域４１が連続的に形成されている。これによって、実施例３にかかるＩＧＢＴと同様の効果（ＩＥ効果の増強、ターンオフ時の電界強度分布とその正帰還の抑制、等）を奏する。
次に、本発明の実施例５にかかるＩＧＢＴの変形例である実施例６にかかるＩＧＢＴについて、図２５，２６を用いて説明する。図２５は、本発明の実施例６にかかる半導体装置の要部を示す平面図である。実施例６にかかるＩＧＢＴの、実施例５にかかるＩＧＢＴとの相違点は、隣り合うメサ領域４７において、ｎ型エミッタ領域１６が接するゲートトレンチ１３の紙面上の左右が逆になる点である。
図２５に示すように、実施例６にかかるＩＧＢＴの単位胞４２の短周期は、ｐ型ベース領域１２のゲートトレンチ短手方向の幅と、ゲートトレンチ１３の短手方向の幅とを２つ分ずつ足し合わせた長さである。実施例６にかかるＩＧＢＴの単位胞４２の長周期は、実施例５にかかるＩＧＢＴの長周期と同様である。すなわち、実施例６にかかるＩＧＢＴの単位胞４２は、実施例５にかかるＩＧＢＴの単位胞をゲートトレンチ短手方向に２つ隣接させた構造を単位構造としている。このため、実施例６にかかるＩＧＢＴの単位胞４２内には、計２つのｐ型ベース領域１２が含まれている。
図２６は、図２５に示す半導体装置の電流経路を模式的に示す平面図である。図２６は、図２５に示す実施例６にかかるＩＧＢＴの平面図に、ゲート電極がオンの状態で流れるホール電流のフロー４０、ホール電流が集まる領域４１、およびホール電流が疎な領域４３を模式的に示す平面図である。図２６に示すように、実施例６にかかるＩＧＢＴにおいては、ゲートトレンチ１３の長手方向と短手方向との両方において、ホール電流が集まる領域４１が、ホール電流が疎な領域４３にて分断されている。そのため、実施例６にかかるＩＧＢＴは、実施例５にかかるＩＧＢＴと比べてＩＥ効果の増強度合いが若干弱くなる。しかし、実施例６にかかるＩＧＢＴは、従来のＩＧＢＴと比べると、ゲートトレンチ１３のトレンチピッチが短くなり、且つ活性領域における反転層チャネルの面積も２倍程度大きくなっている。その結果、従来のＩＧＢＴよりもオン電圧が小さくなる。また、実施例６にかかるＩＧＢＴにおけるターンオフ時の電界強度の分散と正帰還の抑制の効果は、実施例５にかかるＩＧＢＴと同様である。
次に、本発明の実施例５にかかるＩＧＢＴの変形例である実施例７にかかるＩＧＢＴについて、図２７および図２８を用いて説明する。図２７は、本発明の実施例７にかかる半導体装置の要部を示す平面図である。実施例７にかかるＩＧＢＴの、実施例５にかかるＩＧＢＴとの相違点は、隣り合うメサ領域４７において、ｐ型ベース領域１２が交互に配置された、市松模様状の配置になっている点である。このため、図２７に示すように、実施例７にかかるＩＧＢＴの単位胞４２内では、あるメサ領域４７に配置されたｐ型ベース領域１２は、このメサ領域４７にゲートトレンチ１３を介して隣り合うメサ領域４７のｎ型ドリフト領域１１に隣り合うように配置されている。
図２８は、図２７に示す半導体装置の電流経路を模式的に示す平面図である。図２８は、図２７に示す実施例７にかかるＩＧＢＴの平面図に、ゲート電極がオンの状態で流れるホール電流のフロー４０、ホール電流が集まる領域４１を模式的に図示した平面図である。図２８に示すように、ゲートトレンチ１３の長手方向と短手方向の両方において、ホール電流が集まる領域４１が均等に配置されている。
すなわち、実施例７にかかるＩＧＢＴでは、ホール電流が疎な領域が形成されず、ホール電流が集まる領域４１は、ホール電流が疎な領域に分断されない。そのため、実施例７にかかるＩＧＢＴは、実施例１にかかるＩＧＢＴと同様の、ＩＥ効果の増強の効果が得られ、その結果、十分小さいオン電圧が得られる。また、実施例７にかかるＩＧＢＴのターンオフ時の電界強度の分散と正帰還の抑制の効果は、実施例１にかかるＩＧＢＴと同様である。
次に、本発明の実施例７にかかるＩＧＢＴの変形例である実施例８にかかるＩＧＢＴについて、図２９，３０を用いて説明する。図２９は、本発明の実施例８にかかる半導体装置の要部を示す平面図である。実施例８にかかるＩＧＢＴの、実施例７にかかるＩＧＢＴとの相違点は、隣り合うメサ領域４７において、ｎ型エミッタ領域１６が接するゲートトレンチ１３の紙面上の左右が逆になる点である。図２９に示すように、実施例８にかかるＩＧＢＴの単位胞４２内では、ゲートトレンチ１３を介して隣り合うメサ領域４７内にそれぞれ配置されているｎ型エミッタ領域１６が、それぞれ左側のゲートトレンチ１３および右側のゲートトレンチ１３に接触している。
図３０は、図２９に示す半導体装置の電流経路を模式的に示す平面図である。図３０は、図２９に示す実施例８にかかるＩＧＢＴの平面図に、ゲート電極がオンの状態で流れるホール電流のフロー４０、ホール電流が集まる領域４１、およびホール電流が疎な領域４３を模式的に図示した平面図である。図３０に示すように、実施例８にかかるＩＧＢＴでは、ゲートトレンチ１３の短手方向において、ホール電流が集まる領域４１が、ホール電流が疎な領域４３にて分断されている。一方、ゲートトレンチ１３の長手方向では、ホール電流が集まる領域４１が連続的に形成されている。
このような実施例８にかかるＩＧＢＴにおけるホール電流が集まる領域４１とホール電流が疎な領域４３との分布は、従来のＩＧＢＴに近いものである。しかし、実施例８にかかるＩＧＢＴは、従来のＩＧＢＴと比べると、ゲートトレンチ１３のトレンチピッチが短くなり、且つ活性領域における反転層チャネルの面積も２倍程度大きくなっている。その結果、従来のＩＧＢＴよりもオン電圧が小さくなる。
また、実施例８にかかるＩＧＢＴは、ターンオフ時の電界強度の分散と正帰還の抑制の効果が従来のＩＧＢＴよりも格段に抑えられる。その理由は、ホール電流が疎な領域４３がｐ型ベース領域ではなく、ゲートトレンチ１３（１本おき）に形成されているためである。すなわち、従来のＩＧＢＴが全てのゲートトレンチ１３にホール電流が集まる領域４１が形成されるのに対し、実施例８にかかるＩＧＢＴは、１本おきのゲートトレンチ１３にホール電流が集まる領域４１が形成される。その結果、実施例８にかかるＩＧＢＴは、ホールの集中が緩和され、ゲートトレンチ１３の底部における、ホールによる電界強度の増強が抑えられる。
ここで、実施例８にかかるＩＧＢＴと、実施例７にかかるＩＧＢＴおよび実施例１にかかるＩＧＢＴとにおけるオン電圧の相違について説明する。図３１は、本発明の実施例１，７，８にかかる半導体装置の電気的特性を示す特性図である。図３１は、上記３つの実施例１，７，８にかかるＩＧＢＴにおけるオン電圧（Ｃｏｌｌｅｃｔｏｒ Ｖｏｌｔａｇｅ）とコレクタ電流（Ｃｏｌｌｅｃｔｏｒ Ｃｕｒｒｅｎｔ Ｄｅｎｓｉｔｙ）曲線（Ｉ−Ｖ曲線）である。図３１において、実施例１にかかるＩＧＢＴのＩ−Ｖ曲線は直線（交互配置）で示す。実施例７にかかるＩＧＢＴのＩ−Ｖ曲線は長点線（一方配置２）で示す。実施例８にかかるＩＧＢＴのＩ−Ｖ曲線は短点線（一方配置１）で示す。
実施例１，７，８にかかるＩＧＢＴのうち最もオン電圧が小さいのは、実施例１にかかるＩＧＢＴである。また、実施例７にかかるＩＧＢＴおよび実施例８にかかるＩＧＢＴは、オン電圧が近いが、実施例７にかかるＩＧＢＴのオン電圧の方が実施例８にかかるＩＧＢＴのオン電圧よりも小さい。実施例７にかかるＩＧＢＴのオン電圧が実施例１にかかるＩＧＢＴよりも大きいのは、全てのゲートトレンチ１３において、ゲートトレンチ１３の側壁のうち片方の側壁には反転層チャネルが形成されないためである。
すなわち、図２８にて模式的に示した実施例７にかかるＩＧＢＴのホール電流が集まる領域４１の分布において、ホールの集まり具合が実施例１にかかるＩＧＢＴのホール電流が集まる領域の分布よりも弱くなっている。このことから、ｎ型エミッタ領域１６のゲートトレンチ１３への接し方は、どちらかといえば、左右のゲートトレンチ１３に対して交互に接すること（例えば実施例１にかかるＩＧＢＴ）が好ましい。勿論、実施例７，８にかかるＩＧＢＴのように、片側のゲートトレンチ１３に接する場合も、従来のＩＧＢＴよりは好ましい作用効果が生じる。
次に、実施例９にかかるＩＧＢＴについて、図３２を用いて説明する。図３２は、本発明の実施例９にかかる半導体装置の要部を示す平面図である。この実施例９にかかるＩＧＢＴは、これまで述べた全ての本発明の実施例にかかるＩＧＢＴに適用されるものである。実施例９にかかるＩＧＢＴは、図３２（ａ）に示すようにｐ型コンタクト領域１７がゲートトレンチ１３ｂに接している構造であってもよいし、図３２（ｂ）に示すようにｐ型コンタクト領域１７がゲートトレンチ１３ｂとは若干の離間領域４５を介して離間した構造であってもよい。
図３２（ａ），３２（ｂ）に示す実施例９にかかるＩＧＢＴの構造のうちのどちらの構造においても、本発明の実施例にかかるＩＧＢＴにて上述したような様々な効果を奏する。特に、図３２（ａ）に示すように、ｐ型コンタクト領域１７がゲートトレンチ１３ｂと接する構造は、ターンオフ時のホールの引き抜き（ホールが、ｐ型ベース領域からｐ型コンタクト領域１７を通ってエミッタ電極に抜けること）の効果を奏しやすい。
すなわち、図３２（ｂ）に示すようにｐ型コンタクト領域１７がゲートトレンチ１３ｂから離れた構造は、ｐ型コンタクト領域１７とゲートトレンチ１３ｂとの離間領域４５に若干の抵抗分が発生するので、ゲートトレンチ１３ｂに向うホールの割合が若干減少する。図３２（ａ）に示すｐ型コンタクト領域１７がゲートトレンチ１３ｂと接する構造は、ｐ型コンタクト領域１７とゲートトレンチ１３ｂとの離間領域４５に発生する抵抗分がないため、ラッチアップ耐量が少し高くなるので好ましい。
なお、これまでの実施例にかかるＩＧＢＴでは、定格電圧が１２００Ｖの場合について説明したが、これに限らず、他の定格電圧、例えば６００Ｖ、１７００Ｖ、３３００Ｖ、６５００Ｖにおいても同様の効果を奏する。特に、３３００Ｖ以上の所謂高耐圧クラスでは半導体基板の比抵抗が高い（１００Ωｃｍ以上）ため、ターンオフ時のホール濃度の増加が直接的に電界強度の増加を引き起こす。そこで、本発明にかかるＩＧＢＴを用いれば、ホール電流の集まる領域を均等に分散させて、特にゲートトレンチの底部において、ターンオフ時の電界強度の増加を抑えることができるので、より好ましくなる。
以上のように、本発明にかかる半導体装置は、特に電力変換装置などに使用される絶縁ゲート型半導体装置（ＩＧＢＴ）に有用である。
１１ ｎ型ドリフト領域
１２，１２ａ，１２ｂ，１２ｃ ｐ型ベース領域
１３，１３ａ，１３ｂ，１３ｃ ゲートトレンチ
１４ ゲート酸化膜
１４ａ スクリーン酸化膜
１５ ゲート電極
１６，１６ａ，１６ｂ，１６ｃ ｎ型エミッタ領域
１７，１７ａ，１７ｂ ｐ型コンタクト領域
１８ 絶縁膜
１９ エミッタ電極
２２ コレクタ電極
２３ ゲートトレンチの幅
２４ トレンチピッチ
２５ レジストマスク
３０ 酸化膜
４０，４０ａ ホール電流のフロー
４１，４１ａ ホール電流が集まる領域
４２ 単位胞
４３ ホール電流が疎な領域
４５ 離間領域
４６ コンタクト開口部
４７，４７ａ，４７ｂ，４７ｃ メサ領域
４８ メサ領域の幅
５０ ｎ型フィールドストップ領域
５１ ｐ型コレクタ領域

Claims (11)

  1. 第１導電型の半導体基体からなる第１の半導体層と、
    前記第１の半導体層の一方の主面に形成され、互いに並列にストライプ状に配置された少なくとも２本のトレンチと、
    前記トレンチ内に絶縁膜を介して形成されたゲート電極と、
    前記トレンチ間に挟まれた前記第１の半導体層の表面層の、前記トレンチの長手方向に選択的に形成された複数の第２導電型の第２の半導体層と、
    前記第２の半導体層の表面層に選択的に形成された第１導電型の第３の半導体層と、
    前記第２の半導体層の表面層に選択的に形成された前記第２の半導体層よりも高不純物濃度の第２導電型の第４の半導体層と、
    前記第１の半導体基体の一方の主面に形成され、前記第３の半導体層と接するエミッタ電極と、
    前記第１の半導体基体の他方の主面に設けられた第２導電型の第５の半導体層と、
    前記第５の半導体層に接するコレクタ電極と、
    を備え、
    前記第３の半導体層は、隣り合う前記トレンチのうちの一方のトレンチと接し、且つ他方のトレンチとは離間しており、前記第３の半導体層の前記他方のトレンチの側の縁部の少なくとも一部が前記第４の半導体層の内部にて終端しており、
    前記第４の半導体層の、前記トレンチの長手方向の長さは、前記第３の半導体層の、前記トレンチの長手方向の長さよりも長いことを特徴とする半導体装置。
  2. 隣り合う前記トレンチ間において当該トレンチの長手方向に隣り合う前記第２の半導体層にそれぞれ形成された前記第３の半導体層は、それぞれ、前記一方のトレンチまたは前記他方のトレンチのいずれか同じトレンチに接することを特徴とする請求項１に記載の半導体装置。
  3. 隣り合う前記トレンチ間において当該トレンチの長手方向に隣り合う前記第２の半導体層にそれぞれ形成された前記第３の半導体層は、それぞれ、隣り合う前記トレンチのうちの異なるトレンチに接することを特徴とする請求項１に記載の半導体装置。
  4. 前記トレンチが少なくとも３本以上あり、当該トレンチの短手方向に、当該トレンチを挟んで前記第２の半導体層と前記第１の半導体層とが交互に配置されていることを特徴とする請求項２に記載の半導体装置。
  5. 前記トレンチが少なくとも３本以上あり、当該トレンチの短手方向に、当該トレンチを挟んで前記第２の半導体層と前記第１の半導体層とが交互に配置されていることを特徴とする請求項３に記載の半導体装置。
  6. 前記トレンチが少なくとも３本以上あり、当該トレンチの短手方向に、当該トレンチを挟んで前記第２の半導体層が並んで配置されていることを特徴とする請求項２に記載の半導体装置。
  7. 前記トレンチが少なくとも３本以上あり、当該トレンチの短手方向に、当該トレンチを挟んで前記第２の半導体層が並んで配置されていることを特徴とする請求項３に記載の半導体装置。
  8. 前記第４の半導体層は、隣り合う前記トレンチのうちの前記他方のトレンチと接することを特徴とする請求項１に記載の半導体装置。
  9. 前記トレンチの短手方向の幅を、前記トレンチの短手方向の幅と前記トレンチから当該トレンチに隣り合うトレンチの側壁までの半導体領域の幅とを足しあわせたピッチの長さで割った値が、０．２以上とすることを特徴とする請求項１〜８のいずれか一つに記載の半導体装置。
  10. 前記ピッチの長さが４μｍ以下であることを特徴とする請求項９に記載の半導体装置。
  11. 前記ピッチの長さが３μｍ以下であることを特徴とする請求項１０に記載の半導体装置。
JP2012546736A 2010-11-30 2011-10-19 半導体装置 Expired - Fee Related JP5561376B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012546736A JP5561376B2 (ja) 2010-11-30 2011-10-19 半導体装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010265920 2010-11-30
JP2010265920 2010-11-30
PCT/JP2011/074081 WO2012073609A1 (ja) 2010-11-30 2011-10-19 半導体装置
JP2012546736A JP5561376B2 (ja) 2010-11-30 2011-10-19 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2012073609A1 true JPWO2012073609A1 (ja) 2014-05-19
JP5561376B2 JP5561376B2 (ja) 2014-07-30

Family

ID=46171561

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012546736A Expired - Fee Related JP5561376B2 (ja) 2010-11-30 2011-10-19 半導体装置

Country Status (5)

Country Link
US (1) US8809911B2 (ja)
JP (1) JP5561376B2 (ja)
CN (1) CN102804385B (ja)
DE (1) DE112011100533T5 (ja)
WO (1) WO2012073609A1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5937413B2 (ja) * 2011-06-15 2016-06-22 株式会社デンソー 半導体装置
JP5973730B2 (ja) * 2012-01-05 2016-08-23 ルネサスエレクトロニクス株式会社 Ｉｅ型トレンチゲートｉｇｂｔ
JP2014075582A (ja) * 2012-09-12 2014-04-24 Fuji Electric Co Ltd 半導体装置および半導体装置の製造方法
WO2015050262A1 (ja) * 2013-10-04 2015-04-09 富士電機株式会社 半導体装置
US10608104B2 (en) 2014-03-28 2020-03-31 Infineon Technologies Ag Trench transistor device
US9570577B2 (en) 2014-05-12 2017-02-14 Infineon Technologies Ag Semiconductor device and insulated gate bipolar transistor with source zones formed in semiconductor mesas
US9231091B2 (en) 2014-05-12 2016-01-05 Infineon Technologies Ag Semiconductor device and reverse conducting insulated gate bipolar transistor with isolated source zones
JP6448434B2 (ja) * 2015-03-25 2019-01-09 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6495751B2 (ja) 2015-06-10 2019-04-03 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP6817777B2 (ja) * 2015-12-16 2021-01-20 ローム株式会社 半導体装置
DE112017000689T5 (de) * 2016-09-14 2018-10-25 Fuji Electric Co., Ltd. Halbleitervorrichtung und Herstellungsverfahren dafür
JP6950186B2 (ja) 2017-01-17 2021-10-13 富士電機株式会社 半導体装置
CN107942615B (zh) * 2017-12-22 2024-03-22 江苏宏微科技股份有限公司 一种电动汽车用igbt或mosfet版图结构
JP6971868B2 (ja) * 2018-01-26 2021-11-24 三菱電機株式会社 半導体装置
KR102551862B1 (ko) * 2018-01-29 2023-07-06 에스케이하이닉스 주식회사 이미지 센서
JP7259215B2 (ja) * 2018-06-01 2023-04-18 富士電機株式会社 絶縁ゲート型半導体装置及び絶縁ゲート型半導体装置の製造方法
JP7222758B2 (ja) * 2019-03-11 2023-02-15 株式会社東芝 半導体装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61156882A (ja) 1984-12-28 1986-07-16 Toshiba Corp 二重拡散形絶縁ゲ−ト電界効果トランジスタ及びその製造方法
JP3924975B2 (ja) 1999-02-05 2007-06-06 富士電機デバイステクノロジー株式会社 トレンチ型絶縁ゲートバイポーラトランジスタ
JP2001274400A (ja) * 2000-03-28 2001-10-05 Toshiba Corp 半導体装置
WO2002061845A1 (en) * 2001-02-01 2002-08-08 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method of manufacturing the same
JP2003197912A (ja) * 2001-12-25 2003-07-11 Toshiba Corp 絶縁ゲート型半導体装置
JP2004022941A (ja) * 2002-06-19 2004-01-22 Toshiba Corp 半導体装置
US7652326B2 (en) * 2003-05-20 2010-01-26 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
JP4623956B2 (ja) * 2003-11-12 2011-02-02 株式会社豊田中央研究所 Ｉｇｂｔ
JP4749665B2 (ja) * 2003-12-12 2011-08-17 ローム株式会社 半導体装置
JP5034151B2 (ja) 2003-12-17 2012-09-26 富士電機株式会社 半導体装置およびその製造方法
JP4857566B2 (ja) 2005-01-27 2012-01-18 富士電機株式会社 絶縁ゲート型半導体装置とその製造方法
JP5055786B2 (ja) * 2006-02-20 2012-10-24 富士電機株式会社 Ｍｏｓ型半導体装置とその製造方法
JP2008066694A (ja) * 2006-03-16 2008-03-21 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP5261893B2 (ja) 2006-07-18 2013-08-14 富士電機株式会社 トレンチ型絶縁ゲートバイポーラトランジスタ
JP4915221B2 (ja) 2006-11-28 2012-04-11 トヨタ自動車株式会社 半導体装置
JP2008311301A (ja) 2007-06-12 2008-12-25 Sanyo Electric Co Ltd 絶縁ゲートバイポーラトランジスタ
JP4950934B2 (ja) 2008-04-14 2012-06-13 株式会社東芝 絶縁ゲート型半導体装置
JP5403966B2 (ja) * 2008-07-29 2014-01-29 ローム株式会社 トレンチ型半導体素子及びトレンチ型半導体素子の製造方法
US8193579B2 (en) 2008-07-29 2012-06-05 Rohm Co., Ltd. Trench type semiconductor device and fabrication method for the same
CN101393927A (zh) * 2008-10-31 2009-03-25 电子科技大学 积累层控制的绝缘栅双极型晶体管
US8384151B2 (en) * 2011-01-17 2013-02-26 Infineon Technologies Austria Ag Semiconductor device and a reverse conducting IGBT

Also Published As

Publication number Publication date
DE112011100533T5 (de) 2012-12-20
CN102804385A (zh) 2012-11-28
US20130001638A1 (en) 2013-01-03
US8809911B2 (en) 2014-08-19
CN102804385B (zh) 2016-08-03
WO2012073609A1 (ja) 2012-06-07
JP5561376B2 (ja) 2014-07-30

Similar Documents

Publication Publication Date Title
JP5561376B2 (ja) 半導体装置
JP3964819B2 (ja) 絶縁ゲート型半導体装置
JP5765251B2 (ja) 半導体装置及びその製造方法
JP6177154B2 (ja) 半導体装置
JP6075458B2 (ja) 半導体装置およびその製造方法
JP2019021931A (ja) 逆導通型絶縁ゲートバイポーラトランジスタの製造方法および逆導通型絶縁ゲートバイポーラトランジスタ
JP3935042B2 (ja) 絶縁ゲート型半導体装置
US20130037853A1 (en) Semiconductor device
CN215377412U (zh) 功率半导体器件
US10741547B2 (en) Semiconductor device
CN104282759A (zh) 超结mosfet及其制造方法和复合半导体装置
CN107768427A (zh) 半导体装置
JP2006210547A (ja) 絶縁ゲート型半導体装置とその製造方法
JP5687582B2 (ja) 半導体素子およびその製造方法
JP4119148B2 (ja) ダイオード
JP2014204038A (ja) 半導体装置及びその製造方法
JP2007311822A (ja) ショットキーバリヤダイオード
WO2015074432A1 (zh) 具有浮结结构的igbt
JP2014154739A (ja) 半導体装置
JP6173987B2 (ja) 半導体装置
CN114497184B (zh) 功率半导体器件元胞结构、功率半导体器件及其制造方法
JP6709425B2 (ja) 半導体装置
KR101977957B1 (ko) 전력 반도체 소자 및 그 제조방법
KR101870823B1 (ko) 전력 반도체 소자 및 그 제조방법
KR101870824B1 (ko) 전력 반도체 소자 및 그 제조방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140218

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140416

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140513

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140526

R150 Certificate of patent or registration of utility model

Ref document number: 5561376

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees