JPWO2012023211A1 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JPWO2012023211A1 JPWO2012023211A1 JP2012529470A JP2012529470A JPWO2012023211A1 JP WO2012023211 A1 JPWO2012023211 A1 JP WO2012023211A1 JP 2012529470 A JP2012529470 A JP 2012529470A JP 2012529470 A JP2012529470 A JP 2012529470A JP WO2012023211 A1 JPWO2012023211 A1 JP WO2012023211A1
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- semiconductor device
- value
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 51
- 238000012360 testing method Methods 0.000 claims abstract description 84
- 238000012937 correction Methods 0.000 claims abstract description 39
- 238000001514 detection method Methods 0.000 claims description 106
- 238000000034 method Methods 0.000 claims description 10
- 238000005259 measurement Methods 0.000 claims description 5
- 238000004364 calculation method Methods 0.000 claims description 2
- 238000012935 Averaging Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 36
- 238000012545 processing Methods 0.000 description 16
- 230000005540 biological transmission Effects 0.000 description 13
- 238000004891 communication Methods 0.000 description 11
- 230000007423 decrease Effects 0.000 description 10
- 238000005070 sampling Methods 0.000 description 10
- 238000006243 chemical reaction Methods 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000007689 inspection Methods 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 3
- 230000007613 environmental effect Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
- G01R35/005—Calibrating; Standards or reference devices, e.g. voltage or resistance standards, "golden" references
- G01R35/007—Standards or reference devices, e.g. voltage or resistance standards, "golden references"
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31708—Analysis of signal quality
- G01R31/31709—Jitter measurements; Jitter generators
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Nonlinear Science (AREA)
- Data Mining & Analysis (AREA)
- Databases & Information Systems (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
試験回路の素子ごとに発生するバラツキを補償し、どの半導体装置でも同等な試験を実施出来る、試験装置を内蔵した半導体装置を提供する。予めキャリブレーションされた、半導体装置の出力回路のドライバからの01交番のデータ信号を、同じ半導体装置の入力回路に入力する。該入力回路への入力を分岐して、入力信号の電圧振幅を計測する。これをドライバの出力振幅と比較し、誤差を補正値としてメモリに格納する。また、所定の位相とジッタ量を持ったクロックを使って、位相とジッタ量を計測する。これを所定の位相、ジッタ量と比較し、誤差を補正値としてメモリに格納する。試験においては、他ICからの入力信号の振幅とジッタ量を計測し、メモリに格納された補正値で補正して、振幅とジッタ量が規格を満たすか判断する。
Description
本発明は、半導体装置に関する。
従来、半導体装置の出荷試験における高速I/Oの検証については、BIST(built-in self-test)等による信号疎通の試験で動作確認をしている。
従来の技術であるBIST機能による信号疎通の試験では、I/O素子やケーブル及び基板等の不良があった場合による規格外の波形が入力されても、LSIの実力(マージン分)で信号疎通の試験を通過してしまう可能性がある。しかし、このような場合には、出荷後の環境変化等により前述の規格外の波形の入力に対しても、その影響がマージン分を超えてしまう場合があり、この場合には、誤動作を起こしてしまう。
従来の技術であるBIST機能による信号疎通の試験では、I/O素子やケーブル及び基板等の不良があった場合による規格外の波形が入力されても、LSIの実力(マージン分)で信号疎通の試験を通過してしまう可能性がある。しかし、このような場合には、出荷後の環境変化等により前述の規格外の波形の入力に対しても、その影響がマージン分を超えてしまう場合があり、この場合には、誤動作を起こしてしまう。
上記の問題を未然に防止する為には、入出力信号を計測器で測定し、規格を満足しているか否かを判断する必要があるが、数GHzのクロックおよびデータの入出力が可能な測定器は高額である。また、LSIなどの場合のように、多数の検査が必要な場合、測定器の台数が少ないと膨大な時間がかかってしまう。また一度に多数の検査を行う場合は測定器が多数必要となり莫大な金額がかかってしまう。また安価で一般的な計測器では、出力可能な周波数が数100MHz以下であったり、DC信号しか出力できなかったり等の制限があり、数GHzの信号を用いた検査が出来ない問題がある。
また、試験用の治具を作成する場合、LSIの入出力に用いられる信号の伝送速度が1Gbps以上であるため、開発・製造に莫大な費用がかかってしまう問題がある。
そこで、数GHzの信号を用いて試験を行なうために、LSI内部に試験回路を組み込むことが考えられる。しかし、試験回路を製造するうえで、電圧振幅やジッタ量を検出する検出回路の構成素子による特性のバラツキが発生してしまうため、試験回路が搭載されたLSIごとに検出回路の特性の差異が発生する問題がある。
そこで、数GHzの信号を用いて試験を行なうために、LSI内部に試験回路を組み込むことが考えられる。しかし、試験回路を製造するうえで、電圧振幅やジッタ量を検出する検出回路の構成素子による特性のバラツキが発生してしまうため、試験回路が搭載されたLSIごとに検出回路の特性の差異が発生する問題がある。
インターフェースの高速化に伴い、伝送路などの影響による信号波形の減衰が問題となっており、BIST(built-in self-test)による信号疎通の確認だけでは、目標値を満足していない場合やマージン不足等が不明であるため環境変化等により障害が発生する場合がある。
数GHzの信号を用いてLSIの試験を行なう場合には、LSI内部に試験回路を形成することが有効であるが、LSI内部に形成された試験回路の素子ごとに特性のバラツキが発生してしまう。
従来技術においては、自分自身を試験するための試験回路を内蔵した半導体装置がある。
以下の実施形態においては、試験回路の素子ごとに発生するバラツキを補償し、どの半導体装置でも同等な試験を実施出来る、試験装置を内蔵した半導体装置が提供される。
本実施形態の一側面における半導体装置は、試験装置が内蔵された半導体装置であって、該試験装置の素子のキャリブレーションを行なう、該半導体装置に内蔵されたキャリブレーション部と、該キャリブレーションの結果得られた該素子の特性の基準値からのずれの補正値を格納する、該半導体装置に内蔵されたメモリとを備え、該半導体装置の該試験装置による試験の結果を該メモリに格納された該補正値で補正し、規格に適合するか判定する。
以下の実施形態においては、試験回路の素子ごとに発生するバラツキを補償し、どの半導体装置でも同等な試験を実施出来る、試験装置を内蔵した半導体装置が提供される。
本実施形態においては、高速I/Oを搭載しているLSIに検出回路(あるいは、試験回路)を組み込んで、LSIへの入力の振幅値やジッタ量を検出できるようにし、規格値(目標値)を満足しているか判別できるようにする。また、振幅値の測定は、予めキャリブレーションされたLSI内の出力回路のドライバの出力を用いて行なうようにする。このドライバは、もともと数GHzの速度で動作しているので、数GHzの01交番信号を生成可能である。したがって、外部の計測器で数GHzの発振装置を作る必要が無くなり、試験装置のコスト削減を行なうことができる。
又、個々のバラツキによる検出回路の誤差については、LSI単体の時に、検出回路の素子のキャリブレーションを行い、補正値をメモリに記録しておくことで、素子のバラツキの誤差を補償するようにする。
LSIの内部に、振幅検出回路とジッタ量検出回路を組み込むことにより、入力信号が規格値を満足しているかの判定に必要な入力振幅値と入力ジッタ値を測定することを可能とする。そして、その検出回路をキャリブレーションする回路をLSIの内部に組み込み、さらにキャリブレーションした結果をメモリに記憶させておくことで、検出回路の誤差を補正し、素子ごとに発生するバラツキによる検出結果の誤差を補償する。
本実施形態によれば、規格外の信号波形が入力されても振幅値やジッタ量を検出することができ、入力信号が規格値を満足しているか判別が可能となる。よって、動作マージンの無い装置が出荷後に環境変化等による誤動作が発生していた問題に対して、出荷前に検査することにより製造不良の判別ができ、市場での誤動作発生を未然に防ぐ効果がある。
また、LSI内部に試験回路を組み込むことにより、外部に試験用の治具を構成するのに比べ、安価に試験回路を構成することが出来る。
以下に、図面を参照して、本実態形態を説明する。
以下に、図面を参照して、本実態形態を説明する。
図1は、本実施形態に従った、入力振幅検出回路、位相検出回路やキャリブレーションのための試験回路の全体構成図である。
半導体装置9には、試験回路8が内蔵される。試験回路8には、外部入力21と外部出力22がある。外部入力21と外部出力22は、高速I/O仕様となっており、数GHzの信号の入出力を行なう。また、外部入力21と外部出力22は、差動入出力となっており、2本の信号線が設けられている。外部入力21には、通常動作で使用される既存の入力回路10が接続される。既存の入力回路10は、レシーバ、CDR(Clock and Data Recovery)、Deserializerが含まれる。レシーバは、外部からの入力信号を受信する構成であり、終端抵抗を有している。また、CDRは、受信信号から、クロックとデータを復元する構成であり、Deserializerは、シリアル信号である入力信号をパラレル信号に変換する構成である。
半導体装置9には、試験回路8が内蔵される。試験回路8には、外部入力21と外部出力22がある。外部入力21と外部出力22は、高速I/O仕様となっており、数GHzの信号の入出力を行なう。また、外部入力21と外部出力22は、差動入出力となっており、2本の信号線が設けられている。外部入力21には、通常動作で使用される既存の入力回路10が接続される。既存の入力回路10は、レシーバ、CDR(Clock and Data Recovery)、Deserializerが含まれる。レシーバは、外部からの入力信号を受信する構成であり、終端抵抗を有している。また、CDRは、受信信号から、クロックとデータを復元する構成であり、Deserializerは、シリアル信号である入力信号をパラレル信号に変換する構成である。
既存のPLL回路11は、基準クロックとPLL回路からなり、半導体装置の動作クロックを提供すると共に、外部の回路と同期を取るために外部にクロック信号(基準クロック)を出力する。
既存の出力回路20は、Serializerとドライバからなる。Serializerは、パラレル信号をシリアル信号に変換し、ドライバは、シリアル信号を外部出力用の信号に変換する。ドライバは、外部出力22として、数GHzの信号を生成して出力する。スイッチ23は、既存の出力回路20のドライバのキャリブレーションを行なう場合に、ONされる。スイッチ23がONされると、既存の出力回路20のドライバの出力は、電圧比較器2に入力され、DA(Digital-Analog)変換器19の出力と電圧比較される。比較結果は、制御部15に送られる。
また、電圧比較器1は、DA変換器19の出力と外部基準電圧との電圧比較を行い、結果を制御部15に送る。
スイッチ24がONされると、既存の入力回路10への外部入力21が振幅検出部17に入力される。振幅検出部17は、外部入力21の振幅値を検出し、これをAC→DC変換部18に出力する。AC→DC変換部18は、振幅検出部17が検出したコモン電圧(中心電圧)が0Vの信号に、”L”レベルの電圧が正の電圧となるようにDC電圧を加えた信号を、電圧比較器3に出力する。電圧比較器3は、AC→DC変換部18からの電圧値とDA変換器19の出力値とを電圧比較し、結果を制御部15に送る。
スイッチ24がONされると、既存の入力回路10への外部入力21が振幅検出部17に入力される。振幅検出部17は、外部入力21の振幅値を検出し、これをAC→DC変換部18に出力する。AC→DC変換部18は、振幅検出部17が検出したコモン電圧(中心電圧)が0Vの信号に、”L”レベルの電圧が正の電圧となるようにDC電圧を加えた信号を、電圧比較器3に出力する。電圧比較器3は、AC→DC変換部18からの電圧値とDA変換器19の出力値とを電圧比較し、結果を制御部15に送る。
スイッチ25は、位相検出部1〜nのキャリブレーションと、外部入力21のジッタ量検出試験の切り替えを行なうものである。いずれの場合も、入力信号が位相検出部1〜nに入力される。位相検出部1〜nには、位相クロック部12が基準クロックから生成する、位相ずれ量が所定値ずつ異なる位相クロック信号と基準クロックが入力される。そして、位相検出部1〜nは、位相クロック部12からの信号と、入力信号の位相の一致結果を検出し、一致している場合には、1を、一致していない場合には、0をレジスタ13に出力する。レジスタ13は、各位相検出部1〜nの1回分の検出結果を格納し、位相検出部1〜nの結果が全て揃った場合には、サンプリング用メモリ14に検出結果を送る。サンプリング用メモリ14は、複数回にわたる位相検出結果を格納し、位相検出処理が終わると、制御部15に位相検出結果を送る。
制御部15は、各キャリブレーション結果から得られた補正値をメモリ16に格納すると共に、検出試験を行なう場合には、検出試験の結果をメモリ16に格納された補正値で補正した値を保持する。外部通信ポート26は、外部の試験制御用コンピュータ(不図示)より制御部15に対し、キャリブレーションモード、装置試験モードあるいは通常モードの設定信号を入力するために用いられる。制御部15は、指定されたモードに従って、スイッチ23、24、25の切り替えその他の制御を行なう。また、制御部15の保持する検出試験の結果は、外部通信ポートに接続された、試験制御用のコンピュータ等によって、読み出すことができる。
なお、入力振幅検出回路は、振幅検出部17、AC→DC変換部18、電圧比較器3からなり、位相検出回路は、位相クロック部12、位相検出部1〜n、レジスタ13、サンプリング用メモリ14からなる。入力振幅検出回路と位相検出回路は、制御部15により制御される。
なお、このような制御のための信号線、例えば、制御部15からDA変換器19への信号線は、図1では省略されているが、後述の図において必要に応じて示される。
試験回路8は、入力振幅検出回路と位相検出回路、制御部15よりなり、半導体装置の外部入力の試験を行なう。キャリブレーション部は、試験回路8の入力振幅検出回路と位相検出回路、制御部15を含み、更に、DA変換器19、電圧比較器1、2を含む。
試験回路8は、入力振幅検出回路と位相検出回路、制御部15よりなり、半導体装置の外部入力の試験を行なう。キャリブレーション部は、試験回路8の入力振幅検出回路と位相検出回路、制御部15を含み、更に、DA変換器19、電圧比較器1、2を含む。
図2〜図4は、DA変換器のキャリブレーションを説明する図である。
まず、LSIの試験に際して、LSI単体において、素子のキャリブレーションを行う。外部通信ポート26より制御部15へ、キャリブレーションモードへ移行する旨の命令を送信する。制御部15は、キャリブレーションモードの命令を受信したら、キャリブレーションモードのレジスタ設定を行い、検出回路(入力振幅、入力ジッタ)についてキャリブレーションを実行する。
まず、LSIの試験に際して、LSI単体において、素子のキャリブレーションを行う。外部通信ポート26より制御部15へ、キャリブレーションモードへ移行する旨の命令を送信する。制御部15は、キャリブレーションモードの命令を受信したら、キャリブレーションモードのレジスタ設定を行い、検出回路(入力振幅、入力ジッタ)についてキャリブレーションを実行する。
図2は、DA変換器のキャリブレーションに使用される回路を取り出して示した図である。
最初に、DA変換器のキャリブレーションを実行する。これは、電圧値を検出するための基準電圧についてキャリブレーションするものである。
最初に、DA変換器のキャリブレーションを実行する。これは、電圧値を検出するための基準電圧についてキャリブレーションするものである。
外部から基準電圧(DC電圧)27を設定し、電圧比較器1に基準電圧を入力する。次に、制御部15の制御によって、DA変換器19の電圧値を設定し、電圧比較器1にその電圧を入力する。そして電圧比較器1より出力される論理(電圧値の大小関係を表す信号であり、例えば、外部基準電圧が大きければ”1”、小さければ”0”というような値)を制御部15にて判別する。基準電圧よりDA変換器19の電圧値が低い場合は、DA変換器19の電圧出力を上げる方向に設定を一段階上げ、電圧比較器1の出力を判別する。これを、電圧比較器1の出力が変化するまで繰り返す。逆に、DA変換器19の電圧値が高い場合には、DA変換器19の電圧出力を下げる方向に設定を一段階下げ、再度、電圧比較器1の出力を判別する。これを、電圧比較器1の出力が変化するまで繰り返す。
電圧比較器1の出力が変化した場合、その時のDA変換器19の設定の結果の出力電圧が、外部基準電圧の電圧値であるということをメモリ16に記録する。この制御を、外部基準電圧を変更し、再度実行する(例えば、3設定の外部基準電圧について行う)。
これにより、DA変換器19の1設定において、何mV電圧が変化するか分かる。1設定において何mV電圧が変化するか分かれば、後にDA変換器19の出力電圧を制御する場合、何設定分段階的に出力を変換させたかにより、何mV出力が増加したかが分かる。
図3は、DA変換器19のキャリブレーションの処理フローである。
最初に、ステップS10において、外部基準電圧の電圧値を設定し、ステップS11において、DA変換器19の電圧値を設定する。ステップS12において、制御部15は、外部基準電圧とDA変換器19の電圧のいずれが大きいかを判断する。そして、上記したように、DA変換器19の電圧が小さい場合には、DA変換器19の電圧を上げる方向に設定を1段階上げる。DA変換器19の電圧値が大きい場合には、DA変換器19の電圧を下げる方向に設定を1段階下げる。以上の処理を、電圧比較器1の論理が変わるまで行う。そして、ステップS13において、電圧比較器1の論理が変わったときのDA変換器19の電圧の設定値をメモリ16に記録する。
最初に、ステップS10において、外部基準電圧の電圧値を設定し、ステップS11において、DA変換器19の電圧値を設定する。ステップS12において、制御部15は、外部基準電圧とDA変換器19の電圧のいずれが大きいかを判断する。そして、上記したように、DA変換器19の電圧が小さい場合には、DA変換器19の電圧を上げる方向に設定を1段階上げる。DA変換器19の電圧値が大きい場合には、DA変換器19の電圧を下げる方向に設定を1段階下げる。以上の処理を、電圧比較器1の論理が変わるまで行う。そして、ステップS13において、電圧比較器1の論理が変わったときのDA変換器19の電圧の設定値をメモリ16に記録する。
図4は、DA変換器19の電圧設定値の設定について説明する図である。
図4(a)は、外部基準電圧がDA変換器19の電圧より大きい場合であり、図4(b)は、外部基準電圧がDA変換器19の電圧より小さい場合である。
図4(a)は、外部基準電圧がDA変換器19の電圧より大きい場合であり、図4(b)は、外部基準電圧がDA変換器19の電圧より小さい場合である。
図4(a)に示されるように、外部基準電圧がDA変換器19の電圧より大きい場合、DA変換器19の出力電圧を段階的に大きくしていき、DA変換器19の電圧が外部基準電圧より大きくなったときのDA変換器19の電圧の設定値をメモリ16に格納する。このDA変換器19の電圧が外部基準電圧より大きくなったときは、電圧比較器1の出力の論理が変化するので、電圧比較器1の出力の変化を監視することにより、DA変換器19の電圧の設定値をメモリ16に格納する。
図4(b)に示されるように、外部基準電圧がDA変換器19の電圧より小さい場合、DA変換器19の出力電圧を段階的に小さくしていき、DA変換器19の電圧が外部基準電圧より小さくなったときのDA変換器19の電圧の設定値をメモリ16に格納する。このDA変換器19の電圧が外部基準電圧より小さくなったときは、電圧比較器1の出力の論理が変化するので、電圧比較器1の出力の変化を監視することにより、DA変換器19の電圧の設定値をメモリ16に格納する。
例えば、外部基準電圧を400mVに設定し、電圧比較器1に入力する。次に、DA変換器19の設定を350mVの推測値に設定し、電圧比較器1に入力する。電圧比較器の出力を制御部15にて判別し、出力が“1”の場合は、DA変換器19の設定を、先ほどの設定より10mV上げた設定に変更し、電圧比較器1の出力を制御部15にて判別する。この時に“1”であれば、再度、DA変換器19の設定を変更し、“0”であれば、DA変換器の推測設定値の360mVが、実際は400mVの電圧が出力されていることになる。よって、360mVの設定の時に、400mVの電圧が出力されることをメモリ16に記憶させる。
さらに、外部基準電圧を800mV、1000mVにした時の場合も実施する。
また、外部基準電圧とDA変換器19の推定電圧値との差異が100mV以上あった場合は、DA変換器19の故障としキャリブレーションを中止する(制御部15より、外部通信ポートにて、試験制御用コンピュータに対しエラー通知を行う)
また、外部基準電圧とDA変換器19の推定電圧値との差異が100mV以上あった場合は、DA変換器19の故障としキャリブレーションを中止する(制御部15より、外部通信ポートにて、試験制御用コンピュータに対しエラー通知を行う)
図5〜図7は、ドライバの出力振幅のキャリブレーションを説明する図である。
ここでは、既存の出力回路20のドライバの出力電圧についてキャリブレーションを実行する。
これは、数GHzの信号を外部から入力するのが困難であるため、LSI内部のドライバを使用し、数GHzの出力信号をレシーバに入力するのに必要なキャリブレーションを行なうものである。
ここでは、既存の出力回路20のドライバの出力電圧についてキャリブレーションを実行する。
これは、数GHzの信号を外部から入力するのが困難であるため、LSI内部のドライバを使用し、数GHzの出力信号をレシーバに入力するのに必要なキャリブレーションを行なうものである。
図5は、ドライバの出力振幅のキャリブレーションに使用される回路を取り出して示した図である。
最初に、ドライバ振幅を設定し、“H”レベル(DC電圧)を出力させる。なお、ドライバ振幅電圧は、差動電圧となっている。次に、DA変換器19は暫定電圧を設定し、暫定電圧を出力させる。このとき、暫定電圧の設定は、DA変換器19のキャリブレーションによって得られた値を使う。そして、電圧比較器2にて出力された論理(ドライバ出力電圧がDA変換器19の電圧より大きければ”1”、小さければ”0”という信号)を制御部15にて判別する。ドライバの電圧が高い場合にはDA変換器19の電圧出力が上がる方向に設定を一段階上げ、電圧比較器2の出力を制御部にて判別する。これを、電圧比較器2の出力が変化するまで繰り返す。逆に、ドライバの電圧が低い場合には、DA変換器19の電圧出力が下がる方向に設定を一段階下げ、電圧比較器2の出力を制御部にて判別する。これを、電圧比較器2の出力が変化するまで繰り返す。電圧比較器2の出力が変化したら、その時のDA変換器19の設定値(電圧値)をメモリ16に記録する。
最初に、ドライバ振幅を設定し、“H”レベル(DC電圧)を出力させる。なお、ドライバ振幅電圧は、差動電圧となっている。次に、DA変換器19は暫定電圧を設定し、暫定電圧を出力させる。このとき、暫定電圧の設定は、DA変換器19のキャリブレーションによって得られた値を使う。そして、電圧比較器2にて出力された論理(ドライバ出力電圧がDA変換器19の電圧より大きければ”1”、小さければ”0”という信号)を制御部15にて判別する。ドライバの電圧が高い場合にはDA変換器19の電圧出力が上がる方向に設定を一段階上げ、電圧比較器2の出力を制御部にて判別する。これを、電圧比較器2の出力が変化するまで繰り返す。逆に、ドライバの電圧が低い場合には、DA変換器19の電圧出力が下がる方向に設定を一段階下げ、電圧比較器2の出力を制御部にて判別する。これを、電圧比較器2の出力が変化するまで繰り返す。電圧比較器2の出力が変化したら、その時のDA変換器19の設定値(電圧値)をメモリ16に記録する。
次に、ドライバから“L”レベル(DC電圧)を出力し、“H”レベルをキャリブレーションしたように“L”レベルのキャリブレーションを実行する。
その結果、“H”レベルの電圧値と“L”レベルの電圧値が測定されるので、この結果より、制御部15にて振幅値を算出し、その値をメモリ16に記録する。
その結果、“H”レベルの電圧値と“L”レベルの電圧値が測定されるので、この結果より、制御部15にて振幅値を算出し、その値をメモリ16に記録する。
図6は、ドライバの出力振幅のキャリブレーションの処理フローである。
まず、ステップS15において、制御部15が、モード設定に基づいて、スイッチ23をONにする。ステップS16において、ドライバの振幅値を設定し、”H”レベルを出力させる。ステップS17において、DA変換器19の出力電圧の暫定値を設定し、暫定電圧を出力させる。このとき、暫定電圧の設定は、DA変換器19のキャリブレーションによって得られた値を使う。ステップS18において、電圧比較器2は、ドライバの電圧とDA変換器19の電圧を比較し、比較結果を判定する(ステップS18)。ドライバ電圧のほうが大きい場合には、DA変換器19の電圧の設定値を1段階上げ、ドライバ電圧と再び比較する。DA変換器19の電圧の設定値の変更を、電圧比較器2の論理が反転するまで行い、電圧比較器2の論理が反転したときのDA変換器2の出力をステップS19でメモリ16に格納する。ドライバ電圧のほうが小さい場合には、DA変換器19の電圧の設定値を1段階下げ、ドライバ電圧と再び比較する。DA変換器19の電圧の設定値の変更を、電圧比較器2の論理が反転するまで行い、電圧比較器2の論理が反転したときのDA変換器2の出力をステップS19でメモリ16に格納する。
まず、ステップS15において、制御部15が、モード設定に基づいて、スイッチ23をONにする。ステップS16において、ドライバの振幅値を設定し、”H”レベルを出力させる。ステップS17において、DA変換器19の出力電圧の暫定値を設定し、暫定電圧を出力させる。このとき、暫定電圧の設定は、DA変換器19のキャリブレーションによって得られた値を使う。ステップS18において、電圧比較器2は、ドライバの電圧とDA変換器19の電圧を比較し、比較結果を判定する(ステップS18)。ドライバ電圧のほうが大きい場合には、DA変換器19の電圧の設定値を1段階上げ、ドライバ電圧と再び比較する。DA変換器19の電圧の設定値の変更を、電圧比較器2の論理が反転するまで行い、電圧比較器2の論理が反転したときのDA変換器2の出力をステップS19でメモリ16に格納する。ドライバ電圧のほうが小さい場合には、DA変換器19の電圧の設定値を1段階下げ、ドライバ電圧と再び比較する。DA変換器19の電圧の設定値の変更を、電圧比較器2の論理が反転するまで行い、電圧比較器2の論理が反転したときのDA変換器2の出力をステップS19でメモリ16に格納する。
次に、ステップS16に戻り、ドライバの出力を”L”レベルに設定する。ドライバの”L”レベルの出力に対し、ステップS17、S18を行い、電圧比較器2の論理が反転したときのDA変換器2の出力をステップS19でメモリ16に格納する。
ステップS20において、測定されたドライバの”H”レベルと”L”レベルの電圧値の差(ドライバの出力電圧の振幅)を制御部15で演算し、ステップS21において、メモリ16に、ドライバの出力の振幅を記録する。ステップS16において設定したドライバ振幅の設定値が実際には、ここで記録された値となって出力されることが分かる。
図7は、DA変換器19の電圧設定値の設定について説明する図である。
図7においては、ドライバ出力電圧がDA変換器19の電圧より大きい場合を示している。ドラバ出力電圧は、”H”レベルか”L”レベルのいずれかであるが、いずれについてもDA変換器19の電圧と比較を行う。図7の場合、DA変換器19の電圧を1段階ずつ上げていき、電圧比較器2の出力論理が反転したときのDA変換器19の電圧値をメモリ16に格納する。ドライバ出力電圧がDA変換器19の電圧より小さい場合には、DA変換器19の電圧を1段階ずつ下げていき、電圧比較器2の論理が反転したときのDA変換器19の電圧値をメモリ16に格納する。この電圧比較器2の論理が反転したときというのは、ドライバ出力電圧とDA変換器19の電圧が等しいときをまたいだことを意味するので、この時点でのDA変換器19の電圧は、ドライバ出力電圧を表しているということができる。
図7においては、ドライバ出力電圧がDA変換器19の電圧より大きい場合を示している。ドラバ出力電圧は、”H”レベルか”L”レベルのいずれかであるが、いずれについてもDA変換器19の電圧と比較を行う。図7の場合、DA変換器19の電圧を1段階ずつ上げていき、電圧比較器2の出力論理が反転したときのDA変換器19の電圧値をメモリ16に格納する。ドライバ出力電圧がDA変換器19の電圧より小さい場合には、DA変換器19の電圧を1段階ずつ下げていき、電圧比較器2の論理が反転したときのDA変換器19の電圧値をメモリ16に格納する。この電圧比較器2の論理が反転したときというのは、ドライバ出力電圧とDA変換器19の電圧が等しいときをまたいだことを意味するので、この時点でのDA変換器19の電圧は、ドライバ出力電圧を表しているということができる。
例えば、ドライバの出力振幅の設定を400mV(H-Lの値)にし、“H”レベルを出力させる。DA変換器19の電圧設定を700mVに設定(この時の値は、DA変換器19のキャリブレーションで得た設定値および電圧値を使用する)し、電圧比較器2に出力する。電圧比較器2からの出力を制御部15にて判別する。判別した結果、“1”の場合、DA変換器19の電圧を上げる方向へ設定を一段階上げ、再度、電圧比較器2の出力を判別する。これを電圧比較器2の出力が“0”に変化するまで繰り返す。DA変換器19の設定が790mVの時に電圧比較器2の出力が“0”に変化した場合、ドライバの“H”レベルの電圧値が790mVとなり、この値をメモリ16に記憶させる。
次に、ドライバの出力を“L”レベルに反転させる。そして、DA変換器19の設定を500mVに設定し、電圧比較器2に出力させる。電圧比較器2からの出力を制御部にて判別した結果、“0”の場合、DA変換器19の電圧を下げる方向へ設定を一段階下げ、再度、電圧比較器2の出力を判別する。これを電圧比較器2の出力が“1”に変化するまで繰り返す。DA変換器19の設定が410mVの時に電圧比較器2の出力が“1”に変化した場合、ドライバの“L”レベルの電圧値が410mVとなり、この値をメモリ16に記憶させる。
次に、先ほど記憶させた“H”レベルの電圧値から“L”レベルの電圧値を減算する演算を制御部15にて行い、380mVの振幅値を得る。
これにより、ドライバの400mVの振幅設定をした時に、実際は、振幅が380mVの電圧が出力されているということになる。この400mV設定の時は、380mVの電圧であるという情報をメモリ16に記憶させる。
これにより、ドライバの400mVの振幅設定をした時に、実際は、振幅が380mVの電圧が出力されているということになる。この400mV設定の時は、380mVの電圧であるという情報をメモリ16に記憶させる。
図8〜図10は、入力振幅検出回路のキャリブレーションを説明する図である。
ここでは、入力振幅検出回路のキャリブレーションを行う。これは、製造バラツキ等により発生する、半導体装置ごとの検出電圧値の差異を無くすために実行するキャリブレーションである。
ここでは、入力振幅検出回路のキャリブレーションを行う。これは、製造バラツキ等により発生する、半導体装置ごとの検出電圧値の差異を無くすために実行するキャリブレーションである。
図8は、入力振幅検出回路のキャリブレーションに使用される回路を取り出して示した図である。入力振幅検出回路のキャリブレーションにおいては、先に出力振幅がキャリブレーションされた、既存の出力回路20のドライバの外部出力22を外部入力21に入力して、処理を行う。
ドライバの振幅設定を行い(出力振幅のキャリブレーションを実行した値を使用する)、数GHzの01交番のデータ(AC電圧)を出力する。その信号を振幅検出部17で検出し、AC→DC変換部18(バイアス電圧を印加し、DCレベルに上げる)でDCレベルにし、電圧検出部3に入力する。次に、DA変換器19に暫定電圧を設定し、この暫定電圧を電圧比較器3に入力する。このとき、暫定電圧の設定は、DA変換器19のキャリブレーションによって得られた値を使う。そして、電圧比較器3の出力論理を制御部15にて判別する。この時、電圧比較器3の出力が01交番のデータであれば、電圧検出のフローを実行する。
もし、電圧比較器3の出力が01交番のデータでなければ、その時の論理を確認し、DA変換器19の電圧を設定変更し、01交番のデータが出力されるようにする。すなわち、DA変換器19の電圧は、AC→DC変換部18の出力電圧の”H”レベルよりは小さく、”L”レベルよりは大きくなるように設定する。
電圧検出のフローでは、まず、“H”レベル側の電圧値を検出する。DA変換器19の出力電圧を上げる方向へ設定を一段階上げ、電圧比較器3の出力を確認する(DA変換器19の電圧のほうがAC→DC変換部18の出力電圧より小さい場合に”1”となり、大きい場合に”0”となる場合を説明する)。DA変換器19の電圧の再設定を、この電圧比較器3の出力が“0”のデータを3ビット以上(クロック信号の3サイクル(所定サイクル)以上)連続するまで繰り返す。電圧比較器3の出力が“0”を3ビット以上(クロック信号の3サイクル(所定サイクル)以上)連続出力した時のDA変換器19の設定値(電圧値)をメモリ16に記録する。
次に、“L”レベル側の電圧値を検出する。DA変換器19の設定を最初に設定した値に変更する。次に、DA変換器19の出力電圧が下がる方向へ設定を一段階下げ、電圧比較器3の出力を確認する。DA変換器19の電圧の再設定を、この電圧比較器3の出力が“1”のデータを3ビット以上(クロック信号の3サイクル(所定サイクル)以上)連続するまで繰り返す。電圧比較器3の出力が“1”を3ビット以上(クロック信号の3サイクル(所定サイクル)以上)連続出力した時のDA変換器19の設定値(電圧値)をメモリ16に記録する。
これにより、“H”レベルと“L”レベルの電圧が検出でき、振幅値を算出することが出来る。
出力振幅のキャリブレーションにより得た振幅値と、入力振幅検出回路のキャリブレーションにて得た振幅値を比較し、差分を演算する。そして、その結果(差分の電圧値)をメモリ16に記憶する。
出力振幅のキャリブレーションにより得た振幅値と、入力振幅検出回路のキャリブレーションにて得た振幅値を比較し、差分を演算する。そして、その結果(差分の電圧値)をメモリ16に記憶する。
図9は、入力振幅検出回路のキャリブレーションの処理フローである。
まず、ステップS25において、制御部15が、モード設定に基づいて、スイッチ24をONにする。ステップS26において、ドライバの振幅値を設定し(出力振幅のキャリブレーションを実行した値を使用する)、数GHzの01交番のデータ信号を出力させる。その信号を振幅検出部17で検出し、AC→DC変換部18(バイアス電圧を印加し、DCレベルに上げる)でDCレベルにし、電圧比較器3に入力する。ステップS27において、DA変換器19の出力電圧の暫定電圧を設定し、暫定電圧を出力させる。このとき、暫定電圧の設定は、DA変換器19のキャリブレーションによって得られた値を使う。ステップS28において、電圧比較器3は、AC→DC変換部18の電圧とDA変換器19の電圧を比較する。DA変換器19の電圧は、AC→DC変換部18の出力電圧の”H”レベルより小さく、”L”レベルより大きく設定する。これにより、電圧比較器3の出力は、01交番の信号となる。AC→DC変換部18の電圧がDA変換器19の電圧より大きいとき”1”、小さいとき”0”となるように設定されているとする。DA変換器19の電圧を段階的に上げていき、”0”が所定回(3回)連続するようになったときのDA変換器19の電圧を、AC→DC変換部18の”H”レベルの電圧としてメモリ16に格納する(ステップS29)。次に、DA変換器19の電圧を、AC→DC変換部18の出力電圧の”H”レベルより小さく、”L”レベルより大きく設定したときの電圧値に再設定する。DA変換器19の電圧を段階的に下げていき、”1”が所定回(例えば、3回)連続するようになったときのDA変換器19の電圧を、AC→DC変換部18の”L”レベルの電圧としてメモリ16に格納する(ステップS29)。ステップS30において、制御部16は、メモリ16に格納された、AC→DC変換部18の”H”レベルの電圧と”L”レベルの電圧の差を演算する(ステップS30)。そして、この演算結果を入力振幅検出回路の振幅検出値とする。そして、この振幅検出値と、出力振幅のキャリブレーションの結果得られた振幅検出値との差を、メモリ31に記録する。
まず、ステップS25において、制御部15が、モード設定に基づいて、スイッチ24をONにする。ステップS26において、ドライバの振幅値を設定し(出力振幅のキャリブレーションを実行した値を使用する)、数GHzの01交番のデータ信号を出力させる。その信号を振幅検出部17で検出し、AC→DC変換部18(バイアス電圧を印加し、DCレベルに上げる)でDCレベルにし、電圧比較器3に入力する。ステップS27において、DA変換器19の出力電圧の暫定電圧を設定し、暫定電圧を出力させる。このとき、暫定電圧の設定は、DA変換器19のキャリブレーションによって得られた値を使う。ステップS28において、電圧比較器3は、AC→DC変換部18の電圧とDA変換器19の電圧を比較する。DA変換器19の電圧は、AC→DC変換部18の出力電圧の”H”レベルより小さく、”L”レベルより大きく設定する。これにより、電圧比較器3の出力は、01交番の信号となる。AC→DC変換部18の電圧がDA変換器19の電圧より大きいとき”1”、小さいとき”0”となるように設定されているとする。DA変換器19の電圧を段階的に上げていき、”0”が所定回(3回)連続するようになったときのDA変換器19の電圧を、AC→DC変換部18の”H”レベルの電圧としてメモリ16に格納する(ステップS29)。次に、DA変換器19の電圧を、AC→DC変換部18の出力電圧の”H”レベルより小さく、”L”レベルより大きく設定したときの電圧値に再設定する。DA変換器19の電圧を段階的に下げていき、”1”が所定回(例えば、3回)連続するようになったときのDA変換器19の電圧を、AC→DC変換部18の”L”レベルの電圧としてメモリ16に格納する(ステップS29)。ステップS30において、制御部16は、メモリ16に格納された、AC→DC変換部18の”H”レベルの電圧と”L”レベルの電圧の差を演算する(ステップS30)。そして、この演算結果を入力振幅検出回路の振幅検出値とする。そして、この振幅検出値と、出力振幅のキャリブレーションの結果得られた振幅検出値との差を、メモリ31に記録する。
図10は、DA変換器19の電圧設定値の設定について説明する図である。
DA変換器19の電圧は、最初、AC→DC変換部18の出力電圧の”H”レベルより小さく、”L”レベルより大きく設定される。AC→DC変換部18の出力電圧の”H”レベルを検出するときは、DA変換器19の電圧を1段階ずつ上げていき、電圧比較器3の出力論理がDA変換器19の電圧のほうが大きくなったことを所定回連続で示したときのDA変換器19の電圧値をメモリ16に格納する。AC→DC変換部18の出力電圧の”L”レベルを検出するときは、DA変換器19の電圧を1段階ずつ下げていき、電圧比較器3の出力論理がDA変換器19の電圧のほうが小さくなったことを所定回連続で示したときのDA変換器19の電圧値をメモリ16に格納する。
DA変換器19の電圧は、最初、AC→DC変換部18の出力電圧の”H”レベルより小さく、”L”レベルより大きく設定される。AC→DC変換部18の出力電圧の”H”レベルを検出するときは、DA変換器19の電圧を1段階ずつ上げていき、電圧比較器3の出力論理がDA変換器19の電圧のほうが大きくなったことを所定回連続で示したときのDA変換器19の電圧値をメモリ16に格納する。AC→DC変換部18の出力電圧の”L”レベルを検出するときは、DA変換器19の電圧を1段階ずつ下げていき、電圧比較器3の出力論理がDA変換器19の電圧のほうが小さくなったことを所定回連続で示したときのDA変換器19の電圧値をメモリ16に格納する。
例えば、ドライバの振幅設定を、400mVとする。そして、01交番のデータを出力する。次に、DA変換器19の設定電圧を600mVにする。そして、電圧比較器3の出力を制御部15にて判別し、01交番のデータであればDA変換器の電圧を上げる方向へ、一段階上げる。再度、電圧比較器3の出力を判別し、“0”のデータが3ビット以上(クロック信号の3サイクル(所定サイクル)以上)連続するまで繰り返す。3ビット以上(クロック信号の3サイクル(所定サイクル)以上)連続したら、その時のDA変換器19の設定値(電圧値)をメモリ16に記録する(例えば、780mVとする)。
次に、DA変換器19の設定電圧を600mVに戻す。そして、DA変換器19の電圧が下がる方向へ、一段階下げ電圧比較器3の出力を判別し、“1”のデータが3ビット以上(クロック信号の3サイクル(所定サイクル)以上)連続するまで、繰り返す。3ビット以上(クロック信号の3サイクル(所定サイクル)以上)連続したら、その時のDA変換器19の設定値(電圧値)をメモリ16に記録する(例えば、420mVとする)。
これにより、入力振幅検出回路から得られた振幅検出値は、360mVとなる。ドライバの出力振幅値は、図7で説明したように、380mV(設定は400mV)であるので、入力振幅検出回路が製造バラツキ等により20mVの差分が発生することが分かる。この差分値をメモリ16に記録し、入力振幅検出回路にて検出した振幅値に対して、20mVの振幅補正を行うようにする。
図11〜図13は、位相検出回路のキャリブレーションを説明する図である。
次に、位相検出回路のキャリブレーションを行う。これは、製造バラツキ等により発生する、半導体装置ごとの位相検出回路の差異を無くすために実行するキャリブレーションである。
次に、位相検出回路のキャリブレーションを行う。これは、製造バラツキ等により発生する、半導体装置ごとの位相検出回路の差異を無くすために実行するキャリブレーションである。
図11は、位相検出回路のキャリブレーションに使用される回路を取り出して示した図である。
まず、既存のPLL回路11より出力される基準クロックを、同期を取るために外部クロック30へ出力する。次に、外部クロック30より、基準クロックとある値分の位相差を持ち、0.01UI(ユニットインターバル、UIの値は、当業者によって適宜設定されるべきものである)以内のジッタを持ったクロックを、各位相検出部1〜n(比較器)へ入力する。これを、位相クロック部12によって生成される、基準クロックより、0.01UI毎に0.01UIから0.0nUIまでの位相差をもった1〜nまでの位相クロック信号と比較し、位相検出を行う。また、位相検出部1〜nには、既存のPLL回路11からの基準クロックが入力される。位相検出部1〜nは、外部クロックと位相クロック部12からの位相クロック信号との比較を、基準クロックの立ち下がりのタイミングで行い、結果の論理を出力する。そして、基準クロックの次の立ち上がりのタイミングで、比較結果の論理をレジスタ13に書き込む。また、次の基準クロックの立ち下がりのタイミングで、各位相検出部1〜nによりレジスタ13に書き込まれたデータをサンプリング用メモリ14に書き込むと共に、再度、位相検出を行う。外部クロックと位相クロック信号が共に、”1”の場合には、位相検出部の出力は、”1”となる。一方、外部クロックと位相クロック信号のいずれかが”1”で、他方が”0”となる場合には、位相検出部の出力は”0”となる。各位相検出部1〜nには、異なった位相差を持った位相クロック信号が入力されるので、例えば、位相検出部1〜kは、出力が”1”、位相検出部k+1〜nは、出力が”0”となる。この場合、位相検出部k+1の出力が論理が反転するタイミングとなるので、位相検出部k+1に入力される位相クロック信号の位相差が、外部クロックが持っている位相差であると判断することができる。
まず、既存のPLL回路11より出力される基準クロックを、同期を取るために外部クロック30へ出力する。次に、外部クロック30より、基準クロックとある値分の位相差を持ち、0.01UI(ユニットインターバル、UIの値は、当業者によって適宜設定されるべきものである)以内のジッタを持ったクロックを、各位相検出部1〜n(比較器)へ入力する。これを、位相クロック部12によって生成される、基準クロックより、0.01UI毎に0.01UIから0.0nUIまでの位相差をもった1〜nまでの位相クロック信号と比較し、位相検出を行う。また、位相検出部1〜nには、既存のPLL回路11からの基準クロックが入力される。位相検出部1〜nは、外部クロックと位相クロック部12からの位相クロック信号との比較を、基準クロックの立ち下がりのタイミングで行い、結果の論理を出力する。そして、基準クロックの次の立ち上がりのタイミングで、比較結果の論理をレジスタ13に書き込む。また、次の基準クロックの立ち下がりのタイミングで、各位相検出部1〜nによりレジスタ13に書き込まれたデータをサンプリング用メモリ14に書き込むと共に、再度、位相検出を行う。外部クロックと位相クロック信号が共に、”1”の場合には、位相検出部の出力は、”1”となる。一方、外部クロックと位相クロック信号のいずれかが”1”で、他方が”0”となる場合には、位相検出部の出力は”0”となる。各位相検出部1〜nには、異なった位相差を持った位相クロック信号が入力されるので、例えば、位相検出部1〜kは、出力が”1”、位相検出部k+1〜nは、出力が”0”となる。この場合、位相検出部k+1の出力が論理が反転するタイミングとなるので、位相検出部k+1に入力される位相クロック信号の位相差が、外部クロックが持っている位相差であると判断することができる。
これを所定回数繰り返し、その検出データから位相差の平均値、及びジッタ量(最小位相値〜最大位相値)を制御部15にて算出する。その結果より、制御部15で、ある値分の位相値を持った位相クロック信号に対して、平均値の結果が±0.1UI以内か確認し、問題が無ければ計測ジッタ量に対して、0.01UI分を引いたジッタ量をメモリ16に記録する。もし、平均値の結果が±0.1UI以上であれば、検出回路に異常がある可能性があるので、制御部15より外部通信ポートにて、試験制御用コンピュータに対しエラー通知を行う。
図12は、位相検出回路のキャリブレーションの処理フローである。
ステップS35において、モード指定により制御部15がスイッチ25を、外部クロック30側に接続する。ステップS36において、既存のPLL回路11より、基準クロックを出力する。ステップS37において、外部クロック30より、基準クロックに対し予め設定された位相差値を持ったクロックを出力する。ステップS38において、外部クロック30からのクロック信号と、位相クロック部12が生成する各位相差値を持ったそれぞれの位相クロック信号との比較を各位相検出部1〜nが行い、結果をレジスタ13に書き込む。位相検出部1〜nの比較結果は、位相クロック信号と外部クロックが共に”1”の時には、例えば、”1”を出力し、一方が”0”の時は、例えば、”0”を出力する。このことを、比較結果の論理という。レジスタ13は、1回分の位相検出結果のみを格納するので、1回の位相検出処理が終わったら、ステップS39において、サンプリング用メモリ14にデータを書き込む。このような位相検出処理を、予め決められた回数実行する。ステップS40において、制御部15は、検出された位相の平均値とジッタ量を算出する。ステップS41において、制御部15は、外部クロックの有する位相値、ジッタ量と、ステップS40において得られた位相値、ジッタ量との差を算出し、計測された位相値の平均値と予め決められた位相値との差に問題なければ(位相値の差が所定範囲内に入っている)、計測されたジッタ量と予め決められたジッタ量との差をメモリ16に記録する(ステップS42)。
ステップS35において、モード指定により制御部15がスイッチ25を、外部クロック30側に接続する。ステップS36において、既存のPLL回路11より、基準クロックを出力する。ステップS37において、外部クロック30より、基準クロックに対し予め設定された位相差値を持ったクロックを出力する。ステップS38において、外部クロック30からのクロック信号と、位相クロック部12が生成する各位相差値を持ったそれぞれの位相クロック信号との比較を各位相検出部1〜nが行い、結果をレジスタ13に書き込む。位相検出部1〜nの比較結果は、位相クロック信号と外部クロックが共に”1”の時には、例えば、”1”を出力し、一方が”0”の時は、例えば、”0”を出力する。このことを、比較結果の論理という。レジスタ13は、1回分の位相検出結果のみを格納するので、1回の位相検出処理が終わったら、ステップS39において、サンプリング用メモリ14にデータを書き込む。このような位相検出処理を、予め決められた回数実行する。ステップS40において、制御部15は、検出された位相の平均値とジッタ量を算出する。ステップS41において、制御部15は、外部クロックの有する位相値、ジッタ量と、ステップS40において得られた位相値、ジッタ量との差を算出し、計測された位相値の平均値と予め決められた位相値との差に問題なければ(位相値の差が所定範囲内に入っている)、計測されたジッタ量と予め決められたジッタ量との差をメモリ16に記録する(ステップS42)。
図13は、位相検出について説明する図である。
基準クロックに対し、外部クロック30は、ある位相差を持ったクロックを生成する。位相検出部1〜nは、それぞれ、0.01UI毎に1〜nまでの位相差を持った位相クロック信号を位相クロック部12から受け取り、外部クロックのクロック信号と比較する。例えば、図13の例の場合、位相検出部kの受信する位相クロック信号の基準クロックに対する位相差は、(0.01×(k−1))UIである。位相クロック信号と外部クロックの位相差を持ったクロック信号とを比較するタイミングは、例えば、基準クロックの立ち下がりのタイミングaとする。隣り合った位相差を持つ位相検出部のうち、比較結果の論理が反転する位相検出部の位相が、検出された位相となる。すなわち、位相検出部1〜kまでの比較結果の論理が”1”で、位相検出部k+1〜nの比較結果の論理が”0”の場合には、位相検出部k+1に入力される位相クロック信号の位相が、外部クロックの位相ということになる。図13では、位相検出部1から位相検出部n−2は、論理が”1”であるが、位相検出部n−1から位相検出部nは、論理が”0”となる。したがって、検出された位相は、位相検出部n−1に入力される位相クロック信号の位相となる。
基準クロックに対し、外部クロック30は、ある位相差を持ったクロックを生成する。位相検出部1〜nは、それぞれ、0.01UI毎に1〜nまでの位相差を持った位相クロック信号を位相クロック部12から受け取り、外部クロックのクロック信号と比較する。例えば、図13の例の場合、位相検出部kの受信する位相クロック信号の基準クロックに対する位相差は、(0.01×(k−1))UIである。位相クロック信号と外部クロックの位相差を持ったクロック信号とを比較するタイミングは、例えば、基準クロックの立ち下がりのタイミングaとする。隣り合った位相差を持つ位相検出部のうち、比較結果の論理が反転する位相検出部の位相が、検出された位相となる。すなわち、位相検出部1〜kまでの比較結果の論理が”1”で、位相検出部k+1〜nの比較結果の論理が”0”の場合には、位相検出部k+1に入力される位相クロック信号の位相が、外部クロックの位相ということになる。図13では、位相検出部1から位相検出部n−2は、論理が”1”であるが、位相検出部n−1から位相検出部nは、論理が”0”となる。したがって、検出された位相は、位相検出部n−1に入力される位相クロック信号の位相となる。
例えば、基準クロックに対して、0.30UI分の位相差と0.01UIのジッタ量を持ったクロックを外部クロック30から出力する。そのクロックを各0.01UI毎の位相差をもった位相検出により、各位相毎の論理を検出する。それを10回繰り返し、その結果、0.31UIの結果が1回、0.32UIの結果が2回、0.33UIの結果が6回、0.34UIの結果が2回、0.35UIの結果が1回だったとする。その結果より、位相差の平均値が0.33UI、ジッタ量が0.04UIとなる。
これより、位相差は0.30UIに対して0.33UIであり、誤差が±0.1UI以内であるので計測に問題無しと判断する。ジッタ量は、0.04UIの結果に対してもともと持っているジッタ量の0.01UIを引いた0.03UIがジッタ量検出の差分となり、この結果をメモリ16に記録する。
半導体装置の試験の時は、測定結果のジッタ量に対して、0.03UIの差分を補正した結果が、正常なジッタ量となる。
次に、半導体装置において試験を実施し、規格を満足しているか判定を行う。
次に、半導体装置において試験を実施し、規格を満足しているか判定を行う。
外部通信ポートより制御部15へ、装置試験モードの命令を送信する。制御部15は、装置試験モードの命令を受信したら装置試験モードのレジスタ設定を行い、入力振幅および入力ジッタ等の試験を実行する。
図14及び図15は、他ドライバから入力される信号の振幅値を検出し、規格値等に対して試験を行なう処理を説明する図である。
図14は、他ドライバからの入力信号の振幅値の検出及び試験を行なうための構成を抜き出して示した図である。
図14は、他ドライバからの入力信号の振幅値の検出及び試験を行なうための構成を抜き出して示した図である。
装置に搭載されている他IC35のドライバからの出力信号が、自LSI37の既存の入力回路10のレシーバに接続されている状態で、他IC35のドライバから01交番のデータを出力する。他IC35のドライバからの信号は、配線ボード(BWB)36を介して、自LSI37に入力される。その信号を振幅検出部17で検出し、AC→DC変換部18でDCレベル(信号の最低レベルが0V以上となるレベル)にし、電圧検出部3に入力する。次に、DA変換器19に暫定電圧を設定し、暫定電圧を電圧比較器3に入力する。この暫定電圧は、電圧比較部3から”01”の交番電圧が出力されるように設定する。このとき、暫定電圧の設定は、DA変換器19のキャリブレーションによって得られた値を使う。そして電圧比較器3の出力論理を制御部15にて判別し、DA変換器19の制御を行う。
まず、AC→DC変換部18からの信号の“H”レベル側の電圧値を検出する。DA変換器19の電圧出力が上がる方向へ設定を一段階上げ、電圧比較器3の出力を確認する。この電圧比較器3の出力が“0”のデータを3ビット以上(クロック信号の3サイクル(所定サイクル)以上)連続するまで繰り返す(DA変換器19の電圧のほうがAC→DC変換部18からの信号の電圧値より大きい場合に、電圧比較器3は、”0”を出力するとする)。電圧比較器3の出力が“0”を3ビット以上(クロック信号の3サイクル(所定サイクル)以上)連続出力した時のDA変換器19の設定値(電圧値)をメモリ16に記録する。
次に、AC→DC変換部18からの信号の“L”レベル側の電圧値を検出する。DA変換器19の設定を最初に設定した値に変更して、次に、DA変換器19の出力電圧が下がる方向へ設定を一段階下げ電圧比較器3の出力を確認する。この電圧比較器3の出力が“1”のデータを3ビット以上(クロック信号の3サイクル(所定サイクル)以上)連続するまで繰り返す。電圧比較器3の出力が“1”を3ビット以上(クロック信号の3サイクル(所定サイクル)以上)連続出力した時のDA変換器19の設定値(電圧値)をメモリ16に記録する。この結果から、AC→DC変換部18からの電圧の振幅を計算し、制御部15にて、入力振幅検出回路のキャリブレーションにて得た補正値を使って補正する。補正値は、正または負の値であるので、メモリ16に格納された測定電圧に補正値を加算することによって、測定値の補正をすることができる。この補正値が規格に対して満足しているか判別し、その結果を外部出力ポートより通知する。外部出力ポートには、試験制御用コンピュータが接続されており、上記判別結果が、試験の判定結果としてスクリーンに表示される。
図15は、他ドライバからの入力信号の振幅値の検出及び試験の処理フローである。
ステップS45において、モード設定に基づいて制御部15は、スイッチ24をONにする。ステップS46において、他IC35のドライバから、01交番のデータ信号を出力する。ステップS47において、DA変換器19の出力電圧を、他IC35のドライバからの信号の”H”レベルと”L”レベルの間の暫定電圧に設定する。このとき、暫定電圧の設定は、DA変換器19のキャリブレーションによって得られた値を使う。ステップS48において、電圧比較器3からの出力電圧を判別する(ステップS48)。最初に、DA変換器19の電圧を1段階上げる方向に設定を変更し、電圧比較器3から出力電圧を判別し、DA変換器19の電圧がAC→DC変換部18からの信号より大きくなった周期数を計数する。この数が所定値(例えば、3)となった場合には、そのときのDA変換器19の電圧値をAC→DC変換部18からの”H”レベルの電圧として、メモリ16に格納する(ステップS49)。次に、DA変換器19の電圧を元に戻してから、1段階下げる方向に設定を変更し、電圧比較器3から出力電圧を判別し、DA変換器19の電圧がAC→DC変換部18からの信号より小さくなった周期数を計数する。この数が所定値(例えば、3)となった場合には、そのときのDA変換器19の電圧値をAC→DC変換部18からの”L”レベルの電圧として、メモリ16に格納する(ステップS49)。ステップS50において、測定された”H”レベルから測定された”L”レベルの電圧を減算し、振幅値を求める。ステップS51において、メモリ16に格納されている、キャリブレーションで得られた入力振幅検出回路の入力振幅値の補正値を減算結果の振幅値に加算して補正する。補正された振幅値は、規格値を満たすか否かの判断に用いられる。
ステップS45において、モード設定に基づいて制御部15は、スイッチ24をONにする。ステップS46において、他IC35のドライバから、01交番のデータ信号を出力する。ステップS47において、DA変換器19の出力電圧を、他IC35のドライバからの信号の”H”レベルと”L”レベルの間の暫定電圧に設定する。このとき、暫定電圧の設定は、DA変換器19のキャリブレーションによって得られた値を使う。ステップS48において、電圧比較器3からの出力電圧を判別する(ステップS48)。最初に、DA変換器19の電圧を1段階上げる方向に設定を変更し、電圧比較器3から出力電圧を判別し、DA変換器19の電圧がAC→DC変換部18からの信号より大きくなった周期数を計数する。この数が所定値(例えば、3)となった場合には、そのときのDA変換器19の電圧値をAC→DC変換部18からの”H”レベルの電圧として、メモリ16に格納する(ステップS49)。次に、DA変換器19の電圧を元に戻してから、1段階下げる方向に設定を変更し、電圧比較器3から出力電圧を判別し、DA変換器19の電圧がAC→DC変換部18からの信号より小さくなった周期数を計数する。この数が所定値(例えば、3)となった場合には、そのときのDA変換器19の電圧値をAC→DC変換部18からの”L”レベルの電圧として、メモリ16に格納する(ステップS49)。ステップS50において、測定された”H”レベルから測定された”L”レベルの電圧を減算し、振幅値を求める。ステップS51において、メモリ16に格納されている、キャリブレーションで得られた入力振幅検出回路の入力振幅値の補正値を減算結果の振幅値に加算して補正する。補正された振幅値は、規格値を満たすか否かの判断に用いられる。
例えば、振幅の規格値が200mV以上の電圧である場合に、検出電圧振幅が400mVである場合は補正値(20mVの場合)にて420mVに補正され、200mV以上であり規格を満足しており、問題無しと外部通信ポート26を介して試験制御用コンピュータに通知する。もし検出電圧が160mVの場合、補正値(20mV)にて補正しても180mVであり200mVの規格に対して満足していないので、問題有りの通知を外部通信ポート26を介して試験制御用コンピュータに行なう。
図16及び図17は、他ドライバから入力される信号のジッタ量を検出し、規格値等に対して試験を行なう処理を説明する図である。
図16は、入力ジッタを測定し、規格値等に対して判別する処理に使用する構成を抜き出して図示したものである。
図16は、入力ジッタを測定し、規格値等に対して判別する処理に使用する構成を抜き出して図示したものである。
装置に搭載されている他IC35のドライバからの出力信号が、自LSI37の既存の入力回路10のレシーバに接続されている状態で、他IC35のドライバから01交番のデータ信号を出力する。ドライバから出力された信号はレシーバに入力され、レシーバよりCDR及び位相検出部1〜nに入力される。位相検出部1〜nは、比較器をn個備え、位相クロック部12より、0.01UI単位での位相差を持った位相クロック信号を位相検出部1〜nにそれぞれ入力する。位相検出部1〜nは、0.01UI分毎の01データ信号の位相を検出し、レジスタ13に書き込み、そのデータをサンプリング用メモリ14に格納する。これを所定回(例えば、数百回)行い、サンプリング用メモリ14に記憶された情報より、制御部15にてジッタ量を算出する。ジッタ量を算出したら、メモリ16に記録されている補正値にてジッタ量を補正し、規格値等に対して満足しているか判断を行う。なお、位相検出部1〜kまでの比較結果の論理が”1”で、位相検出部k+1〜nの比較結果の論理が”0”の場合には、位相検出部k+1に入力される位相クロック信号の位相が、レシーバからの信号の位相ということになる。
なお、上記では、入力回路10のレシーバの出力を位相検出回路1〜nに入力して、位相を検出している。これは、レシーバには終端抵抗が入っており、終端抵抗の後段で信号をサンプリングすることを意味している。終端抵抗を介していないと、信号の反射が起こり、波形が乱れてしまい、位相を正確に検出することができなくなってしまうからである。したがって、位相検出においては、レシーバの後段から信号をサンプリングする。
図17は、他ドライバからの入力信号のジッタ値の検出及び試験の処理フローである。
ステップS55において、モード設定により制御部15は、スイッチ25をレシーバの方向に接続する。ステップS56において、既存のPLL回路11より、クロックを出力する。ステップS57において、他IC35のドライバより01交番のデータ信号を出力する。このデータ信号は、位相検出部1〜nに入力される。また、位相検出部1〜nには、位相クロック部12において、上記クロックより生成される、所定値を単位とした、それぞれ異なる位相差を有する位相クロック信号が入力される。位相検出部1〜nは、この位相クロック信号と、データ信号との比較を行い、結果をレジスタ13に書き込む(ステップS58)。レジスタ13に書き込まれたデータは、サンプリング用メモリ14に入力され、格納される(ステップS59)。以上の位相検出を所定回行なう。制御部15は、サンプリング用メモリ14に格納された位相検出結果より、上記データ信号のジッタ量を算出する(ステップS60)。このジッタ量を、メモリ16に格納された、位相検出回路のキャリブレーションで得られた補正値で補正し(ステップS61)、規格値等を満たしているか否かを判断する。補正値は、正負の値を取るので、測定されたジッタ量に補正値を加算することにより、ジッタ量を補正することができる。
ステップS55において、モード設定により制御部15は、スイッチ25をレシーバの方向に接続する。ステップS56において、既存のPLL回路11より、クロックを出力する。ステップS57において、他IC35のドライバより01交番のデータ信号を出力する。このデータ信号は、位相検出部1〜nに入力される。また、位相検出部1〜nには、位相クロック部12において、上記クロックより生成される、所定値を単位とした、それぞれ異なる位相差を有する位相クロック信号が入力される。位相検出部1〜nは、この位相クロック信号と、データ信号との比較を行い、結果をレジスタ13に書き込む(ステップS58)。レジスタ13に書き込まれたデータは、サンプリング用メモリ14に入力され、格納される(ステップS59)。以上の位相検出を所定回行なう。制御部15は、サンプリング用メモリ14に格納された位相検出結果より、上記データ信号のジッタ量を算出する(ステップS60)。このジッタ量を、メモリ16に格納された、位相検出回路のキャリブレーションで得られた補正値で補正し(ステップS61)、規格値等を満たしているか否かを判断する。補正値は、正負の値を取るので、測定されたジッタ量に補正値を加算することにより、ジッタ量を補正することができる。
例えば、ジッタ量が0.60UIの規格値である場合に、検出されたジッタ量が0.50UIで補正後が0.47UI(補正値が0.03UIの場合)の場合、規格値を満足しており、試験制御用コンピュータに問題無しと通知する。検出値が0.65UI、補正後が0.62UI(補正値が−0.03UIの場合)の場合、規格値に対して満足していない為、試験制御用コンピュータに問題有りと通知する。
図18及び図19は、本実施形態の応用であり、他伝送路又は複数の他伝送路からのクロストーク量を検出し、目標値等に対して判別する処理を説明する図である。
図18は、クロストークを検出し、目標値等に対して判別する処理に使用する構成を抜き出して図示したものである。
図18は、クロストークを検出し、目標値等に対して判別する処理に使用する構成を抜き出して図示したものである。
他IC35のドライバと自LSI37の既存の入力回路10のレシーバとを接続する伝送路1が、他ドライバ1と他レシーバ1とを接続する他伝送路1と、他ドライバ2と他レシーバ2とを接続する他伝送路2と共に、配線ボード36に一緒に搭載されている。このような場合、伝送路1に、他ドライバ1、2からの信号がクロストークとして載ってしまうことが起こる。このようなクロストークを検出することを行なう。
まず、他ドライバ1から01交番のデータを出力し、他IC35のドライバの出力を停止した状態で、自LSI37のレシーバに入力されるクロストーク信号を振幅検出部17にて検出し、AC→DC変換部18でDCレベルにし、電圧比較部3に入力する。次に、DA変換器19に暫定電圧を設定し、暫定電圧を電圧比較器3に入力する。このとき、暫定電圧の設定は、DA変換器19のキャリブレーションによって得られた値を使う。そして電圧比較器3の出力論理を制御部15にて判別し、DA変換器19の制御を行う。
まず、他ドライバ1から01交番のデータ信号のクロストークの“H”レベル側の電圧値を検出する。DA変換器19の暫定電圧値を他ドライバ1からの01交番データ信号の”H”レベルと”L”レベルの電圧値の間になるようにする。これは、電圧比較部3の出力が01交番信号となるように設定すればよい。次に、DA変換器19の電圧出力が上がる方向へ設定を一段階上げ、電圧比較器3の出力を確認する。この電圧比較器3の出力が“0”のデータを3ビット以上(クロック信号の3サイクル(所定サイクル)以上)連続するまで繰り返す(DA変換器19の電圧が、AC→DC変換部18からの電圧より大きいと0を、小さいと1を出力するものとする)。電圧比較器3の出力が“0”を3ビット以上(クロック信号の3サイクル(所定サイクル)以上)連続出力した時のDA変換器の設定値(電圧値)をメモリ16に記録する。
次に、他ドライバ1から01交番のデータ信号のクロストークの“L”レベル側の電圧値を検出する。DA変換器19の電圧設定を最初に設定した値に変更して、次に、DA変換器19の出力電圧が下がる方向へ設定を一段階下げ、電圧比較器3の出力を確認する。この電圧比較器3の出力が“1”のデータを3ビット以上(クロック信号の3サイクル(所定サイクル)以上)連続するまで繰り返す。電圧比較器3の出力が“1”を3ビット以上(クロック信号の3サイクル(所定サイクル)以上)連続出力した時のDA変換器19の設定値(電圧値)をメモリ16に記録する。
又、他ドライバ、他レシーバ、及び他伝送路を複数有する装置において、複数の他ドライバから01交番のデータを出力させる。そして、他IC35のドライバの出力を停止した状態で、自LSI37のレシーバに入力されるクロストークを振幅検出部17にて検出し、検出された振幅をAC→DC変換部18でDCレベルにし、電圧比較器3に入力する。次に、DA変換器19に暫定電圧を設定し、暫定電圧を電圧比較器3に入力する。このとき、暫定電圧の設定は、DA変換器19のキャリブレーションによって得られた値を使う。そして電圧比較器3の出力論理を制御部15にて判別し、DA変換器19の制御を行う。DA変換器19の暫定電圧値を他ドライバからの01交番データ信号の”H”レベルと”L”レベルの電圧値の間になるようにする。これは、電圧比較器3の出力が01交番信号となるように設定すればよい。
まず、他ドライバからの01交番データ信号のクロストークの“H”レベル側の電圧値を検出する。DA変換器19の出力電圧が上がる方向へ設定を一段階上げ、電圧比較器3の出力を確認する。この電圧比較器3の出力が“0”のデータを3ビット以上(クロック信号の3サイクル(所定サイクル)以上)連続するまで繰り返す(DA変換器19の電圧が、AC→DC変換部18からの電圧より大きいと0を、小さいと1を出力するものとする)。電圧比較器3の出力が“0”を3ビット以上(クロック信号の3サイクル(所定サイクル)以上)連続出力した時のDA変換器19の設定値(電圧値)をメモリ16に記録する。
次に、他ドライバからの01交番データ信号のクロストークの“L”レベル側の電圧値を検出する。DA変換器19の設定を最初に設定した値に変更して、次に、DA変換器19の出力電圧が下がる方向へ設定を一段階下げ電圧比較器3の出力を確認する。この電圧比較器3の出力が“1”のデータを3ビット以上(クロック信号の3サイクル(所定サイクル)以上)連続するまで繰り返す。電圧比較器3の出力が“1”を3ビット以上(クロック信号の3サイクル(所定サイクル)以上)連続出力した時のDA変換器19の設定値(電圧値)をメモリ16に記録する。そして、得られた、クロストークの”H”レベルの電圧から”L”レベルの電圧を減算し、クロストークの振幅値を得る。この結果について、制御部15にてキャリブレーションにて得た、入力振幅検出回路の補正値にて補正し、規格値に対して、検出したクロストーク量(電圧)が満足しているか判別し、その結果を試験制御用コンピュータに外部出力ポートより通知する。
図19は、クロストークを検出し目標値等に対して判別する検査、試験の処理フローである。
ステップS55において、モード設定にしたがって、制御部15は、スイッチ24をONにする。ステップS56において、他IC35のドライバの出力をOFFする。ステップS57において、他ドライバ1または2から01交番のデータ信号を出力する。ステップS58において、振幅検出部17において、振幅を検出する。ステップS59において、AC→DC変換部19において、信号をDCレベルに上げる。ステップS60において、DA変換器19の暫定電圧を設定する。このとき、暫定電圧の設定は、DA変換器19のキャリブレーションによって得られた値を使う。ステップS61において、電圧比較器3において、DA変換器19からの電圧と、AC→DC変換部19からの電圧を比較する。ステップS62において、制御部15は、電圧の比較結果を判定する。すなわち、ステップS60からS62において、まず、最初に、DA変換器19の電圧を、電圧比較器3からの出力が01交番となるように設定する。次に、DA変換器19の電圧を段階的に上げていき、DA変換器19の電圧がAC→DC変換部19からの電圧より大きくなった回数が所定回(例えば、3回)連続する状態にする。そして、そのときのDA変換器19の電圧を、AC→DC変換部19からの電圧の”H”レベルの電圧として、メモリ16に記録する。また、DA変換器19の電圧を元に戻してから、DA変換器19の電圧を段階的に下げていき、DA変換器19の電圧がAC→DC変換部19からの電圧より小さくなった回数が所定回(例えば、3回)連続する状態にする。そして、そのときのDA変換器19の電圧を、AC→DC変換部19からの電圧の”L”レベルの電圧として、メモリ16に記録する。メモリ16に格納された、クロストークの”H”レベルの電圧から”L”レベルの電圧を減算し、クロストークの電圧振幅を得る。これをステップS63において、メモリ16に格納されている入力振幅検出回路のキャリブレーションで得られた補正値で補正し、規格を満たしているか否かを判断する。
ステップS55において、モード設定にしたがって、制御部15は、スイッチ24をONにする。ステップS56において、他IC35のドライバの出力をOFFする。ステップS57において、他ドライバ1または2から01交番のデータ信号を出力する。ステップS58において、振幅検出部17において、振幅を検出する。ステップS59において、AC→DC変換部19において、信号をDCレベルに上げる。ステップS60において、DA変換器19の暫定電圧を設定する。このとき、暫定電圧の設定は、DA変換器19のキャリブレーションによって得られた値を使う。ステップS61において、電圧比較器3において、DA変換器19からの電圧と、AC→DC変換部19からの電圧を比較する。ステップS62において、制御部15は、電圧の比較結果を判定する。すなわち、ステップS60からS62において、まず、最初に、DA変換器19の電圧を、電圧比較器3からの出力が01交番となるように設定する。次に、DA変換器19の電圧を段階的に上げていき、DA変換器19の電圧がAC→DC変換部19からの電圧より大きくなった回数が所定回(例えば、3回)連続する状態にする。そして、そのときのDA変換器19の電圧を、AC→DC変換部19からの電圧の”H”レベルの電圧として、メモリ16に記録する。また、DA変換器19の電圧を元に戻してから、DA変換器19の電圧を段階的に下げていき、DA変換器19の電圧がAC→DC変換部19からの電圧より小さくなった回数が所定回(例えば、3回)連続する状態にする。そして、そのときのDA変換器19の電圧を、AC→DC変換部19からの電圧の”L”レベルの電圧として、メモリ16に記録する。メモリ16に格納された、クロストークの”H”レベルの電圧から”L”レベルの電圧を減算し、クロストークの電圧振幅を得る。これをステップS63において、メモリ16に格納されている入力振幅検出回路のキャリブレーションで得られた補正値で補正し、規格を満たしているか否かを判断する。
例えば、クロストーク量を50mV以下に抑えたい場合、上記検出方法において検出された電圧(クロストーク量)が30mVであれば、試験制御用コンピュータに問題無しと通知を行い、80mVであった場合には、試験制御用コンピュータに問題有りと通知する。
9 試験回路
10 既存の入力回路
11 既存のPLL回路
12 位相クロック部
13 レジスタ
14 サンプリング用メモリ
15 制御部
16 メモリ
17 振幅検出部
18 AC→DC変換部
19 DA変換器
20 既存の出力回路
21 外部入力
22 外部出力
27 外部基準電圧
30 外部クロック
35 他IC
36 バックボード(BWB)
37 LSI
10 既存の入力回路
11 既存のPLL回路
12 位相クロック部
13 レジスタ
14 サンプリング用メモリ
15 制御部
16 メモリ
17 振幅検出部
18 AC→DC変換部
19 DA変換器
20 既存の出力回路
21 外部入力
22 外部出力
27 外部基準電圧
30 外部クロック
35 他IC
36 バックボード(BWB)
37 LSI
Claims (10)
- 試験装置が内蔵された半導体装置であって、
該試験装置の素子のキャリブレーションを行なう、該半導体装置に内蔵されたキャリブレーション部と、
該キャリブレーションの結果得られた該素子の特性の基準値からのずれの補正値を格納する、該半導体装置に内蔵されたメモリとを備え、
該半導体装置の該試験装置による試験の結果を該メモリに格納された該補正値で補正し、規格に適合するか判定することを特徴とする半導体装置。 - 前記半導体装置が、
所定の周波数の信号を出力するドライバと、
該ドライバの出力を入力として受信する入力回路とを備え、
前記キャリブレーション部は、
該入力回路への入力を分岐して受信し、受信した信号の電圧振幅を検出する、該半導体装置に内蔵された入力振幅検出回路と、
該入力回路のレシーバの出力を分岐して受信し、受信した信号の位相値を検出し、予め決められた位相値とジッタ量を持つクロック信号を生成する外部クロックからのクロック信号の位相値を検出する、該半導体装置に内蔵された位相検出回路と、
該入力振幅検出回路が検出した電圧振幅と該ドライバの出力の電圧振幅との差を振幅補正値として演算し、該位相検出回路が検出した位相値からジッタ量を演算し、該演算されたジッタ量と該予め決められたジッタ量との差を、ジッタ量の補正値としてそれぞれ演算する、該半導体装置に内蔵された制御部とを備え、
前記メモリは、該振幅補正値、及び、ジッタ量の補正値を格納し、
外部から該半導体装置に入力される信号の振幅及びジッタ量の計測結果を、該メモリに格納された該振幅補正値、ジッタ量の補正値で補正して、規格に適合するか判定することを特徴とする請求項1に記載の半導体装置。 - 前記ドライバは、前記半導体装置が外部に信号を送信する際に使用する出力回路のドライバであることを特徴とする請求項2に記載の半導体装置。
- 前記ドライバの出力信号の電圧振幅について、設定値と実際の値との差が計測され、該差がドライバ振幅電圧補正値として前記メモリに格納され、
前記振幅補正値を演算するために用いられる該ドライバの電圧振幅を、該ドライバ振幅電圧補正値で補正して、該振幅補正値の演算に使用することを特徴とする請求項2に記載の半導体装置。 - 前記ドライバの出力する、所定の周波数の信号は、01交番の信号であることを特徴とする請求項2に記載の半導体装置。
- 前記位相検出回路は、
所定の位相差を単位とし、それぞれ異なる複数単位の位相差をそれぞれ持った複数の位相クロック信号を生成する位相クロック部と、
該複数の位相クロック信号のそれぞれと、入力される信号との比較を行う複数の位相検出部と、
からなることを特徴とする請求項2に記載の半導体装置。 - 前記複数の位相クロック信号は、前記半導体装置に内蔵されたPLL回路から発振される基準クロックを、前記所定の位相差を単位として、位相を順次ずらして得られることを特徴とする請求項6に記載の半導体装置。
- 前記位相検出回路は、前記複数の位相クロック信号のそれぞれと、入力される信号との比較を所定回数実行し、
前記制御部が該所定回数の比較結果を平均することによって、ジッタ量を計測することを特徴とする請求項6に記載の半導体装置。 - 前記入力回路の入力端子が、複数の配線を搭載する配線ボードに接続されている場合、
該入力回路が接続される他の半導体装置以外から該入力回路に混入するクロストークを計測し、クロストーク量が規格に適合するか試験することを特徴とする請求項2に記載の半導体装置。 - 試験装置が内蔵された半導体装置の制御方法であって、
該半導体装置に内蔵されたキャリブレーション部を用いて、該試験装置の素子のキャリブレーションを行い、
該半導体装置に内蔵されたメモリに、該キャリブレーションの結果得られた該素子の基準値からのずれの補正値を格納し、
該半導体装置の試験の結果を該補正値で補正し、規格に適合するか判定することを特徴とする半導体装置の制御方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2010/064117 WO2012023211A1 (ja) | 2010-08-20 | 2010-08-20 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2012023211A1 true JPWO2012023211A1 (ja) | 2013-10-28 |
JP5472470B2 JP5472470B2 (ja) | 2014-04-16 |
Family
ID=45604883
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012529470A Expired - Fee Related JP5472470B2 (ja) | 2010-08-20 | 2010-08-20 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20130151185A1 (ja) |
JP (1) | JP5472470B2 (ja) |
WO (1) | WO2012023211A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8385496B1 (en) * | 2010-10-21 | 2013-02-26 | Altera Corporation | Apparatus and methods of receiver offset calibration |
US9755766B2 (en) * | 2015-12-07 | 2017-09-05 | Teradyne, Inc. | Front end module for automatic test equipment |
US10495579B2 (en) | 2016-05-02 | 2019-12-03 | Kla-Tencor Corporation | System and method for compensation of illumination beam misalignment |
US10097341B1 (en) * | 2017-08-30 | 2018-10-09 | Keyssa Systems, Inc. | Testing of clock and data recovery circuits |
JP6892367B2 (ja) * | 2017-10-10 | 2021-06-23 | ルネサスエレクトロニクス株式会社 | 電源回路 |
US11495313B1 (en) * | 2021-09-01 | 2022-11-08 | Nuvoton Technology Corporation | Fail-safe IC production testing |
CN114121121B (zh) * | 2022-01-27 | 2022-04-26 | 合肥悦芯半导体科技有限公司 | 一种测试电路 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000338193A (ja) * | 1999-05-31 | 2000-12-08 | Hitachi Ltd | 集積回路及び物理量検出システム |
DE69907930T2 (de) * | 1999-12-23 | 2004-05-13 | Em Microelectronic-Marin S.A., Marin | Integrierte Schaltung mit Kalibriermitteln zur Kalibrierung eines elektronischen Moduls und Verfahren zum Kalibrieren eines elektronischen Moduls in einer Integrierten Schaltung |
US6680887B2 (en) * | 2000-05-15 | 2004-01-20 | Matsushita Electric Industrial Co., Ltd. | Optical disk apparatus and PLL circuit |
JP2002174664A (ja) * | 2000-12-08 | 2002-06-21 | Mitsubishi Electric Corp | 半導体集積回路および半導体集積回路の製造方法 |
JP4040393B2 (ja) * | 2002-08-23 | 2008-01-30 | Necエレクトロニクス株式会社 | ジッタテスト回路、ジッタテスト回路を搭載した半導体装置およびジッタテスト方法 |
US7071705B2 (en) * | 2004-01-08 | 2006-07-04 | Panduit Corp. | Apparatus and method for communications testing |
JPWO2008152695A1 (ja) * | 2007-06-12 | 2010-08-26 | 富士通株式会社 | 電子装置、電子装置の試験方法 |
US7649622B1 (en) * | 2007-06-30 | 2010-01-19 | Cypress Semiconductor Corporation | Multi-site optical power calibration system and method |
-
2010
- 2010-08-20 WO PCT/JP2010/064117 patent/WO2012023211A1/ja active Application Filing
- 2010-08-20 JP JP2012529470A patent/JP5472470B2/ja not_active Expired - Fee Related
-
2013
- 2013-02-11 US US13/764,263 patent/US20130151185A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20130151185A1 (en) | 2013-06-13 |
WO2012023211A1 (ja) | 2012-02-23 |
JP5472470B2 (ja) | 2014-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5472470B2 (ja) | 半導体装置 | |
US9229057B2 (en) | Pattern synthesis apparatus and semiconductor test system having the same | |
US20070018637A1 (en) | Apparatus and method for testing circuit characteristics by using eye mask | |
JP2009501480A (ja) | 送受信システムの試験方法及び装置 | |
US7543202B2 (en) | Test apparatus, adjustment apparatus, adjustment method and adjustment program | |
US8560993B2 (en) | Semiconductor device and method of testing the same | |
KR101121823B1 (ko) | 전자 장치, 전자 장치의 시험 방법, 및 시험 프로그램을 기록한 기록 매체 | |
KR100471006B1 (ko) | 고속 데이터 출력 소자의 지터 측정 장치 및 토탈 지터측정방법 | |
JP4429625B2 (ja) | 測定装置、及びプログラム | |
US7363568B2 (en) | System and method for testing differential signal crossover using undersampling | |
JP2008505329A (ja) | 被試験デバイスの出力信号の評価 | |
US7671602B1 (en) | Method and apparatus for cross-point detection | |
US10002650B1 (en) | Signal quality detection circuit for generating signal quality detection result according to two-dimensional nominal sampling point pattern and associated signal quality detection method | |
JP5131025B2 (ja) | デジタル信号遅延測定回路、及びデジタル信号遅延測定方法 | |
US9645195B2 (en) | System for testing integrated circuit | |
US7246018B1 (en) | Interpolator testing circuit | |
JP2010263408A (ja) | 集積回路、集積回路システム、シリアルパラレル変換装置およびスキュー調整方法 | |
JP4924231B2 (ja) | 半導体試験装置 | |
WO2010087009A1 (ja) | 電子デバイス、試験装置および試験方法 | |
JP4849016B2 (ja) | デバイス試験装置 | |
JP5249357B2 (ja) | 電子デバイス、試験装置および試験方法 | |
US20120008670A1 (en) | Self-testing apparatus and method for phase adjustment circuit | |
KR20120069945A (ko) | 셀의 불량을 판단하는 반도체 메모리 장치 | |
JPH09264931A (ja) | 半導体集積回路測定装置および半導体集積回路装置 | |
JP2012042276A (ja) | 半導体試験装置およびリレーのオフ容量異常検出方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140107 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140120 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |