KR100471006B1 - 고속 데이터 출력 소자의 지터 측정 장치 및 토탈 지터측정방법 - Google Patents

Abstract

고속 데이터 출력 소자의 지터 측정 장치 및 토탈 지터 측정방법이 개시된다. 그러한 고속 데이터 출력 소자의 지터 측정 장치는, 테스트 대상이 되는 고속 데이터 출력소자와, 테스트 용 데이터 및 비교동작 기준클럭을 제공하는 테스트 장치와, 상기 고속 데이터 출력소자와 상기 테스트 장치간에 연결되며 상기 비교동작 기준클럭에 응답하여 상기 고속 데이터 출력소자의 차동 출력 데이터를 비교하는 고속 비교기를 구비함에 의해, 고가의 계측기를 채용함이 없이도, 고속 데이터에 대한 토탈 지터 테스트를 비교적 단시간내에 측정할 수 있는 이점을 갖는다.

Description

고속 데이터 출력 소자의 지터 측정 장치 및 토탈 지터 측정방법{test system for testing jitter of high speed data output device and total jitter testing method}

본 발명은 반도체 소자의 테스트에 관한 것으로, 특히 고속 데이터 출력 소자의 지터 측정 장치 및 토탈 지터 측정방법에 관한 것이다.

일반적으로, 집적회로 소자들의 동작시에 발생되는 지터(jitter)는 노이즈의 일종으로서 데이터의 손실이나 오동작의 원인이 되는 것으로 널리 알려져 있다. 따라서, 집적회로 소자들로부터 발생되는 지터를 정확하게 측정할 수 있는 측정장치가 필요하다.

데이터 속도(Data Speed)가 GHZ 이상인 고속 데이터 출력 소자, 예컨대 병/직렬 변환기 등에서 출력되는 데이터에 대한 토탈 지터를 자동 테스트 장치(ATE)를 통해 테스트를 할 경우, 테스트를 위한 전제 조건은 고 정밀 지터(High Accuracy Jitter)측정 옵션(Option)이 필요하다는 것이다. 상기 토탈 지터는 DJ(Deterministic Jitter)와 RJ(Random Jitter)로 분류될 수 있고, DJ의 종류로서는 PJ(Periodic Jitter)와 DDJ(Data Dependent Jitter)가 있다. 상기 DDJ의 성분은 DCD(Duty Cycle Distortion)와 ISI(InterSymble Interference)로 이루어진다.

대부분의 혼합 테스터 시스템(Mixed Tester System)에서 행해지는 지터 측정은 1GBPS이하의 낮은 속도를 갖는 데이터의 랜덤 지터(RJ)와 주기 지터(PJ)만에 대하여 수행된다. 따라서, 토탈 지터 특성에 중요한 영향을 미치는 데이터 의존 지터(DDJ)를 정확히 측정하지 못하는 실정이다.

보다 정확하게 토탈 지터를 측정하기 위해서 종래에는 도 1에 도시된 바와 같이, 계측기(20)를 혼합 테스터 시스템인 ATE(automated test equipment) 테스트 장치(30)에 연결하고, 상기 계측기(20)에 DUT(Device Under Test:10)인 데이터 출력소자를 연결하여 테스트를 수행하였다. 상기 테스트 장치(30)는 상기 계측기(20)와 GPIB(General Purpose Interface Bus)를 통해 콘트롤(Control)신호를 인가하고 측정 결과 데이터를 수신한다. 이에 따라 테스트 장치(30)에서 상기 계측기(20)로 GPIB를 통해 콘트롤 신호가 제공되면, 계측기(20)에 의해 측정된 토탈 지터는 상기 테스트 장치(30)로 전송된다.

그러나, 상기 계측기(20)를 이용하여 DUT(10)의 토탈 지터(TJ)를 테스트하는 종래의 방법은 비교적 정확히 지터를 측정할 수는 있으나, 별도의 계측기(20)의 설치에 대한 추가 경비가 필요하고 계측기(20)로 지터를 측정하기 때문에 테스트 장치(30)의 대기시간이 많아 테스트 시간이 길어진다.

상기한 바와 같이 종래의 지터 테스트 방법은, 2.0Gbps 이상의 고속 데이터(High Speed Data)에 대한 토탈 지터(Total Jitter)를 측정하기 위하여 계측기를 필요로 한다. 따라서, 계측기의 추가적 설치에 따른 비용증가 문제가 있고, 테스트 장치를 통해 결과를 얻기 까지 걸리는 시간이 길어 테스트 타임이 증가되는 문제점이 있어 왔다.

따라서, 본 발명의 목적은 상기한 종래의 문제점들을 해결할 수 있는 지터 측정 장치 및 방법을 제공함에 있다.

본 발명의 다른 목적은 고속 데이터 출력 소자의 지터 측정 장치 및 토탈 지터 측정방법을 제공함에 있다.

본 발명의 또 다른 목적은 고가의 계측기를 채용함이 없이도, 2.0Gbps 이상의 고속 데이터에 대한 토탈 지터 테스트를 비교적 단시간내에 측정할 수 있는 개선된 지터 측정 장치 및 그에 따른 토탈 지터 측정방법을 제공함에 있다.

본 발명의 또 다른 목적은 토탈 지터 특성에 중요한 영향을 미치는 데이터 의존 지터(DDJ)까지를 정확히 측정할 수 있는 토탈 지터 측정방법을 제공함에 있다.

상기한 목적들 가운데 일부의 목적들을 달성하기 위하여 본 발명의 일 양상(aspect)에 따른 고속 데이터 출력 소자의 지터 측정 장치는, 테스트 대상이 되는 고속 데이터 출력소자와, 테스트 용 데이터 및 비교동작 기준클럭을 제공하는 테스트 장치와, 상기 테스트 용 데이터를 수신하는 고속 데이터 출력소자와 상기 테스트 장치간에 연결되며 상기 비교동작 기준클럭에 응답하여 상기 고속 데이터 출력소자의 차동 출력 데이터를 비교하는 고속 비교기를 구비함을 특징으로 한다.

본 발명의 다른 양상에 따라, 고속 데이터 출력 소자의 토탈 지터 측정방법은,

상기 고속 데이터 출력 소자의 차동 출력단에 차동 비교기를 연결하는 단계와;

상기 고속 데이터 출력 소자에 로우 또는 하이의 교번 데이터를 반복적으로 인가하는 단계와;

상기 차동 비교기의 동작주기를 상기 차동 출력단에서 출력되는 데이터의 출력주기보다 느리도록 하여 상기 고속 데이터 출력 소자의 출력 데이터를 언더샘플링하는 단계와;

토탈 지터를 측정하기 위해 상기 언더 샘플링 데이터를 캡쳐시 모든 비트의 데이터를 겹쳐서 캡쳐하는 단계를 가짐을 특징으로 한다.

상기한 장치적 방법적 구성에 따르면, 고가의 계측기를 채용함이 없이도, 고속 데이터에 대한 토탈 지터 테스트를 비교적 단시간내에 측정할 수 있다.

이하에서는 본 발명의 실시예들에 따른 고속 데이터 출력 소자의 지터 측정 장치 및 토탈 지터 측정방법이 첨부된 도면들을 참조하여 설명된다. 비록 다른 도면에 표시되어 있더라도 동일 내지 유사한 기능을 가지는 구성요소들은 동일 내지 유사한 참조부호로서 나타나 있다.

도 2에는 본 발명의 실시예에 따른 지터 측정 장치의 블록도가 도시된다. 도 3은 도 2중 비교기의 연결관계를 보다 구체적으로 설명하기 위한 도면이다. 도 2 및 도 3을 참조하면, 종래의 계측기(20)를 제거하고 고속 비교기(High Speed Comparator)를 이용하여 지터 측정 장치를 구성한 것이 보여진다. 도면을 참조하면, 테스트 대상이 되는 고속 데이터 출력소자(11:DUT)는 테스트 용 데이터(DSO)및 비교동작 기준클럭(CLOCK)을 제공하는 테스트 장치(31)에 연결되고, 테스트 보오드 상에 설치되는 비교기(21)는 상기 고속 데이터 출력소자(11)와 상기 테스트 장치(31)간에 연결된다. 상기 비교기(21)는 상기 비교동작 기준클럭(CLOCK)에 응답하여 상기 고속 데이터 출력소자(11)의 출력핀들(TX P,TX N)로부터 출력되는 차동 출력 데이터를 비교하고 그 비교 결과(OUT)를 상기 테스트 장치(31)의 데이터 입력단(DSI)으로 인가한다. 여기서, 상기 고속 데이터 출력소자(11:DUT)는 병/직렬 변환기, 예컨대 "SERDES" 소자가 될 수 있다. 상기한 바와 같이 하나의 고속 차동 비교기(21)를 사용하면 출력핀들(TX P,TX N)의 미스매치에 의해 야기되는 지터 성분의 측정까지도 가능하다. 한편, 미설명된 캐패시터들(C1,C2)은 직류성분 신호를 제거하기 위한 DC 커플링용으로서 연결된 것이다.

상기 도 2의 장치는 이중의 고속 비교기(Dual High Speed Comparator:21)의 입력단들(+,-)과 DUT(11)의 출력핀들(TX P,TX N)이 서로 대응연결되고, 상기 출력핀들을 통해 출력되는 직렬 데이터의 주파수보다 느린 주파수를 갖는 비교동작 기준클럭(CLOCK)이 상기 비교기(21)의 클럭단에 인가되는 구조를 가짐에 의해, 비교기(21)의 출력(OUT)은 언더 샘플링(Undersampling)된 결과를 얻게 된다. 따라서, 테스트 장치(31)는 상기 언더 샘플링된 비교출력 파형을 캡쳐(Capture)하는 것에 의해 토탈 지터를 측정할 수 있다. 도면에서 비교기(21)를 이중 고속 비교기로 구현한 이유는 다음과 같다. 일반적인 SERDES의 고속 시리얼 데이터 핀 (High Speed Serial Data Pin)구조는 노이즈에 대한 내성이 크도록 하기 위해 차동 핀(Differential Pin)으로 되어 있으므로, 두 핀들 간에서 제로 크로스 포인트 미스매치(Zero Cross Point Missmatch)에 의해 발생되는 지터를 측정하기 위해서는 하드웨어(Hardware)적으로는 이중 고속 비교기가 필요해지는 것이다. 여기서, 상기 비교기(21)는 가변가능한 비교동작 기준클럭(CLOCK)에 따라 비교동작을 행하여 그 결과로서 디지털 데이터를 출력하는 SPT 사의 "9689"를 사용할 수 있다.

토탈 지터를 보다 정확히 측정하려면 언더 샘플링 방법을 또한 최적으로 선택해야 할 필요가 있다. 즉, 정확하지 않은 언더 샘플링 방법을 사용하면 토탈 지터 성분에서 RJ는 측정이 가능하나 DJ성분에 대한 측정이 실질적으로 불가능하다.

종래의 전형적인 파이버 채널(Fiber Channel)SERDES에서의 RJ 측정은 시리얼 데이터를 클럭 형태의 데이터인 "+K28.7(0011111000)", "-K28.7(1100000111)" 패턴 데이터를 사용하였다. 또한, DJ 측정을 위해서는 "+K28.5(0011111010)","-K28.5(1100000101)" 패턴 데이터를 사용해왔다. 따라서, 종래에는 DJ와 RJ를 포함한 토탈 지터를 측정하기 위해서는 +K28.5,-K28.5 패턴을 모두 사용해야 한다. n-비트 SERDES를 K28.5 패턴을 사용하여 토탈 지터를 테스트할 경우에는 데이터를 캡쳐하기 위해 n*M(M:integer) 비트 개의 단위로 언더 샘플링이 되도록 언더샘플링 주파수(Undersampling Frequency)를 조정해야만 했다. 결국, 그러한 종래의 방법은 RJ와 일부의 DJ는 측정이 가능하지만, 모든 비트들에 대한 지터를 측정할 수 없었던 것이다. 한편, 오실로스코프(Oscilloscope)등과 같은 계측기를 이용하는 종래의 또 다른 토탈 지터 측정방법은 서로 다른 비트들의 데이터를 겹쳐서 아이-다이아그램(Eye-diagram)을 만든 후 아이-지터(Eye-Jitter)를 테스트하는 것인데, 이는 전술한 바와 같이 계측기을 설치하는 비용증가 문제 및 고속 데이터 출력소자의 테스트가 어려워 테스트 시간이 증가하는 문제가 있었던 것이다.

본 발명의 실시 예에서는 서로 다른 비트의 데이터를 겹쳐서 캡쳐하는 것이 가능하도록 하기 위해 SERDES 패턴 데이터와 언더샘플링 주파수(Undersampling frequency)를 조절한다. 여기서, 상기 언더 샘플링 주파수는 상기 비교동작 기준클럭(CLOCK)을 가리킨다. 본 발명의 실시 예의 경우에 n-bit SERDES 테스트 시 언더샘플링 주파수는 1/(I*(n - K)*1bit당주기)로 설정될 수 있다. 이와 같이 설정하면, 서로 다른 비트들의 데이터를 겹쳐서 캡쳐할 수 있다. 결국, 동일 비트의 데이터를 캡쳐링하는 것이 아니라, 서로 다른 비트들의 데이터를 겹쳐서 캡쳐함에 의해 토탈지터가 측정되는 것이다.

또한, 상기 SERDES 패턴 데이터는 상기 테스트 용 데이터를 가리킨다. 상기 SERDES 패턴 데이터로서는 RJ와 DJ를 포함하여 토탈 지터를 발생시키는 열악한 패턴 데이터가 결정된다. 본 실시 예에서 결정된 상기 SERDES 패턴 데이터는 반복적인 출력 데이터를 발생시킬 수 있도록 하기 위해 "1010101010", 또는 "0101010101"이다.

도 4는 도 2 및 도 3의 구성에 따라 비교기(21)의 입출력 데이터 파형을 보인 도면이다. 도 4를 참조하면, TXP 핀의 2번째 비트의 라이징 이벤트(P1:Rising Event)가 이상적인 이벤트(P2) 보다 먼저 발생한 경우이다. 2번째 비트를 보면 차동 출력 데이터가 제로 크로스 포인트에서 크로싱이 되지 않고 제로 크로스 포인트보다 위쪽에서 크로싱됨을 알 수 있다. 이러한 경우에 차동 출력 핀의 미스매치로 인한 지터 구간(D1)에서 발생된다. 만약에 TX N 핀만 비교기에 연결된 경우라면 TXP 핀에 의해 야기되는 지터는 측정이 불가능하게 된다. 그러나, 도 2,3과 같이 차동 비교기(21)를 사용하는 경우에 출력 데이터 "0" 또는 "1" 데이터를 캡쳐할 수 있으므로 차동 출력 데이터의 미스매치에 의한 지터를 측정할 수 있는 것이다.

결국, 차동 구조의 장점을 최대로 활용하기 위해서는 차동 핀 출력 데이터가 크로스되는 포인트가 제로 크로스 포인트(Zero Cross Point)로 되어야 한다. 출력 데이터 크로스 포인트가 제로 크로스 포인트로 되지 않으면, 두 핀의 미스매치(Mismatch:부정합)에 기인되는 지터(Jitter)가 발생되는데, 이는 상기 차동 입력을 갖는 비교기(21)의 출력에 내포되는 것이다.

이하에서는 SERDES의 토탈 지터를 테스트하는 방법이 설명될 것이다. SERDES 토탈 지터를 측정하기 위해서는 모든 비트들에 의한 지터를 측정해야 한다. 여기서는 10비트 2.125GHz BPS SERDES 테스트에 관한 경우를 예를 들어 설명한다.

모든 비트에 의한 토탈 지터를 측정하기 위해서는 모든 비트들의 데이터를 겹쳐서 캡쳐해야 한다. 고속 차동 비교기(21)를 사용하여 모든 비트들의 데이터를 겹쳐서 캡쳐하기 위해서는 SERDES의 입력 데이터를 DJ성분과 RJ 성분을 모두 포함한 패턴 데이터를 선택할 필요가 있다. 본 실시 예에서는 "1010101010","0101010101" 과 같은 데이터를 선택하여 DUT(11)에 인가한다. 이 때, 상기 SERDES(11)의 출력 데이터는 10 비트의 데이터가 반복해서 직렬로 나온다. 이때 언더 샘플링 주파수를 도 5에서와 같이 8bit마다 샘플링하도록 조정을 할 수 있다.

도 5는 본 발명의 실시예에 따른 토탈 지터를 측정하기 위해 10비트 데이터를 8비트 마다 언더 샘플링 및 데이터 캡쳐를 설명하기 위해 도시된 도면이다. 도 5를 참조하면, 파형 5A는 상기 SERDES 출력 데이터를 보인 것으로 "1"과 "0"이 반복되는 형태를 갖는다. 파형 5B는 데이터 캡쳐 포인트를 보인 것으로 8비트 마다 샘플링을 취하고 있는 것을 나타낸다. 이 경우에 언더 샘플링 되는 데이터의 레벨은 모두 로우레벨이다. 파형 5C는 상기 비교기(21)의 출력 데이터를 보인 것으로, 모든 비트들의 데이터가 겹쳐서 캡쳐됨을 알 수 있다. 여기서, 캡쳐되는 비트의 위치는 언제든지 변할 수 있음은 물론이다. 이와 같이, 캡쳐된 데이터에서 지터성분이 있는 에지 포인트는 특정 비트의 에지가 아니라 모든 비트들의 에지 부분이 겹쳐진 것이기 때문에 원하는 토탈 지터를 나타낸다. 이렇게 여러 비트들의 데이터를 겹쳐서 지터를 테스트하는 것은 계측기 예컨대 오실로스코프에서 측정하는 토탈 지터인 아이 지터와 동일한 개념을 가진다. 결국, 이에 따라 토탈 지터 특성에 중요한 영향을 미치는 데이터 의존 지터(DDJ)까지도 정확히 측정할 수 있다.

도 6은 본 발명에 따른 측정 데이터 비교 그래프도 이다. 여기서, 가로축은 샘플 데이터를 나타내는 것으로 16개의 샘플 데이터가 측정됨을 알 수 있다. 세로축은 타임을 나타내는 것으로 단위는 피코 세컨드이다. 지터측정대상은 10bit 2.125 BPS SERDES이며, 도 2와 같은 고속 차동 비교기(21)가 설치되고, "0101010101" 패턴 데이터가 테스트 장치(31)의 출력단(DSO)를 통해 인가되는 경우이다. 상기한 경우에, 언더 샘플링 주기를 도 5와 같이 8비트로 설정하고 토탈 지터를 측정한 결과는 하단의 그래프로서 나타난다. 한편, DSO(Digital Sampling Oscilloscope)를 사용하여 아이-다이아그램으로 만든 아이-지터 값은 상단의 그래프로서 보여진다. 결국, 그래프에서 상단에 보여지는 그래프가 DSO를 사용한 아이 지터 값이고, 하단의 그래프는 고속 차동 비교기를 사용한 본 발명에서의 토탈 지터 데이터인 것이다. 그래프를 서로 비교하여 보면 알 수 있듯이 토탈 지터의 절대적인 값은 같지 않으나 서로 닮아 있음을 알 수 있다. 즉, 서로 간에는 일정한 경향성이 있다. 토탈 지터의 절대 값은 지터 측정에 사용되고 있는 계측기의 종류에 따라서 실질적으로 차이가 발생하는데, 본 발명의 경우에 고가의 계측기를 구비함이 없이도 빠른 시간내에 토탈 지터가 비교적 정확하게 측정됨을 알 수 있다.

상기한 바와 같이, 고속 차동 비교기를 사용하여 토탈 지터를 테스트하는 방법은 적은 비용으로 비교적 정확하면서 빠르게 토탈 지터를 측정하는 것이 가능하다.

상기한 설명에서는 본 발명의 실시 예를 위주로 도면을 따라 예를 들어 설명하였지만, 본 발명의 기술적 사상의 범위 내에서 본 발명을 다양하게 변형 또는 변경할 수 있음은 본 발명이 속하는 분야의 당업자에게는 명백한 것이다. 예를 들어, 사안이 다른 경우에 데이터 패턴 및 측정방법을 다양하게 변경할 수 있음은 물론이다.

상기한 바와 같이 본 발명에 의한 고속 데이터 출력 소자의 지터 측정 장치 및 토탈 지터 측정방법에 따르면, 고가의 계측기를 채용함이 없이도, 2.0Gbps 이상의 고속 데이터에 대한 토탈 지터 테스트를 비교적 단시간내에 측정할 수 있는 효과가 있다. 또한, 토탈 지터 특성에 중요한 영향을 미치는 데이터 의존 지터(DDJ)까지도 정확히 측정할 수 있다.

도 1은 통상적인 지터 측정 장치의 블록도

도 2는 본 발명의 실시예에 따른 지터 측정 장치의 블록도

도 3은 도 2중 비교기의 연결관계를 보다 구체적으로 설명하기 위한 도면

도 4는 도 2 및 도 3내의 비교기의 입출력 데이터 파형을 보인 도면

도 5는 본 발명의 실시예에 따른 토탈 지터를 측정하기 위해 10비트 데이터의 언더 샘플링 및 데이터 캡쳐를 설명하기 위해 제시된 도면

도 6은 본 발명에 따른 토탈 지터 측정 데이터와 계측기 측정 데이터를 비교하여 보인 그래프도

Claims (7)

1. 차동 출력 데이터를 출력하며, 테스트 대상이 되는 고속 데이터 출력소자와,

   테스트 용 데이터 및 언더 샘플링을 위해 상기 차동 출력 데이터의 출력 주파수보다 느린 주파수를 가지는 비교동작 기준클럭을 제공하는 테스트 장치와,

   상기 테스트 용 데이터를 수신하는 고속 데이터 출력소자와 상기 테스트 장치간에 연결되며 상기 비교동작 기준클럭에 응답하여 상기 고속 데이터 출력소자의 차동 출력 데이터를 서로 비교하는 고속 비교기를 구비함을 특징으로 하는 고속 데이터 출력 소자의 지터 측정 장치.
2. (삭제)
3. 제1항에 있어서, 상기 고속 데이터 출력소자는 병렬 데이터를 직렬 데이터로 변환하는 변환기임을 특징으로 하는 고속 데이터 출력 소자의 지터 측정 장치.
4. 제1항에 있어서, 상기 테스트 장치는 상기 고속비교기에 의해 언더샘플링된 비교출력 데이터를 캡쳐하여 토탈 지터를 측정하는 것을 특징으로 하는 고속 데이터 출력 소자의 지터 측정 장치.
5. 제1항에 있어서, 상기 비교동작 기준클럭의 주파수는, 서로 다른 비트들의 데이터를 겹쳐서 캡쳐하기 위해, n-bit 고속 데이터 출력소자의 테스트 시 1/[I*(n - K)*1bit 당 주기]로 설정됨을 특징으로 하는 고속 데이터 출력 소자의 지터 측정 장치.
6. 제1항에 있어서, 상기 테스트 용 데이터로서의 패턴 데이터는 반복적인 출력 데이터를 발생시킬 수 있도록 하기 위해 "1"과 "0"이 교대로 반복되는 데이터임을 특징으로 하는 고속 데이터 출력 소자의 지터 측정 장치.
7. 고속 데이터 출력 소자의 토탈 지터 측정방법에 있어서:

   상기 고속 데이터 출력 소자의 차동 출력단에 차동 비교기를 연결하는 단계와;

   상기 고속 데이터 출력 소자에 로우 또는 하이의 교번 데이터를 반복적으로 인가하는 단계와;

   상기 차동 비교기의 동작주기를 상기 차동 출력단에서 출력되는 데이터의 출력주기보다 느리도록 하여 상기 고속 데이터 출력 소자의 차동 출력 데이터를 언더샘플링하는 단계와;

   토탈 지터를 측정하기 위해 상기 언더 샘플링 데이터를 캡쳐시 모든 비트의 데이터를 겹쳐서 캡쳐하는 단계를 가짐을 특징으로 하는 방법.