JPWO2011158303A1 - 有機el表示装置 - Google Patents

有機el表示装置 Download PDF

Info

Publication number
JPWO2011158303A1
JPWO2011158303A1 JP2012520169A JP2012520169A JPWO2011158303A1 JP WO2011158303 A1 JPWO2011158303 A1 JP WO2011158303A1 JP 2012520169 A JP2012520169 A JP 2012520169A JP 2012520169 A JP2012520169 A JP 2012520169A JP WO2011158303 A1 JPWO2011158303 A1 JP WO2011158303A1
Authority
JP
Japan
Prior art keywords
organic
light emitting
layer
line
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012520169A
Other languages
English (en)
Other versions
JP5627682B2 (ja
Inventor
晋也 小野
晋也 小野
雅史 松井
雅史 松井
浩平 戎野
浩平 戎野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Publication of JPWO2011158303A1 publication Critical patent/JPWO2011158303A1/ja
Application granted granted Critical
Publication of JP5627682B2 publication Critical patent/JP5627682B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/124Insulating layers formed between TFT elements and OLED elements
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/60Circuit arrangements for operating LEDs comprising organic material, e.g. for operating organic light-emitting diodes [OLED] or polymer light-emitting diodes [PLED]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • H10K50/82Cathodes
    • H10K50/824Cathodes combined with auxiliary electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/805Electrodes
    • H10K59/8052Cathodes
    • H10K59/80522Cathodes combined with auxiliary electrodes
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
    • Y02B20/30Semiconductor lamps, e.g. solid state lamps [SSL] light emitting diodes [LED] or organic LED [OLED]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00Stock material or miscellaneous articles
    • Y10S428/917Electroluminescent

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

基板上に、複数の走査線12と、複数のデータ線13と、該走査線12と該データ線13との交差部近傍に配置された発光画素10と、発光画素10に電流を供給する電源線11とを具備する有機EL表示装置であって、発光画素10の各々は、走査線12を介して走査信号がゲートに供給されるスイッチング用薄膜トランジスタ15と、データ線13からスイッチング用薄膜トランジスタ15を介して供給されるデータ電圧に応じてゲートの電圧が決定され、ゲートに印加される電圧に応じて発光画素10に流れる電流を制御するが電流制御用薄膜トランジスタ16と、下部電極17c、有機発光層17b及び上部電極17aを含み、電源線11から電流制御用薄膜トランジスタ16を介して電流が供給される有機EL素子17とを有し、複数の走査線12が配置されたTFT層26上に層間絶縁膜25が設けられ、層間絶縁膜25上に電源線11が配置されている。

Description

本発明は、有機EL表示装置に関する。
有機EL(Electro−Luminescence)表示装置では、有機EL素子に流す電流を供給するための電源線、つまり、電流制御用薄膜トランジスタ(以下、単に「TFT」ともいう。)に接続される電源線は、TFTを構成するソース・ドレイン層及びゲート層の一方又は双方に配置されていたり(例えば、特許文献1参照)、TFTが形成されている層(以下、「TFT層」という。)の下に配置されていたりする(例えば、特許文献2参照)。あるいは、電源線の幅を太くしたりしている。これは、電源線の配線抵抗による電圧降下を原因とする輝度の不均一化などを防止しようというものである。
特開2005−031645号公報 特開2005−215354号公報
しかしながら、上記のような従来の電源線の配置や幅を太くする対策では、有機EL表示装置の画面を行方向に走る走査線や列方向に走るデータ線などの制御線と電源線との間の寄生容量により、制御線の配線時定数が増大し、高い周波数の信号を伝送させること、つまり、有機EL素子の高速駆動が困難になるという問題がある。そのために、有機EL表示装置の画面の大型化及び高精細化が困難になってしまう。
そこで、本発明は、このような問題に鑑みてなされたものであり、画面の大型化及び高精細化を可能にするため、制御線の時定数の増大を抑制するように電源線の配置が工夫された有機EL表示装置を提供することを目的とする。
上記目的を達成するために、本発明に係る有機EL表示装置の一形態は、基板上に、複数の走査線と、複数のデータ線と、該走査線と該データ線との交差部近傍に配置された発光画素と、該発光画素に電流を供給する電源線とを具備する有機EL表示装置であって、前記発光画素の各々は、前記走査線を介して走査信号がゲートに供給されるスイッチング用薄膜トランジスタと、前記データ線から前記スイッチング用薄膜トランジスタを介して供給されるデータ電圧に応じてゲートの電圧が決定され、ゲートに印加される電圧に応じて前記発光画素に流れる電流を制御する電流制御用薄膜トランジスタと、下部電極、有機発光層及び上部電極を含み、前記電源線から前記電流制御用薄膜トランジスタを介して電流が供給される有機EL素子とを有し、前記複数の走査線が配置された層上に層間絶縁膜が設けられ、前記層間絶縁膜上に前記電源線が配置されている。
本発明により、電源線と制御線とで形成される寄生容量が低減され、画面の大型化及び高精細化が可能な有機EL表示装置が実現される。
よって、画面の大型化及び高精細化が望まれるTVやコンピュータ用ディスプレイ等への適用として、本発明の実用的価値は極めて高い。
図1は、本発明の実施の形態における有機EL表示装置が備える個々の発光画素の回路図である。 図2は、同有機EL表示装置の断面を示す概略図である。 図3(a)及び(b)は、同有機EL表示装置の下部電極層のレイアウト図である。 図4(a)は、同有機EL表示装置の下部電極層及び発光層(隔壁部)のレイアウト図、図4(b)及び(c)は、図4(a)におけるAA’線及びBB’線で切断したときの下部電極層及び隔壁部の断面図である。 図5(a)は、同有機EL表示装置の下部電極層(第1TFTコンタクト及び第2TFTコンタクトを含む)のレイアウト図、図5(b)〜(e)は、それぞれ、図5(a)におけるCC’線、DD’線、EE’線及びFF’線で切断したときの有機EL表示装置の断面図である。 図6(a)は、同有機EL表示装置の下部電極層に配置された電源線及び補助配線と各発光画素との接続関係を示す図、図6(b)は、下部電極層に電源線を配置しない従来技術における補助配線と各発光画素との接続関係を示す図である。 図7は、本発明の実施の形態における有機EL表示装置の適用例を示す図である。
本発明に係る有機EL表示装置の一形態は、基板上に、複数の走査線と、複数のデータ線と、該走査線と該データ線との交差部近傍に配置された発光画素と、該発光画素に電流を供給する電源線とを具備する有機EL表示装置であって、前記発光画素の各々は、前記走査線を介して走査信号がゲートに供給されるスイッチング用薄膜トランジスタと、前記データ線から前記スイッチング用薄膜トランジスタを介して供給されるデータ電圧に応じてゲートの電圧が決定され、ゲートに印加される電圧に応じて前記発光画素に流れる電流を制御する電流制御用薄膜トランジスタと、下部電極、有機発光層及び上部電極を含み、前記電源線から前記電流制御用薄膜トランジスタを介して電流が供給される有機EL素子とを有し、前記複数の走査線が配置された層上に層間絶縁膜が設けられ、前記層間絶縁膜上に前記電源線が配置されている。
これにより、電源線と走査線とは、層間絶縁膜を挟んで離間されている。よって、電源線と走査線とで形成される寄生容量は、電源線と走査線とが同一の層(例えば、TFTが形成される層)に形成される従来技術に比べ、より低減され、走査線に高い周波数の信号を伝送させることが可能となる。
また、電源線と走査線とは、層間絶縁膜の厚みだけ離間されて製造されるので、電源線と走査線とが同一の層(例えば、TFTが形成される)に形成される従来技術と比べ、短絡不良が低減され、有機EL表示装置の歩留まりが向上される。
さらに、電源線と走査線とで形成される寄生容量を低減するために、特別な離間層を設けるのではなく、TFTが形成された層を平坦化するための層間絶縁膜が用いられるので、特別な離間層を設ける場合に比べ、製造コストが低減される。
ここで、前記下部電極は、前記層間絶縁膜上に配置され、前記電源線は、前記下部電極と同一層に構成されていてもよい。あるいは、有機EL表示装置はさらに前記層間絶縁膜上に配置された補助配線を有し、前記上部電極は、前記発光画素の各々に共通して接続され、前記補助配線と電気的に接続されており、前記電源線は、前記補助配線と同一層に構成されていてもよい。要するに、前記電源線と、前記補助配線と、前記下部電極とは同一層に構成されていてもよい。これにより、有機EL素子の下部電極だけでなく、電源線及び補助配線も同一の層に形成されるので、これらは、一つの配線プロセスで同時に形成することができ、複数の製造プロセスで形成する製法に比べ、製造コストが削減される。
ここで、前記層間絶縁膜が有機物で形成されているのが好ましい。そして、前記層間絶縁膜の比誘電率を前記層間絶縁膜の膜厚で除した値が、4×10−6−1よりも小さいのが、さらに、好ましい。これにより、例えば、層間絶縁膜の膜厚は1μm以上の厚みが確保され、電源線と走査線とで形成される寄生容量の容量は極めて小さい値に抑制される。
また、前記電源線上に、前記発光画素の各々の有機発光層を離隔する隔壁部が設けられている構成としてもよい。これにより、電源線が絶縁体である隔壁部で覆われる構造となるので、電源線が他の配線等と接触してしまうことによる短絡故障の発生が抑制される。
また、前記補助配線は、前記電源線と並行となるように配置されるのが好ましい。これにより、電位の異なる電源線と補助配線とが交差する箇所が少なくなるので、それらが接触してしまうことによる短絡不良の発生頻度が抑制される。
以下、本発明に係る有機EL表示装置の実施の形態について、図面を参照しながら詳細に説明する。
図1は、本発明の有機EL表示装置が備える個々の発光画素10の回路図である。個々の発光画素10は、スイッチング用薄膜トランジスタ15、電流制御用薄膜トランジスタ16、有機EL素子17及びコンデンサ19を備える。ここには、有機EL素子17に流す電流を供給するための電源線11(つまり、電流制御用薄膜トランジスタ16に接続される電源線11)、この有機EL表示装置の画面の行方向に走り、同一行の発光画素10を選択する制御信号である走査信号を伝達するための走査線12、及び、この有機EL表示装置の画面の列方向に走り、走査線12で選択された発光画素10に書き込むデータ(データ電圧)を伝達するためのデータ線13、有機EL素子17のカソードに接続される基準電源18も併せて図示されている。
スイッチング用薄膜トランジスタ15は、データ線13を介して送られてくるデータを当該発光画素10に書き込むか否かを制御する選択用トランジスタである。このスイッチング用薄膜トランジスタ15は、例えば、NMOSトランジスタであり、ゲートが走査線12に接続され、ドレインとソースの一方がデータ線13に接続され、ドレインとソースの他方が電流制御用薄膜トランジスタ16のゲート及びコンデンサ19の一端に接続されている。
電流制御用薄膜トランジスタ16は、有機EL素子17に流す電流を制御するTFTである。この電流制御用薄膜トランジスタ16は、例えば、NMOSトランジスタであり、ゲートがスイッチング用薄膜トランジスタ15のドレインとソースの他方及びコンデンサ19の一端に接続され、ドレインが電源線11及びコンデンサ19の他端に接続され、ソースが有機EL素子17のアノードに接続されている。電流制御用薄膜トランジスタ16は、PMOSであっても良い。この場合、電流制御用薄膜トランジスタ16のソースが電源線11に接続され、ドレインが有機EL素子17のアノードに接続される。
コンデンサ19は、電流制御用薄膜トランジスタ16のゲートと電源線11との間に接続された容量であり、データ線13からスイッチング用薄膜トランジスタ15を介して送られてくるデータを保持する記憶素子として機能する。
有機EL素子17は、積層方向における下方から順に、下部電極(アノード)、有機発光層、上部電極(カソード)から構成され、そのアノードが電流制御用薄膜トランジスタ16のソースに接続され、そのカソードが基準電源18に接続されている。
図2は、本発明に係る有機EL表示装置の断面を示す概略図である。この有機EL表示装置は、図示されていない最下層の基板から上層に向けて、順に、少なくとも、TFT層26、層間絶縁膜25、下部電極層23、発光層22及び上部電極層21を備え、発光層22からの光が上部電極層21を通過して上方に出射するトップエミッション構造でも良いし、下方に出射するボトムエミッション構造としても良い。
TFT層26は、図示されていないシリコン基板等の基板上に形成された回路及び配線を含む層であり、具体的には、スイッチング用薄膜トランジスタ15、電流制御用薄膜トランジスタ16、コンデンサ19、走査線12及びデータ線13が形成された層である。
層間絶縁膜25は、TFT層26の少なくとも走査線とデータ線上に形成された、ポリイミド、ポリアクリルなどの樹脂を含む有機物からなる絶縁層であり、トップエミッション構造では、例えばTFT層26の上に下部電極層23を形成するためにTFT層26を平坦化するための平坦化層である。この層間絶縁膜25の膜厚は、この層間絶縁膜25の比誘電率(ε)をこの層間絶縁膜25の膜厚(d)で除した値(ε/d)が4×10−6−1よりも小さくなる値以上、例えば、1μm以上に設定されている。このような設定は、この層間絶縁膜25を挟む対向電極の面積をS、真空の誘電率をεとすると、その対向電極によって形成される寄生容量Cが、C=ε・ε・S/dとなることから、その寄生容量Cを一定の容量値よりも小さくするためである。
下部電極層23は、トップエミッション構造の場合には、アルミニウム(Al)、銀(Ag)、銅(Cu)、それらのうちの2以上の金属を含む合金からなる導電体を含む層であり、具体的には、有機EL素子17の下部電極(アノード)、電源線11、及び、補助配線が形成された層である。ボトムエミッション構造の場合には、下部電極(アノード)はインジウム錫酸化物(ITO)、インジウム亜鉛酸化物(IZO)からなる導電体を含む層であり、電源線11、及び、補助配線はアルミニウム(Al)、銀(Ag)、銅(Cu)、それらのうちの2以上の金属を含む合金からなる導電体を含む層である。ここで、補助配線は、有機EL素子17の上部電極と接続された配線である。
発光層22は、有機EL素子17の有機発光層、及び、発光画素10ごとに有機発光層を離隔するためのバンクである隔壁部が形成された層である。有機発光層は、ポリフェニレンビニレン(PPV)、その誘導体(PPV誘導体)、ポリフルオレン(PFO)、その誘導体(PFO誘導体)、ポリスピロフルオレン誘導体、ポリチオフェン、その誘導体等の高分子発光材料を含む高分子有機材料からなっても良いし、オキシノイド化合物、ペリレン化合物、クマリン化合物、8−ヒドロキシキノリン化合物の金属鎖体やその誘導体等の低分子発光材料を含む低分子有機材料からなっても良い。隔壁部は、無機物質および有機物質のいずれから構成されてもよいが、発光材料を含む有機材料の形成において、印刷工程を含む場合においては、撥水性が高いことを求められることから、ポリイミド、ポリアクリルなどの樹脂から構成されるのが好ましい。なお、この発光層22には、有機発光層に正孔を注入する正孔注入層、正孔注入層からの正孔を有機発光層に輸送する正孔輸送層、有機発光層に電子を注入する電子注入層が含まれてもよい。
上部電極層21は、有機EL素子17の上部電極(カソード)が形成された層である。この上部電極層21は、全ての発光画素10に含まれる有機EL素子17の上部電極を共通に接続しているインジウム錫酸化物(ITO)等からなる透明電極であり、補助配線と接続されている。なお、補助配線は、上部電極の配線抵抗、つまり、上部電極で生じる電圧降下を減少させるための補助的な配線であり、バスバーと称する。
次に、以上のように構成された本発明に係る有機EL表示装置の各層について、詳細に説明する。
図3(a)及び(b)は、下部電極層23のレイアウト図である。図3(a)は、赤色発光画素用の下部電極(R)、緑色発光画素用の下部電極(G)及び青色発光画素用の下部電極(B)を1組とする組が行列状に配置されている様子を示している。
図3(b)は、この下部電極層23に形成されている、下部電極以外の構成要素、つまり、電源線11(11a及び11b)と補助配線14の位置を示す図である。なお、図3(b)は、図3(a)と平面上の位置が対応するように描かれている。図3(b)に示されるように、電源線11には、有機EL表示装置の列方向に走る幹線としての電源線11aと、その幹線としての電源線11aから行方向に延びて個々の発光画素との接続に用いられる枝線としての電源線11bとが含まれる。図3(b)から分かるように、幹線としての複数の電源線11a及び複数の補助配線14は、列方向に、互いに並行(あるいは、平行)に配置され、かつ、その電源線11aと補助配線14とが交互に配置されている。これにより、電位の異なる電源線11と補助配線14とが交差する箇所がなくなるので、それらが接触してしまうことによる短絡不良の発生頻度が抑制される。
図4(a)は、下部電極層23及びその上に形成された発光層22中の隔壁部24のレイアウト図である。図4(b)および図4(c)は、それぞれ図4(a)におけるAA’線及びBB’線で切断したときの下部電極層23及び隔壁部24の断面図である。
図4(a)において、黒色箇所が隔壁部24の位置を示す。図4(a)及び図4(b)から分かるように、隔壁部24は、発光画素ごとの有機発光層(より正確には、下部電極)、電源線11を上部電極(カソード)から離隔(つまり、電気的に絶縁)するための絶縁膜として形成されている。
図5(a)は、下部電極層23(ここでは、電流制御用薄膜トランジスタ16に接続されるビア・コンタクトである第1TFTコンタクト23a及び第2TFTコンタクト23bを含む)のレイアウト図である。ここで、第1TFTコンタクト23aは、各発光画素10を構成する電流制御用薄膜トランジスタ16のソースと有機EL素子17の下部電極17cとを接続するビア・コンタクトである。一方、第2TFTコンタクト23bは、各発光画素10を構成する電流制御用薄膜トランジスタ16のドレインと電源線11(11b)とを接続するビア・コンタクトである。
なお、この図5(a)には、TFT層26に配置される走査線12及びデータ線13も併せて図示されている。ここでは、1組の発光画素(赤色、緑色及び青色の発光画素)に接続される走査線12及びデータ線13だけが図示されている。走査線12は、この有機EL表示装置の行方向に走る配線であり、1行分の発光画素ごとに配置されている。また、データ線13は、この有機EL表示装置の列方向に走り、1列分の発光画素ごとに配置されている。
図5(b)〜図5(e)は、それぞれ、図5(a)におけるCC’線、DD’線、EE’線及びFF’線で切断したときの有機EL表示装置の断面図である。
図5(b)は、有機EL表示装置を列方向(CC’線)に切断したときの有機EL表示装置の断面図である。ここには、下層から順に、TFT層26(ここでは、TFT回路26a、配線26b)、層間絶縁膜25、下部電極層23(ここでは、有機EL素子17の下部電極17c)、発光層22(ここでは、有機発光層17b)、上部電極層21(ここでは、有機EL素子の上部電極17a)が示されている。なお、TFT回路26aは、スイッチング用薄膜トランジスタ15、電流制御用薄膜トランジスタ16及びコンデンサ19である。配線26bは、スイッチング用薄膜トランジスタ15及び電流制御用薄膜トランジスタ16のソース、ドレイン及びゲートと接続された配線である。
図5(c)は、有機EL表示装置を第1TFTコンタクト23aが並ぶ線(DD’線)で切断したときの有機EL表示装置の断面図である。ここには、下層から順に、TFT層26(ここでは、TFT回路26a、データ線13)、層間絶縁膜25、下部電極層23(ここでは、有機EL素子17の下部電極17c、電源線11a)、発光層22(ここでは、隔壁部24)、上部電極層21(ここでは、有機EL素子の上部電極17a)が示されている。なお、本図には示されていないが、上述したように、下部電極層23には、有機EL素子17の下部電極17c及び電源線11だけでなく、電源線11aと並行、かつ、交互に配置された補助配線14も形成されている。
図5(d)は、有機EL表示装置を第2TFTコンタクト23bが並ぶ線(EE’線)で切断したときの有機EL表示装置の断面図である。ここには、下層から順に、TFT層26(ここでは、TFT回路26a、データ線13)、層間絶縁膜25、下部電極層23(ここでは、電源線11b)、発光層22(ここでは、隔壁部24)、上部電極層21(ここでは、有機EL素子の上部電極17a)が示されている。
図5(e)は、有機EL表示装置の発光画素10を行方向(FF’線)に切断したときの有機EL表示装置の断面図である。ここには、下層から順に、TFT層26(ここでは、TFT回路26a、データ線13)、層間絶縁膜25、下部電極層23(ここでは、有機EL素子17の下部電極17c、電源線11a)、発光層22(ここでは、有機発光層17b、隔壁部24)、上部電極層21(ここでは、有機EL素子の上部電極17a)が示されている。
これらの図5(c)〜(e)に示されるように、下部電極層23には、有機EL素子17の下部電極17cだけでなく、電源線11(11a及び11b)も配置されている。これにより、電源線11aと、TFT層26に配置される走査線12(図5(a))とは、直交する位置関係にあり、その交点では、1μm以上の厚みをもつ層間絶縁膜25を挟んで離間されている。よって、電源線11aと走査線12及びデータ線13を含む制御線とで形成される寄生容量は、電源線と制御線とが同一の層(例えば、TFT層)に形成される従来技術に比べ、より低減され、走査線12及びデータ線13に高い周波数の信号を伝送させることが可能となる。また、電源線11aと走査線12は、その交点において、層間絶縁膜25の厚みだけ離間されて製造されるので、電源線と走査線とが同一の層(例えば、TFT層)に形成される従来技術と比べ、短絡不良が低減され、有機EL表示装置の歩留まりが向上される。
また、電源線11と走査線12及びデータ線13とで形成される寄生容量を低減するために、本実施の形態では、特別な離間層を設けるのではなく、TFT層26を平坦化するための平坦化層(層間絶縁膜25)を用いている。よって、本実施の形態における構造は、コスト的なメリットもある。
さらに、本実施の形態における有機EL表示装置では、下部電極層23に、有機EL素子17の下部電極17cだけでなく、電源線11及び補助配線14も形成しているので、これらは、一つの配線プロセスで同時に形成することができ、複数の製造プロセスで形成する製法に比べ、製造コストが削減される。
図6(a)は、本実施の形態における有機EL表示装置の下部電極層23に配置された電源線11a及び補助配線14と各発光画素10との接続関係を示す図である。図6(b)は、下部電極層23に電源線11を配置しない従来技術における補助配線14と各発光画素10との接続関係を示す図である。
図6(a)から分かるように、本実施の形態における有機EL表示装置では、下部電極層23では、電源線11a及び補助配線14は、有機EL表示装置の列方向に、互いに並行に、かつ、交互に配置されるので、補助配線14の1列あたりに流れる平均電流は、画素2列分となる。一方、図6(b)から分かるように、従来の技術では、下部電極層23には補助配線14だけが配置されるので、補助配線14の1列あたりに流れる平均電流は、画素1列分となる。
なお、各電源線11aと発光画素との接続関係についても、各補助配線14と発光画素との接続関係と同様である。つまり、本実施の形態における有機EL表示装置では、各電源線11aは、その両側に位置する発光画素(より厳密には、発光画素の電流制御用薄膜トランジスタ16)に接続される。
以上、本発明に係る有機EL表示装置について、実施の形態を用いて説明したが、本発明は、本実施の形態に限定されるものではない。本発明の主旨を逸脱しない範囲で、本実施の形態に対して当業者が思いつく各種変形を施して得られる形態も、本発明に含まれる。
たとえば、本実施の形態では、下部電極層23に、幹線として列方向に走る電源線11aと、枝線として行方向に走る電源線11bとが配置されたが、いずれかの電源線11a又は11bだけが配置されてもよい。電源線11の少なくとも一部が層間絶縁膜25上(下部電極層23)に形成されることで、TFT層26に配置された走査線12及びデータ線13と電源線11との間で形成される寄生容量が削減され得るからである。
また、本実施の形態では、層間絶縁膜25は、1μm以上の膜厚に設定されていたが、より詳しい膜厚として、最も薄い箇所で1μm以上となるような膜圧に設定されていてもよいし、TFT層26に形成された走査線12の層から1μm以上となるような膜厚に設定されていてもよい。
また、本実施の形態では、TFT層は2つのTFTと1つの容量から構成されているが、一般的に駆動トランジスタの特性変動やバラツキを補償するために3つ以上のTFTで構成される回路も提案されている。その場合においても、本発明は有効である。
また、本実施の形態では、TFT層を構成するトランジスタはNMOSとしたが、PMOSとしても良いし、NMOSとPMOSが混在した形態であっても良い。
また、本実施の形態では、上部電極をカソードとしたが、アノードとしても良い。
また、本発明に係る有機EL表示装置は、2次元状に発光画素が形成された表示パネルとして実現できるだけでなく、図7に示される、薄型フラットパネルを有するTV30のように、表示パネルを備える各種電子機器として実現できるのは言うまでもない。
本発明は、有機EL表示装置として、例えば、表示パネル、表示パネルを有するテレビ、携帯電話、コンピュータ用ディスプレイ、各種モニター等として、特に、大型の画面、あるいは、高精細な画面をもつTV、コンピュータ用ディスプレイ等として、利用できる。
10 発光画素
11、11a、11b 電源線
12 走査線
13 データ線
14 補助配線
15 スイッチング用薄膜トランジスタ
16 電流制御用薄膜トランジスタ
17 有機EL素子
17a 上部電極
17b 有機発光層
17c 下部電極
18 基準電源
19 コンデンサ
21 上部電極層
22 発光層
23 下部電極層
23a 第1TFTコンタクト
23b 第2TFTコンタクト
24 隔壁部
25 層間絶縁膜
26 TFT層
26a TFT回路
26b 配線
30 TV
【0002】
大型化及び高精細化を可能にするため、制御線の時定数の増大を抑制するように電源線の配置が工夫された有機EL表示装置を提供することを目的とする。
課題を解決するための手段
[0006]
上記目的を達成するために、本発明に係る有機EL表示装置の一形態は、基板上に、複数の走査線と、複数のデータ線と、該走査線と該データ線との交差部近傍に配置された発光画素と、該発光画素に電流を供給する電源線とを具備する有機EL表示装置であって、前記発光画素の各々は、前記走査線を介して走査信号がゲートに供給されるスイッチング用薄膜トランジスタと、前記データ線から前記スイッチング用薄膜トランジスタを介して供給されるデータ電圧に応じてゲートの電圧が決定され、ゲートに印加される電圧に応じて前記発光画素に流れる電流を制御する電流制御用薄膜トランジスタと、下部電極、有機発光層及び上部電極を含み、前記電源線から前記電流制御用薄膜トランジスタを介して電流が供給される有機EL素子とを有し、前記複数の走査線及び前記複数のデータ線が配置された層上に平坦化層が設けられ、前記平坦化層上に、前記電源線、前記下部電極、及び前記上部電極と電気的に接続された補助配線が配置され、前記電源線は、前記発光画素が複数配置された領域内において、前記平坦化層を挟んで前記走査線と交わる点、及び前記平坦化層を挟んで前記データ線と交わる点を有する。
発明の効果
[0007]
本発明により、電源線と制御線とで形成される寄生容量が低減され、画面の大型化及び高精細化が可能な有機EL表示装置が実現される。
[0008]
よって、画面の大型化及び高精細化が望まれるTVやコンピュータ用ディスプレイ等への適用として、本発明の実用的価値は極めて高い。
図面の簡単な説明
[0009]
[図1]図1は、本発明の実施の形態における有機EL表示装置が備える個々の発光画素の回路図である。
[図2]図2は、同有機EL表示装置の断面を示す概略図である。
[図3]図3(a)及び(b)は、同有機EL表示装置の下部電極層のレイアウト図である。
[図4]図4(a)は、同有機EL表示装置の下部電極層及び発光層(隔壁部)
本発明は、有機EL表示装置に関する。
有機EL(Electro−Luminescence)表示装置では、有機EL素子に流す電流を供給するための電源線、つまり、電流制御用薄膜トランジスタ(以下、単に「TFT」ともいう。)に接続される電源線は、TFTを構成するソース・ドレイン層及びゲート層の一方又は双方に配置されていたり(例えば、特許文献1参照)、TFTが形成されている層(以下、「TFT層」という。)の下に配置されていたりする(例えば、特許文献2参照)。あるいは、電源線の幅を太くしたりしている。これは、電源線の配線抵抗による電圧降下を原因とする輝度の不均一化などを防止しようというものである。
特開2005−031645号公報 特開2005−215354号公報
しかしながら、上記のような従来の電源線の配置や幅を太くする対策では、有機EL表示装置の画面を行方向に走る走査線や列方向に走るデータ線などの制御線と電源線との間の寄生容量により、制御線の配線時定数が増大し、高い周波数の信号を伝送させること、つまり、有機EL素子の高速駆動が困難になるという問題がある。そのために、有機EL表示装置の画面の大型化及び高精細化が困難になってしまう。
そこで、本発明は、このような問題に鑑みてなされたものであり、画面の大型化及び高精細化を可能にするため、制御線の時定数の増大を抑制するように電源線の配置が工夫された有機EL表示装置を提供することを目的とする。
上記目的を達成するために、本発明に係る有機EL表示装置の一形態は、基板上に、複数の走査線と、複数のデータ線と、該走査線と該データ線との交差部近傍に配置された発光画素と、該発光画素に電流を供給する電源線とを具備する有機EL表示装置であって、前記発光画素の各々は、前記走査線を介して走査信号がゲートに供給されるスイッチング用薄膜トランジスタと、前記データ線から前記スイッチング用薄膜トランジスタを介して供給されるデータ電圧に応じてゲートの電圧が決定され、ゲートに印加される電圧に応じて前記発光画素に流れる電流を制御する電流制御用薄膜トランジスタと、下部電極、有機発光層及び上部電極を含み、前記電源線から前記電流制御用薄膜トランジスタを介して電流が供給される有機EL素子とを有し、前記複数の走査線及び前記複数のデータ線が配置された層上に平坦化層が設けられ、前記平坦化層上に、前記電源線、前記下部電極、及び前記上部電極と電気的に接続された補助配線が配置され、前記電源線は、前記平坦化層を挟んで前記走査線と交わる点、及び前記平坦化層を挟んで前記データ線と交わる点を有する
本発明により、電源線と制御線とで形成される寄生容量が低減され、画面の大型化及び高精細化が可能な有機EL表示装置が実現される。
よって、画面の大型化及び高精細化が望まれるTVやコンピュータ用ディスプレイ等への適用として、本発明の実用的価値は極めて高い。
図1は、本発明の実施の形態における有機EL表示装置が備える個々の発光画素の回路図である。 図2は、同有機EL表示装置の断面を示す概略図である。 図3(a)及び(b)は、同有機EL表示装置の下部電極層のレイアウト図である。 図4(a)は、同有機EL表示装置の下部電極層及び発光層(隔壁部)のレイアウト図、図4(b)及び(c)は、図4(a)におけるAA’線及びBB’線で切断したときの下部電極層及び隔壁部の断面図である。 図5(a)は、同有機EL表示装置の下部電極層(第1TFTコンタクト及び第2TFTコンタクトを含む)のレイアウト図、図5(b)〜(e)は、それぞれ、図5(a)におけるCC’線、DD’線、EE’線及びFF’線で切断したときの有機EL表示装置の断面図である。 図6(a)は、同有機EL表示装置の下部電極層に配置された電源線及び補助配線と各発光画素との接続関係を示す図、図6(b)は、下部電極層に電源線を配置しない従来技術における補助配線と各発光画素との接続関係を示す図である。 図7は、本発明の実施の形態における有機EL表示装置の適用例を示す図である。
本発明に係る有機EL表示装置の一形態は、基板上に、複数の走査線と、複数のデータ線と、該走査線と該データ線との交差部近傍に配置された発光画素と、該発光画素に電流を供給する電源線とを具備する有機EL表示装置であって、前記発光画素の各々は、前記走査線を介して走査信号がゲートに供給されるスイッチング用薄膜トランジスタと、前記データ線から前記スイッチング用薄膜トランジスタを介して供給されるデータ電圧に応じてゲートの電圧が決定され、ゲートに印加される電圧に応じて前記発光画素に流れる電流を制御する電流制御用薄膜トランジスタと、下部電極、有機発光層及び上部電極を含み、前記電源線から前記電流制御用薄膜トランジスタを介して電流が供給される有機EL素子とを有し、前記複数の走査線が配置された層上に層間絶縁膜が設けられ、前記層間絶縁膜上に前記電源線が配置されている。
これにより、電源線と走査線とは、層間絶縁膜を挟んで離間されている。よって、電源線と走査線とで形成される寄生容量は、電源線と走査線とが同一の層(例えば、TFTが形成される層)に形成される従来技術に比べ、より低減され、走査線に高い周波数の信号を伝送させることが可能となる。
また、電源線と走査線とは、層間絶縁膜の厚みだけ離間されて製造されるので、電源線と走査線とが同一の層(例えば、TFTが形成される)に形成される従来技術と比べ、短絡不良が低減され、有機EL表示装置の歩留まりが向上される。
さらに、電源線と走査線とで形成される寄生容量を低減するために、特別な離間層を設けるのではなく、TFTが形成された層を平坦化するための層間絶縁膜が用いられるので、特別な離間層を設ける場合に比べ、製造コストが低減される。
ここで、前記下部電極は、前記層間絶縁膜上に配置され、前記電源線は、前記下部電極と同一層に構成されていてもよい。あるいは、有機EL表示装置はさらに前記層間絶縁膜上に配置された補助配線を有し、前記上部電極は、前記発光画素の各々に共通して接続され、前記補助配線と電気的に接続されており、前記電源線は、前記補助配線と同一層に構成されていてもよい。要するに、前記電源線と、前記補助配線と、前記下部電極とは同一層に構成されていてもよい。これにより、有機EL素子の下部電極だけでなく、電源線及び補助配線も同一の層に形成されるので、これらは、一つの配線プロセスで同時に形成することができ、複数の製造プロセスで形成する製法に比べ、製造コストが削減される。
ここで、前記層間絶縁膜が有機物で形成されているのが好ましい。そして、前記層間絶縁膜の比誘電率を前記層間絶縁膜の膜厚で除した値が、4×10−6−1よりも小さいのが、さらに、好ましい。これにより、例えば、層間絶縁膜の膜厚は1μm以上の厚みが確保され、電源線と走査線とで形成される寄生容量の容量は極めて小さい値に抑制される。
また、前記電源線上に、前記発光画素の各々の有機発光層を離隔する隔壁部が設けられている構成としてもよい。これにより、電源線が絶縁体である隔壁部で覆われる構造となるので、電源線が他の配線等と接触してしまうことによる短絡故障の発生が抑制される。
また、前記補助配線は、前記電源線と並行となるように配置されるのが好ましい。これにより、電位の異なる電源線と補助配線とが交差する箇所が少なくなるので、それらが接触してしまうことによる短絡不良の発生頻度が抑制される。
以下、本発明に係る有機EL表示装置の実施の形態について、図面を参照しながら詳細に説明する。
図1は、本発明の有機EL表示装置が備える個々の発光画素10の回路図である。個々の発光画素10は、スイッチング用薄膜トランジスタ15、電流制御用薄膜トランジスタ16、有機EL素子17及びコンデンサ19を備える。ここには、有機EL素子17に流す電流を供給するための電源線11(つまり、電流制御用薄膜トランジスタ16に接続される電源線11)、この有機EL表示装置の画面の行方向に走り、同一行の発光画素10を選択する制御信号である走査信号を伝達するための走査線12、及び、この有機EL表示装置の画面の列方向に走り、走査線12で選択された発光画素10に書き込むデータ(データ電圧)を伝達するためのデータ線13、有機EL素子17のカソードに接続される基準電源18も併せて図示されている。
スイッチング用薄膜トランジスタ15は、データ線13を介して送られてくるデータを当該発光画素10に書き込むか否かを制御する選択用トランジスタである。このスイッチング用薄膜トランジスタ15は、例えば、NMOSトランジスタであり、ゲートが走査線12に接続され、ドレインとソースの一方がデータ線13に接続され、ドレインとソースの他方が電流制御用薄膜トランジスタ16のゲート及びコンデンサ19の一端に接続されている。
電流制御用薄膜トランジスタ16は、有機EL素子17に流す電流を制御するTFTである。この電流制御用薄膜トランジスタ16は、例えば、NMOSトランジスタであり、ゲートがスイッチング用薄膜トランジスタ15のドレインとソースの他方及びコンデンサ19の一端に接続され、ドレインが電源線11及びコンデンサ19の他端に接続され、ソースが有機EL素子17のアノードに接続されている。電流制御用薄膜トランジスタ16は、PMOSであっても良い。この場合、電流制御用薄膜トランジスタ16のソースが電源線11に接続され、ドレインが有機EL素子17のアノードに接続される。
コンデンサ19は、電流制御用薄膜トランジスタ16のゲートと電源線11との間に接続された容量であり、データ線13からスイッチング用薄膜トランジスタ15を介して送られてくるデータを保持する記憶素子として機能する。
有機EL素子17は、積層方向における下方から順に、下部電極(アノード)、有機発光層、上部電極(カソード)から構成され、そのアノードが電流制御用薄膜トランジスタ16のソースに接続され、そのカソードが基準電源18に接続されている。
図2は、本発明に係る有機EL表示装置の断面を示す概略図である。この有機EL表示装置は、図示されていない最下層の基板から上層に向けて、順に、少なくとも、TFT層26、層間絶縁膜25、下部電極層23、発光層22及び上部電極層21を備え、発光層22からの光が上部電極層21を通過して上方に出射するトップエミッション構造でも良いし、下方に出射するボトムエミッション構造としても良い。
TFT層26は、図示されていないシリコン基板等の基板上に形成された回路及び配線を含む層であり、具体的には、スイッチング用薄膜トランジスタ15、電流制御用薄膜トランジスタ16、コンデンサ19、走査線12及びデータ線13が形成された層である。
層間絶縁膜25は、TFT層26の少なくとも走査線とデータ線上に形成された、ポリイミド、ポリアクリルなどの樹脂を含む有機物からなる絶縁層であり、トップエミッション構造では、例えばTFT層26の上に下部電極層23を形成するためにTFT層26を平坦化するための平坦化層である。この層間絶縁膜25の膜厚は、この層間絶縁膜25の比誘電率(ε)をこの層間絶縁膜25の膜厚(d)で除した値(ε/d)が4×10−6−1よりも小さくなる値以上、例えば、1μm以上に設定されている。このような設定は、この層間絶縁膜25を挟む対向電極の面積をS、真空の誘電率をεとすると、その対向電極によって形成される寄生容量Cが、C=ε・ε・S/dとなることから、その寄生容量Cを一定の容量値よりも小さくするためである。
下部電極層23は、トップエミッション構造の場合には、アルミニウム(Al)、銀(Ag)、銅(Cu)、それらのうちの2以上の金属を含む合金からなる導電体を含む層であり、具体的には、有機EL素子17の下部電極(アノード)、電源線11、及び、補助配線が形成された層である。ボトムエミッション構造の場合には、下部電極(アノード)はインジウム錫酸化物(ITO)、インジウム亜鉛酸化物(IZO)からなる導電体を含む層であり、電源線11、及び、補助配線はアルミニウム(Al)、銀(Ag)、銅(Cu)、それらのうちの2以上の金属を含む合金からなる導電体を含む層である。ここで、補助配線は、有機EL素子17の上部電極と接続された配線である。
発光層22は、有機EL素子17の有機発光層、及び、発光画素10ごとに有機発光層を離隔するためのバンクである隔壁部が形成された層である。有機発光層は、ポリフェニレンビニレン(PPV)、その誘導体(PPV誘導体)、ポリフルオレン(PFO)、その誘導体(PFO誘導体)、ポリスピロフルオレン誘導体、ポリチオフェン、その誘導体等の高分子発光材料を含む高分子有機材料からなっても良いし、オキシノイド化合物、ペリレン化合物、クマリン化合物、8−ヒドロキシキノリン化合物の金属鎖体やその誘導体等の低分子発光材料を含む低分子有機材料からなっても良い。隔壁部は、無機物質および有機物質のいずれから構成されてもよいが、発光材料を含む有機材料の形成において、印刷工程を含む場合においては、撥水性が高いことを求められることから、ポリイミド、ポリアクリルなどの樹脂から構成されるのが好ましい。なお、この発光層22には、有機発光層に正孔を注入する正孔注入層、正孔注入層からの正孔を有機発光層に輸送する正孔輸送層、有機発光層に電子を注入する電子注入層が含まれてもよい。
上部電極層21は、有機EL素子17の上部電極(カソード)が形成された層である。この上部電極層21は、全ての発光画素10に含まれる有機EL素子17の上部電極を共通に接続しているインジウム錫酸化物(ITO)等からなる透明電極であり、補助配線と接続されている。なお、補助配線は、上部電極の配線抵抗、つまり、上部電極で生じる電圧降下を減少させるための補助的な配線であり、バスバーと称する。
次に、以上のように構成された本発明に係る有機EL表示装置の各層について、詳細に説明する。
図3(a)及び(b)は、下部電極層23のレイアウト図である。図3(a)は、赤色発光画素用の下部電極(R)、緑色発光画素用の下部電極(G)及び青色発光画素用の下部電極(B)を1組とする組が行列状に配置されている様子を示している。
図3(b)は、この下部電極層23に形成されている、下部電極以外の構成要素、つまり、電源線11(11a及び11b)と補助配線14の位置を示す図である。なお、図3(b)は、図3(a)と平面上の位置が対応するように描かれている。図3(b)に示されるように、電源線11には、有機EL表示装置の列方向に走る幹線としての電源線11aと、その幹線としての電源線11aから行方向に延びて個々の発光画素との接続に用いられる枝線としての電源線11bとが含まれる。図3(b)から分かるように、幹線としての複数の電源線11a及び複数の補助配線14は、列方向に、互いに並行(あるいは、平行)に配置され、かつ、その電源線11aと補助配線14とが交互に配置されている。これにより、電位の異なる電源線11と補助配線14とが交差する箇所がなくなるので、それらが接触してしまうことによる短絡不良の発生頻度が抑制される。
図4(a)は、下部電極層23及びその上に形成された発光層22中の隔壁部24のレイアウト図である。図4(b)および図4(c)は、それぞれ図4(a)におけるAA’線及びBB’線で切断したときの下部電極層23及び隔壁部24の断面図である。
図4(a)において、黒色箇所が隔壁部24の位置を示す。図4(a)及び図4(b)から分かるように、隔壁部24は、発光画素ごとの有機発光層(より正確には、下部電極)、電源線11を上部電極(カソード)から離隔(つまり、電気的に絶縁)するための絶縁膜として形成されている。
図5(a)は、下部電極層23(ここでは、電流制御用薄膜トランジスタ16に接続されるビア・コンタクトである第1TFTコンタクト23a及び第2TFTコンタクト23bを含む)のレイアウト図である。ここで、第1TFTコンタクト23aは、各発光画素10を構成する電流制御用薄膜トランジスタ16のソースと有機EL素子17の下部電極17cとを接続するビア・コンタクトである。一方、第2TFTコンタクト23bは、各発光画素10を構成する電流制御用薄膜トランジスタ16のドレインと電源線11(11b)とを接続するビア・コンタクトである。
なお、この図5(a)には、TFT層26に配置される走査線12及びデータ線13も併せて図示されている。ここでは、1組の発光画素(赤色、緑色及び青色の発光画素)に接続される走査線12及びデータ線13だけが図示されている。走査線12は、この有機EL表示装置の行方向に走る配線であり、1行分の発光画素ごとに配置されている。また、データ線13は、この有機EL表示装置の列方向に走り、1列分の発光画素ごとに配置されている。
図5(b)〜図5(e)は、それぞれ、図5(a)におけるCC’線、DD’線、EE’線及びFF’線で切断したときの有機EL表示装置の断面図である。
図5(b)は、有機EL表示装置を列方向(CC’線)に切断したときの有機EL表示装置の断面図である。ここには、下層から順に、TFT層26(ここでは、TFT回路26a、配線26b)、層間絶縁膜25、下部電極層23(ここでは、有機EL素子17の下部電極17c)、発光層22(ここでは、有機発光層17b)、上部電極層21(ここでは、有機EL素子の上部電極17a)が示されている。なお、TFT回路26aは、スイッチング用薄膜トランジスタ15、電流制御用薄膜トランジスタ16及びコンデンサ19である。配線26bは、スイッチング用薄膜トランジスタ15及び電流制御用薄膜トランジスタ16のソース、ドレイン及びゲートと接続された配線である。
図5(c)は、有機EL表示装置を第1TFTコンタクト23aが並ぶ線(DD’線)で切断したときの有機EL表示装置の断面図である。ここには、下層から順に、TFT層26(ここでは、TFT回路26a、データ線13)、層間絶縁膜25、下部電極層23(ここでは、有機EL素子17の下部電極17c、電源線11a)、発光層22(ここでは、隔壁部24)、上部電極層21(ここでは、有機EL素子の上部電極17a)が示されている。なお、本図には示されていないが、上述したように、下部電極層23には、有機EL素子17の下部電極17c及び電源線11だけでなく、電源線11aと並行、かつ、交互に配置された補助配線14も形成されている。
図5(d)は、有機EL表示装置を第2TFTコンタクト23bが並ぶ線(EE’線)で切断したときの有機EL表示装置の断面図である。ここには、下層から順に、TFT層26(ここでは、TFT回路26a、データ線13)、層間絶縁膜25、下部電極層23(ここでは、電源線11b)、発光層22(ここでは、隔壁部24)、上部電極層21(ここでは、有機EL素子の上部電極17a)が示されている。
図5(e)は、有機EL表示装置の発光画素10を行方向(FF’線)に切断したときの有機EL表示装置の断面図である。ここには、下層から順に、TFT層26(ここでは、TFT回路26a、データ線13)、層間絶縁膜25、下部電極層23(ここでは、有機EL素子17の下部電極17c、電源線11a)、発光層22(ここでは、有機発光層17b、隔壁部24)、上部電極層21(ここでは、有機EL素子の上部電極17a)が示されている。
これらの図5(c)〜(e)に示されるように、下部電極層23には、有機EL素子17の下部電極17cだけでなく、電源線11(11a及び11b)も配置されている。これにより、電源線11aと、TFT層26に配置される走査線12(図5(a))とは、直交する位置関係にあり、その交点では、1μm以上の厚みをもつ層間絶縁膜25を挟んで離間されている。よって、電源線11aと走査線12及びデータ線13を含む制御線とで形成される寄生容量は、電源線と制御線とが同一の層(例えば、TFT層)に形成される従来技術に比べ、より低減され、走査線12及びデータ線13に高い周波数の信号を伝送させることが可能となる。また、電源線11aと走査線12は、その交点において、層間絶縁膜25の厚みだけ離間されて製造されるので、電源線と走査線とが同一の層(例えば、TFT層)に形成される従来技術と比べ、短絡不良が低減され、有機EL表示装置の歩留まりが向上される。
また、電源線11と走査線12及びデータ線13とで形成される寄生容量を低減するために、本実施の形態では、特別な離間層を設けるのではなく、TFT層26を平坦化するための平坦化層(層間絶縁膜25)を用いている。よって、本実施の形態における構造は、コスト的なメリットもある。
さらに、本実施の形態における有機EL表示装置では、下部電極層23に、有機EL素子17の下部電極17cだけでなく、電源線11及び補助配線14も形成しているので、これらは、一つの配線プロセスで同時に形成することができ、複数の製造プロセスで形成する製法に比べ、製造コストが削減される。
図6(a)は、本実施の形態における有機EL表示装置の下部電極層23に配置された電源線11a及び補助配線14と各発光画素10との接続関係を示す図である。図6(b)は、下部電極層23に電源線11を配置しない従来技術における補助配線14と各発光画素10との接続関係を示す図である。
図6(a)から分かるように、本実施の形態における有機EL表示装置では、下部電極層23では、電源線11a及び補助配線14は、有機EL表示装置の列方向に、互いに並行に、かつ、交互に配置されるので、補助配線14の1列あたりに流れる平均電流は、画素2列分となる。一方、図6(b)から分かるように、従来の技術では、下部電極層23には補助配線14だけが配置されるので、補助配線14の1列あたりに流れる平均電流は、画素1列分となる。
なお、各電源線11aと発光画素との接続関係についても、各補助配線14と発光画素との接続関係と同様である。つまり、本実施の形態における有機EL表示装置では、各電源線11aは、その両側に位置する発光画素(より厳密には、発光画素の電流制御用薄膜トランジスタ16)に接続される。
以上、本発明に係る有機EL表示装置について、実施の形態を用いて説明したが、本発明は、本実施の形態に限定されるものではない。本発明の主旨を逸脱しない範囲で、本実施の形態に対して当業者が思いつく各種変形を施して得られる形態も、本発明に含まれる。
たとえば、本実施の形態では、下部電極層23に、幹線として列方向に走る電源線11aと、枝線として行方向に走る電源線11bとが配置されたが、いずれかの電源線11a又は11bだけが配置されてもよい。電源線11の少なくとも一部が層間絶縁膜25上(下部電極層23)に形成されることで、TFT層26に配置された走査線12及びデータ線13と電源線11との間で形成される寄生容量が削減され得るからである。
また、本実施の形態では、層間絶縁膜25は、1μm以上の膜厚に設定されていたが、より詳しい膜厚として、最も薄い箇所で1μm以上となるような膜圧に設定されていてもよいし、TFT層26に形成された走査線12の層から1μm以上となるような膜厚に設定されていてもよい。
また、本実施の形態では、TFT層は2つのTFTと1つの容量から構成されているが、一般的に駆動トランジスタの特性変動やバラツキを補償するために3つ以上のTFTで構成される回路も提案されている。その場合においても、本発明は有効である。
また、本実施の形態では、TFT層を構成するトランジスタはNMOSとしたが、PMOSとしても良いし、NMOSとPMOSが混在した形態であっても良い。
また、本実施の形態では、上部電極をカソードとしたが、アノードとしても良い。
また、本発明に係る有機EL表示装置は、2次元状に発光画素が形成された表示パネルとして実現できるだけでなく、図7に示される、薄型フラットパネルを有するTV30のように、表示パネルを備える各種電子機器として実現できるのは言うまでもない。
本発明は、有機EL表示装置として、例えば、表示パネル、表示パネルを有するテレビ、携帯電話、コンピュータ用ディスプレイ、各種モニター等として、特に、大型の画面、あるいは、高精細な画面をもつTV、コンピュータ用ディスプレイ等として、利用できる。
10 発光画素
11、11a、11b 電源線
12 走査線
13 データ線
14 補助配線
15 スイッチング用薄膜トランジスタ
16 電流制御用薄膜トランジスタ
17 有機EL素子
17a 上部電極
17b 有機発光層
17c 下部電極
18 基準電源
19 コンデンサ
21 上部電極層
22 発光層
23 下部電極層
23a 第1TFTコンタクト
23b 第2TFTコンタクト
24 隔壁部
25 層間絶縁膜
26 TFT層
26a TFT回路
26b 配線
30 TV

Claims (9)

  1. 基板上に、複数の走査線と、複数のデータ線と、該走査線と該データ線との交差部近傍に配置された発光画素と、該発光画素に電流を供給する電源線とを具備する有機エレクトロルミネッセンス(EL)表示装置であって、
    前記発光画素の各々は、
    前記走査線を介して走査信号がゲートに供給されるスイッチング用薄膜トランジスタと、
    前記データ線から前記スイッチング用薄膜トランジスタを介して供給されるデータ電圧に応じてゲートの電圧が決定され、ゲートに印加される電圧に応じて前記発光画素に流れる電流を制御する電流制御用薄膜トランジスタと、
    下部電極、有機発光層及び上部電極を含み、前記電源線から前記電流制御用薄膜トランジスタを介して電流が供給される有機EL素子とを有し、
    前記複数の走査線が配置された層上に層間絶縁膜が設けられ、
    前記層間絶縁膜上に前記電源線が配置されている、
    有機EL表示装置。
  2. 前記下部電極は、前記層間絶縁膜上に配置され、
    前記電源線は、前記下部電極と同一層に構成されている、
    請求項1に記載の有機EL表示装置。
  3. さらに、前記層間絶縁膜上に配置された補助配線を有し、
    前記上部電極は、前記発光画素の各々に共通して接続され、前記補助配線と電気的に接続されており、
    前記電源線は、前記補助配線と同一層に構成されている、
    請求項1または2に記載の有機EL表示装置。
  4. 前記電源線と、前記補助配線と、前記下部電極とは同一層に構成されている、
    請求項3に記載の有機EL表示装置。
  5. 前記層間絶縁膜が有機物で形成されている、
    請求項1に記載の有機EL表示装置。
  6. 前記層間絶縁膜の比誘電率を前記層間絶縁膜の膜厚で除した値が、4×10−6−1よりも小さい、
    請求項5に記載の有機EL表示装置。
  7. 前記電源線は、前記複数の走査線と直交する方向に配置されている、
    請求項1に記載の有機EL表示装置。
  8. 前記電源線上に、前記発光画素の各々の有機発光層を離隔する隔壁部が設けられている、
    請求項7に記載の有機EL表示装置。
  9. 前記補助配線は、前記電源線と並行となるように配置されている、
    請求項3に記載の有機EL表示装置。
JP2012520169A 2010-06-18 2010-06-18 有機el表示装置 Active JP5627682B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2010/004083 WO2011158303A1 (ja) 2010-06-18 2010-06-18 有機el表示装置

Publications (2)

Publication Number Publication Date
JPWO2011158303A1 true JPWO2011158303A1 (ja) 2013-08-15
JP5627682B2 JP5627682B2 (ja) 2014-11-19

Family

ID=45347731

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012520169A Active JP5627682B2 (ja) 2010-06-18 2010-06-18 有機el表示装置

Country Status (5)

Country Link
US (1) US8823612B2 (ja)
JP (1) JP5627682B2 (ja)
KR (1) KR101663858B1 (ja)
CN (1) CN102972094B (ja)
WO (1) WO2011158303A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102169015B1 (ko) * 2013-12-23 2020-10-23 삼성디스플레이 주식회사 유기 발광 표시 장치용 원장 기판 및 유기 발광 표시 장치
CN110476200B (zh) * 2017-03-29 2021-11-16 夏普株式会社 Tft基板、tft基板的制造方法、显示装置
US11222589B2 (en) * 2018-08-10 2022-01-11 Sony Group Corporation Display apparatus, method of driving display apparatus, and electronic equipment
CN113383381A (zh) * 2019-04-04 2021-09-10 深圳市柔宇科技股份有限公司 显示面板和显示装置
JP2022154586A (ja) * 2021-03-30 2022-10-13 株式会社ジャパンディスプレイ 表示装置

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002040961A (ja) * 2000-07-28 2002-02-08 Nec Corp 表示装置
JP2003059660A (ja) * 2001-08-17 2003-02-28 Toshiba Corp 自己発光型表示装置の製造方法
JP2004127933A (ja) * 2002-09-11 2004-04-22 Semiconductor Energy Lab Co Ltd 発光装置およびその作製方法
JP2005031645A (ja) * 2003-06-16 2005-02-03 Semiconductor Energy Lab Co Ltd 表示装置及びその作製方法
JP2005038833A (ja) * 2003-06-16 2005-02-10 Semiconductor Energy Lab Co Ltd 発光装置及び発光装置の作製方法
JP2005070741A (ja) * 2003-08-25 2005-03-17 Samsung Sdi Co Ltd 有機電界発光表示装置
JP2005189304A (ja) * 2003-12-24 2005-07-14 Seiko Epson Corp 電気光学装置、電気光学装置の製造方法、電子機器
JP2005208346A (ja) * 2004-01-22 2005-08-04 Seiko Epson Corp 電気光学装置及び電子機器
JP2006011059A (ja) * 2004-06-25 2006-01-12 Seiko Epson Corp 電気光学装置および電子機器
JP2006058815A (ja) * 2004-08-24 2006-03-02 Sony Corp 表示装置
JP2006113548A (ja) * 2004-10-13 2006-04-27 Samsung Sdi Co Ltd 発光表示装置
JP2007156387A (ja) * 2005-11-14 2007-06-21 Seiko Epson Corp 発光装置および電子機器
JP2007232796A (ja) * 2006-02-27 2007-09-13 Hitachi Displays Ltd 有機el表示装置
JP2007287354A (ja) * 2006-04-12 2007-11-01 Hitachi Displays Ltd 有機el表示装置
JP2009116349A (ja) * 2002-09-25 2009-05-28 Seiko Epson Corp 発光装置
JP2009259475A (ja) * 2008-04-14 2009-11-05 Sony Corp 表示素子、表示装置、表示素子の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2003260959A1 (en) 2002-09-11 2004-04-30 Semiconductor Energy Laboratory Co., Ltd. Light-emitting apparatus and fabrication method of the same
JP3922374B2 (ja) 2002-09-25 2007-05-30 セイコーエプソン株式会社 電気光学装置、マトリクス基板、及び電子機器
US7221095B2 (en) * 2003-06-16 2007-05-22 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method for fabricating light emitting device
US7161184B2 (en) * 2003-06-16 2007-01-09 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
JP4507611B2 (ja) 2004-01-29 2010-07-21 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置、及び電子機器
KR100604054B1 (ko) 2004-10-13 2006-07-24 삼성에스디아이 주식회사 발광 표시장치
KR100604053B1 (ko) 2004-10-13 2006-07-24 삼성에스디아이 주식회사 발광 표시장치
CN100511700C (zh) * 2005-11-14 2009-07-08 精工爱普生株式会社 发光装置和电子仪器
KR100658755B1 (ko) * 2005-11-23 2006-12-15 삼성에스디아이 주식회사 유기 발광 표시 장치 및 그 제조 방법
US7576354B2 (en) * 2005-12-20 2009-08-18 Samsung Mobile Display Co., Ltd. Organic light emitting diode display and method of fabricating the same
JP2008300612A (ja) 2007-05-31 2008-12-11 Panasonic Corp 表示装置及びその製造方法
KR101463620B1 (ko) * 2008-05-16 2014-12-05 엘지디스플레이 주식회사 유기발광 표시장치 및 그 구동 방법
KR20100043011A (ko) * 2008-10-17 2010-04-27 세이코 엡슨 가부시키가이샤 유기 el 장치, 유기 el 장치의 제조 방법, 전자 기기
KR101615404B1 (ko) 2010-04-05 2016-04-25 가부시키가이샤 제이올레드 유기 el 표시 장치 및 유기 el 표시 장치의 제조 방법
WO2011125109A1 (ja) 2010-04-05 2011-10-13 パナソニック株式会社 有機el表示装置の表示方法および有機el表示装置

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002040961A (ja) * 2000-07-28 2002-02-08 Nec Corp 表示装置
JP2003059660A (ja) * 2001-08-17 2003-02-28 Toshiba Corp 自己発光型表示装置の製造方法
JP2004127933A (ja) * 2002-09-11 2004-04-22 Semiconductor Energy Lab Co Ltd 発光装置およびその作製方法
JP2009116349A (ja) * 2002-09-25 2009-05-28 Seiko Epson Corp 発光装置
JP2005031645A (ja) * 2003-06-16 2005-02-03 Semiconductor Energy Lab Co Ltd 表示装置及びその作製方法
JP2005038833A (ja) * 2003-06-16 2005-02-10 Semiconductor Energy Lab Co Ltd 発光装置及び発光装置の作製方法
JP2005070741A (ja) * 2003-08-25 2005-03-17 Samsung Sdi Co Ltd 有機電界発光表示装置
JP2005189304A (ja) * 2003-12-24 2005-07-14 Seiko Epson Corp 電気光学装置、電気光学装置の製造方法、電子機器
JP2005208346A (ja) * 2004-01-22 2005-08-04 Seiko Epson Corp 電気光学装置及び電子機器
JP2006011059A (ja) * 2004-06-25 2006-01-12 Seiko Epson Corp 電気光学装置および電子機器
JP2006058815A (ja) * 2004-08-24 2006-03-02 Sony Corp 表示装置
JP2006113548A (ja) * 2004-10-13 2006-04-27 Samsung Sdi Co Ltd 発光表示装置
JP2007156387A (ja) * 2005-11-14 2007-06-21 Seiko Epson Corp 発光装置および電子機器
JP2007232796A (ja) * 2006-02-27 2007-09-13 Hitachi Displays Ltd 有機el表示装置
JP2007287354A (ja) * 2006-04-12 2007-11-01 Hitachi Displays Ltd 有機el表示装置
JP2009259475A (ja) * 2008-04-14 2009-11-05 Sony Corp 表示素子、表示装置、表示素子の製造方法

Also Published As

Publication number Publication date
KR20130038284A (ko) 2013-04-17
CN102972094A (zh) 2013-03-13
US20130100002A1 (en) 2013-04-25
JP5627682B2 (ja) 2014-11-19
WO2011158303A1 (ja) 2011-12-22
KR101663858B1 (ko) 2016-10-07
CN102972094B (zh) 2015-11-25
US8823612B2 (en) 2014-09-02

Similar Documents

Publication Publication Date Title
US10700147B2 (en) Array substrate, organic light emitting display panel and organic light emitting display device
US11963415B2 (en) Display device including a power supply line that overlaps a driving circuit
JP4206388B2 (ja) 平板ディスプレイ装置
US6724149B2 (en) Emissive display device and electroluminescence display device with uniform luminance
KR101073545B1 (ko) 유기 발광 표시 장치
US11355568B2 (en) Organic light emitting diode display device
US11800754B2 (en) Display apparatus
WO2021031369A1 (zh) 阵列基板、阵列基板制造方法及显示装置
KR20070056304A (ko) 유기 발광 표시장치 및 이의 제조 방법
JP5627682B2 (ja) 有機el表示装置
CN113196497A (zh) 显示装置
KR20190087703A (ko) 디스플레이 장치
KR101552985B1 (ko) 유기전계발광 표시장치와 그 제조방법
US20200083474A1 (en) Display apparatus
CN110571245B (zh) 显示面板及其制作方法
US11997879B2 (en) Array substrate, display panel, and display device for improving display effect
US9006760B2 (en) Display panel and display device
WO2014174804A1 (ja) El表示装置の製造方法
KR100708863B1 (ko) 유기 발광 표시 장치
US20210050407A1 (en) Display panel
KR20080056897A (ko) 유기 전계 발광 표시장치 및 그 제조 방법
KR20100052805A (ko) 유기전계발광표시장치

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140310

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140924

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140930

R151 Written notification of patent or utility model registration

Ref document number: 5627682

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S303 Written request for registration of pledge or change of pledge

Free format text: JAPANESE INTERMEDIATE CODE: R316303

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S803 Written request for registration of cancellation of provisional registration

Free format text: JAPANESE INTERMEDIATE CODE: R316803

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113